JP5510028B2 - 電源制御装置 - Google Patents
電源制御装置 Download PDFInfo
- Publication number
- JP5510028B2 JP5510028B2 JP2010099502A JP2010099502A JP5510028B2 JP 5510028 B2 JP5510028 B2 JP 5510028B2 JP 2010099502 A JP2010099502 A JP 2010099502A JP 2010099502 A JP2010099502 A JP 2010099502A JP 5510028 B2 JP5510028 B2 JP 5510028B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- transistor
- supplied
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
Description
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明の好ましい実施形態による電源制御装置が適用される増幅装置1の要部を示す概略回路図である。
[正常動作時]
増幅装置1のアンプ回路が破損していない場合、アンプ回路から正の直流電圧または負の直流電圧がスピーカーおよび検出回路2に供給されない。また、アンプ回路からスピーカーへ供給される音声信号(交流電圧)が検出回路2に供給されるが、時定数回路によってA点電圧は第1の所定値以上にならず、かつ、第2の所定値以下にならない。従って、A点電圧が第1の所定値未満であり、かつ、第2の所定値よりも大きい(−12Vよりも大きく+12V未満である)ので、トランジスタQ1、Q2は共にオフ状態になっている。その結果、トランジスタQ3は、サブ電源電圧Vsがベースに供給された状態であり、オフ状態になっている。トランジスタQ3がオフ状態であるので、トランジスタQ4は、ベースにはサブ電源電圧Vsが供給されず、オフ状態である。トランジスタQ5はベースが接地電位から開放された状態でありオン状態になっており、その結果、サブ電源回路6からのサブ電源電圧Vsがコイル5aに供給された状態になり、リレースイッチ5bがオン状態になっている。従って、メイン電源回路7はオン状態になっており、アンプ回路からの音声信号はスピーカーへ出力される。
アンプ回路から正の直流電圧が検出回路2に供給されると、A点電圧が徐々に上昇し、時定数回路によって定まる所定時間経過後に、A点電圧が第1の所定値(概略+12V)以上になる。これにより、トランジスタQ1はオン状態になり、トランジスタQ2はオフ状態になる。その結果、トランジスタQ3は、ベースが接地電位に接続された状態になり、オン状態になる。トランジスタQ3がオン状態になると、トランジスタQ4は、ベースにサブ電源電圧Vsが供給され、オン状態になる。トランジスタQ5はベースが接地電位に接続された状態になりオフ状態になる。その結果、サブ電源回路6からのサブ電源電圧Vsがコイル5aに供給されない状態になり、リレースイッチ5bがオフ状態になる。従って、メイン電源回路7はオフ状態になり、アンプ回路からスピーカーに正の直流電圧が供給されることが阻止され、スピーカーの破損を防止できる。ここで、トランジスタQ3がオン状態になると、サブ電源回路6からのサブ電源電圧VsがダイオードD3、抵抗R4を介してトランジスタQ1のベースに供給されるようになるので、アンプ回路からスピーカーへ供給される電圧値によらず、トランジスタQ1がオン状態を維持するようになる。従って、継続的にリレースイッチ5bをオフ状態にし、継続的にメイン電源回路7をオフ状態にすることができる。
アンプ回路から負の直流電圧が検出回路2に供給されると、A点電圧が徐々に下降し、時定数回路によって定まる所定時間経過後に、A点電圧が第2の所定値(概略−12V)以下になる。これにより、トランジスタQ2はオン状態になり、トランジスタQ1はオフ状態になる。その結果、トランジスタQ3は、ベースが接地電位に接続された状態になり、オン状態になる。トランジスタQ3がオン状態になると、トランジスタQ4は、ベースにサブ電源電圧Vsが供給され、オン状態になる。トランジスタQ5はベースが接地電位に接続された状態になりオフ状態になる。その結果、サブ電源回路6からのサブ電源電圧Vsがコイル5aに供給されない状態になり、リレースイッチ5bがオフ状態になる。従って、メイン電源回路7はオフ状態になり、アンプ回路からスピーカーに負の直流電圧が供給されることが阻止され、スピーカーの破損を防止できる。ここで、トランジスタQ3がオン状態になると、サブ電源回路6からのサブ電源電圧VsがダイオードD3、抵抗R4を介してトランジスタQ1のベースに供給されるようになるので、アンプ回路からスピーカーへ供給される電圧値によらず、トランジスタQ1がオン状態を維持するようになる。従って、継続的にリレースイッチ5bをオフ状態にし、継続的にメイン電源回路7をオフ状態にすることができる。
図2は、本実施例における電源制御装置が適用される増幅装置11の要部を示す回路図である。本実施例では、実施例1と比較して、メイン電源制御回路4が第2メイン電源制御回路8に変更されている。第2メイン電源制御回路8は、ダイオードD4、D5を有し、トランジスタQ3がオン状態のときに、サブ電源電圧Vsが供給されて、サブ電源回路6をダイオードD4、D5を介して接地電位に接続することによって、サブ電源電圧Vsを所定電圧まで低下させる。所定電圧は、リレースイッチ5bがオフ状態になり、かつ、トランジスタQ1をオン状態にすることができる電圧であり、概略+1.2Vである。
[正常動作時]
実施例1と同じである。
アンプ回路から正の直流電圧が検出回路2に供給されると、A点電圧が徐々に上昇し、時定数回路によって定まる所定時間経過後に、A点電圧が第1の所定値(概略+12V)以上になる。これにより、トランジスタQ1はオン状態になり、トランジスタQ2はオフ状態になる。その結果、トランジスタQ3は、ベースが接地電位に接続された状態になり、オン状態になる。トランジスタQ3がオン状態になると、サブ電源回路6はダイオードD4、D5を介して接地電位に接続された状態になり、サブ電源電圧Vsは所定電圧(概略+1.2V)まで低下する。その結果、サブ電源回路6からのサブ電源電圧Vsがコイル5aに供給されるものの、リレースイッチ5bをオン状態にする電圧まで達していないので、リレースイッチ5bがオフ状態になる。従って、メイン電源回路7はオフ状態になるので、アンプ回路からスピーカーに正の直流電圧が供給されることが阻止される。ここで、トランジスタQ3がオン状態になると、サブ電源電圧Vs(概略+1.2V)がダイオードD3、抵抗R4を介してトランジスタQ1のベースに供給されるようになるので、アンプ回路からスピーカーへ供給される電圧値によらず、トランジスタQ1がオン状態を維持するようになる。従って、継続的にリレースイッチ5bをオフ状態にし、継続的にメイン電源回路7をオフ状態にすることができる。
アンプ回路から負の直流電圧が検出回路2に供給されると、A点電圧が徐々に下降し、時定数回路によって定まる所定時間経過後に、A点電圧が第2の所定値(概略−12V)以下になる。これにより、トランジスタQ2はオン状態になり、トランジスタQ1はオフ状態になる。その結果、トランジスタQ3は、ベースが接地電位に接続された状態になり、オン状態になる。トランジスタQ3がオン状態になると、サブ電源回路6はダイオードD4、D5を介して接地電位に接続された状態になり、サブ電源電圧Vsは所定電圧(概略+1.2V)まで低下する。その結果、サブ電源回路6からのサブ電源電圧Vsがコイル5aに供給されるものの、リレースイッチ5bをオン状態にする電圧まで達していないので、リレースイッチ5bがオフ状態になる。従って、メイン電源回路7はオフ状態になるので、アンプ回路からスピーカーに負の直流電圧が供給されることが阻止される。ここで、トランジスタQ3がオン状態になると、サブ電源電圧Vs(概略+1.2V)がダイオードD3、抵抗R4を介してトランジスタQ1のベースに供給されるようになるので、アンプ回路からスピーカーへ供給される電圧値によらず、トランジスタQ1がオン状態を維持するようになる。従って、継続的にリレースイッチ5bをオフ状態にし、継続的にメイン電源回路7をオフ状態にすることができる。
図3は、本実施例における電源制御装置が適用される増幅装置21の要部を示す回路図である。本実施例は、実施例1と実施例2とを組み合わせたものであり、増幅装置21は、メイン電源制御回路4と第2メイン電源制御回路8との両方を備えている。なお、これらの動作は実施例1および2で説明した通りである。
上記の実施例ではアンプ回路が破損し、アンプ回路から直流電圧が供給される場合に、メイン電源回路7を継続的にオフ状態にする電源制御装置を示したが、本例では、メイン電源回路が破損し、例えば正常状態においては+15Vの直流電圧が供給されるところ、+20Vの直流電圧が供給されるような場合に、リレースイッチ5bを継続的にオフ状態にし、メイン電源回路7を継続的にオフ状態に制御する。図4は、本例を示す概略回路図である。本例では、図1と比較し、トランジスタQ2およびダイオードD2が省略され、かつ、コンデンサC1に代えて抵抗R7が設けられている。本例の動作は、図1においてアンプ回路からスピーカーに正の直流電圧が供給される場合と概略同じである。
本例では、メイン電源回路が破損し、例えば正常状態においては−15Vの直流電圧が供給されるところ、−20Vの直流電圧が供給されるような場合に、リレースイッチ5bを継続的にオフ状態にし、メイン電源回路7を継続的にオフ状態に制御する。図5は、本例を示す概略回路図である。本例では、図1と比較し、トランジスタQ1およびダイオードD1が省略され、かつ、コンデンサC1に代えて抵抗R7が設けられており、ダイオードD3のカソードが抵抗R4を介してトランジスタQ2のベースに接続されている。本例の動作は、図1においてアンプ回路からスピーカーに負の直流電圧が供給される場合と概略同じであるが、トランジスタQ3がオン状態になると、サブ電源電圧VsがダイオードD3、抵抗R4を介してトランジスタQ2のベースに供給される。従って、維持回路3の機能によって、トランジスタQ2が、負の直流電圧が供給されている状態を継続的に検出する。
2 検出回路
3 維持回路
4 メイン電源制御回路
5 リレー回路
6 サブ電源回路
7 メイン電源回路
8 第2メイン電源制御回路
10 アンプ回路
11 増幅装置
21 増幅装置
Claims (4)
- 正の直流電圧が供給される状態を検出する第1トランジスタと、
負の直流電圧が供給される状態を検出する第2トランジスタと、
正の直流電圧が供給される状態を前記第1トランジスタが検出した場合、または、負の直流電圧が供給される状態を前記第2トランジスタが検出した場合にオン状態になり、サブ電源電圧をメイン電源制御回路および維持回路に供給させ、正の直流電圧が供給される状態を前記第1トランジスタが検出せず、かつ、負の直流電圧が供給される状態を前記第2トランジスタが検出しない場合にオフ状態になり、サブ電源電圧を前記メイン電源制御回路および前記維持回路に供給させない第3トランジスタと、
前記第3トランジスタがオン状態の場合にサブ電源電圧が供給されることにより、メイン電源回路をオフ状態に制御し、前記第3トランジスタがオフ状態の場合にサブ電源電圧が供給されないことにより、前記メイン電源回路をオン状態に制御する前記メイン電源制御回路と、
前記第3トランジスタがオン状態の場合にサブ電源電圧を前記第1トランジスタに供給することにより、正の直流電圧が供給される状態を前記第1トランジスタに継続的に検出させる前記維持回路とを備える、電源制御装置。 - 正の直流電圧が供給される状態を検出する第1トランジスタと、
正の直流電圧が供給される状態を前記第1トランジスタが検出した場合にオン状態になり、サブ電源電圧をメイン電源制御回路および維持回路に供給させ、正の直流電圧が供給される状態を前記第1トランジスタが検出しない場合にオフ状態になり、サブ電源電圧を前記メイン電源制御回路および前記維持回路に供給させない第3トランジスタと、
前記第3トランジスタがオン状態の場合にサブ電源電圧が供給されることにより、メイン電源回路をオフ状態に制御し、前記第3トランジスタがオフ状態の場合にサブ電源電圧が供給されないことにより、前記メイン電源回路をオン状態に制御する前記メイン電源制御回路と、
前記第3トランジスタがオン状態の場合にサブ電源電圧を前記第1トランジスタに供給することにより、正の直流電圧が供給される状態を前記第1トランジスタに継続的に検出させる前記維持回路とを備える、電源制御装置。 - 前記維持回路が、前記第3トランジスタの電極の1つにアノードが接続され、かつ、前記第1トランジスタの電極の1つにカソードが接続されているダイオードを有する、請求項1または2に記載の電源制御装置。
- 負の直流電圧が供給される状態を検出する第2トランジスタと、
負の直流電圧が供給される状態を前記第2トランジスタが検出した場合にオン状態になり、サブ電源電圧をメイン電源制御回路および維持回路に供給させ、負の直流電圧が供給される状態を前記第2トランジスタが検出しない場合にオフ状態になり、サブ電源電圧を前記メイン電源制御回路および前記維持回路に供給させない第3トランジスタと、
前記第3トランジスタがオン状態の場合にサブ電源電圧が供給されることにより、メイン電源回路をオフ状態に制御し、前記第3トランジスタがオフ状態の場合にサブ電源電圧が供給されないことにより、前記メイン電源回路をオン状態に制御する前記メイン電源制御回路と、
前記第3トランジスタがオン状態の場合にサブ電源電圧を前記第2トランジスタに供給することにより、負の直流電圧が供給される状態を前記第2トランジスタに継続的に検出させる前記維持回路とを備える、電源制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010099502A JP5510028B2 (ja) | 2010-04-23 | 2010-04-23 | 電源制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010099502A JP5510028B2 (ja) | 2010-04-23 | 2010-04-23 | 電源制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011229099A JP2011229099A (ja) | 2011-11-10 |
JP5510028B2 true JP5510028B2 (ja) | 2014-06-04 |
Family
ID=45043922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010099502A Active JP5510028B2 (ja) | 2010-04-23 | 2010-04-23 | 電源制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5510028B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102751143B (zh) * | 2012-07-16 | 2014-12-10 | 苏州工业园区和顺电气股份有限公司 | 用于继电器的控制电路 |
CN102751142A (zh) * | 2012-07-16 | 2012-10-24 | 苏州工业园区和顺电气股份有限公司 | 用于继电器驱动模块的电源控制电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5425145A (en) * | 1977-07-28 | 1979-02-24 | Sony Corp | Detection circuit for unbalanced dc voltage of output amplifier on two-power- supply system |
JPS5483353A (en) * | 1977-12-16 | 1979-07-03 | Toshiba Corp | Protective circuit of amplifier |
JPS57113604A (en) * | 1981-01-07 | 1982-07-15 | Hitachi Ltd | Protecting device for power amplifier |
-
2010
- 2010-04-23 JP JP2010099502A patent/JP5510028B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011229099A (ja) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7787639B2 (en) | Circuit for suppressing audio noise | |
US20100004936A1 (en) | Audio output apparatus capable of suppressing pop noise | |
US8335322B2 (en) | Mute control circuit and electronic device using same | |
JP5510028B2 (ja) | 電源制御装置 | |
JP4597596B2 (ja) | 車両用電源装置 | |
KR950003136B1 (ko) | 전력증폭장치 | |
JP2007336310A (ja) | 音響ミュート回路の制御装置 | |
JP5081376B2 (ja) | 増幅回路 | |
US20060176111A1 (en) | Electronic device comprising audio mute control circuit | |
KR20100049199A (ko) | 오디오 기기의 뮤트 제어 장치 | |
JP6083429B2 (ja) | ミュート制御回路 | |
JP2009253562A (ja) | 電力増幅装置 | |
JP4815645B2 (ja) | 電子回路および増幅装置 | |
US11616504B2 (en) | OPAMP overload power limit circuit, system, and a method thereof | |
JP5327481B2 (ja) | トーンコントロール装置 | |
JP2011087349A (ja) | 電圧安定化装置、リップルフィルタ回路の保護方法および増幅器 | |
JP4613932B2 (ja) | 増幅回路 | |
JP2000081919A (ja) | 起動回路 | |
JP3751220B2 (ja) | ショックノイズ防止回路 | |
JP3239088B2 (ja) | 増幅回路 | |
JP5157801B2 (ja) | スピーカ装置 | |
JP2009071947A (ja) | 電源切換回路 | |
JP2008118825A (ja) | 電源制御装置 | |
JP2000244256A (ja) | 保護回路 | |
JPH08148941A (ja) | ミューティング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5510028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |