JP5500832B2

JP5500832B2 - Game machine

Info

Publication number: JP5500832B2
Application number: JP2009020504A
Authority: JP
Inventors: 一人岩嵜; 道春赤坂
Original assignee: Heiwa Corp
Current assignee: Heiwa Corp
Priority date: 2009-01-30
Filing date: 2009-01-30
Publication date: 2014-05-21
Anticipated expiration: 2029-01-30
Also published as: JP2010172589A

Description

本発明は、遊技機の遊技制御、特に、遊技に係る制御内容が多様化、複雑化しても、通常の遊技状態に不都合を生じることなく遊技制御を行うことができる遊技機に関するものである。 The present invention relates to game control of a game machine, and more particularly to a game machine capable of performing game control without causing inconvenience in a normal game state even if control contents related to the game are diversified and complicated.

遊技に対する遊技者の興趣を高めるため、遊技機の遊技内容は、複雑化、多様化する傾向にある。これに伴い、遊技に関する制御の処理に多くの時間が必要になり、予め定められた所定時間ごとに一連の制御が繰り返される遊技制御方式の遊技機では、一連の制御を全て実行し終わる前に所定時間が経過して次回の一連の制御が開始されてしまうという不具合も発生する。この場合、実行されなかった制御の内容によっては、遊技者が不利益をこうむる問題が発生する。 In order to enhance the player's interest in games, the game contents of gaming machines tend to be complicated and diversified. Along with this, a lot of time is required for the game-related control processing, and in a game-control-type gaming machine in which a series of control is repeated at predetermined time intervals, before all the series of controls are executed, There also occurs a problem that the next series of control is started after a predetermined time has elapsed. In this case, depending on the contents of the control that has not been executed, there is a problem that the player suffers a disadvantage.

このような不具合を解消するために、例えば、下記の特許文献１には、メイン処理において初期化処理の完了後に一連の遊技制御処理を繰り返して実行すると共に、２ｍｓｅｃ毎に定期的にタイマ割込みがかかるように設定して、割込み処理では、外部からの入力信号の入力状態を監視し、入力状態の結果を入力情報として記憶する入力情報記憶処理を行い、メイン処理では、入力情報記憶処理によって記憶された入力情報を読み出して複製する入力情報設定処理と、入力情報設定処理によって複製された複製情報に基づき電気部品の制御処理を行うようにした構成の遊技機が開示されている（段落「００１２」「０１２８」「０１２９」）。これにより一連の遊技制御処理が終了しないうちに割込処理が開始されて入力情報が更新されたとしても、遊技制御処理に未処理となる部分が残るのを防止することができ、一連の遊技制御処理が完了しないことによりもたらされる不都合を解消することができる（段落「０１４４」「０４７５」）。 In order to solve such a problem, for example, in Patent Document 1 below, a series of game control processes are repeatedly executed after completion of the initialization process in the main process, and a timer interrupt is periodically generated every 2 msec. In this way, in the interrupt process, the input state of the input signal from the outside is monitored, and the input information storage process for storing the result of the input state as input information is performed. In the main process, the input information storage process is performed. There is disclosed an input information setting process for reading out and copying the input information, and a gaming machine configured to perform an electrical component control process based on the duplicate information copied by the input information setting process (paragraph “0012”). "" 0128 "" 0129 "). As a result, even if the interrupt process is started and the input information is updated before the series of game control processes is completed, it is possible to prevent an unprocessed portion from remaining in the game control process. The inconvenience caused by not completing the control process can be eliminated (paragraphs “0144” and “0475”).

また、下記の特許文献２には、遊技に関する一連の処理を完了させるために、定期リセット信号の周期を長くする（４ｍｓｅｃ）と共に、この周期よりも短い分解能で処理が必要なＳＷ入力処理等は定期リセットよりも短い周期のタイマ割込みで処理する構成の遊技機が開示されている。 In addition, in Patent Document 2 below, in order to complete a series of processes related to a game, the period of a periodic reset signal is increased (4 msec), and SW input processing that requires processing with a resolution shorter than this period, etc. A gaming machine configured to process with a timer interrupt having a shorter cycle than the periodic reset is disclosed.

特開２００３−３３５３５号公報JP 2003-33535 A 特開２００１−２９５４９号公報JP 2001-29549 A

しかしながら、遊技に係る制御は、近年、さらに複雑化、多様化してきており、遊技に関する一連の制御内容を処理し終えるまでに、より多くの時間を要する状況となっている。そこで、このような状況に対応するため、一般的には、メイン処理の周期を長くすることが考えられるが、該周期を４ｍｓｅｃよりも長い周期に設定すると、通常遊技のタイマ分解能が粗くなり、アタッカの開放時間や、図柄の変動時間等の遊技状態に不都合が生じてくる。また、この状況に上記特許文献１あるいは特許文献２に開示された遊技機の技術で対応するには、複数回の割込み処理を実行してもメイン処理の実行が完結するように、各割込みの処理を短い時間で実行しなければならないが、いずれの引用文献の遊技機においても、割込みにおける処理負荷が大きく、割込み処理にある程度の時間を要するため、さらに複雑化、多様化していく遊技の制御に対応するのは困難であった。 However, control related to games has become more complicated and diversified in recent years, and it takes more time to complete a series of control contents related to games. Therefore, in order to cope with such a situation, it is generally considered that the period of the main process is lengthened. However, when the period is set to a period longer than 4 msec, the timer resolution of the normal game becomes coarse, There are inconveniences in the gaming state such as the time for opening the attacker and the time for changing the symbol. Further, in order to cope with this situation with the gaming machine technology disclosed in Patent Document 1 or Patent Document 2, each interrupt is executed so that the execution of the main process is completed even if a plurality of interrupt processes are executed. Processing must be executed in a short time, but in any of the cited gaming machines, the processing load on interrupts is large and some time is required for interrupt processing. It was difficult to deal with.

そこで、本願発明はこのような事情に鑑みてなされたものであり、遊技内容がさらに複雑化、多様化された場合でも、遊技に関する制御を短い時間で処理し、予め定められた周期内に一連の遊技制御処理を完了することができる遊技機の提供を目的とするものである。 Therefore, the present invention has been made in view of such circumstances, and even when the game content is further complicated and diversified, the control related to the game is processed in a short time, and a series of processes are performed within a predetermined period. It is an object of the present invention to provide a gaming machine that can complete the game control process.

上記課題を解決するために、請求項１に係る遊技機の発明は、一連の遊技処理を繰り返し行うメイン処理と、前記メイン処理の実行中に、所定の周期毎に実行される割込処理を実行する遊技機において、前記割込処理で、入力ポートの状態を記憶する処理を行う入力状態保存処理を行い、前記メイン処理で、前記割込処理を所定の複数回行う毎に、前記所定の複数回分のデータが前記記憶された入力状態の変化に基づいて、入力信号の有無を判定する入力検出処理を行う遊技制御手段を備えたことを特徴とするものである。
In order to solve the above-described problem, the gaming machine according to claim 1 includes a main process for repeatedly performing a series of game processes, and an interrupt process executed at predetermined intervals during execution of the main process. in the gaming machine to be executed in the interrupt processing, performs input state storage process performs a process of storing the state of the input port, in the main processing, the interrupt processing for each performing predetermined plurality of times, said predetermined based on the change in the input state in which a plurality times of data is the storage, it is characterized in that it comprises a row cormorants game controller input detection process determines the presence or absence of the input signal.

また、請求項２に係る遊技機の発明は、請求項１に記載の発明において、前記メイン処理では、前記入力検出処理の結果に基づく乱数の更新と取得の処理が実行されることを特徴とするものである。
Further, the invention of the gaming machine according to claim 2 is characterized in that, in the invention according to claim 1, update processing and acquisition processing of random numbers based on a result of the input detection processing are executed in the main processing. To do.

予め定められた複数回の割り込みを一単位とし、この一単位の割り込み回数毎に、別の割り込みが発生してその割り込みにおいてメイン処理が、主制御部（遊技制御手段）に設けられたＣＰＵによって実行される。すなわち、一連の通常の遊技処理が実行されるメイン処理の期間内に、予め定められた複数回の割り込みが発生する。例えば、メイン処理を実行するための割り込み（上記別の割り込み）は、４ｍｓｅｃ毎に発生し、その間に発生する割り込み（上記予め定められた複数回の割り込み）は、１ｍｓｅｃ毎に発生するように設定することができる。このような設定の場合、少なくとも１ｍｓｅｃ以上の状態変化期間が入力ポートに発生すれば確実にその変化を判定することができる。 A plurality of predetermined interrupts are set as one unit, and for each interrupt count of one unit, another interrupt is generated, and the main process is performed by the CPU provided in the main control unit (game control means). Executed. That is, a predetermined number of interruptions are generated within a period of main processing in which a series of normal game processing is executed. For example, an interrupt for executing the main process (the above-mentioned another interrupt) is generated every 4 msec, and an interrupt generated during that period (the predetermined multiple interrupts) is set to be generated every 1 msec. can do. In such a setting, if a state change period of at least 1 msec or more occurs in the input port, the change can be reliably determined.

また、本発明では、従来、割り込み処理の中で行っていた入力ポートの状態変化検出処理（入力検出処理）を、メイン処理の中で行うようにした。このとき、入力ポートの状態は、割り込みが発生する毎に割り込み処理の中で入力バッファに格納しておく。入力バッファは、複数設けられており、各割り込み時における入力状態が、それぞれ異なる入力バッファに格納される。これにより入力バッファには、１回のメイン処理中に発生する複数回の割り込みのそれぞれの割り込み時入力状態がその複数回分だけ格納される。また、１回のメイン処理中において発生する割り込み回数のカウント処理は割り込み処理の中で行っておく。メイン処理において、上記入力バッファに格納された入力状態の変化、すなわち、時系列的に異なる入力バッファに格納された先の入力状態との比較により、入力信号の有無を判別する入力検出処理を行う。 In the present invention, the state change detection process (input detection process) of the input port, which has been conventionally performed in the interrupt process, is performed in the main process. At this time, the state of the input port is stored in the input buffer during interrupt processing every time an interrupt occurs. A plurality of input buffers are provided, and input states at the time of each interrupt are stored in different input buffers. As a result, the input state at the time of each of a plurality of interrupts generated during one main process is stored in the input buffer for the plurality of times. In addition, a count process of the number of interrupts that occurs during one main process is performed in the interrupt process. In the main processing, input detection processing is performed to determine the presence or absence of an input signal by comparing the input state stored in the input buffer, that is, by comparing with the previous input state stored in the input buffer that is different in time series. .

この構成により、割り込み処理の負荷が軽減されるのでその処理の時間を短くすることができ、また、割り込みの度に割り込み処理の中で行っていた入力検出処理を、入力バッファに格納しておいた複数回分のデータに基づいて、メイン処理の中で一回の入力検出処理において処理できるので処理時間を短くし、より多様化、複雑化する遊技制御を、遊技状態に不都合を発生させることなく処理することができ、さらにはメイン処理の周期をより短く設定することも可能となる。 By this configuration, the load of the interrupt processing is reduced can be Rukoto shorten the time of the processing, also, the input detection processing which has been performed by the interrupt handler in the interrupt degrees, and stored in the input buffer Based on the data of multiple times, it can be processed in a single input detection process in the main process, so the processing time is shortened, and more diversified and complicated game control can cause inconvenience in the game state It is possible to perform processing without any delay, and it is also possible to set the cycle of the main processing to be shorter.

また、第一または第二の発明において、前記メイン処理では、前記入力検出処理の結果に基づく乱数の更新と取得の処理が実行されるようにしてもよい。
In the first or second invention, in the main process, a random number update and acquisition process based on a result of the input detection process may be executed.

始動入賞口に設けられた検出スイッチが入力ポートに接続されている場合、始動入賞口へ遊技球が入賞し、その入賞が検出スイッチによって検出されると、図柄の変動表示が開始されると共に、図柄に関する乱数の更新および乱数の取得が実行処理される。これら乱数の更新、取得にはある程度の処理時間を必要とするため、割り込み処理が短い間隔で発生すると、一方では、入力状態の変化を確実に検出することができる利点を有するが、その他方では、割り込みの度にその割り込み処理の中で入力検出処理およびそれに伴う乱数の更新、取得を実行していると、割り込み処理の負荷が重くなると共に、その全体の処理時間が長くなり、メイン処理の周期を長く設定しなければならないという不具合が生じる。また、スイッチの検出タイミングと乱数の更新、取得タイミングが同じ周期で行われない場合、乱数の出現に一様性はあっても、取得する乱数の一様性が担保されるか不明であり、遊技の公正を害する虞があり遊技機には不向きとなる（このため、許認可上も、当選用の乱数はスイッチの検出タイミングと乱数の更新、取得タイミングを同じ周期で行なうよう定められている）。よって、スイッチの検出タイミングと乱数の更新、取得タイミングを同じ周期で行ない、スイッチの状態変化を検出した場合には、その検出結果に基づいて乱数の更新、取得の処理を行わなければならない。そこで、本発明では、割込み時に、スイッチのオン・オフ変化の判別（スイッチの検出）は行わず、入力ポートに接続されたスイッチの状態（「１」or「０」）の保存までを行い、スイッチの入力検出は、割込み毎にそれぞれバッファに格納した複数回分の入力状態の値に基づきメイン処理内で１回でまとめて行うようにしている。そして、このスイッチ入力検出の周期に合わせて、乱数の更新および取得処理もメイン処理内において実行するようにした。これにより、割込み処理の負荷を軽減することができると共に、両者の実施タイミングを一致させることができ、また、乱数の更新、取得処理の発生回数を抑制し、全体としての（メイン処理と割込み処理）処理時間を短くすることができる。 When the detection switch provided at the start winning opening is connected to the input port, when the game ball wins the starting winning opening and the winning is detected by the detection switch, the variation display of the symbol is started, Update of random numbers and acquisition of random numbers related to symbols are executed. Update and acquisition of these random numbers require a certain amount of processing time, so if interrupt processing occurs at short intervals, on the other hand, it has the advantage of reliably detecting changes in the input state. When the input detection process and the accompanying random number update / acquisition are executed in the interrupt process for each interrupt, the load on the interrupt process increases and the overall processing time increases. There is a problem that the cycle must be set longer. In addition, if the switch detection timing and random number update and acquisition timing are not performed in the same cycle, it is unknown whether the uniformity of random numbers to be acquired is ensured even if the random number appears evenly. There is a risk of harming the fairness of the game, making it unsuitable for gaming machines (for this reason, the random number for winning is determined to be the same as the detection timing of the switch, the update of the random number, and the acquisition timing in the same license) . Therefore, when the switch detection timing and the random number update / acquisition timing are performed in the same cycle and a switch state change is detected, the random number update / acquisition processing must be performed based on the detection result. Therefore, in the present invention, at the time of interruption, the switch ON / OFF change determination (switch detection) is not performed, but the state of the switch connected to the input port ("1" or "0") is stored, Switch input detection is performed once in the main process based on the input state values stored in the buffer for each interrupt. In accordance with the switch input detection cycle, the random number update and acquisition processing is also executed in the main processing. As a result, it is possible to reduce the load of interrupt processing, match the execution timing of both, and suppress the number of occurrences of random number update and acquisition processing as a whole (main processing and interrupt processing ) Processing time can be shortened.

また、第一または第二の発明において、前記各割込処理では、前記メイン処理周期より短い周期で制御が必要なもののみの出力処理が実行され、出力ポートに出力データが出力されるようにしてもよい。 Further, in the first or second aspect, wherein each interrupt processing, the main processing cycle is from the control in a short period output processing only necessary to run, so the output data is output to the output port May be .

本発明に係る遊技機によれば、周期的に発生する割込みの処理負荷を軽減することで割込み処理に掛かる時間を短くすることができ、さらに各割込み処理において実行していた所定の処理を、複数回の割込みが発生する毎にメイン処理中においてまとめて一回の処理で実行するようにしたので処理に掛かる時間を短くすることができ、予め定められた周期内に一連の遊技制御処理を確実に完了することができる。 According to the gaming machine according to the present invention, it is possible to reduce the time required for interrupt processing by reducing the processing load of interrupts that occur periodically, and further, the predetermined processing executed in each interrupt processing, Since every time an interrupt occurs more than once, it is executed in a single process at a time during the main process, so the time required for the process can be shortened and a series of game control processes can be performed within a predetermined period. Can be completed reliably.

本発明に係る遊技機の一形態を示す正面図である。It is a front view which shows one form of the game machine which concerns on this invention. 本発明に係る遊技機の電気的接続を表わすブロック図である。It is a block diagram showing the electrical connection of the gaming machine according to the present invention. 本発明の形態のメイン処理を表わすフローチャートである。It is a flowchart showing the main process of the form of this invention. 本発明の形態の割込処理を表わすフローチャートである。It is a flowchart showing the interruption process of the form of this invention. 図４の割込処理で実行される入力状態保存処理を表わすフローチャートである。It is a flowchart showing the input state preservation | save process performed by the interruption process of FIG. 各スイッチの状態チャートと入力状態保存値を示す図である。It is a figure which shows the state chart and input state preservation | save value of each switch. （ａ）は、バッファの保存状態を示す図である。（ｂ）は、バッファの機能ブロック図である。(A) is a figure which shows the preservation | save state of a buffer. (B) is a functional block diagram of a buffer. 図３のメイン処理で実行される入力検出処理を表わすフローチャートである。It is a flowchart showing the input detection process performed by the main process of FIG. スイッチ検出方法をを示すイメージ図である。It is an image figure which shows a switch detection method. 割込処理内における入力状態保存処理とメイン処理における入力検出処理との関係を表わす図である。It is a figure showing the relationship between the input state preservation | save process in an interruption process, and the input detection process in a main process. 図４とは別の形態の割込処理を表わすフローチャートである。5 is a flowchart showing another form of interrupt processing different from FIG. 図１１の割込処理で実行される出力処理の一形態を表わすフローチャートである。12 is a flowchart showing one form of output processing executed in the interrupt processing of FIG. 11. ステッピングモータの出力パターンとその選択カウンタ値を示す図である。It is a figure which shows the output pattern of a stepping motor, and its selection counter value.

以下、本発明に係る遊技機の実施の形態を添付図面に基づいて説明する。本実施の形態ではパチンコ機を例にして説明する。なお、各図面間において、同一符号は、同一又は相当部分を示す。 Embodiments of a gaming machine according to the present invention will be described below with reference to the accompanying drawings. In this embodiment, a pachinko machine will be described as an example. In the drawings, the same reference numerals indicate the same or corresponding parts.

図１は、パチンコ機１の正面図であり、説明に必要な部分を模式的に示した図である。パチンコ機１は、額縁状に形成されたガラス扉枠２を有し、ガラス扉枠２の背面側には、遊技盤３が着脱可能に取り付けられ、遊技盤３の前面には遊技領域５が設けられている。ガラス扉枠２の下側表面には打球供給皿６が設けられ、打球供給皿６の下側には、遊技球を前記遊技領域５へ発射させるハンドル７が設けられている。遊技領域５の略中央部には、複数種類の図柄を可変表示するための特別図柄表示装置８が設けられており、特別図柄表示装置８には、例えば、「左」、「中」、「右」の３つの変動図柄表示部が設けられている。特別図柄表示装置８の上部には、始動入賞口９に入った入賞球数を表示する４個のランプを有する始動保留記憶表示器１０が設けられている。始動保留記憶表示器１０は、始動入賞がある毎に４個を上限としてランプ点灯数を１つずつ増加させ、特別図柄表示装置８の可変表示が開始される毎にランプ点灯数を１つ減少させる。 FIG. 1 is a front view of the pachinko machine 1 and schematically shows a portion necessary for explanation. The pachinko machine 1 has a glass door frame 2 formed in a frame shape. A game board 3 is detachably attached to the back side of the glass door frame 2, and a game area 5 is attached to the front of the game board 3. Is provided. A hitting ball supply tray 6 is provided on the lower surface of the glass door frame 2, and a handle 7 for launching a game ball to the gaming area 5 is provided below the hitting ball supply tray 6. A special symbol display device 8 for variably displaying a plurality of types of symbols is provided at a substantially central portion of the game area 5, and the special symbol display device 8 includes, for example, “left”, “middle”, “ Three "fluctuating symbol display parts" are provided. At the upper part of the special symbol display device 8, a start hold storage display 10 having four lamps for displaying the number of winning balls that have entered the start winning opening 9 is provided. The start-pending storage display 10 increases the number of lamps to be increased by one with an upper limit of four each time there is a start prize, and decreases the number of lamps to be increased by one each time variable display of the special symbol display device 8 is started. Let

特別図柄表示装置８の下側には始動入賞口９が設けられている。始動入賞口９は、始動口開閉装置２１を備えており、所定条件に基づいて該装置２１が動作し、始動入賞口９が開閉される。始動入賞口９の両側には、普通図柄作動ゲート１１が設けられており、また、始動入賞口９の下側には大入賞口開閉装置１２が設けられている。該大入賞口開閉装置１２は、特定遊技状態（大当り状態）において開状態となり、大入賞口１３に遊技球が入賞可能な状態となる。大入賞口１３の下側には、７セグメントＬＥＤで構成された普通図柄表示装置１４が設けられている。その他、遊技領域５には、複数の一般入賞口１５、１６が設けられている。遊技領域５の最下部には、入賞しなかった遊技球を吸収するアウト口１７が設けられている。また、遊技領域５の左右周辺には、遊技中に点灯・点滅表示される遊技盤表示灯１８が設けられ、遊技領域５の外側の上部には、効果音を発するスピーカ１９が設けられている。また、遊技領域５の外周部には本体表示灯２０が設けられている。 A start winning opening 9 is provided below the special symbol display device 8. The start winning opening 9 is provided with a start opening / closing device 21. The device 21 operates based on a predetermined condition, and the start winning opening 9 is opened and closed. A normal symbol operation gate 11 is provided on both sides of the start winning opening 9, and a large winning opening / closing device 12 is provided below the starting winning opening 9. The special winning opening / closing device 12 is opened in a specific gaming state (big hit state), and a gaming ball can be won in the special winning opening 13. A regular symbol display device 14 composed of 7-segment LEDs is provided below the special winning opening 13. In addition, the game area 5 is provided with a plurality of general winning ports 15 and 16. At the bottom of the game area 5, an out port 17 is provided for absorbing game balls that have not won. In addition, a game board indicator lamp 18 that is lit and flashed during the game is provided around the left and right sides of the game area 5, and a speaker 19 that emits a sound effect is provided above the outside of the game area 5. . A main body indicator lamp 20 is provided on the outer periphery of the game area 5.

発射装置から打ち出された遊技球は、打球誘導レールを通って遊技領域５に達し、その後、遊技領域５を流下する。遊技球が普通図柄作動ゲート１１を通過すると、普通図柄表示装置１４に普通図柄（例えば、表示数字）の連続的な変化が開始される。該変化は所定時間後に停止し、停止表示された普通図柄が予め定められた特定の図柄の場合には、始動口開閉装置２１が所定時間だけ開状態となり、始動入賞口９へ遊技球が入賞し易くなる。また、遊技球が始動入賞口９に入賞すると、特別図柄表示装置８の変動図柄表示部に特別図柄（例えば、数字、絵柄、ストーリー性のある動画像等）の変動表示が開始される。該特別図柄表示装置８の変動表示は、予め定められた一定時間が経過したときに停止し、停止時の特別図柄の組み合わせが大当り図柄の組み合わせの場合、大当り遊技状態に移行する。大当たり遊技が開始されると、大入賞口１３が、予め定められた一定時間経過するまで、または、大入賞口１３に所定個数（例えば１０個）の遊技球が入賞するまで継続して開放する。この開放の後、大入賞口１３は、一旦、閉鎖状態となった後（インターバル期間経過後）、再度、上記の条件を満たすまで開放する。このような開閉期間を１ラウンドとし、このラウンドは、予め定められたラウンド数だけ繰り返される。 The game ball launched from the launching device reaches the game area 5 through the hit ball guide rail, and then flows down the game area 5. When the game ball passes through the normal symbol operating gate 11, the normal symbol display device 14 starts a continuous change of normal symbols (for example, display numbers). The change stops after a predetermined time, and when the normal symbol displayed in a stopped state is a specific symbol determined in advance, the start opening / closing device 21 is opened for a predetermined time, and the game ball wins the start winning opening 9. It becomes easy to do. Further, when the game ball wins the start winning opening 9, the variation display of the special symbol (for example, a number, a pattern, a moving image having a story character, etc.) is started on the variation symbol display unit of the special symbol display device 8. The variation display of the special symbol display device 8 stops when a predetermined time has elapsed, and when the combination of the special symbols at the time of the stop is a combination of big hit symbols, it shifts to a big hit gaming state. When the big hit game is started, the big winning opening 13 is continuously opened until a predetermined time elapses or until a predetermined number (for example, ten) of game balls wins the big winning opening 13. . After the opening, the special winning opening 13 is once closed (after the interval period has elapsed) and then opened again until the above condition is satisfied. Such an open / close period is defined as one round, and this round is repeated by a predetermined number of rounds.

次に、図２のブロック図に基づいて、パチンコ機１の遊技の制御内容について説明する。
パチンコ機１には遊技球を検出するための各種スイッチが設けられており、該各種スイッチは、入力ポートを介して制御部に接続されている。特別図柄始動ＳＷ（スイッチ）３１は、始動入賞口９に入賞した遊技球を検出するスイッチである。普通図柄始動スイッチ３２は、普通図柄作動ゲート１１を通過する遊技球を検出するスイッチである。カウントスイッチ３３は、大入賞口１３に入賞した遊技球を検出するスイッチである。一般スイッチ１６は、一般入賞口１５、１６に入賞した遊技球を検出するスイッチである。これら各種スイッチによる検出信号は、Ｉ／Ｏポート４１の入力ポートを介して主制御部４０に入力される。 Next, based on the block diagram of FIG. 2, the control content of the game of the pachinko machine 1 will be described.
The pachinko machine 1 is provided with various switches for detecting a game ball, and the various switches are connected to the control unit via an input port. The special symbol start SW (switch) 31 is a switch for detecting a game ball won in the start winning opening 9. The normal symbol start switch 32 is a switch for detecting a game ball passing through the normal symbol operation gate 11. The count switch 33 is a switch that detects a game ball that has won a prize winning opening 13. The general switch 16 is a switch for detecting a game ball that has won a prize in the general winning openings 15 and 16. Detection signals from these various switches are input to the main control unit 40 via the input port of the I / O port 41.

払出計数スイッチ３５は、払出装置５５から払い出される賞球数を検出するスイッチである。払出通路玉切スイッチ３６は、球貯留タンクから払出装置５５間における払出通路内の遊技球の有無を検出するスイッチである。皿満タンスイッチ３７は、打球供給皿６に貯留されている遊技球が満タンになったことを検出するスイッチである。これら各種スイッチによる検出信号は、図示を省略するが、払出制御部５０に設けられたＩ／Ｏポートの入力ポートを介して払出制御部５０に入力される。 The payout counting switch 35 is a switch for detecting the number of prize balls paid out from the payout device 55. The payout passage ball cutting switch 36 is a switch that detects the presence or absence of a game ball in the payout passage between the ball storage tank and the payout device 55. The dish full tank switch 37 is a switch for detecting that the game balls stored in the hit ball supply dish 6 are full. Although not shown, detection signals from these various switches are input to the payout control unit 50 via an input port of an I / O port provided in the payout control unit 50.

また、ハンドル７は、発射制御部６０に接続されており、ハンドル７が操作されるとその操作信号が、図示を省略する入力ポートを介して発射制御部６０に入力される。 The handle 7 is connected to the firing control unit 60. When the handle 7 is operated, an operation signal is input to the firing control unit 60 via an input port (not shown).

主制御部（遊技制御手段）４０にはマイクロコンピュータが搭載されており、マイクロコンピュータは、遊技制御用プログラムや各種パラメータが記憶されているＲＯＭ４３、ワークメモリとして使用されるＲＡＭ４２、遊技制御用プログラムに従って処理を実行するＣＰＵ４４、及び、Ｉ／Ｏポート４１で構成されている。Ｉ／Ｏポート４１は、各スイッチ３１、３２、３３、３４、演出制御部７０、払出制御部５０（払出計数スイッチ３５、払出通路玉切スイッチ３６、皿満タンスイッチ３７）等の外部装置に接続され、信号の入出力を制御する。 The main control unit (game control means) 40 is equipped with a microcomputer. The microcomputer follows a ROM 43 storing a game control program and various parameters, a RAM 42 used as a work memory, and a game control program. It comprises a CPU 44 that executes processing and an I / O port 41. The I / O port 41 is connected to an external device such as each of the switches 31, 32, 33, 34, the effect control unit 70, the payout control unit 50 (the payout counting switch 35, the payout passage ball cutting switch 36, the dish full tank switch 37). Connected and controls signal input and output.

主制御部４０は、各スイッチ３１、３２、３３、３４から入力される信号を解析し、解析結果に基づいて、制御コマンドを大入賞口開閉装置１２、始動口開閉装置２１、及び、演出制御部７０に出力送信する。また、主制御部４０は、各種遊技状態を示す信号をホールコンピュータとの接続端子５７に出力送信する。 The main control unit 40 analyzes the signals input from the switches 31, 32, 33, and 34, and based on the analysis result, sends a control command to the big prize opening / closing device 12, the starting port opening / closing device 21, and the effect control. The output is transmitted to the unit 70. Further, the main control unit 40 outputs and transmits signals indicating various gaming states to the connection terminal 57 with the hall computer.

ＣＰＵ４４は、汎用レジスタ、フラグレジスタ、インデックスレジスタ、スタックポインタ、割込みレジスタ、リフレッシュレジスタ、プログラムカウンタ、命令レジスタ、命令レコーダ、演算装置、制御装置等を備えている。各レジスタは、演算結果、次に読み込む命令のアドレス、実行状態等を保持する。ＲＡＭ４２には、遊技関連制御用変数使用領域とスタック領域とが設けられている。パチンコ機１に使用されるＲＡＭ４２の記憶容量は、一般的には２５６バイト又は５１２バイトであり、遊技関連制御用変数使用領域には、各種スイッチから入力された信号の状態が記憶される「入力状態フラグｎ（ｎ＝１、２、・・・）」領域と、割込処理を実行した回数が記憶される「割込み回数カウンタ」領域が設けられている。スタック領域は、ＣＰＵ４４のワーキングエリアとして用いられ、割込み発生時や、サブルーチンや関数を呼び出す際に、処理中のデータや戻りアドレスなどを一時的に退避する。ＣＰＵ４４がＲＯＭ４３に記憶されている遊技制御用プログラムに従って遊技処理を実行することにより、主制御部４０は遊技制御手段として機能する。 The CPU 44 includes general-purpose registers, flag registers, index registers, stack pointers, interrupt registers, refresh registers, program counters, instruction registers, instruction recorders, arithmetic devices, control devices, and the like. Each register holds an operation result, an address of an instruction to be read next, an execution state, and the like. The RAM 42 is provided with a game-related control variable use area and a stack area. The storage capacity of the RAM 42 used in the pachinko machine 1 is generally 256 bytes or 512 bytes, and the state of signals input from various switches is stored in the game-related control variable use area. A status flag n (n = 1, 2,...) ”Area and an“ interrupt count counter ”area for storing the number of times interrupt processing has been executed are provided. The stack area is used as a working area of the CPU 44, and temporarily saves data being processed, a return address, and the like when an interrupt occurs or when a subroutine or function is called. When the CPU 44 executes the game process according to the game control program stored in the ROM 43, the main control unit 40 functions as a game control means.

遊技制御手段は、電源投入時に起動されるメイン処理と、当該メイン処理の実行中に所定の周期（本実施の形態では１ｍｓｅｃ）で発生するタイマ割込みにより起動される割込処理の実行を制御する手段である。メイン処理では、処理時間の変動が大きい処理や、比較的処理時間が長い処理や、１ｍｓｅｃという短い周期で実行する必要のない遊技制御処理が実行される。また、割込処理では、比較的短い周期で正確に行う必要のある処理が実行される。具体的には、スイッチの入力状態を保存する処理を挙げることができる。また、この他、割込処理で行う処理として、表示灯点灯パターンデータを出力ポートへセットする出力処理、コマンドデータを出力ポートへセットする出力処理、外部情報データを出力ポートへセットする出力処理、アクチェータ類データを出力ポートへセットする出力処理等を挙げることができる。メイン処理と割込処理の詳しい内容については後述する。 The game control means controls the execution of the main process activated when the power is turned on and the interrupt process activated by a timer interrupt generated at a predetermined cycle (1 msec in the present embodiment) during the execution of the main process. Means. In the main process, a process with a large variation in processing time, a process with a relatively long processing time, or a game control process that does not need to be executed with a short cycle of 1 msec is executed. Further, in the interrupt process, a process that needs to be accurately performed in a relatively short cycle is executed. Specifically, a process for saving the input state of the switch can be exemplified. In addition, as processing to be performed in interrupt processing, output processing for setting indicator lighting pattern data to the output port, output processing for setting command data to the output port, output processing for setting external information data to the output port, An output process for setting the actuator data to the output port can be given. Detailed contents of the main process and the interrupt process will be described later.

パチンコ機１は、主制御部４０をメイン制御部とするとサブ制御部として、払出制御部５０、発射制御部６０、演出制御部７０、表示灯制御部７１、音声制御部７２、及び図柄制御部７３を備えている。 When the main control unit 40 is the main control unit, the pachinko machine 1 serves as a sub-control unit, which includes a payout control unit 50, a launch control unit 60, an effect control unit 70, an indicator lamp control unit 71, an audio control unit 72, and a symbol control unit. 73 is provided.

払出制御部５０は、主制御部４０から送信される払出制御コマンドに基づいて賞球の払出を制御する。払出制御部５０は、主制御部４０と同様、ＣＰＵ（技制御手段）、ＲＯＭ、ＲＡＭ、及び、Ｉ／Ｏポートを備えており、払出制御部５０のＣＰＵがＲＯＭに記憶されている払出制御用プログラムに従って処理を実行することにより、払出制御部５０は遊技制御手段として機能する。該遊技制御手段は、電源投入時に起動されるメイン処理と、該メイン処理の実行中に所定の周期で発生するタイマ割込みによって起動される割込処理との実行を制御する手段である。払出制御部５０で実行される割込処理では、主制御部４０からの払出制御コマンドを検出する処理が行われる。払出制御部５０のタイマ割込みは、主制御部４０と同様に１ｍｓ毎に発生する。 The payout control unit 50 controls the payout of prize balls based on the payout control command transmitted from the main control unit 40. As with the main control unit 40, the payout control unit 50 includes a CPU (technical control means), ROM, RAM, and an I / O port, and the payout control in which the CPU of the payout control unit 50 is stored in the ROM. The payout control unit 50 functions as a game control means by executing the process according to the program for use. The game control means is means for controlling execution of a main process activated when the power is turned on and an interrupt process activated by a timer interrupt generated at a predetermined cycle during the execution of the main process. In the interrupt process executed by the payout control unit 50, a process for detecting a payout control command from the main control unit 40 is performed. The timer interrupt of the payout control unit 50 is generated every 1 ms as with the main control unit 40.

演出制御部７０は、主制御部４０からの制御コマンドに基づいて、表示灯制御部７１、音声制御部７２、及び、図柄制御部７３を制御する。表示灯制御部７１は、遊技盤３に設けられている始動保留記憶表示器１０及び遊技盤表示灯１８の表示制御を行うとともに、枠側に設けられている本体表示灯２０の表示制御を行っている。音声制御部７２は、スピーカ１９の音声出力制御を行っている。図柄制御部７３は、特別図柄表示装置８及び普通図柄表示装置１４等の図柄表示部２２の表示制御を行っている。発射制御部６０は、駆動モータを駆動することにより発射装置６１の発射制御を行っている。 The effect control unit 70 controls the indicator light control unit 71, the sound control unit 72, and the symbol control unit 73 based on the control command from the main control unit 40. The indicator light control unit 71 performs display control of the start hold storage indicator 10 and the game board indicator lamp 18 provided on the game board 3 and also performs display control of the main body indicator lamp 20 provided on the frame side. ing. The sound control unit 72 performs sound output control of the speaker 19. The symbol control unit 73 performs display control of the symbol display unit 22 such as the special symbol display device 8 and the normal symbol display device 14. The launch control unit 60 performs launch control of the launch device 61 by driving a drive motor.

次に、主制御部４０が実行する制御内容について説明する。
［メインルーチン］
図３は、主制御部４０のＣＰＵ４４が実行するメイン処理を示すフローチャートである。パチンコ機１に対して電源が投入されると、ＣＰＵ４４は、ＲＯＭ４３に記憶された遊技制御プログラムに従い、ＲＡＭ４２をワークエリアとして用いてメイン処理を実行し、先ず、必要な初期設定処理を行う。ただし、図３に示すフローチャートでは、初期設定処理の内容は省略し、初期設定処理後に予め定められた周期毎（例えば、４ｍｓｃ毎）に繰り返されるルーチンでの処理内容のみを記載している。 Next, the control contents executed by the main control unit 40 will be described.
[Main routine]
FIG. 3 is a flowchart showing main processing executed by the CPU 44 of the main control unit 40. When the power to the pachinko machine 1 is turned on, the CPU 44 executes main processing using the RAM 42 as a work area according to the game control program stored in the ROM 43, and first performs necessary initial setting processing. However, in the flowchart shown in FIG. 3, the contents of the initial setting process are omitted, and only the process contents in a routine that is repeated every predetermined period (for example, every 4 msc) after the initial setting process are described.

ＣＰＵ４４は、ステップ１１０において、割込み禁止状態に設定した後、ステップ１２０において、電源の遮断が発生したか否かを検出する電源断発生チェック処理を実行する。続いて、ステップ１３０において、初期値更新乱数を生成するためのカウンタのカウント値を更新する初期値更新乱数更新処理を実行する。ここで、初期値更新乱数とは、所定周期毎に変更する大当り判定用乱数カウンタの初期値を決定するための乱数のことをいう。次に、ステップ１４０において、割込み許可状態に設定した後に、ステップ１５０において、その他乱数更新処理を実行する。その他乱数とは、リーチ抽選に用いる乱数、表示する図柄の種類を決定するための乱数等のことをいう。 After setting the interrupt disabled state in step 110, the CPU 44 executes a power interruption occurrence check process for detecting whether or not a power interruption has occurred in step 120. Subsequently, in step 130, an initial value update random number update process for updating the count value of the counter for generating the initial value update random number is executed. Here, the initial value update random number refers to a random number for determining the initial value of the jackpot determination random number counter that changes every predetermined period. Next, in step 140, after setting the interrupt permitted state, in step 150, other random number update processing is executed. Other random numbers refer to random numbers used for reach lottery, random numbers for determining the type of symbols to be displayed, and the like.

ステップ１１０からステップ１５０までの処理は、割込み回数カウンタの値が４以上になるまで繰り返し実行される。なお、ステップ１１０における割込み禁止状態の設定は、ＣＰＵ４４が割込み禁止命令を発行したり、割込み禁止用のレジスタを禁止に設定したり、マスクレジスタをセットすることによって実現され、ステップ１４０における割込み許可状態の設定は、割込み許可命令を発行したり、割込み禁止用のレジスタを許可に設定したり、マスクレジスタをリセットすることによって実現される。 The processing from step 110 to step 150 is repeatedly executed until the value of the interrupt number counter becomes 4 or more. The setting of the interrupt disabled state in step 110 is realized by the CPU 44 issuing an interrupt disabled instruction, setting the interrupt disable register to disabled, or setting a mask register. This setting is realized by issuing an interrupt enable instruction, setting an interrupt disable register to enable, or resetting a mask register.

ステップ１６０において、ＣＰＵ４４は、ＲＡＭ４２に記憶されている割込み回数カウンタの値をチェックし、値が４に達していない場合には、ステップ１１０に戻り、ステップ１１０からステップ１５０までの処理を繰り返す。一方、割込み回数カウンタの値が４以上である場合には、ステップ１７０で割込み回数カウンタをクリアし、ステップ１８０からステップ２９０において以下の制御処理を実行する。 In step 160, the CPU 44 checks the value of the interrupt counter stored in the RAM 42. If the value has not reached 4, the process returns to step 110 and repeats the processing from step 110 to step 150. On the other hand, if the value of the interrupt counter is 4 or more, the interrupt counter is cleared in step 170, and the following control processing is executed from step 180 to step 290.

ステップ１８０では、判定用乱数のカウンタのカウント値を更新する処理を行う。判定用乱数は、当たりを判定を行うための乱数である。次に、ステップ１９０では、表示用乱数のカウンタのカウント値を更新する処理を行う。表示用乱数は、特別図柄表示装置８あるいは普通図柄表示装置１４に表示される図柄を決定する乱数である。さらに、ステップ２００では、初期値用乱数のカウンタのカウント値を更新する処理を行う。初期値用乱数は、当たりを決定する乱数のカウンタの初期値を決定するための乱数である。 In step 180, the count value of the determination random number counter is updated. The random number for determination is a random number for determining hit. Next, in step 190, processing for updating the count value of the display random number counter is performed. The display random number is a random number that determines a symbol displayed on the special symbol display device 8 or the normal symbol display device 14. Further, in step 200, a process of updating the count value of the initial value random number counter is performed. The initial value random number is a random number for determining an initial value of a random number counter that determines the winning.

ステップ２１０では、入力ポートの状態変化に基づき各種スイッチの入力検出処理を行う。処理の詳しい内容については、後述する。続いて、ステップ２２０において、主制御部４０に接続されている各制御基板の出力処理を行う。次に、ステップ２３０において、払い出した賞球数を管理する賞球払出管理処理を行う。次に、ステップ２４０において、発生した特別遊技についての情報を管理する特別遊技管理処理を行い、ステップ２５０において、普通遊技についての情報を管理する普通遊技管理処理を行う。次に、ステップ２６０において、モータ動作についての情報を管理するモータ管理処理を行う。次に、ステップ２７０において、ホールコンピュータ等の外部装置に送信すべき大当り情報、始動情報、確率変動情報等を生成する外部情報処理を行う。次に、ステップ２８０において、パチンコ機１を検査するための遊技機試験信号を出力する遊技機試験信号出力処理を行い、ステップ２９０において、外部装置に対する情報の出力管理処理を行う。 In step 210, input detection processing of various switches is performed based on a change in the state of the input port. Details of the processing will be described later. Subsequently, in step 220, output processing of each control board connected to the main control unit 40 is performed. Next, in step 230, prize ball payout management processing for managing the number of prize balls paid out is performed. Next, in step 240, a special game management process for managing information about the generated special game is performed. In step 250, a normal game management process for managing information about the normal game is performed. Next, in step 260, a motor management process for managing information on motor operation is performed. Next, in step 270, external information processing for generating jackpot information, start-up information, probability variation information and the like to be transmitted to an external device such as a hall computer is performed. Next, in step 280, a gaming machine test signal output process for outputting a gaming machine test signal for inspecting the pachinko machine 1 is performed, and in step 290, an information output management process for an external device is performed.

ステップ２９０の処理が終了すると、ステップ１１０に戻り、メイン処理における一周期の処理を繰り返す。従来の処理では、タイマ割込みを４ｍｓｅｃ毎に発生させていたので、初期値更新乱数更新処理やその他乱数更新処理を除く遊技制御処理、例えば、各スイッチの入力変化を検出する入力検出処理、判定用乱数更新処理、表示用乱数更新処理、初期値用乱数更新処理等は、割込み処理内で行っていた。しかし、本実施の形態においては、タイマ割込みの周期を１ｍｓｅｃとしたので、この１ｍｓｅｃという短い割込処理期間内にこれらの遊技制御処理を行うことは不可能となった。このため、割込処理を４回実行した後に、４ｍｓｅｃ毎に処理開始されるメイン処理内において、これらの各遊技制御処理（図３においてステップ１８０からステップ２１０までの処理）を実行するようにしている。 When the process of step 290 is completed, the process returns to step 110, and the process of one cycle in the main process is repeated. In conventional processing, timer interrupts are generated every 4 msec. Therefore, game control processing excluding initial value update random number update processing and other random number update processing, for example, input detection processing for detecting an input change of each switch, for determination Random number update processing, display random number update processing, initial value random number update processing, and the like are performed in the interrupt processing. However, in this embodiment, since the timer interruption period is set to 1 msec, it is impossible to perform these game control processes within the short interrupt process period of 1 msec. For this reason, after executing the interrupt process four times, each of these game control processes (processes from step 180 to step 210 in FIG. 3) is executed in the main process which is started every 4 msec. Yes.

［割込処理］
図４は、主制御部４０のＣＰＵ４４が実行する割込処理を示すフローチャートである。
本実施の形態では、ＣＰＵ４４の内蔵ＣＴＣが１ｍｓｅｃ毎に繰り返しタイマ割込みを発生するように設定されている。そして、タイマ割込みが発生すると、ＣＰＵ４４は割込処理を実行する。この割込処理では、ＣＰＵ４４は、ステップ３１０においてレジスタの退避処理を行った後、ステップ３２０において入力ポートに接続された各種スイッチの入力状態の保存処理を行う。 [Interrupt processing]
FIG. 4 is a flowchart showing an interrupt process executed by the CPU 44 of the main control unit 40.
In the present embodiment, the built-in CTC of the CPU 44 is set to repeatedly generate a timer interrupt every 1 msec. When a timer interrupt occurs, the CPU 44 executes an interrupt process. In this interrupt processing, the CPU 44 performs register saving processing in step 310 and then performs processing for saving input states of various switches connected to the input ports in step 320.

ここで、入力状態保存処理（ステップ３２０）の具体的処理内容を、図５に示すフローチャートに基づいて説明する。ステップ３２１において、Ｉ／Ｏポート４１の入力ポートの値、すなわち接続されている各スイッチの入力状態を読み込む。そして、ステップ３２２において、その読み込んだ値を該当する入力状態保存用のバッファへ保存する。該当する入力状態保存用のバッファとは、予め入力状態保存用のバッファは複数設けられており、割込み毎に読み込まれる入力ポートの値がそれぞれ保存される予め定められた順番の異なるバッファのことを言う。入力状態保存処理では、入力ポートの状態をバッファに保存する処理のみを行い、その状態に基づく入力有無の判別は行っていない。この入力有無の判別処理は、メイン処理の入力検出処理の中で行っている。これにより、割込処理における処理負荷の軽減を図っている。 Here, the specific processing content of the input state storage processing (step 320) will be described based on the flowchart shown in FIG. In step 321, the value of the input port of the I / O port 41, that is, the input state of each connected switch is read. In step 322, the read value is stored in the corresponding input state storage buffer. The corresponding input state storage buffer is a buffer in which a plurality of input state storage buffers are provided in advance, and the values of the input ports read for each interrupt are stored in different predetermined orders. say. In the input state saving process, only the process of saving the state of the input port in the buffer is performed, and the presence / absence of input based on the state is not determined. This input presence / absence determination processing is performed in the input detection processing of the main processing. Thereby, the processing load in the interrupt process is reduced.

さらに、図６、図７に基づいて、入力状態保存処理について詳しく説明する、図６は各スイッチ（ＳＷ１〜ＳＷ８）の状態チャートと入力状態保存値を示している。状態チャート上に表示された矢印（イ）〜（ヌ）は、タイマ割込みが発生するタイミング、すなわち入力ポートの読み込みタイミングを示している。そして、（イ’）〜（ヌ’）の値は、上記（イ）〜（ヌ）の入力ポート読み込みによる各スイッチの入力状態の保存値を「１」（High）と「０」（Low）によって示している。図７は複数個用意されているバッファ及びそれぞれのバッファに保存された入力状態保存値を示している。図７（ａ）に示される形態では、バッファ０〜バッファ４が設けられており、先に発生した割込みによって読み込まれた入力ポートの状態から順にバッファ０、バッファ１、バッファ２、バッファ３、バッファ４へと保存されていく。一方、保存された入力状態の値は、メイン処理の入力検出処理（図３のステップ２１０）で使用される際に、先に保存されたバッファ０からバッファ１、バッファ２、バッファ３、バッファ４の順に読み出される（図７（ｂ）参照）。読み出し処理が終了したら、バッファ４に保存されていた入力状態の値がバッファ０に格納された後、次の割込み処理で読み込まれた入力ポートの状態から順にバッファ１、バッファ２、バッファ３、バッファ４へと保存されていく。 Further, the input state storage process will be described in detail with reference to FIGS. 6 and 7. FIG. 6 shows a state chart of each switch (SW1 to SW8) and an input state storage value. Arrows (A) to (N) displayed on the status chart indicate the timing when the timer interrupt occurs, that is, the input port reading timing. The values of (i ') to (nu') are the saved values of the input state of each switch by reading the input ports of (i) to (nu) above, "1" (High) and "0" (Low). Shown by. FIG. 7 shows a plurality of buffers prepared and input state storage values stored in the respective buffers. In the form shown in FIG. 7A, buffers 0 to 4 are provided. Buffer 0, buffer 1, buffer 2, buffer 3, buffer 3 in order from the state of the input port read by the previously generated interrupt. It will be saved to 4. On the other hand, when the stored input state value is used in the input detection process (step 210 in FIG. 3) of the main process, the previously stored buffer 0 to buffer 1, buffer 2, buffer 3, buffer 4 are stored. (See FIG. 7B). When the reading process is completed, the value of the input state stored in the buffer 4 is stored in the buffer 0, and then the buffer 1, buffer 2, buffer 3, buffer in order from the state of the input port read in the next interrupt process. It will be saved to 4.

入力状態保存処理でリード値を該当する入力状態バッファへ保存する処理（図５ステップ３２２）が終了すると、割込処理（図４）に戻って次のステップ３３０へ進む。ステップ３３０において、割込みカウンタの値を１加算し、次に、ステップ３４０において、レジスタの復帰処理を行った後に、ステップ３５０において、メイン処理に戻る。この実施の形態では、入力ポートに接続されたスイッチの入力状態の保存を１ｍｓｅｃ毎に行うために、タイマ割込みを１ｍｓｅｃ毎に発生させている。従来においては、スイッチの入力チェックは、例えば４ｍｓｅｃ毎に行われていたが、ゲージ構成やスイッチの位置によっては遊技球のスピードが早くなり、その場合には遊技球のスイッチ通過の検出信号が出力される時間間隔が４ｍｓｅｃ未満になることもあり、スイッチ通過検出を取りこぼす可能性があった。しかし、スイッチ検出を１ｍｓｅｃ毎に行うことにより、スイッチ通過検出の取りこぼしがなくなり、確実にスイッチを検出することができる。 When the process of storing the read value in the corresponding input state buffer in the input state storage process (step 322 in FIG. 5) is completed, the process returns to the interrupt process (FIG. 4) and proceeds to the next step 330. In step 330, 1 is added to the value of the interrupt counter. Next, in step 340, the register restoration process is performed, and in step 350, the process returns to the main process. In this embodiment, in order to save the input state of the switch connected to the input port every 1 msec, a timer interrupt is generated every 1 msec. Conventionally, the switch input check is performed, for example, every 4 msec. However, depending on the gauge configuration and the switch position, the speed of the game ball increases, and in this case, a detection signal indicating that the game ball has passed through the switch is output. In some cases, the time interval to be performed is less than 4 msec, and the switch passage detection may be missed. However, by performing switch detection every 1 msec, there is no loss of switch passage detection, and the switch can be detected reliably.

次に、上記のようにしてバッファに保存された入力ポートの状態に基づいて行われるメイン処理中の入力検出処理（図３のステップ２１０）について以下に詳しく説明する。図８は、入力検出処理の具体的処理内容を示すフローチャートである。
先ず、ステップ４１１において、スイッチＯＮフラグをクリアする。次に、ステップ４１２において、割込処理で入力ポートの入力状態をバッファに格納した回数（図３に示すメイン処理の設定では５回（割込みカウンタの値が０〜４まで））を処理回数としてセットする。続いて、ステップ４１３において、読出しポインタ＋０のバッファの値（図７に示すバッファ０に格納した入力状態の値）をロードする。ここでは、読み出しポインタ＋０のバッファに格納された入力状態の値が「１０１０・・・・」（ａ）であったとする。なお、各入力ポートにはSW１〜SW８までのスイッチが接続されており、上記（ａ）の値は、上位ビット左からSW８、SW７、SW６、SW５、・・・の状態を表わし、その値が１、０、１、０、・・・であることを示している。 Next, the input detection process (step 210 in FIG. 3) in the main process performed based on the state of the input port stored in the buffer as described above will be described in detail below. FIG. 8 is a flowchart showing specific processing contents of the input detection processing.
First, in step 411, the switch ON flag is cleared. Next, in step 412, the number of times that the input state of the input port was stored in the buffer by the interrupt process (5 times in the main process setting shown in FIG. 3 (the interrupt counter value is 0 to 4)) is set as the number of processes. set. In step 413, the buffer value of the read pointer +0 (value of the input state stored in the buffer 0 shown in FIG. 7) is loaded. Here, it is assumed that the value of the input state stored in the buffer of the read pointer + 0 is “1010...” (A). The switches SW1 to SW8 are connected to each input port, and the value of (a) indicates the state of SW8, SW7, SW6, SW5,... 1, 0, 1, 0,...

続いて、ステップ４１４において、（ａ）の入力状態の値を反転させるために「１１１１・・・・（0FFH）」（ｂ）とのＸＯＲをとる。続いて、ステップ４１５において、上記ＸＯＲした結果（「０１０１・・・・」（ｃ））と、読み出しポインタ＋１のバッファの値（図７に示すバッファ１に格納した入力状態の値）とのＡＮＤをとる。ここでは、読み出しポインタ＋１のバッファに格納された入力状態の値が「１１００・・・・」（ｄ）であったとする。そして、ステップ４１６において、上記ＡＮＤした結果（「０１００・・・・」（ｅ））と、スイッチＯＮフラグ（フラグバッファ）の値とのＯＲをとり、その結果がスイッチＯＮフラグにセットされる。この回のスイッチＯＮフラグの値は、ステップ４１１で設定した「００００・・・・（000H）」の値であるため、新たにスイッチＯＮフラグにセットされる値は、「０１００・・・・」（ｅ）の値である。以上の結果、入力状態が０から１へ変化したビットのみを保存することができ、スイッチＯＮフラグにセットされた値が１であるビットに対応しているスイッチによって遊技球の検出があったと判別される。上記バッファ０とバッファ１に格納された入力状態の値からは、新たにスイッチＯＮフラグにセットされた値が「０１００・・・・」（ｅ）であることから、６ビット目の入力に変化があった、すなわち、ＳＷ７による遊技球の検出があったと判別される。
Subsequently, in step 414, XOR with “1111... (0FFH)” (b) is performed in order to invert the value of the input state of (a). Subsequently, in step 415, the XOR result (“0101... (C))” and the value of the buffer of the read pointer + 1 (the value of the input state stored in the buffer 1 shown in FIG. 7) are ANDed. Take. Here, it is assumed that the value of the input state stored in the buffer of the read pointer + 1 is “1100...” (D). In step 416, the result of the AND operation ("0100..." (E)) is ORed with the value of the switch ON flag (flag buffer), and the result is set in the switch ON flag. Since the value of the switch ON flag at this time is the value “0000... (000H)” set in step 411, the value to be newly set to the switch ON flag is “0100. This is the value of (e). As a result, only the bit whose input state has changed from 0 to 1 can be saved, and it is determined that a game ball has been detected by the switch corresponding to the bit whose value set in the switch ON flag is 1. Is done. The value of the input state stored in the buffer 0 and the buffer 1 changes to the 6th bit input since the value newly set in the switch ON flag is “0100...” (E). It is determined that there is a game ball detected by SW7.

このような処理を行うことにより、入力ポートの状態の変化を１回の処理で検出することができる。すなわち入力状態が０から１へ変化したビットの検出を８ビット分まとめて一回の処理で行うことができ、遊技球の検出を行ったスイッチを容易に認識することができる。ここで、図９に、入力状態の変化を検出するイメージ図を示す。入力状態保存用の各バッファには、割込処理によって１ｍｓｅｃ毎に取り込まれた入力ポートの状態（SW1〜SW8のオン・オフ状態）が保存されている。入力検出は、先に保存された入力状態（バッファｎに保存された各ビットのデータ）「００００００００」と次に保存された入力状態（バッファｎ＋１に保存された各ビットのデータ）「０００００００１」とを比較して、入力状態が０から１へ変化しているか否かにより行う。図９では、ＳＷ１の状態が０から１へ変化しており、ＳＷ１によって入力の検出が行われたことを表わしている。そして、その入力検出の結果が、「off off off off off off off on」であることを示している。 By performing such processing, it is possible to detect a change in the state of the input port in one processing. That is, the detection of the bits whose input state has changed from 0 to 1 can be performed in a single process by collecting 8 bits, and the switch that has detected the game ball can be easily recognized. FIG. 9 shows an image diagram for detecting a change in the input state. In each input state saving buffer, the state of the input port (the ON / OFF state of SW1 to SW8) taken every 1 msec by the interrupt processing is saved. The input detection includes the previously stored input state (data of each bit stored in buffer n) “00000000” and the next stored input state (data of each bit stored in buffer n + 1) “00000001”. Are compared to determine whether the input state has changed from 0 to 1. In FIG. 9, the state of SW1 has changed from 0 to 1, indicating that the input has been detected by SW1. The result of the input detection indicates that “off off off off off off off on”.

図８に戻って、ステップ４１７において、読出しポインタが１加算され、続いて、ステップ４１８においてセットされた処理回数（ステップ４１２）の値が１減算される。減算された処理回数の値が０でなければステップ４１３に戻り、ステップ４１３〜ステップ４１８までの処理を繰り返す。次の回の処理では、読出しポインタが１加算されているため、図７に示されるバッファで言うと、バッファ１とバッファ２に格納された入力状態の値が演算処理され、遊技球のスイッチ検出の有無が判別される。同様にして、バッファ２とバッファ３、バッファ３とバッファ４に格納された入力状態の値が演算処理され、遊技球のスイッチ検出の有無が判別される。例えば、入力検出処理が開始される間に１ｍｓｅｃ毎に４回の割込み処理が発生する場合には、いずれかの割込み処理において各ビット毎に１回でもスイッチ検出があった（入力状態が０から１へ変化した）ときは、ステップ４１７でスイッチＯＮフラグ（入力状態に０から１の変化があったビット）に１が保存される。 Returning to FIG. 8, in step 417, the read pointer is incremented by 1, and subsequently, the value of the processing count (step 412) set in step 418 is decremented by 1. If the value of the number of subtracted processes is not 0, the process returns to step 413 and the processes from step 413 to step 418 are repeated. In the next processing, the read pointer is incremented by 1. Therefore, in the buffer shown in FIG. 7, the values of the input states stored in the buffer 1 and the buffer 2 are arithmetically processed to detect the switch of the game ball. The presence or absence of is determined. Similarly, the values of the input states stored in the buffer 2 and the buffer 3 and the buffer 3 and the buffer 4 are processed, and it is determined whether or not the switch of the game ball is detected. For example, if four interrupt processes occur every 1 msec during the start of the input detection process, switch detection has occurred even once for each bit in any interrupt process (the input state is changed from 0). 1), 1 is stored in the switch ON flag (bit in which the input state has changed from 0 to 1) in step 417.

図１０に、割込処理内における入力状態保存処理とメイン処理における入力検出処理との関係を表わす。
割込み（矢印（ル）、（ヲ）、（ワ）、（カ））が発生すると、メイン処理の実行が中断され、割込処理において、入力ポートの入力状態（各スイッチSW1〜SW8の状態）がバッファに保存される。例えば、矢印（ル）で示す割込みでは、バッファに「００・・・・０１」のデータが保存されている。割込処理のルーチンを抜ける際に割込カウンタのカウント値がカウントアップされるため（図４のステップ３３０参照）、割込処理終了後にメイン処理に戻ると割込カウンタの値は、１加算された値となる。例えば、図１０において、矢印（ヲ）の割込みが発生した場合には、割込み処理での割込カウンタ値が１であったのに対して、メイン処理A1（レ）における割込カウンタの値は２にカウントアップされている。４回の割込み（矢印（ル）、（ヲ）、（ワ）、（カ））が発生し、割込カウンタの値が４に達すると、メイン処理において（図３のステップ１６０でＹｅｓに抜けて）入力検出処理（ステップ２１０）が実行される。図１０において、矢印（カ）の割込みが発生すると、割込処理終了後に割込カウンタの値が４に達し、メイン処理A2（ツ）において入力検出処理が実行される。このとき、割込カウンタの値は、メイン処理A2内でクリアされて（図３のステップ１７０）０になる。入力検出処理では、割込処理毎にバッファへ保存した先後の各スイッチSW1〜SW8の状態を比較して、状態が０から１へ変化している場合にはスイッチのオン検出が発生したと判別する。図１０に示すように、入力検出結果は「off on ・・・・ on off」になり、SW2とSW7によってオン検出が発生したと判別され、この結果がスイッチＯＮフラグ（フラグバッファ）にセットされる。 FIG. 10 shows the relationship between the input state storage process in the interrupt process and the input detection process in the main process.
When an interrupt (arrow (le), (wo), (wa), (f)) occurs, the execution of the main processing is interrupted, and the input state of the input port (state of each switch SW1 to SW8) in the interrupt processing Is stored in the buffer. For example, in the interrupt indicated by the arrow (L), data “00... 01” is stored in the buffer. Since the count value of the interrupt counter is incremented when exiting the interrupt processing routine (see step 330 in FIG. 4), the value of the interrupt counter is incremented by 1 when returning to the main processing after completion of the interrupt processing. Value. For example, in FIG. 10, when an interrupt indicated by an arrow (W) occurs, the interrupt counter value in the interrupt process is 1, whereas the interrupt counter value in the main process A1 (L) is It is counted up to 2. When four interrupts (arrows (le), (wo), (wa), (f)) occur and the value of the interrupt counter reaches 4, the main process (Yes in step 160 in FIG. 3) The input detection process (step 210) is executed. In FIG. 10, when an interrupt indicated by an arrow (f) occurs, the value of the interrupt counter reaches 4 after the end of the interrupt process, and the input detection process is executed in the main process A2 (tu). At this time, the value of the interrupt counter is cleared in the main process A2 (step 170 in FIG. 3) and becomes 0. In the input detection process, the state of each of the previous and subsequent switches SW1 to SW8 stored in the buffer for each interrupt process is compared, and when the state changes from 0 to 1, it is determined that a switch ON detection has occurred. To do. As shown in FIG. 10, the input detection result is “off on... On off”, and it is determined by SW2 and SW7 that on detection has occurred, and this result is set in the switch ON flag (flag buffer). The

割込処理が４回に達し、メイン処理（図３）のステップ１６０でＹｅｓに抜けた後、次の割込み（図１０の矢印（ヨ））が発生する以前に入力検出処理（図３のステップ２１０）を実行し終えるようにプログラムの処理の順番（入力検出処理の順番）を設定しているので、各割込処理によって入力ポートの正確な入力状態取得を行うことができると共に、取得した入力状態のデータから正確かつ確実なスイッチ検出結果を得ることができる。 After the interrupt process reaches four times, the process returns to Yes in step 160 of the main process (FIG. 3), and before the next interrupt (arrow (Y) in FIG. 10) occurs, the input detection process (step in FIG. 3) 210) The processing order of the program (the order of the input detection process) is set so that the execution of 210) is completed, so that the input state of the input port can be accurately acquired by each interrupt process, and the acquired input An accurate and reliable switch detection result can be obtained from the state data.

図８に戻って、ステップ４１８で処理回数の値が０の場合には、ステップ４１９に進み、上記スイッチ検出の判別結果から、始動入賞口９への遊技球の入賞が検出されたと判別されたとき、当たり決定用乱数を取得し記憶する。さらに、ステップ４２０に進み、上記スイッチ検出の判別結果から、その他の乱数を取得し記憶する。以上の処理が終了すると、メイン処理（図３）の次の処理であるステップ２２０に進む。
入力ポートに接続されている各スイッチの状態をバッファに保存する処理のみを割込み時に実行し、各スイッチにオン・オフ変化が生じたか否かの判別は割込み時には実行しないようにすることによって、割込処理における処理負荷を軽減する。これにより、割込み処理に必要な処理時間が短くなり、メイン処理の実行時間を長く確保することができる。さらに、メイン処理期間（４ｍｓｅｃ）内に複数回（１ｍｓｅｃ毎）の割込みを発生させ、各割込み処理で保存した入力ポート状態の保存値の複数回分を基にして、メイン処理内において１回の入力検出処理で各スイッチにオン・オフ変化が生じたか否かの判別を行うようにしたので、割込み発生回数に対して入力検出処理の回数を少なくすることができ、メイン処理における処理負荷を軽減させることができる。また、短い周期で（１ｍｓｅｃ毎に）スイッチの状態を保存しているので、スイッチの状態変化（オン／オフ変化）を確実に判別することができる。 Returning to FIG. 8, if the value of the number of processing is 0 in step 418, the process proceeds to step 419, and it is determined from the determination result of the switch detection that the winning of the game ball to the start winning opening 9 is detected. When the hit determination random number is acquired and stored. Further, the process proceeds to step 420, where other random numbers are obtained and stored from the switch detection discrimination result. When the above process ends, the process proceeds to step 220, which is the next process of the main process (FIG. 3).
Only the process of saving the state of each switch connected to the input port in the buffer is executed at the time of interrupt, and the determination of whether each switch has changed on / off is not executed at the time of interrupt. Reduce the processing load in the embedded processing. As a result, the processing time required for the interrupt processing is shortened, and the execution time of the main processing can be secured long. Furthermore, an interrupt is generated multiple times (every 1 msec) within the main processing period (4 msec), and one input is performed in the main processing based on the stored values of the input port state stored in each interrupt processing. Since it is determined whether or not each switch has changed on / off during the detection process, the number of input detection processes can be reduced relative to the number of interrupt occurrences, reducing the processing load on the main process. be able to. In addition, since the switch state is stored in a short cycle (every 1 msec), the switch state change (on / off change) can be reliably determined.

また、スイッチの検出タイミングと乱数の取り込み（乱数の更新）タイミングとを一致させるために両処理を同じ周期で行なわなければならないという許認可上の要件があるところ、本発明では、割込み時に行っている処理内容は、スイッチのオン・オフ変化の判別（スイッチの検出）ではなく入力ポートに接続されたスイッチの状態（「１」or「０」）の保存であり、スイッチの検出はメイン処理内（図３の入力検出処理（ステップ２１０））で行っている。したがって、スイッチの検出と乱数の更新とはいずれもメイン処理において毎回行っており、両者の実施タイミングを一致させ上記要件を満たすことができる。例えば、１ｍｓｅｃ毎に発生する割り込みにおいて毎回、スイッチの検出を実施しようとすると、それに合わせて乱数の更新も１ｍｓｅｃの周期で実施しなければならず、乱数の更新の処理に長い時間が必要となる。本発明では、上記のようにバッファに保存しておいた複数回分のスイッチ状態データに基づいてメイン処理の周期毎に１回のスイッチ検出を行なっているので、その周期に合わせて乱数の更新を行ない、乱数更新の発生回数を抑制しＣＰＵの処理時間を短縮している。 In addition, in the present invention, there is an authorization requirement that both processes must be performed in the same cycle in order to match the switch detection timing with the random number fetch (random number update) timing. The processing content is not the determination of switch on / off change (switch detection) but the storage of the state of the switch connected to the input port ("1" or "0"). This is performed in the input detection process (step 210) in FIG. Therefore, both switch detection and random number update are performed each time in the main process, and the above requirements can be satisfied by matching the execution timings of both. For example, if it is attempted to detect a switch every time an interrupt occurs every 1 msec, the random number must be updated at a cycle of 1 msec accordingly, and a long time is required for the random number update process. . In the present invention, since the switch detection is performed once for each main processing cycle based on the switch state data stored in the buffer as described above, the random number is updated in accordance with the cycle. The number of occurrences of random number update is suppressed, and the CPU processing time is shortened.

次に、出力処理のうち短い分解能で出力制御が必要な出力処理（表示灯の出力処理、モータ駆動の出力処理等）を割込処理内で処理する形態について説明する。図１１は、出力処理を割込処理内に追加したフローチャートである。 Next, a description will be given of a mode in which an output process (an output process of an indicator lamp, an output process of a motor drive, etc.) that requires output control with a short resolution is processed in the interrupt process. FIG. 11 is a flowchart in which the output process is added to the interrupt process.

［割込処理］
本形態の割込処理は、図４に示した割込処理と比較して、ステップ５００の出力処理が追加されているだけの違いである。したがって、同じステップ番号の詳しい処理の説明については図４の説明を参照することとしここでは省略する。
ＣＰＵ４４は、ステップ３１０においてレジスタの退避処理を行った後、ステップ３２０において入力ポートに接続された各種スイッチの入力状態を該当する入力状態バッファへ保存する。続いて、ステップ５００において、ステップ３２０でバッファに保存した入力状態に基づいて出力処理を行う。この出力処理では、メイン処理周期よりも短い分解能で出力制御が必要なもののみの処理を行ない、メイン処理周期の出力制御で十分なものの出力処理については、従来の処理と同様にメイン処理（図３）の出力管理処理（ステップ２９０）において実行する。具体的には、ステップ５００の出力処理では、割込み毎（１ｍｓｅｃ毎）にバッファに保存した入力ポートの状態に基づいて、その割込み毎に各種出力データを選択し、その選択した出力データを出力ポートに出力している。 [Interrupt processing]
The interrupt process of this embodiment is different from the interrupt process shown in FIG. 4 only in that the output process of step 500 is added. Therefore, the detailed processing of the same step number is referred to the description of FIG.
After performing the register saving process in step 310, the CPU 44 saves the input states of the various switches connected to the input ports in the corresponding input state buffer in step 320. Subsequently, in step 500, output processing is performed based on the input state stored in the buffer in step 320. In this output processing, only processing that requires output control with a resolution shorter than the main processing cycle is performed. For output processing that is sufficient for output control in the main processing cycle, the main processing (see FIG. This is executed in the output management process (step 290) of 3). Specifically, in the output processing of step 500, based on the state of the input port stored in the buffer for each interrupt (every 1 msec), various output data is selected for each interrupt, and the selected output data is output to the output port. Is output.

ここで、割込処理毎に実行する出力処理の一例として、ステッピングモータの処理について図１２に示すフローチャートに基づいて以下に説明する。
この形態では４相ステッピングモータを２相励磁で制御している。４相ステッピングモータは、４ビットを１単位として構成される４種類の出力パターンによって各相が制御されている。図１３に４種類の出力パターン（ネ）〜（ム）とその出力パターンを選択するためのそれぞれ対応するカウンタ値を示す。ステッピングモータの回転速度は、出力パターンを切替える時間によって変化し、切り替え時間が短いほどモータの回転速度は高速になる。先ず、図１２のステップ５０１において、１つの出力パターンあたりの滞在時間を１加算する。続いて、ステップ５０２において、１つの出力パターンあたりの滞在時間が出力パターンを切替える時間と一致しているか否か、すなわち現在設定されている出力パターンの出力時間が、予め定められた切替間隔の時間に達しているか否かを判別する。出力パターンを１ｍｓｅｃ毎に切替えるように設定している場合には、ステップ５００の出力処理が開始される毎、すなわち各割込み毎にこの滞在時間と切替え時間とが一致する。また、出力パターンを２ｍｓｅｃ毎に切替えるように設定している場合には、割込みが２回発生する毎にこの滞在時間と切替え時間とが一致する。 Here, as an example of the output process executed for each interrupt process, the process of the stepping motor will be described based on the flowchart shown in FIG.
In this embodiment, the four-phase stepping motor is controlled by two-phase excitation. In the four-phase stepping motor, each phase is controlled by four types of output patterns configured with 4 bits as one unit. FIG. 13 shows four types of output patterns (ne) to (m) and corresponding counter values for selecting the output patterns. The rotation speed of the stepping motor changes depending on the time for switching the output pattern. The shorter the switching time, the higher the rotation speed of the motor. First, in step 501 of FIG. 12, 1 is added to the stay time per output pattern. Subsequently, in step 502, whether or not the stay time per output pattern coincides with the time for switching the output pattern, that is, the output time of the currently set output pattern is a predetermined switching interval time. It is determined whether or not. When the output pattern is set to be switched every 1 msec, the staying time and the switching time coincide with each other when the output processing in step 500 is started, that is, for each interrupt. In addition, when the output pattern is set to be switched every 2 msec, the staying time and the switching time coincide each time the interrupt is generated twice.

ステップ５０２において滞在時間と切替え時間とが一致すると判別された場合には、ステップ５０３に進み、１つの出力パターンあたりの滞在時間を０に設定した後、ステップ５０４に進み、出力パターン（ネ）〜（ム）を選択するカウンタを１加算する。なお、出力パターン及びそれに対応するカウンタ値は、図１３に示すように４種類であるため、１加算した結果が４になった場合には、カウンタ値を０に設定する。続いて、ステップ５０５において、出力パターンを選択するカウンタに対応する出力パターンを選択し、ステップ５０６において、選択された出力パターンを出力ポート、すなわちステッピングモータへ出力する。一方、ステップ５０２において、両時間が一致しない場合には、ステップ５０５に進み、前回の割込みの出力処理で選択した出力パターンと同じ出力パターンを選択し、ステップ５０６において選択された出力パターンをステッピングモータへ出力する。出力後は、図１１の割込処理に戻って次の処理（ステップ３３０）に進む。 If it is determined in step 502 that the staying time and the switching time coincide with each other, the process proceeds to step 503, the staying time per output pattern is set to 0, and then the process proceeds to step 504. 1 is added to the counter for selecting (M). Since there are four types of output patterns and corresponding counter values as shown in FIG. 13, when the result of adding 1 is 4, the counter value is set to 0. Subsequently, in step 505, an output pattern corresponding to a counter for selecting an output pattern is selected. In step 506, the selected output pattern is output to an output port, that is, a stepping motor. On the other hand, if the two times do not match in step 502, the process proceeds to step 505, where the same output pattern as the output pattern selected in the previous interrupt output process is selected, and the output pattern selected in step 506 is changed to the stepping motor. Output to. After the output, the process returns to the interrupt process of FIG. 11 and proceeds to the next process (step 330).

このように、割込処理において出力処理を実行することにより、割込み発生周期で出力パターンを切り換えることができ、モータを高速で回転させ、より正確なモータ制御を行うことができる。また、割込処理において出力処理を実行する場合でも、割込み毎に出力パターンを切替えるのではなく、割込カウンタが偶数のときのみ（あるいは奇数のときのみ）に切替えるように設定することで、例えば、割込み周期を１ｍｓｅｃとすると、２ｍｓｅｃ毎に出力パターンの切り換えを行うことができモータの回転速度を調整することも可能である。 As described above, by executing the output process in the interrupt process, the output pattern can be switched at the interrupt generation cycle, the motor can be rotated at high speed, and more accurate motor control can be performed. Also, even when executing output processing in interrupt processing, instead of switching the output pattern for each interrupt, by setting to switch only when the interrupt counter is even (or only when odd), for example, If the interruption cycle is 1 msec, the output pattern can be switched every 2 msec, and the rotation speed of the motor can be adjusted.

出力処理（ステップ５００）の終了後、図１１のステップ３３０において、割込みカウンタの値を１加算し、次に、ステップ３４０において、レジスタの復帰処理を行った後に、ステップ３５０において、メイン処理に戻る。 After completion of the output process (step 500), 1 is added to the value of the interrupt counter in step 330 of FIG. 11. Next, in step 340, the register restoration process is performed, and in step 350, the process returns to the main process. .

この他、短い分解能で出力制御が必要な出力処理としては、表示灯（LED等）点灯パターンの出力制御、サブ制御基板へのコマンドデータの出力制御、ホール管理用コンピュータに出力される外部情報データ（大当たり情報、始動情報、確率変動情報等）の出力制御、アクチェータ類（ソレノイド、モータ等）の出力制御等が挙げられる。 In addition, output processing that requires output control with short resolution includes output control of indicator lamp (LED, etc.) lighting pattern, output control of command data to the sub control board, external information data output to the hall management computer Examples include output control of jackpot information, starting information, probability variation information, etc., output control of actuators (solenoid, motor, etc.), and the like.

例えば、表示灯（ＬＥＤ等）の点灯パターンの制御を出力処理（ステップ５００）で実行した場合には、割込みが発生する毎（１ｍｓｅｃ毎）に点灯／消灯の切換えが可能となり、最短２ｍｓｅｃ周期の点滅表示が可能となる。さらに、例えば、割込み発生毎に切換えを行わずに、割り込みが発生する毎に加算される割込みカウンタの値に基づいて、割込みカウンタの値が偶数のときにのみ点灯パターンを出力ポートに出力することによって、上記の周期と比較して２倍の、４ｍｓｅｃ周期の点滅表示も可能となる。 For example, when the lighting pattern control of the indicator lamp (LED, etc.) is executed in the output process (step 500), it is possible to switch on / off every time an interrupt occurs (every 1 msec), with a minimum 2 msec cycle. Flashing display is possible. In addition, for example, without switching every occurrence of an interrupt, based on the value of the interrupt counter added each time an interrupt occurs, a lighting pattern is output to the output port only when the interrupt counter value is an even number. Thus, the blinking display with a period of 4 msec, which is twice as long as the above period, is also possible.

また、例えば、メイン処理の周期が４ｍｓｅｃであって、従来のように、そのメイン処理周期毎（４ｍｓｅｃ毎）にモータのオン・オフを切り換えた場合には、１０ｍｓｅｃのオン期間を作成することはできなかったが、モータのオン・オフ制御を出力処理（ステップ５００）で実行することにより、割込が発生する毎（１ｍｓｅｃ毎）にモータのオン・オフを切り換えることができ、１０ｍｓｅｃのオン期間を作成することが可能となり、従来の制御に比べてより分解能の細かなモータ制御が可能となる。
ただし、いずれの処理内容を割込処理内の出力処理で実行するかは、そのプログラムにおいて設定された割込みの周期と実行する処理負荷との関係で選択すればよい。 Also, for example, when the main processing cycle is 4 msec and the motor is switched on / off at every main processing cycle (every 4 msec) as in the prior art, an on-period of 10 msec is created. Although it was not possible, by executing the motor on / off control in the output process (step 500), the motor can be switched on and off every time an interrupt occurs (every 1 msec), and the on period of 10 msec. Thus, it is possible to control the motor with finer resolution as compared with the conventional control.
However, which processing content is executed in the output processing in the interrupt processing may be selected in accordance with the relationship between the interrupt cycle set in the program and the processing load to be executed.

このように、入力ポートの処理において、各割込処理では入力状態の保存のみを行ないその入力検出処理はメイン処理内で行うようにしたことにより、割込処理の負荷を軽減させことができ、各出力処理の中の短い分解能の制御が必要となる出力処理をその割込処理内で実行することができるようにした。これにより、分解能の細かな出力制御の処理ができるようになり、より綿密な遊技内容を提供することができる。 Thus, in the processing of the input port, only the input state is stored in each interrupt processing, and the input detection processing is performed in the main processing, so that the load of the interrupt processing can be reduced. An output process that requires a control with a short resolution in each output process can be executed in the interrupt process. As a result, it is possible to perform output control processing with fine resolution, and to provide more detailed game content.

１パチンコ機
１２大入賞口開閉装置
１８遊技盤表示灯
２０本体表示灯
２１始動口開閉装置
２２図柄表示部
３１特別図柄始動SW
３２普通図柄始動SW
３３カウントSW
３４一般SW
３５払出計数SW
３６払出通路玉切りSW
３７皿満タンSW
４０主制御部（遊技制御手段）
４１Ｉ／Ｏポート
４２ＲＡＭ
４３ＲＯＭ
４４ＣＰＵ
４５ＲＯＭ DESCRIPTION OF SYMBOLS 1 Pachinko machine 12 Prize winning opening and closing device 18 Game board indicator light 20 Main body indicator light 21 Start opening and closing device 22 Symbol display part 31 Special symbol start SW
32 Normal symbol start SW
33 count SW
34 General SW
35 Payout SW
36 Discharge path ball cutting SW
37 Dish full SW
40 Main control unit (game control means)
41 I / O port 42 RAM
43 ROM
44 CPU
45 ROM

Claims

A main process that repeats a series of game processes;
In the gaming machine that executes the interrupt process executed at predetermined intervals during the execution of the main process,
In the interrupt process , an input state storage process is performed to perform a process of storing the state of the input port,
In the main process , every time the interrupt process is performed a predetermined number of times, an input detection process for determining the presence / absence of an input signal based on the change in the stored input state of the data for the predetermined number of times is performed. A gaming machine comprising a game control means.

The gaming machine according to claim 1, wherein in the main process, a process of updating and acquiring a random number based on a result of the input detection process is executed.