JP5497704B2 - 成膜装置及び成膜方法 - Google Patents
成膜装置及び成膜方法 Download PDFInfo
- Publication number
- JP5497704B2 JP5497704B2 JP2011171519A JP2011171519A JP5497704B2 JP 5497704 B2 JP5497704 B2 JP 5497704B2 JP 2011171519 A JP2011171519 A JP 2011171519A JP 2011171519 A JP2011171519 A JP 2011171519A JP 5497704 B2 JP5497704 B2 JP 5497704B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma generation
- signal
- film formation
- plasma
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/2406—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45563—Gas nozzles
- C23C16/45565—Shower nozzles
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
- C23C16/5096—Flat-bed apparatus
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/2406—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes
- H05H1/2418—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes the electrodes being embedded in the dielectric
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/2406—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes
- H05H1/2425—Generating plasma using dielectric barrier discharges, i.e. with a dielectric interposed between the electrodes the electrodes being flush with the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
Description
・ 大型の成膜用基板に対応した広い成膜空間で空間的に均一なプラズマを生成することが難しいこと、
・ 成膜処理のスループットが低いこと、及び
・ 供給電力の増大に伴って成膜用基板へのイオンや電子の衝突が増加し、膜表面が滑らかでないこと。
上記問題は、今日の多様化する半導体装置の製造にとってより大きな障害となっている。
また、平行平板型プラズマ処理装置では、面積が1m2以上の基板をプラズマ処理の対象とする場合、分布定数系としての現象が、供給電力が高周波になると無視できなくなり、生成される電磁波の波長の影響により空間的に不均一なプラズマが発生する。
このように、従来のプラズマ処理装置では、大面積の成膜用基板を効率よく(高いスループットで)均一に成膜することができない。
当該装置は、
成膜用基板が配置される成膜空間を備える成膜チャンバと、
前記成膜空間に導入された成膜用ガスを用いてプラズマを生成するプラズマ生成ユニットと、を有し、
前記プラズマ生成ユニットは、プレートであって、前記プレートの厚さ方向に貫通する複数の貫通孔と、前記貫通孔それぞれの両側の開口に前記貫通孔それぞれの内周に沿って環状に設けられた電極対と、を備えたプラズマ生成プレートと、前記貫通孔それぞれの内部空間でプラズマを生成するために、前記電極対にプラズマ生成電圧を供給する電源と、前記プラズマ生成電圧の供給を前記電極対毎に制御する制御ユニットと、を有する。
前記方法では、成膜用基板が配置される成膜空間を備える成膜チャンバと、前記成膜空間に導入された成膜用ガスを用いてプラズマを生成するプラズマ生成ユニットと、を有する成膜装置が用いられる。
前記プラズマ生成ユニットは、プレートであって、前記プレートの厚さ方向に貫通する複数の貫通孔と、前記貫通孔それぞれの両側の開口の周りに前記貫通孔それぞれの内周に沿って環状に設けられた電極対と、を備えたプラズマ生成プレートと、前記貫通孔それぞれの中でプラズマを生成するために、前記電極対にプラズマ生成電圧を供給する電源と、前記プラズマ生成電圧の供給を前記電極対毎に制御する制御ユニットと、を有する。
前記成膜用基板に成膜をするとき、
前記制御ユニットは、前記電極対におけるプラズマ生成頻度データを前記電極対毎に個別に定め、
前記制御ユニットは、前記プラズマ生成頻度データに基づいて、前記電極対の一方の電極それぞれに印加する第1電力信号に応じて、前記電極対の他方の電極それぞれに印加する第2電力信号を生成し、
前記電極対それぞれの電極には、前記第1電力信号と前記第2電力信号が印加される。
図1は、本実施形態の成膜装置10の全体の概略構成図である。成膜装置10は、成膜本体部12と、ガス源14と、排気ユニット16と、プラズマ生成ユニット18と、を有する。
成膜本体部12は、成膜チャンバ20と、サセプタ22と、を主に有する。成膜チャンバ20は、成膜チャンバ20内の成膜空間を所定の圧力に減圧し、成膜空間の成膜用基板を成膜処理するための容器である。サセプタ22は、表面に成膜用基板24を載せる載置面26を有し、成膜空間内に設けられている。サセプタ22の内部に図示されないヒータが設けられて成膜容基板24を加熱する。成膜用基板24は、成膜チャンバ20に設けられた図示されない開口したシャッターを通して、成膜チャンバ20の外部から内部に搬入されてサセプタ22の載置面26に載せられる。また、成膜済みの成膜用基板24は、上記シャッターを通して成膜チャンバ20の外部に搬出される。
プラズマ生成プレート32は、成膜チャンバ20内に設けられたプレートであって、このプレートの厚さ方向に貫通する複数の貫通孔32aと、これらの貫通孔32aそれぞれの両側の開口の周りに設けられた電極対と、を備える。
電源34は、プラズマ生成プレート32の貫通孔それぞれの中でプラズマを生成するために、電極対にプラズマ生成電圧を供給する。
制御ユニット38は、電極対毎にプラズマ生成電圧の供給を、スイッチ素子36(36a,36b)を通して制御する。スイッチ素子36(36a,36b)は、電極対それぞれを構成する後述する電極32b(図4(a)参照),電極32c(図4(a)参照)に印加する電圧を、設定された周期単位で切り替えることにより電力信号を生成し、この電力信号を電極対毎に供給する。
プラズマ生成プレート32は、成膜用ガスが導入される成膜空間のガス供給口28の位置と、成膜用基板24が成膜空間内に載置されるサセプタ22の位置との間に、プラズマ生成プレート32の一方の面が、サセプタ22の載置面26に対して対向するように、成膜空間内に設けられている。
図3は、プラズマ生成プレート32の各貫通孔32aに設けられる電極対への配線を説明する図である。図4(a)は、貫通孔32aの断面図であり、図4(b)は、図4(a)に示すA−A’線に沿った断面図であり、図4(c)は、図4(a)に示すB−B’線に沿った断面図である。図3に示す例では、列8、行8からなる貫通孔32aのそれぞれに電極対が設けられている例であるが、列の数、行の数は8に限定されず、複数の数であればよい。列の数と行の数は同数であることが、後述するように、逆行列を用いて第2電力信号PCjを定める上で好ましいが、必ずしも列の数と行の数が同数でなくてもよい。
電極32b及び電極32cは、貫通孔32aの両側の開口部に、貫通孔32aの内周に沿って配された環状の電極である。電極32bは、図4(a)に示すように、誘電体層32eの角に配置されるよう、断面が90度に折れ曲がった屈曲形状をしている。電極32b,32cは、プレート表面においてそれぞれ誘電体層32d,32hにより被覆されている。貫通孔32aの内表面では、電極32bは露出しており、電極32cは誘電体層32gにより被覆されている。誘電体層32dと誘電体層32eの間には、スイッチ素子36aを通して上部電源34aと接続されている給電線(第1電力線路)32iが設けられ、給電線32iは電極32bと接続されている。誘電体層32gと誘電体層32hの間には、スイッチ素子36bを通して下部電源34bと接続されている給電線(第2電力線路)32jが設けられ、給電線32jは電極32cと接続されている。上部電源34a及び下部電源34bはともに、正負の一組のDC電源からなり、スイッチ素子36a,36bで電圧が切り替えられることで生成される電力信号を電極32b,32cに印加する。
このような電極対32b,32cが、複数の貫通孔32a毎に設けられ、図3に示すように、複数の給電線32i,32jによって配線されている。
給電線32jは、Y方向に沿って貫通孔32aが配列された列に沿った線であり、列内の各貫通孔32aに設けられた電極32cを直列に接続している。給電線32jの一端は、スイッチ素子36bを通して下部電源34bと接続され、他方の端は、抵抗体32lを介して接地されている。抵抗体32k,32lの値は、例えば1MΩ以上である。
すなわち、プラズマ生成プレート32の上側に設けられた電極32bのうち、共通する行それぞれに位置する電極32bは、行毎に、給電線32iで互いに直列に繋がれてスイッチ素子36aを通して上部電源34aと接続されている。プラズマ生成プレート32の下側に設けられた電極32cのうち、共通する列それぞれに位置する電極32cは、列毎に、給電線32jで互いに直列に繋がれてスイッチ素子36bを通して下部電源34bと接続されている、
電極32b,32cに電圧を印加することで、電極32b,32c間に成膜用ガスのプラズマPが生成される。このとき、サセプタ22の載置面26から遠い電極32bは貫通孔32aの内部空間の内表面に露出し、載置面26に近い電極32cは貫通孔32aの内部空間において誘電体層32gで被覆されているので、すなわち、プラズマ生成プレート32の内部に設けられているので、生成したプラズマPにより電極32cの方へ引っ張る力が生成される。このようなプラズマPの発生による生じる力は、例えば、“Experimental Investigation of DBD Plasma Actuators Driven by Repetitive High Voltage Nanosecond Pulses with DC or Low-Frequency Sinusoidal Bias”(Dmitry F. Opaits et al., 38th AIAA Plasmadynamics and Lasers Conference<br> in conjunction with the <br> 16th, 25-28 June 2007)において検討されている。したがって、成膜装置10においてもプラズマ生成プレート32は、成膜用ガスを吸引して成膜空間内に供給するアクチュエータとして機能する。
すなわち、成膜用ガスによって貫通孔32a内でプラズマPが生成されると、図5中の下向きに引っ張る力が発生するので、プラズマPによって生成されたイオンや中性分子さらにはラジカル分子が貫通孔32aの下側開口部に引っ張られ、開口部から拡散するように下方に排出される。
本実施形態では、電極32b,32cはプラズマPを生成させる電極として用いられるほか、アクチュエータとして用いられるが、プラズマPを生成させる電極として用いるが、アクチュエータとして用いられなくてもよい。この場合、電極32bは、貫通孔32aの内表面に露出されず、誘電体層32eによって被覆される。
スイッチ素子36aは、制御ユニット38から送られる制御信号LR1に従って電圧のON/OFFを、設定された周期単位で切り替えることにより、電力信号PR1を生成する。スイッチ素子36aは、ゲート駆動回路36cと、MOSFET36d,36eと、抵抗体36f,36gと、を有する。なお、抵抗体36f,36gは安全のために設けられているが、原理的には必須のものではなく、抵抗体36f、36gは設けられないほうが好ましい。
ゲート駆動回路36cは、図6に示すゲート駆動回路36aと同様の構成、作用を有するので説明は省略する。
MOSFET36h,36iのそれぞれのゲート端子には、ゲート駆動回路36cが出力したゲート信号(2値制御信号a、2値制御信号b)が入力される。MOSFET36h,36iのソース端子は、抵抗体を通して接地される。2つのドレイン端子は、トランス36jに接続されて電圧Vがかけられている。電圧Vは、上部電源34aから提供される。
このような構成においても、MOSFET36h,36iのゲート端子に与えられるゲート信号の信号値に応じて、トランス36jから出力される電力信号PR1は、制御信号LR1の信号値に応じて正の電圧V、0の電圧、及び負の電圧−Vに切り替わる。
すなわち、プラズマ生成ユニット18は、上部電源34aの電圧を、制御信号LR1〜LRN(Nは2以上の整数で、例えば16〜128の範囲の整数)から作られる既知の2値のゲート信号で切り替えることにより生成された第1電力信号PR1〜PRNを給電線32iに供給する。また、プラズマ生成ユニット18は、下部電源34bの電圧を、制御信号LC1〜LCNから作られる既知の2値のゲート信号で切り替えることにより生成された第2電力信号PC1〜PCNを給電線32jに供給する。このとき、第1電力信号PR1〜PRNと第2電力信号PC1〜PCNの電圧の切り替わりのタイミングが互いに同期するように、ゲート信号を生成するための制御信号がスイッチ素子36a,36bに提供される。なお、第2電力信号PC1〜PCNは、後述するように、第1電力信号PR1〜PRNに対応して生成される。
本実施形態では、スイッチ素子36a,36bを用いて電圧を切り替えることにより第1電力信号PR1〜PRN及び第2電力信号PC1〜PCNを生成するが、第1電力信号PR1〜PRN及び第2電力信号PC1〜PCNは直接電源34で生成されてもよい。すなわち、上部電源34a及び下部電源34bは、同じものを用いてもよい。
例えば、H2の場合、10(Torr)(1Torr=133.3Pa)、電極32bと電極32c間の間隔Dを0.5cmとしたとき、図8に示すグラフより、放電開始電圧VBが400Vとなる。したがって、第1電力信号PR1及び第2電力信号PC1の電圧を200Vより僅かに大きくすることで、差分PR1−PC1が400Vを越えてプラズマ生成電圧となる。また、H2の場合、40(Torr)、電極32bと電極32c間の間隔Dを0.5cmとしたとき、放電開始電圧VBは800Vである。したがって、この場合、第1電力信号PR1及び第2電力信号PC1の電圧を400Vより僅かに大きくすることで、差分PR1−PC1が800Vを越えてプラズマ生成電圧となる。
また、図6に示すスイッチ素子36aの場合、pチャンネルのMOSFET36dの電圧Vを600V、nチャンネルのMOSFET36iの電圧−Vを−1000Vとすることにより、差分PR1−PC1が1600Vとなる。この場合、図8のH2の曲線に従うと、間隔Dを0.5cmとしたとき、放電開始電圧VB=1600Vを達成する圧力は100(Torr)となる。
さらに、図7に示すスイッチ素子36aの場合、電圧Vを4000Vとし、電圧−Vを−4000Vとすると差分PR1−PC1が8000Vになるので、電極32bと電極32c間の間隔Dを0.5cmとしたとき、図8に示すH2の曲線より、700(Torr)まで圧力を高くしてもプラズマを生成することができる。700(Torr)は、極めて大気圧に近い圧力(0.91気圧)である。
このように、パワーMOSFETをスイッチ素子36a,36bに用い、差分PR1−PC1を利用することで、従来のように減圧の程度を抑えてもプラズマを安定して生成することができる。
このような第1電力信号PR1〜PRN,PC1〜PCNを組み合わせることにより、プラズマを断続的に生成する頻度を自在に調整することができる。
図10に示す例では、0〜T1(秒)において、第1電力信号PRiと第2電力信号PCjは互いに反転信号(逆位相の関係)となっているので、電極32b,32c間には、プラズマ生成電圧500Vが常時印加されることになり、その結果、貫通孔32aの内部空間でプラズマが生成される。一方、T1〜T2(秒)において、第1電力信号PRiと第2電力信号PCjは同じ信号(同位相の関係)となっているので、電極32b,32c間で電圧が生じずプラズマが生成されない。
このように、電極32b,32cに供給される第1電力信号PRi,PCjの信号波形を適宜組み合わせることにより、プラズマの生成頻度を自在に調整することができる。さらにいうと、第1電力信号PRi,PCjは、制御信号LRi,LCjによって定まるので、制御信号LRi,LCjを種々変更することにより、貫通孔32a内の内部空間に発生するプラズマの生成頻度を制御することができる。
したがって、電極対ijにおけるプラズマ生成頻度のみを調整しようとする場合、第1電力信号PRi,第2電力信号PCjを調整するが、この場合、調整しようとする電極対ijと同じ列あるいは同じ行に位置する他の電極対におけるプラズマの生成頻度が変化しないように調整しなければならない。
下記電力信号の生成方法は、複数の貫通孔32aにおけるプラズマ生成頻度分布が、定めた目標プラズマ生成頻度分布になるように、第1電力信号PRi,第2電力信号PCjを生成する方法である。この方法は、具体的には、制御ユニット38において、予め定めた第1電力信号PRiに対して、プラズマ生成頻度分布が目標プラズマ生成頻度分布になるように第2電力信号PCjを定め、この第2電力信号PCjを生成するように制御信号LCjが生成される。このとき、予め定めた第1電力信号PRiを生成するための制御信号LRiと第2電力信号PCjを生成するための制御信号LCjがスイッチング素子36a,36bに送られる。上記目標プラズマ生成頻度分布は、プラズマCVD装置を用いた成膜の最終仕上げ段階において基板上の膜厚分布が一様になるように設定し、制御ユニット38内のメモリに制御信号LR1〜LRNと制御信号LC1〜LCNの時系列信号を記憶させておく。
図12は、第1電力信号PRiに用いられる基本信号φ(t)と、基本信号φ(t)の信号値を反転した反転信号ψ(t)の一例を示している。第1電力信号PRiは、基本信号φ(t)と反転信号ψ(t)とを、行の数分(N個)、時系列に並べて組み合わせて得られた信号である。勿論、第1電力信号PRiは、制御信号LRiによって生成された信号であるので、制御信号LRiは、第1電力信号PRiが基本信号φ(t)と反転信号ψ(t)とを時系列に並べた信号になるように、制御ユニット38で作成される。
このように、第1電力信号PR1〜4は、基本信号φ(t)及び反転信号ψ(t)が時系列に並べられて構成される。なお、第1電力信号PR1〜PR4において基本信号φ(t)及び反転信号ψ(t)が図13(a),(b)に示すように並べられるのは、後述するように、定められている第1電力信号PR1〜4に対して、第2電力信号PC1〜4を容易に定めることができるからである。この点については後述する。
すなわち、電力信号f1(t)と電力信号f2(t)が互いに反転信号の関係にあるとき反転信号の関係にある時間長さを、電力信号f1(t),f2(t)の全時間における占有比率として定める。この占有比率が、電極32b,32cに電力信号が与えられたときのプラズマ生成頻度データとなる。電力信号は、図14(a),(b)に示すように、正のパルス及び負のパルスが一定周期で繰り返される。したがって、電力信号f1(t),f2(t)が互いに反転信号の関係にある期間中プラズマが断続的に生成されプラズマ生成頻度が定まる。
図14(a)に示すように、電力信号f1(t),f2(t)の全時間の半分の範囲(図中の←→で示される範囲)において、電力信号f1(t)と電力信号f2(t)が互いに反転信号の関係(逆位相の関係)にあるとき、f1(t)*f2(t)=0.5となる。同様に、図14(b)に示すように、電力信号f1(t),f2(t)の全時間の範囲(図中の←→で示される範囲)において、電力信号f1(t)と電力信号f2(t)が互いに反転信号の関係(逆位相の関係)にあるとき、f1(t)*f2(t)=1.0となる。このように、「*」を定める。
ここで、任意のnk(j,t)に対して、図17に示す式のような関係式が成立するので、この関係式を用いて、図16(a)に示す式を変形して、図18(a)に示す式のように表される。図18(a)に示す式は、j=1における式であるが、j=2〜4においても同様に表すことができる。
図18(a)に示す式を整理することにより、図18(b)に示すように行列を用いて表すことができる。したがって、図18(b)に示す式の左辺の行列の逆行列を用いて、図18(c)に示すような式で表すことができる。ここで、図18(b)に示す行列は、アダマール行列であるので、逆行列を容易に求めることができ、図18(c)に示す式に容易に到達できる。図18(c)に示す式は、j=1の場合であるが、j=2〜4においても同様な式が成り立つ。図18(d)は、j=1〜4における一般的な式を示している。
こうして、図18(d)に示す左辺のベクトルの各要素の値が得られると、基本信号φ(t)は既知であるので、φ(t)*nk(j,t)(k=1〜4の整数)の値からnk(j,t)を算出することができる。
本実施形態では、N=2m(mは自然数)とし、第2電力信号PCjを算出する方程式において形成される行列(図18(b)の右辺の行列)がアダマール行列になるように、第1電力信号PRiの基本信号φ(t)と反転信号ψ(t)を並べたが、図18(b)に示す方程式において形成される行列はアダマール行列でなくてもよく、少なくとも行列の逆行列が得られるような行列であればよい。例えば、本実施形態では、基本信号φ(t)及び反転信号ψ(t)を用いて上記行列がアダマール行列となるようにして、得られる方程式が解かれるが、基本信号φ(t)及び反転信号ψ(t)を用いて、周知のPN符号により形成されるPN符号化信号を用い、サイクル数kが変わる毎にPN符号化信号を巡回的に1ビットずつずらした信号を用いることもできる。
本実施形態の成膜方法では、まず、各電極対におけるプラズマ生成頻度データρ(i,j)の初期値をプラズマ生成頻度分布として設定する(ステップS10)。次に、各電極対におけるプラズマ生成頻度データの値が制御ユニット38に入力設定される。制御ユニット38は、入力設定されたプラズマ生成頻度データρ(i,j)を用いて、実際のプラズマの生成においてプラズマ生成頻度データρ(i,j)が得られるように、第1電力信号PRiに対する第2電力信号PCjを定める(ステップS20)。具体的には、制御ユニット38は、入力設定されたプラズマ生成頻度データρ(i,j)が得られるように、制御信号LRi,LCjの時系列信号を計算して、制御ユニット38の図示されないメモリに記憶する。(ステップS20)。
例えばプラズマを均一に生成するために、プラズマ生成頻度データρ(i,j)を同じ値に定める。制御ユニット38では、第1電力信号PRiが図13(b)に示す例のように定まっているので、この第1電力信号PRiとプラズマ生成頻度データρ(i,j)を用いて、図16(b)に示す式が成立する。したがって、制御ユニット38は、図18(d)に示す式に従って、φ(t)*nk(j,t)を算出し、算出した結果に応じてnk(j,t)を求める。これより、図15に示す式にしたがって、制御ユニット38は、第1電力信号PRiに対して第2電力信号PCjを定める。定めた第2電力信号PCjがスイッチ素子36bで生成されるように、制御ユニット38は制御信号LCjを生成する。同時に制御ユニット38は、第1電力信号PRiを生成するための制御信号LRiを生成する。生成した制御信号LRi,LCjはメモリに記憶される。こうして、制御ユニット38は、メモリに記憶した制御信号LRi,LCjをスイッチ素子36a,36bに送る。スイッチ素子36a,36bは、送られた制御信号LRi,LCjを用いて第1電力信号PRi,PCjを生成し、生成した第1電力信号PRi,PCjを電極32b,32cに印加する。すなわち、制御ユニット38は、プラズマ生成頻度データρ(i,j)と、電極32bそれぞれに印加する第1電力信号PRiに応じて、電極32cそれぞれに印加する第2電力信号PCjを生成する。こうして、プラズマ生成プレート32は、成膜用ガスがガス源14から供給された状態で、貫通孔32aのそれぞれの空間において、プラズマを生成する(ステップS30)。
その際、ファラディカップは、プラズマ生成プレート32のそれぞれの電極対の位置の真下に対向するように配置されていることが、後述するように、ファラディカップアレイによる測定結果に対応してプラズマ生成頻度データを容易に調整する点で好ましい。測定結果は、制御ユニット38に送られる。
ステップS50の判定結果が肯定の場合(YESの場合)、ファラディカップが成膜用基板に交換された後、成膜装置10は、成膜用ガスを用いて成膜処理を行う。
また、プラズマ生成ユニット18は、電極対それぞれの電極32b,32cに印加する電圧を、設定された周期の単位で切り替えることにより、電極対毎にプラズマ生成電圧を供給するスイッチ素子を有するので、プラズマ生成頻度を目標に近づけることが容易にできる。
しかも、電極32b,32cには、設定された周期単位で正の一定電圧値と負の一定電圧値とが切り替わるパルス状電圧が印加されることにより、プラズマ生成電圧が供給されるので、減圧の程度を抑えてプラズマを生成することができる。このため、効率よい成膜処理を行うことができる。
本実施形態では、第1電力信号PRi,PCjの波形を図20(a)に示すように、プラスの電圧とマイナスの電圧との間で電圧がシフトする際、急激に変化する波形を用いて説明したが、より詳細には、図20(b)に示すように、プラスの電圧とマイナスの電圧との間で電圧がシフトする際、一端電圧が0になった後、マイナスの電圧あるいはプラスの電圧にシフトすることが実用上好ましい。図20(b)に示すような波形を用いた場合、図6に示すMOSFETを用いたスイッチ素子では、上部電源34aと下部電源34bの電圧V及び電圧−Vの間に大電流が流れてスイッチ素子36a,36bを破損する可能性が少ない。
本実施形態では、電極32b,32cは、プラズマ生成プレート32の両側の面に沿って配されたマイクロストリップ線路を通して、電源34と接続されている。さらに、プラズマ生成プレート32は、図4(a)に示すように、両側に設けられた誘電体プレート32e,32gと、誘電体プレート32e,32gが挟むように設けられた接地された導体層32fと、を有する形態である。しかし、図21に示すように、マイクロストリップ線路からなる給電線32i,32jに代えて、セミリジッド同軸ケーブルからなる給電線32i,32jを用いることもできる。例えば、貫通孔32aが設けられた2つの絶縁体基板の表面近傍に、表面に沿ってN本平行に給電線32i,32jをそれぞれ設け、この後、2つの絶縁体基板を、給電線32iと給電線32jの向きが互いに直交し、給電線32iと給電線32jの位置が外側を向くように、貼り付けることで、プラズマ生成プレート32を作製することができる。給電線32i,32jは、給電線32i,32jに合わせて形成された溝を有する誘電体板で表面が覆われることで、給電線32i,32jは、プラズマ生成プレート32内部に設けられる。
この場合、給電線32i,32jと電極32b,32cとの接続のために、セミリジッド同軸ケーブルの外部導体の一部を剥がして接続させる。また、外部導体は接地導体になるので、プラズマ生成プレート32に、図4(a)に示すような接地された導体層32fを設けなくてよい。このため、プラズマ生成プレート32の構造が簡素化される。
図7に示すスイッチ素子36aの構成の他に、MOSFET36hのゲート端子とソース端子との間の電圧を0〜30Vで制御するように構成し、ソース端子にかかる電圧に上記0〜30Vの電圧を加算してゲート端子へ出力するブースト回路が用いられる。この場合、MOSFET36iのゲート端子の制御信号と、MOSFET36hのゲート端子の制御信号との間にブースト回路の処理遅延に起因して位相差が生じないように調整される。
12 成膜本体部
14 ガス源
16 排気ユニット
18 プラズマ生成ユニット
20 成膜チャンバ
22 サセプタ
24 成膜用基板
26 載置面
28 供給口
30 排気口
32 プラズマ生成プレート
32a 貫通孔
32b,32c 電極
32d,32e,32g,32h 誘電体層
32f 導体層
32i.32j 給電線
32k,32l 抵抗体
32m 誘電体
34 電源
34a 上部電源
34b 下部電源
36,36a,36bスイッチ素子
36c ゲート駆動回路
36d,36e,36h,36i MOSFET
36f、36g 抵抗体
36j トランス
38 制御ユニット
Claims (18)
- プラズマを用いた成膜装置であって、
成膜用基板が配置される成膜空間を備える成膜チャンバと、
前記成膜空間に導入された成膜用ガスを用いてプラズマを生成するプラズマ生成ユニットと、を有し、
前記プラズマ生成ユニットは、プレートであって、前記プレートの厚さ方向に貫通する複数の貫通孔と、前記貫通孔それぞれの両側の開口に前記貫通孔それぞれの内周に沿って環状に設けられた電極対と、を備えたプラズマ生成プレートと、前記貫通孔それぞれの内部空間でプラズマを生成するために、前記電極対にプラズマ生成電圧を供給する電源と、前記プラズマ生成電圧の供給を前記電極対毎に制御する制御ユニットと、を有することを特徴とする成膜装置。 - 前記プラズマ生成ユニットは、前記電極対それぞれの電極それぞれに印加する電圧を、設定された周期の単位で切り替えることにより、電力信号を生成するスイッチ素子を有する、請求項1に記載の成膜装置。
- 前記電極対の2つの電極には、設定された周期単位で正の電圧値と負の電圧値とが切り替わるパルス状の電圧が印加されることにより、前記プラズマ生成電圧が供給される、請求項1または2に記載の成膜装置。
- 前記貫通孔は、前記プラズマ生成プレートの面上の2方向に沿って複数の列及び行を成すように格子状に並べられ、
前記電極対のうち前記プラズマ生成プレートの一方の面の側に設けられた第1電極のうち、共通する行それぞれに位置する電極は、前記行毎に、第1電力線路で互いに直列に繋がれて前記電源と接続され、
前記電極対のうち前記プラズマ生成プレートの他方の面の側に設けられた第2電極のうち、共通する列それぞれに位置する電極は、前記列毎に、第2電力線路で互いに直列に繋がれて前記電源と接続されている、請求項1又は2に記載の成膜装置。 - 前記プラズマ生成ユニットは、前記電源の電圧を、既知の2値制御信号で切り替えることにより生成された第1電力信号を前記第1電力線路に供給し、前記電源の電圧を、前記第1電力信号に応じて定まる第2電力信号が生成されるように、2値制御信号で切り替える、請求項4に記載の成膜装置。
- 前記第1電力信号は、基本信号と、前記基本信号の信号値を反転した反転信号とを、前記行の数分、時系列に並べて組み合わせた信号であり、
前記プラズマ生成ユニットは、前記基本信号と前記反転信号の並びの組み合わせを変えた、前記行の数分の信号それぞれを前記第1電力信号として用いる、請求項5に記載の成膜装置。 - 前記第2電力信号は、前記基本信号及び前記反転信号の信号長さに対応した複数の対応信号を組み合わせた信号であり、
前記プラズマ生成ユニットは、前記制御ユニットにおいて前記第1電力信号に応じて求めた前記対応信号を用いて、前記第2電力信号を生成する、請求項6に記載の成膜装置。 - 前記列の数と前記行の数は同じであり、
前記第1電力信号を構成する前記基本信号及び前記反転信号の一方を1、他方を−1の符号とし、前記基本信号及び前記反転信号の並びの順番に前記符号を行列要素として順次定めて列方向に書き下し、かつ、前記複数の行のそれぞれの前記第1電力線路に供給する前記第1電力信号を、前記複数の行毎に行方向に前記符号を用いて書き下して行列で表したとき、前記行列は、アダマール行列である、請求項6または7に記載の成膜装置。 - 前記プラズマ生成ユニットは、前記第1電力信号に応じて前記第2電力信号を生成するとき、成膜された成膜用基板上の成膜厚さが均一になるように、前記電極対それぞれにおけるプラズマ生成頻度データを定め、前記プラズマ生成頻度データに基いて前記第2電力信号を生成する、請求項5〜8のいずれか1項に記載の成膜装置。
- 前記プラズマ生成ユニットは、前記第1電力信号に応じて前記第2電力信号を生成するとき、前記成膜装置を用いて予め成膜された成膜用基板上の成膜厚さの測定結果に基づいてプラズマ生成頻度データを定め、前記プラズマ生成頻度データに基いて前記第2電力信号を定めて生成する、請求項5〜9のいずれか1項に記載の成膜装置。
- 前記プラズマ生成ユニットは、前記第1電力信号に応じて前記第2電力信号を生成するとき、前記成膜空間内で予め測定されたプラズマ中の電荷量の測定結果に基づいてプラズマ生成頻度データを定め、前記プラズマ生成頻度データに基いて前記第2電力信号を定めて生成する、請求項5〜8のいずれか1項に記載の成膜装置。
- 前記プラズマ生成プレートは、成膜用ガスが導入される前記成膜空間のガス供給口の位置と、前記成膜用基板が前記成膜空間内に載置されるサセプタの位置との間に、前記プラズマ生成プレートの一方の面が、前記サセプタの載置面に対して対向するように、前記成膜空間内に設けられている、請求項1〜11のいずれか1項に記載の成膜装置。
- 前記電極対のうち前記載置面に近い電極は、絶縁体で被覆されて前記プラズマ生成プレートの内部に設けられ、前記電極対のうち前記載置面から遠い電極は、前記プラズマ生成プレートの前記貫通孔の内表面に露出している、請求項1〜12のいずれか1項に記載の成膜装置。
- 前記電極対それぞれの電極は、前記プラズマ生成プレートの両側の面に沿って配されたマイクロストリップ線路を通して前記電源と接続され、前記プラズマ生成プレートは、両側に設けられた誘電体プレートと、前記誘電体プレートが挟むように設けられた接地導体層と、を含む、請求項1〜13のいずれか1項に記載の成膜装置。
- プラズマを用いた成膜方法であって、
前記成膜方法では、成膜用基板が配置される成膜空間を備える成膜チャンバと、前記成膜空間に導入された成膜用ガスを用いてプラズマを生成するプラズマ生成ユニットと、を有する成膜装置が用いられ、
前記プラズマ生成ユニットは、プレートであって、前記プレートの厚さ方向に貫通する複数の貫通孔と、前記貫通孔それぞれの両側の開口の周りに前記貫通孔それぞれの内周に沿って環状に設けられた電極対と、を備えたプラズマ生成プレートと、前記貫通孔それぞれの中でプラズマを生成するために、前記電極対にプラズマ生成電圧を供給する電源と、前記プラズマ生成電圧の供給を前記電極対毎に制御する制御ユニットと、を有し、
前記成膜用基板に成膜をするとき、
前記制御ユニットは、前記電極対におけるプラズマ生成頻度データを前記電極対毎に個別に定め、
前記制御ユニットは、前記プラズマ生成頻度データに基づいて、前記電極対の一方の電極それぞれに印加する第1電力信号に応じて、前記電極対の他方の電極それぞれに印加する第2電力信号を生成し、
前記電極対それぞれの電極には、前記第1電力信号と前記第2電力信号が印加される、ことを特徴とする成膜方法。 - 前記プラズマ生成頻度データは、成膜される成膜用基板上の成膜厚さが均一になるように設定される、請求項15に記載の成膜方法。
- 前記プラズマ生成頻度データは、前記成膜装置を用いて予め成膜した成膜用基板上の成膜厚さに基いて設定される、請求項15または16に記載の成膜方法。
- 前記プラズマ生成頻度データは、前記成膜装置の成膜空間内で予め測定された電荷の量の測定結果に基づいて設定される、請求項15に記載の成膜方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011171519A JP5497704B2 (ja) | 2011-08-05 | 2011-08-05 | 成膜装置及び成膜方法 |
PCT/JP2012/004941 WO2013021599A1 (ja) | 2011-08-05 | 2012-08-03 | 成膜装置及び成膜方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011171519A JP5497704B2 (ja) | 2011-08-05 | 2011-08-05 | 成膜装置及び成膜方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013038148A JP2013038148A (ja) | 2013-02-21 |
JP5497704B2 true JP5497704B2 (ja) | 2014-05-21 |
Family
ID=47668137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011171519A Expired - Fee Related JP5497704B2 (ja) | 2011-08-05 | 2011-08-05 | 成膜装置及び成膜方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5497704B2 (ja) |
WO (1) | WO2013021599A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140217882A1 (en) * | 2011-08-29 | 2014-08-07 | Kyocera Corporation | Plasma generator and plasma generating device |
JP5869502B2 (ja) * | 2013-02-06 | 2016-02-24 | 三井造船株式会社 | 成膜装置及び成膜方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4378592B2 (ja) * | 2000-11-13 | 2009-12-09 | 株式会社安川電機 | 放電発生装置の制御方法 |
JP4763974B2 (ja) * | 2003-05-27 | 2011-08-31 | パナソニック電工株式会社 | プラズマ処理装置及びプラズマ処理方法 |
JP5213530B2 (ja) * | 2008-06-11 | 2013-06-19 | 東京エレクトロン株式会社 | プラズマ処理装置 |
JP2010103455A (ja) * | 2008-09-26 | 2010-05-06 | Mitsubishi Electric Corp | プラズマ処理装置 |
-
2011
- 2011-08-05 JP JP2011171519A patent/JP5497704B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-03 WO PCT/JP2012/004941 patent/WO2013021599A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2013021599A1 (ja) | 2013-02-14 |
JP2013038148A (ja) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201913738A (zh) | 基板處理設備 | |
TW201843694A (zh) | 利用變頻產生器的智慧rf脈衝調整 | |
US20100024729A1 (en) | Methods and apparatuses for uniform plasma generation and uniform thin film deposition | |
WO2007148569A1 (ja) | プラズマ処理装置、プラズマ処理方法、および光電変換素子 | |
US20100144122A1 (en) | Hybrid chemical vapor deposition process combining hot-wire cvd and plasma-enhanced cvd | |
US20170009338A1 (en) | Plasma processing apparatus and film formation method | |
JP2008004814A (ja) | プラズマ処理装置 | |
JP6829519B2 (ja) | 空間分解プラズマ処理を用いてパターン形成されたデバイスを製造する、プラズマ発生装置および方法 | |
JP5497704B2 (ja) | 成膜装置及び成膜方法 | |
KR20170058418A (ko) | 방전 발생기와 그의 전원 장치 | |
CN110537243A (zh) | 用来在半导体基材上形成膜层的方法与装置及半导体基材 | |
US20170319727A1 (en) | Method and Device for Generating a Plurality of Cold-Plasma Jets at Atmospheric Pressure | |
JP5089669B2 (ja) | 薄膜形成装置 | |
JP2000109979A (ja) | 直流アーク放電プラズマによる表面処理方法 | |
JP5875155B2 (ja) | 成膜装置 | |
JP5918153B2 (ja) | 成膜装置及び成膜方法 | |
EP3619734B1 (en) | Linear plasma source with segmented hollow cathode | |
CN212182268U (zh) | 一种等离子体处理装置 | |
TWI581354B (zh) | 電漿處理裝置 | |
US8704445B2 (en) | Method for improving uniformity of high-frequency plasma discharge by means of frequency modulation | |
US8931433B2 (en) | Plasma processing apparatus | |
US20100006142A1 (en) | Deposition apparatus for improving the uniformity of material processed over a substrate and method of using the apparatus | |
JP5280784B2 (ja) | 成膜装置 | |
KR20100089541A (ko) | 플라즈마 화학 기상 증착 장치 | |
JP4326419B2 (ja) | プラズマ処理装置及び太陽電池の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130321 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5497704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |