JP5488012B2 - 電圧異常検出機能を有する半導体集積回路 - Google Patents

Description

本発明は、同じ群に属する複数の電圧部を有する半導体集積回路に係り、特に、該複数の電圧部のうちの一つまたは複数に電圧異常が発生した場合に、その異常を小規模な回路で検出することが可能な半導体集積回路に関する。本発明は、複数の電源端子、複数のグランド端子、あるいは複数のレギュレータの出力を有する全ての半導体集積回路に適用可能である。

従来、複数のレギュレータを集積した複合電源ＩＣにおいてはシステムの保護としてレギュレータ毎の電流リミット回路やレギュレータへの入力電圧低下によるレギュレータをオフする機能を備えている（従来の電源ＩＣについては、例えば、特開２００５−５００５５号公報（特許文献１）を参照）。

図３は、複数の電源端子やグランド端子を備える従来の複合電源ＩＣの一例を示す図である。同図において、１は対象となる複合電源ＩＣを示している。

従来の複合電源ＩＣ １は、同図に示すように、外部端子として、複数の電源端子（一般的には高電圧側の電源端子）１４，複数のグランド端子（一般的には低電圧側の電源端子）１５，および複数のレギュレータ出力端子１６を備えている。

従来の複合電源ＩＣ １は、前記複数の電源端子１４および複数のグランド端子１５を介して当該複合電源ＩＣ １に電圧を供給する外部電池１７に接続され、電圧（図３の場合はＶＣＣ_１〜ＶＣＣ_ｍ、ＧＮＤ_１〜ＧＮＤ_ｋ）が供給される。

複数の電源端子１４および複数のグランド端子１５の各々は、複合電源ＩＣ １内部の複数のレギュレータ１８に接続され、また、複数のレギュレータ１８の各々の出力は、複数の出力端子１６に接続されている。

ここで、１４，１５，１６，１８などの参照符号は、説明の都合上便宜的に、複数の電源端子，複数のグランド端子，複数の出力端子，複数のレギュレータのそれぞれの群全体に対して使用している。

複数の電源端子１４のうち一本（図３の場合は最上位の電源端子）は電圧検出回路２５により電圧が監視されており、予め設定された電圧以下になると電圧検出回路２５の出力である電圧検出信号２６が変化する。

複数のレギュレータ１８の中にはイネーブル信号１９によりオン／オフを切り替え可能なもの（図３の場合はレギュレータ_１）もあり、電圧検出信号２６やその他の制御信号により切り替えられる。

複数のレギュレータ１８の各々に接続された複数の出力端子１６は外部のデバイス（不図示）に接続され、それらに電源電圧（図３の場合はＶＯＵＴ_１〜ＶＯＵＴ_ｎ）を供給する。

近年、一つのＩＣに搭載するレギュレータの本数は増加する傾向にあり、レギュレータへの電源入力、グランド入力の本数も増加しており、また、レギュレータ本数の増加により一つのＩＣが扱う電力量も増加している。このようなＩＣでは、複数のレギュレータが電流リミット状態に陥った場合、チップの発熱によりシステムが危険な状態に陥る可能性があるという問題がある。

また、レギュレータへの入力電源電圧を監視している端子は、通常一本に対してのみなので、複数ある電源端子のうち監視していない電源端子のワイヤ溶断、パッケージのボール外れなどによる端子開放（端子電圧低下）を検出することができず、予期せぬレギュレータの出力異常、発熱などの誤動作が発生する可能性があるという問題がある。

また、グランド端子については、通常電圧変化の検出機能を備えていないため、一部のグランド端子が開放状態になると、レギュレータの出力電圧異常、発熱などの誤動作が発生する可能性があるという問題がある。

本発明は、上記問題を解消し、上述した従来の複合電源ＩＣでは検出できない同じ群に属する複数の電圧部における異常の検出機能（請求項１）、複数の電源端子の電圧異常の検出機能（請求項２〜６）、複数のグランド端子の電圧異常の検出機能（請求項７〜１１）、複数のレギュレータの出力電圧異常の検出機能（請求項１２〜２３）を備えた半導体集積回路を小規模な回路追加で提供することを目的としている。

本発明は、上記目的を達成するために、次のような構成を有している。

ａ）本発明に係る半導体集積回路は、同じ群に属する複数の直流の電圧部を有する半導体集積回路において、前記複数の電圧部のうちの最も高い電圧あるいは最も低い電圧のものを基準に他の電圧部と比較することにより相互間の電圧の差を検出し、該電圧の差が、閾値よりも大きくまたは小さくなった場合に、電圧低下または電圧上昇の電圧異常が発生したと判定する一つの検出回路を設けたことを特徴としている（図１および図２におけるブロック２，ブロック５，ブロック８，ブロック１１参照）。

ｂ）また、前記ａ）に記載の半導体集積回路において、前記同じ群に属する複数の電圧部が、同じ電圧を供給される複数の電源端子であり、前記一つの検出回路が、前記複数の電源端子の中の最も高い電圧を基準に他の電源端子の電圧と比較することにより前記複数の電源端子間の電圧の差を検出し、該電圧の差が、閾値よりも大きくなった場合に、前記電源端子のうちの一つまたは複数に電圧低下または電圧上昇の電圧異常が発生したと判定するものとされたことを特徴としている（図１および図２のブロック２参照）。

ｃ）また、前記ｂ）に記載の半導体集積回路において、前記複数の電源端子の本数分のＰチャネルトランジスタのソース側に前記電源端子を個別に接続し、前記Ｐチャネルトランジスタ全てのゲートとドレインとバックゲートを接続した信号を、前記複数の電源端子の中の最も高い電圧よりＰチャネルトランジスタの閾値Ｖｔｈ分低い電圧の電源として前記一つの検出回路で使用することを特徴としている（図１および図２における複数のＰチャネルトランジスタ３参照）。

ｄ）また、前記ｂ）に記載の半導体集積回路において、Ｐチャネルトランジスタを使用したオープンドレイン回路を、前記電源端子間の電圧検出に使用することを特徴としている（図１におけるオープンドレイン回路４参照）。

ｅ）また、前記ｂ）に記載の半導体集積回路において、コンパレータによる電源端子間の電圧比較結果を、前記電源端子間の電圧検出に使用することを特徴としている（図２におけるコンパレータ構成４ｂ参照）。

ｆ）また、前記ｂ）に記載の半導体集積回路において、複数のグランド端子を持っている場合に、前記一つの検出回路のグランド側電圧に前記複数のグランド端子のうちの最も電圧の低いグランド端子の電圧を使用することを特徴としている（図１および図２におけるブロック２参照）。

ｇ）また、前記ａ）に記載の半導体集積回路において、前記同じ群に属する複数の電圧部が、複数のグランド端子であり、前記一つの検出回路が、前記複数のグランド端子の中の最も低い電圧を基準に他のグランド端子の電圧と比較することにより前記複数のグランド端子間の電圧の差を検出し、該電圧の差が、閾値よりも大きくなった場合に、前記グランド端子のうちの一つまたは複数に電圧上昇の電圧異常が発生したと判定するものとされたことを特徴としている（図１および図２におけるブロック５参照）。

ｈ）また、前記ｇ）に記載の半導体集積回路において、前記複数のグランド端子の本数分のＮチャネルトランジスタのソース側に前記グランド端子を個別に接続し、前記Ｎチャネルトランジスタ全てのゲートとドレインとバックゲートを接続した信号を、前記複数のグランド端子のうちの最も低い電圧よりＮチャネルトランジスタの閾値Ｖｔｈ分高い電圧のグランドとして前記一つの検出回路で使用することを特徴としている（図１および図２における複数のＮチャネルトランジスタ６参照）。

ｉ）また、前記ｇ）に記載の半導体集積回路において、Ｎチャネルトランジスタを使用したオープンドレイン回路を、前記複数のグランド端子間の電圧検出に使用することを特徴としている（図１におけるオープンドレイン回路７参照）。

ｊ）また、前記ｇ）に記載の半導体集積回路において、コンパレータによる前記複数のグランド端子間の電圧比較結果を、電圧検出に使用することを特徴としている（図２におけるコンパレータ７ｂ参照）。

ｋ）また、前記ｇ）に記載の半導体集積回路において、前記複数の電源端子を持っている場合に、前記一つの検出回路の電源に、前記複数の電源端子のうちの最も電圧の高い電源端子を電源として動作することを特徴としている（図１および図２におけるブロック５参照）。

ｌ）また、前記ａ）に記載の半導体集積回路において、前記同じ群に属する複数の電圧部が、同じ電圧の電源で動作する複数のレギュレータであり、前記一つの検出回路が、前記複数のレギュレータの出力電圧のうち最も高い電圧のみを電源電圧と比較して、前記複数のレギュレータの出力のうちの一つまたは複数が電源電圧程度の高い異常電圧になったと判定するものとされたことを特徴としている（図１および図２におけるブロック８参照）。

ｍ）また、前記ｌ）に記載の半導体集積回路において、前記一つの検出回路の電源に、前記ｂ）の半導体集積回路で検出回路用に生成された電源を使用することを特徴としている（図１および図２におけるブロック８参照）。

ｎ）また、前記ｌ）に記載の半導体集積回路における一つの検出回路のグランドに、前記ｇ）に記載の半導体集積回路で検出回路用に生成されたグランドを使用することを特徴としている（図１および図２におけるブロック８参照）。

ｏ）また、前記ｌ）に記載の半導体集積回路において、前記複数のレギュレータの本数分のＰチャネルトランジスタのソース側に前記レギュレータ出力を個別に接続し、前記Ｐチャネルトランジスタ全てのゲートとドレインとバックゲートを接続した信号を前記複数のレギュレータの出力のうちの最も高い電圧よりＰチャネルトランジスタの閾値Ｖｔｈ分低い電圧として前記一つの検出回路に入力することを特徴としている（図１および図２における複数のＰチャネルトランジスタ９参照）。

ｐ）また、前記ｌ）に記載の半導体集積回路において、Ｐチャネルトランジスタを使用したオープンドレイン回路を、前記複数のレギュレータの出力の電圧検出に使用することを特徴としている（図１におけるオープンドレイン回路１０参照）。

ｑ）また、前記ｌ）に記載の半導体集積回路において、コンパレータによる電源電圧との比較結果を、前記複数のレギュレータの電圧検出に使用することを特徴としている（図２におけるコンパレータ構成１０ｂ参照）。

ｒ）また、前記ａ）に記載の半導体集積回路において、前記同じ群に属する複数の電圧部が、同じ電圧の電源で動作する複数のレギュレータであり、前記一つの検出回路が、前記複数のレギュレータの出力電圧のうち最も低い電圧のみをグランド電圧と比較して、前記複数のレギュレータの出力のうちの一つまたは複数がグランド電圧程度の低い異常電圧になったと判定するものとされたことを特徴としている（図１および図２におけるブロック１１参照）。

ｓ）また、前記ｒ)に記載の半導体集積回路における前記一つの検出回路の電源電圧に、前記ｂ）に記載の半導体集積回路で検出回路用に生成された電源電圧を使用することを特徴としている（図１および図２におけるブロック１１参照）。

ｔ）また、前記ｒ）に記載の半導体集積回路における検出回路のグランド側電圧に、前記ｆ）に記載の半導体集積回路で検出回路用に生成されたグランド側電圧を使用することを特徴としている（図１および図２におけるブロック１１参照）。

ｕ）また、前記ｒ)に記載の半導体集積回路において、前記複数のレギュレータの数分のＮチャネルトランジスタのソース側に前記複数のレギュレータの出力を個別に接続し、前記Ｎチャネルトランジスタ全てのゲートとドレインとバックゲートを接続した信号を前記複数のレギュレータの出力のうちの最も低い電圧よりＮチャネルトランジスタの閾値Ｖｔｈ分高い電圧として前記一つの検出回路に入力することを特徴としている（図１および図２における複数のＮチャネルトランジスタ１２参照）。

ｖ）また、前記ｒ）に記載の半導体集積回路において、Ｎチャネルトランジスタを使用したオープンドレイン回路を、前記複数のレギュレータの出力の電圧検出に使用することを特徴としている（図１におけるオープンドレイン回路１３参照）。

ｗ）また、前記ｒ）に記載の半導体集積回路において、コンパレータによるグランド電圧との比較結果を、前記複数のレギュレータの電圧の検出に使用することを特徴としている（図２におけるコンパレータ構成１３ｂ参照）。

上述のａ）〜ｗ）の構成を有する本発明は、それぞれ次のような作用効果を有している。

ａ）に記載の半導体集積回路においては、
同じ群に属する複数の直流の電圧部を有する半導体集積回路において、一つの検出回路により、前記複数の電圧部のうちの最も高い電圧あるいは最も低い電圧のものを基準に他の電圧部と比較することにより相互間の電圧の差を検出し、該電圧の差が、閾値よりも大きくまたは小さくなった場合に、電圧低下または電圧上昇の電圧異常が発生したと判定するようにしたので、小規模な回路で複数の全電圧の異常を検出できる。

ｂ）に記載の半導体集積回路においては、複数の電源端子のうち最も高い電圧を基準として他の電源端子と比較し電圧差の検出をしているので、小規模な回路で全電源端子の異常を検出できる。

ｃ）に記載の半導体集積回路においては、複数の電源端子をＰチャネルトランジスタのソースに接続し、ゲート、ドレイン、バックゲートをワイヤードオア接続しているので、電源端子の中で最も高い電圧を基準にＰチャネルトランジスタの閾値Ｖｔｈ分下がった電圧を得ることができる。

ｄ）に記載の半導体集積回路においては、検出回路部分がＰチャネルトランジスタのオープンドレイン回路構成となっているので、オープンドレイン回路のゲート電圧がオープンドレイン回路の電源電圧より閾値Ｖｔｈ分低い電圧を検出することができる。

ｅ）に記載の半導体集積回路においては、検出回路部分がコンパレータとなっているので、コンパレータへの入力電圧（各電源端子）がコンパレータの電源電圧より低いことを検出することができる。

ｆ）に記載の半導体集積回路においては、複数のグランド端子のうち最も低い電圧を使用するので、一部のグランド電圧に異常が発生していても検出動作ができる。

ｇ）に記載の半導体集積回路においては、複数のグランド端子のうち最も低い電圧を基準として他のグランド端子と比較して電圧差の検出をしているので、小規模な回路で全グランド端子の異常を検出できる。

ｈ）に記載の半導体集積回路においては、複数のグランド端子をＮチャネルトランスジスタのソースに接続し、ゲート、ドレイン、バックゲートをワイヤードオア接続しているので、グランド端子の中で最も低い電圧を基準にＮチャネルトランジスタの閾値Ｖｔｈ分上がった電圧を得ることができる。

ｉ）に記載の半導体集積回路においては、検出回路部分がＮチャネルトランジスタのオープンドレイン回路構成となっているので、オープンドレイン回路のゲート電圧がオープンドレイン回路のグランド電圧より閾値Ｖｔｈ分高い電圧を検出することができる。

ｊ）に記載の半導体集積回路においては、検出回路部分がコンパレータとなっているので、コンパレータへの入力電圧（各グランド端子）がコンパレータの電源電圧より高いことを検出することができる。

ｋ）に記載の半導体集積回路においては、複数の電源端子のうち最も高い電圧を使用するので一部の電源端子に異常が発生していても検出動作ができる。

ｌ）に記載の半導体集積回路においては、複数のレギュレータの中の最も高い出力電圧のみを電源電圧と比較することにより、一つの検出回路で何れかのレギュレータの出力電圧が電源電圧レベルの高い異常電圧を出力していることを検出できる。

ｍ）に記載の半導体集積回路においては、検出回路の電源を複数の電源電圧の中で最も高い電圧のものとすることにより、一部の電源端子に異常が発生していても検出動作ができる。

ｎ）に記載の半導体集積回路においては、検出回路のグランドを複数のグランドの中で最も低い電圧のものとすることにより、一部のグランド端子に異常が発生していても検出動作ができる。

ｏ）に記載の半導体集積回路においては、複数のレギュレータ出力をＰチャネルトランスジスタのソースに接続し、ゲート、ドレイン、バックゲートをワイヤードオア接続しているので、レギュレータ出力の中で最も高い電圧を基準にＰチャネルトランジスタの閾値Ｖｔｈ分下がった電圧を得ることができる。

ｐ）に記載の半導体集積回路においては、検出回路部分がＰチャネルトランジスタのオープンドレイン回路構成となっているので、オープンドレイン回路のゲート電圧がオープンドレイン回路の電源電圧より閾値Ｖｔｈ分低い電圧を検出することができる。

ｑ）に記載の半導体集積回路においては、検出回路部分がコンパレータとなっているので、コンパレータへの入力電圧（各レギュレータ出力）との比較電圧を細かく設定できる。

ｒ）に記載の半導体集積回路においては、複数のレギュレータの中の最も低い出力電圧のみをグランド電圧と比較することにより、一つの検出回路で何れかのレギュレータの出力電圧がグランド電圧レベルの低い異常電圧を出力していることを検出できる。

ｓ）に記載の半導体集積回路においては、検出回路の電源を複数の電源電圧の中で最も高い電圧のものとすることにより、一部の電源端子に異常が発生していても検出動作ができる。

ｔ）に記載の半導体集積回路においては、検出回路のグランドを複数のグランドの中で最も低い電圧のものとすることにより、一部のグランド端子に異常が発生していても検出動作ができる。

ｕ）に記載の半導体集積回路においては、複数のレギュレータ出力をＮチャネルトランスジスタのソースに接続し、ゲート、ドレイン、バックゲートをワイヤードオア接続しているので、レギュレータ出力の中で最も低い電圧を基準にＮチャネルトランジスタの閾値Ｖｔｈ分上がった電圧を得ることができる。

ｖ）に記載の半導体集積回路においては、検出回路部分がＮチャネルトランジスタのオープンドレイン回路構成となっているので、オープンドレイン回路のゲート電圧がオープンドレイン回路の電源電圧より閾値Ｖｔｈ分高い電圧を検出することができる。

ｗ）に記載の半導体集積回路においては、検出回路部分がコンパレータとなっているので、コンパレータへの入力電圧（各レギュレータ出力）との比較電圧を細かく設定できる。

本発明の実施例１に係る半導体集積回路の構成を示す図である。 本発明の実施例２に係る半導体集積回路の構成を示す図である。 従来技術を説明するための図である。

（実施例）
以下、本発明に係る半導体集積回路の実施例（実施例１、実施例２）の構成を、図面を用いて詳細に説明する。

図１および図２は、本発明に係る半導体集積回路の一実施例としての複合電源ＩＣを示す図であり、同図において、１は対象となる複合電源ＩＣ全体を示している。

本発明に係る半導体集積回路（複合電源ＩＣ）１は、同図に示すように、外部端子として、複数の電源端子（一般的には高電圧側の電源端子）１４，複数のグランド端子（一般的には低電圧側の電源端子）１５，および複数のレギュレータ出力端子１６を備えている。

また、複数の電源端子１４および複数のグランド端子１５を介して当該複合電源ＩＣ １に電圧を供給する外部電池１７に接続され、電圧（図１，２の場合はＶＣＣ_１〜ＶＣＣ_ｍ、ＧＮＤ_１〜ＧＮＤ_ｋ）が供給される。

複数の電源端子１４および複数のグランド端子１５の各々は複合電源ＩＣ １内部の複数のレギュレータ１８に接続され、また、複数のレギュレータ１８の各々の出力は、複数の出力端子１６に接続されている。

ここで、１４，１５，１６，１８などの参照符号は、説明の都合上便宜的に、複数の電源端子，複数のグランド端子，複数のレギュレータの出力端子，複数のレギュレータのそれぞれの群全体に対して使用することも、複数あるうちの個々の電源端子，グランド端子，レギュレータ出力端子，レギュレータに対して使用することもある。この表記法は、後述するＰチャネルトランジスタ３，Ｎチャネルトランジスタ６，Ｐチャネルトランジスタ９などについても同様である。

複数のレギュレータ１８の中にはイネーブル信号１９によりオン／オフを切り替え可能なものがある（図１，２の場合はレギュレータ_１）。

複数のレギュレータ１８の各々に接続された複数の出力端子１６は外部のデバイス（不図示）に接続され、それらに電源電圧（図１，２の場合はＶＯＵＴ_１〜ＶＯＵＴ_ｎ）を供給する。

次に、本実施例における複合電源ＩＣ １の内部構成について、図１，２を参照しながら詳細に説明する。

＜ブロック２の説明＞
同図において、ブロック２は、複数の電源端子１４相互間の電圧差を検出する機能を有する回路ブロック（電圧検出回路）である。

複合電源ＩＣ １外部の共通の外部ＤＣ電源１７に接続された複数の電源端子１４は、それぞれ複合電源ＩＣ １内部の複数のＰチャネルトランジスタ３のソースに接続され、また、前記Ｐチャネルトランジスタ３全てのゲート、ドレイン、バックゲートは共通信号として接続される。

この共通信号は、抵抗２４などによる負荷電流で複数の電源端子１４の電圧（図１，２の場合はＶＣＣ_１〜ＶＣＣ_ｍ）のうち一番高い電圧よりＰチャネルトランジスタ３の閾値Ｖｔｈ分低い電圧となる。

複数のＰチャネルトランジスタのオープンドレイン回路４は、図に示すように、複数のＰチャネルトランジスタを並列接続して、前記共通信号を電源（高電圧側電源）として複数のＰチャネルトランジスタのソースに接続し、複数のＰチャネルトランジスタのゲートに複数の電源端子１４をそれぞれ接続する。

オープンドレイン回路４を構成する複数のＰチャネルトランジスタのゲート電圧が該オープンドレイン回路の電源電圧（前記共通信号）よりＰチャネルトランジスタの閾値Ｖｔｈ分低くなると、該Ｐチャネルトランジスタがオンし、そのドレインから得られる検出信号２０は“Ｌ”から“Ｈ”に変化する。

従って、複数の電源端子１４相互間の電圧差がＰチャネルトランジスタの閾値Ｖｔｈ×２より大きくなると電源端子電圧異常として検出できる。

なお、複数のＰチャネルトランジスタのオープンドレイン回路４の代わりに、図２の４ｂに示す如き複数のコンパレータとその出力を入力するオア回路からなる回路構成を採用することにより、複数の電源端子１４相互間の電圧差の検出精度を向上することが可能である。

＜ブロック５の説明＞
ブロック５は、複数のグランド端子１５相互間の電圧差を検出する機能を有する回路ブロック（電圧検出回路）である。

ブロック５の構成は前述のブロック２の構成と類似しており、ブロック２におけるＰチャネルトランジスタをＮチャネルトランジスタに置き換え、出力部をインバータに置き換えた構成を有している。

すなわち、複合電源ＩＣ １外部の共通の外部ＤＣ電源１７に接続された複数のグランド端子１５は、それぞれ複合電源ＩＣ １内部の複数のＮチャネルトランジスタ６のソースに接続され、また、前記Ｎチャネルトランジスタ６全てのゲート、ドレイン、バックゲートは共通信号として接続される。

この共通信号は、抵抗２４などによる負荷電流で複数のグランド端子１５の電圧（図１，２の場合はＧＮＤ_１〜ＧＮＤ_ｋ）のうち一番低い電圧よりＮチャネルトランジスタの閾値Ｖｔｈ分高い電圧となる。

複数のＮチャネルトランジスタのオープンドレイン回路７は、図に示すように、複数のＮチャネルトランジスタを並列接続して、前記共通信号をグランド（低電圧側電源）として、該複数のＮチャネルトランジスタのソースに接続し、該複数のＮチャネルトランジスタのゲートに前記複数のグランド端子１５をそれぞれ接続する。

前記オープンドレイン回路７を構成する複数のＮチャネルトランジスタのゲート電圧が該オープンドレイン回路７のグランド電圧（前記共通信号）よりＮチャネルトランジスタの閾値Ｖｔｈ分高くなると、該Ｎチャネルトランジスタがオンし、そのドレインからインバータを経由して得られる検出信号２３は“Ｌ”から“Ｈ”に変化する。

従って、複数のグランド端子１５相互間の電圧差がＮチャネルトランジスタの閾値Ｖｔｈ×２より大きくなるとグランド端子電圧異常として検出できる。

なお、複数のＮチャネルトランジスタのオープンドレイン回路７の代わりに、図２の７ｂに示す如き複数のコンパレータとその出力を入力するオア回路からなる回路構成を採用することにより、複数のグランド端子１５相互間の電圧差の検出精度を向上することが可能である。

＜ブロック８の説明＞
ブロック８は、複数のレギュレータ１８の出力が電源電圧に近い異常電圧であることを検出する機能を有する回路ブロック（電圧検出回路）である。

Ｐチャネルトランジスタ９は、前述のブロック２のＰチャネルトランジスタ３と同様の回路に複数のレギュレータ１８の出力をそれぞれ接続することにより、複数のレギュレータ１８の出力のなかで最も高い電圧よりＰチャネルトランジスタの閾値Ｖｔｈ分低い電圧の信号を出力する。

前記のＰチャネルトランジスタ９から出力された信号をＰチャネルトランジスタのオープンドレイン回路１０に入力することにより、電源電圧とレギュレータ出力の差がオープンドレイン回路１０を構成するＰチャネルトランジスタの閾値Ｖｔｈより小さくなったことを検出し、検出信号２２が“Ｌ”から“Ｈ”に変化する。

なお、Ｐチャネルトランジスタのオープンドレイン回路１０の代わりに、図２の１０ｂに示す如きコンパレータを採用することにより、電源電圧とレギュレータ出力の更に小さい差を検出することも可能である。

＜ブロック１１の説明＞
ブロック１１は、複数のレギュレータ１８の出力がグランドレベル（０Ｖ）に近い異常電圧であることを検出する機能を有する回路ブロック（電圧検出回路）である。

ブロック１１の構成は前述のブロック８の構成と類似しており、ブロック８におけるＰチャネルトランジスタをＮチャネルトランジスタに置き換え、出力部のインバータをなくした構成を有している。

すなわち、Ｎチャネルトランジスタ１２は、前述のブロック５のＮチャネルトランジスタ６と同様の回路に、複数のレギュレータ１８の出力をそれぞれ接続することにより、複数のレギュレータ１８の出力のなかで最も高い電圧よりＰチャネルトランジスタの閾値Ｖｔｈ分低い電圧の信号を出力する。

前記の信号をＮチャネルトランジスタのオープンドレイン回路１３に入力することにより、グランドレベルとレギュレータ出力の差がＮチャネルトランジスタの閾値Ｖｔｈより小さくなったことを検出し、検出信号２１が“Ｌ”から“Ｈ”に変化する。

なお、Ｎチャネルトランジスタのオープンドレイン回路１３の代わりに、図２の１３ｂに示す如きコンパレータ構成を採用することにより、グランドレベルとレギュレータ出力の更に小さい差を検出することも可能である。

また、イネーブル信号１９でオフできるレギュレータがある場合は、Ｎチャネルトランジスタ１２にＮチャネルトランジスタ１２ａを追加しておき、この追加したＮチャネルトランジスタ１２ａを前記イネーブル信号１９でオフすることにより、それ以外のオンしているレギュレータの出力だけを検出対象にすることができる。図１，２は、イネーブル信号１９でオフできるレギュレータがレギュレータ_１の場合であり、Ｎチャネルトランジスタ１２のうち対応するＮチャネルトランジスタとオープンドレイン回路１３（図１）あるいはコンパレータ構成１３ｂ（図２）の間にＮチャネルトランジスタ１２ａを追加している例を示している。

上記の全ての検出信号は、複数のレギュレータ１８のオン／オフの制御に使用したり、外部に出力して他のＩＣの制御に使用したりすることが可能である。

１：複合電源ＩＣ（半導体集積回路）
２：複数の電源端子相互間の電圧差を検出する機能を有する回路ブロック（電圧検出回路）
３：複数のＰチャネルトランジスタ
４：Ｐチャネルトランジスタのオープンドレイン回路
４ｂ：複数のコンパレータとその出力を入力するオア回路
５：複数のグランド端子相互間の電圧差を検出する機能を有する回路ブロック（電圧検出回路）
６：複数のＮチャネルトランジスタ
７：Ｎチャネルトランジスタのオープンドレイン回路
８：複数のレギュレータの出力が電源電圧に近い異常電圧であることを検出する機能を有する回路ブロック（電圧検出回路）。
９：複数のＰチャネルトランジスタ
１０：Ｐチャネルトランジスタのオープンドレイン回路
１０ｂ：コンパレータ構成
１１：複数のレギュレータの出力がグランドレベル（０Ｖ）に近い異常電圧であることを検出する機能を有する回路ブロック（電圧検出回路）。
１２：Ｎチャネルトランジスタ
１２ａ：Ｎチャネルトランジスタ
１３：Ｎチャネルトランジスタのオープンドレイン回路
１３ｂ：コンパレータ構成
１４：複数の電源端子
１５：複数のグランド端子
１６：複数のレギュレータ出力端子
１７：外部電池（外部ＤＣ電源）
１８：複数のレギュレータ
１９：イネーブル信号
２０〜２３：検出信号
２４：抵抗
２５：電圧検出回路
２６：電圧検出信号

特開２００５−５００５５号公報

Claims (23)

1. 同じ群に属する複数の直流の電圧部を有する半導体集積回路において、
   前記複数の電圧部のうちの最も高い電圧あるいは最も低い電圧のものを基準に他の電圧部と比較することにより相互間の電圧の差を検出し、該電圧の差が、閾値よりも大きくまたは小さくなった場合に、電圧低下または電圧上昇の電圧異常が発生したと判定する一つの検出回路を設けたことを特徴とする半導体集積回路。
2. 請求項１記載の半導体集積回路であって、
   前記同じ群に属する複数の電圧部が、同じ電圧を供給される複数の電源端子であり、
   前記一つの検出回路が、前記複数の電源端子の中の最も高い電圧を基準に他の電源端子の電圧と比較することにより前記複数の電源端子間の電圧の差を検出し、該電圧の差が、閾値よりも大きくなった場合に、前記電源端子のうちの一つまたは複数に電圧低下または電圧上昇の電圧異常が発生したと判定するものとされたことを特徴とする半導体集積回路。
3. 請求項２記載の半導体集積回路において、
   前記複数の電源端子の本数分のＰチャネルトランジスタのソース側に前記電源端子を個別に接続し、前記Ｐチャネルトランジスタ全てのゲートとドレインとバックゲートを接続した信号を、前記複数の電源端子の中の最も高い電圧よりＰチャネルトランジスタの閾値Ｖｔｈ分低い電圧の電源として前記一つの検出回路で使用することを特徴とする半導体集積回路。
4. 請求項２記載の半導体集積回路において、
   Ｐチャネルトランジスタを使用したオープンドレイン回路を、前記電源端子間の電圧検出に使用することを特徴とする半導体集積回路。
5. 請求項２記載の半導体集積回路において、
   コンパレータによる電源端子間の電圧比較結果を、前記電源端子間の電圧検出に使用することを特徴とする半導体集積回路。
6. 請求項２記載の半導体集積回路において、
   複数のグランド端子を持っている場合に、前記一つの検出回路のグランド側電圧に前記複数のグランド端子のうちの最も電圧の低いグランド端子の電圧を使用することを特徴とする半導体集積回路。
7. 請求項１記載の半導体集積回路であって、
   前記同じ群に属する複数の電圧部が、複数のグランド端子であり、
   前記一つの検出回路が、前記複数のグランド端子の中の最も低い電圧を基準に他のグランド端子の電圧と比較することにより前記複数のグランド端子間の電圧の差を検出し、該電圧の差が、閾値よりも大きくなった場合に、前記グランド端子のうちの一つまたは複数に電圧上昇の電圧異常が発生したと判定するものとされたことを特徴とする半導体集積回路。
8. 請求項７記載の半導体集積回路において、
   前記複数のグランド端子の本数分のＮチャネルトランジスタのソース側に前記グランド端子を個別に接続し、前記Ｎチャネルトランジスタ全てのゲートとドレインとバックゲートを接続した信号を、前記複数のグランド端子のうちの最も低い電圧よりＮチャネルトランジスタの閾値Ｖｔｈ分高い電圧のグランドとして前記一つの検出回路で使用することを特徴とする半導体集積回路。
9. 請求項７記載の半導体集積回路において、
   Ｎチャネルトランジスタを使用したオープンドレイン回路を、前記複数のグランド端子間の電圧検出に使用することを特徴とする半導体集積回路。
10. 請求項７記載の半導体集積回路において、
    コンパレータによる前記複数のグランド端子間の電圧比較結果を、電圧検出に使用することを特徴とする半導体集積回路。
11. 請求項７記載の半導体集積回路において、
    前記複数の電源端子を持っている場合に、前記一つの検出回路の電源に、前記複数の電源端子のうちの最も電圧の高い電源端子を電源として動作することを特徴とする半導体集積回路。
12. 請求項１記載の半導体集積回路であって、
    前記同じ群に属する複数の電圧部が、同じ電圧の電源で動作する複数のレギュレータであり、
    前記一つの検出回路が、前記複数のレギュレータの出力電圧のうち最も高い電圧のみを電源電圧と比較して、前記複数のレギュレータの出力のうちの一つまたは複数が電源電圧程度の高い異常電圧になったと判定するものとされたことを特徴とする半導体集積回路。
13. 請求項１２記載の半導体集積回路において、
    前記一つの検出回路の電源に、請求項２記載の半導体集積回路で検出回路用に生成された電源を使用することを特徴とする半導体集積回路。
14. 請求項１２記載の半導体集積回路における一つの検出回路のグランドに、請求項７記載の半導体集積回路で検出回路用に生成されたグランドを使用することを特徴とする半導体集積回路。
15. 請求項１２記載の半導体集積回路において、
    前記複数のレギュレータの本数分のＰチャネルトランジスタのソース側に前記レギュレータ出力を個別に接続し、前記Ｐチャネルトランジスタ全てのゲートとドレインとバックゲートを接続した信号を前記複数のレギュレータの出力のうちの最も高い電圧よりＰチャネルトランジスタの閾値Ｖｔｈ分低い電圧として前記一つの検出回路に入力することを特徴とする半導体集積回路。
16. 請求項１２記載の半導体集積回路において、
    Ｐチャネルトランジスタを使用したオープンドレイン回路を、前記複数のレギュレータの出力の電圧検出に使用することを特徴とする半導体集積回路。
17. 請求項１２記載の半導体集積回路において、
    コンパレータによる電源電圧との比較結果を、前記複数のレギュレータの電圧検出に使用することを特徴とする半導体集積回路。
18. 請求項１記載の半導体集積回路であって、
    前記同じ群に属する複数の電圧部が、同じ電圧の電源で動作する複数のレギュレータであり、
    前記一つの検出回路が、前記複数のレギュレータの出力電圧のうち最も低い電圧のみをグランド電圧と比較して、前記複数のレギュレータの出力のうちの一つまたは複数がグランド電圧程度の低い異常電圧になったと判定するものとされたことを特徴とする半導体集積回路。
19. 請求項１８記載の半導体集積回路における前記一つの検出回路の電源電圧に、請求項２記載の半導体集積回路で検出回路用に生成された電源電圧を使用することを特徴とする半導体集積回路。
20. 請求項１８記載の半導体集積回路における検出回路のグランド側電圧に、請求項６記載の半導体集積回路で検出回路用に生成されたグランド側電圧を使用することを特徴とする半導体集積回路。
21. 請求項１８記載の半導体集積回路において、
    前記複数のレギュレータの数分のＮチャネルトランジスタのソース側に前記複数のレギュレータの出力を個別に接続し、前記Ｎチャネルトランジスタ全てのゲートとドレインとバックゲートを接続した信号を前記複数のレギュレータの出力のうちの最も低い電圧よりＮチャネルトランジスタの閾値Ｖｔｈ分高い電圧として前記一つの検出回路に入力することを特徴とする半導体集積回路。
22. 請求項１８記載の半導体集積回路において、
    Ｎチャネルトランジスタを使用したオープンドレイン回路を、前記複数のレギュレータの出力の電圧検出に使用することを特徴とする半導体集積回路。
23. 請求項１８記載の半導体集積回路において、
    コンパレータによるグランド電圧との比較結果を、前記複数のレギュレータの電圧の検出に使用することを特徴とする半導体集積回路。

Images