JP5477999B2 - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5477999B2 JP5477999B2 JP2006272806A JP2006272806A JP5477999B2 JP 5477999 B2 JP5477999 B2 JP 5477999B2 JP 2006272806 A JP2006272806 A JP 2006272806A JP 2006272806 A JP2006272806 A JP 2006272806A JP 5477999 B2 JP5477999 B2 JP 5477999B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor component
- semiconductor device
- resin
- mounting substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 230
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims description 80
- 229920005989 resin Polymers 0.000 claims description 73
- 239000011347 resin Substances 0.000 claims description 73
- 239000000463 material Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 50
- 238000007789 sealing Methods 0.000 claims description 36
- 239000007788 liquid Substances 0.000 claims description 34
- 239000011344 liquid material Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 26
- 238000012986 modification Methods 0.000 description 18
- 230000004048 modification Effects 0.000 description 18
- 239000004020 conductor Substances 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 8
- 239000000945 filler Substances 0.000 description 8
- 238000007650 screen-printing Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 239000006071 cream Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
液状物質が基材上に所定パターンに選択的に塗布される。半導体部品の基材に対向する底面と接触することによって底面を支持するための突起が、液状物質を固化させることで基材の表面上に形成される。
(実施の形態1)
最初に、本実施の形態の半導体装置の構成について、図1〜図6を用いて説明する。
図24は、本発明の実施の形態2における半導体装置の半導体部品周辺の構成を概略的に示す部分断面図である。また図25は、本発明の実施の形態2における実装基板の構成を概略的に示す平面図である。
図28は、本発明の実施の形態3における半導体装置の構成を概略的に示す断面図である。図28を参照して、本実施の形態の半導体装置50は、ハイブリッドIC40とケース44Aと封止樹脂41Bと外部リード47Eとワイヤ43とを有している。
図32は、本発明の実施の形態4における半導体装置の構成を概略的に示す断面図である。図32を参照して、本実施の形態の半導体装置は、上記実施の形態2と同様の受台21B(図24)を有している。
図33は、本発明の実施の形態5における半導体装置の構成を概略的に示す断面図である。図33を参照して、本実施の形態の半導体装置50は、半導体部品31上の緩衝材45と、半導体部品31および緩衝材45の双方を封止する封止樹脂41Aとを有している。緩衝材45の材料は封止樹脂41Aの材料よりもヤング率の低い材料であり、好ましくはゴム質やゲル状樹脂である。なお、本実施の形態のこれ以外の構成は上述した実施の形態1の構成と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
図35は、本発明の実施の形態6における半導体装置の構成を概略的に示す断面図である。図35を参照して、本実施の形態の半導体装置50は、半導体部品31上の緩衝材45と、半導体部品31および緩衝材45の双方を封止する封止樹脂41Bとを有している。なお、本実施の形態のこれ以外の構成は上述した実施の形態3の構成と同様であるため、同一の要素については同一の符号を付し、その説明を省略する。
図38は、本発明の実施の形態7における半導体装置の構成を概略的に示す断面図である。主に図38を参照して、本実施の形態の半導体装置50は、実装基板30にはんだ付けされて電気的に接続されたクリップリード48と、実装基板30上で半導体部品31を封止している封止樹脂41Cとを有している。
図39は、本発明の実施の形態8における半導体装置の構成を概略的に示す断面図である。主に図39を参照して、本実施の形態の半導体装置50は、実装基板30にはんだ付けされて電気的に接続されたクリップリード48と、実装基板30上で半導体部品31を封止している封止樹脂41Cとを有している。
Claims (9)
- 半導体部品を実装するための実装基板の製造方法を用いた半導体装置の製造方法であって、
液状物質を基材上に所定パターンに選択的に塗布する工程と、前記半導体部品の前記基材に対向する底面と接触することによって前記底面を支持するための突起を、前記液状物質を固化させることで前記基材の表面上に形成する工程とを有する、実装基板の製造工程と、
前記実装基板の前記突起を前記半導体部品の前記基材に対向する底面に接触させることによって、前記突起に前記半導体部品の底面を支持させることにより、前記半導体部品を前記実装基板に実装する工程とを備え、
前記半導体部品が前記底面に、金型からの取り出しの際にエジェクトピンに押された際に生じた凹部を有し、前記半導体部品を実装する工程において前記突起が前記凹部に差し込まれ、
前記突起の側面が高さ位置全体にわたって前記凹部の側壁から離れており、それにより、前記表面に沿う方向における前記半導体部品の位置を固定することなく前記突起が前記凹部に差し込まれており、さらに
実装された前記半導体部品を樹脂封止する工程を備える、半導体装置の製造方法。 - 前記突起の形成後に、前記実装基板を複数の領域に切断する工程をさらに備えたことを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記実装基板に実装された前記半導体部品上に緩衝材を形成する工程をさらに備え、
前記樹脂封止する工程は、前記半導体部品および前記緩衝材の双方を樹脂封止することを特徴とする、請求項1または2に記載の半導体装置の製造方法。 - 前記樹脂封止する工程は、前記半導体部品が実装された前記実装基板をケース底部に支持させた状態で前記ケース内に液状樹脂を注入し硬化させることにより行なうことを特徴とする、請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 前記樹脂封止する工程は、前記半導体部品が実装された前記実装基板を金型内に配置し、前記金型内に液状樹脂を注入し硬化させ、前記金型を取り除くことにより行なうことを
特徴とする、請求項1〜3のいずれかに記載の半導体装置の製造方法。 - 液状物質を基材の表面上に所定パターンに選択的に塗布して固化させることにより形成された突起を有する実装基板と、
前記実装基板に実装された半導体部品とを備え、
前記突起は、前記半導体部品の前記基材に対向する底面に接触することによって、前記底面を支持しており、
前記半導体部品が底面に、金型からの取り出しの際にエジェクトピンに押された際に生じた凹部を有し、前記突起が前記凹部に差し込まれるように構成されており、
前記突起の側面が高さ位置全体にわたって前記凹部の側壁から離れており、それにより、前記表面に沿う方向における前記半導体部品の位置を固定することなく前記突起が前記凹部に差し込まれており、
前記半導体部品を封止する封止樹脂をさらに備えた、半導体装置。 - 前記半導体部品上に形成された緩衝材をさらに備え、
前記封止樹脂は、前記半導体部品および前記緩衝材の双方を封止していることを特徴とする、請求項6に記載の半導体装置。 - 前記半導体部品が実装された前記実装基板を収めるケースをさらに備え、
前記ケース内が前記封止樹脂により充填されていることを特徴とする、請求項6または7に記載の半導体装置。 - 前記半導体装置の外部に露出している上面および下面が単一の樹脂よりなる前記封止樹脂であることを特徴とする、請求項6または7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006272806A JP5477999B2 (ja) | 2006-10-04 | 2006-10-04 | 半導体装置、および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006272806A JP5477999B2 (ja) | 2006-10-04 | 2006-10-04 | 半導体装置、および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008091763A JP2008091763A (ja) | 2008-04-17 |
JP5477999B2 true JP5477999B2 (ja) | 2014-04-23 |
Family
ID=39375582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006272806A Active JP5477999B2 (ja) | 2006-10-04 | 2006-10-04 | 半導体装置、および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5477999B2 (ja) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH039538A (ja) * | 1989-06-07 | 1991-01-17 | Nec Corp | 半導体装置用樹脂封止金型 |
JPH05235261A (ja) * | 1992-02-20 | 1993-09-10 | Nec Corp | 表面実装型混成集積回路装置 |
JP3138343B2 (ja) * | 1992-09-30 | 2001-02-26 | 日本電信電話株式会社 | 光モジュールの製造方法 |
JPH0722535A (ja) * | 1993-07-01 | 1995-01-24 | Nec Corp | 半導体装置 |
JPH08316357A (ja) * | 1995-05-15 | 1996-11-29 | Hitachi Ltd | 樹脂封止型パワーモジュール装置 |
JP3110657B2 (ja) * | 1995-08-02 | 2000-11-20 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3130239B2 (ja) * | 1995-08-02 | 2001-01-31 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3521341B2 (ja) * | 1996-06-26 | 2004-04-19 | 日本特殊陶業株式会社 | 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法 |
JP3964515B2 (ja) * | 1997-10-28 | 2007-08-22 | シチズンホールディングス株式会社 | 半導体装置の切断分離方法 |
JP3833859B2 (ja) * | 1999-10-14 | 2006-10-18 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2002064177A (ja) * | 2000-08-18 | 2002-02-28 | Sony Corp | 半導体素子およびその製造方法 |
JP2002184909A (ja) * | 2000-12-15 | 2002-06-28 | Nippon Inter Electronics Corp | 表面実装型半導体装置 |
JP2005223230A (ja) * | 2004-02-09 | 2005-08-18 | Canon Inc | はんだ印刷方法及び印刷版 |
-
2006
- 2006-10-04 JP JP2006272806A patent/JP5477999B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008091763A (ja) | 2008-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268414B2 (en) | Semiconductor package having solder joint of improved reliability | |
JP2725637B2 (ja) | 電子回路装置およびその製造方法 | |
JP2019016689A (ja) | 電子制御装置及び同製造方法 | |
CN104584209A (zh) | 薄型衬底PoP结构 | |
JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
KR101443968B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
JPH11233684A (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
JP5477999B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2005191147A (ja) | 混成集積回路装置の製造方法 | |
JPH10242385A (ja) | 電力用混合集積回路装置 | |
JP4833678B2 (ja) | 圧電発振器の製造方法 | |
JP5313047B2 (ja) | 電子部品の樹脂封止用の成形型及び樹脂封止方法 | |
JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
JP2011187819A (ja) | 樹脂封止型パワーモジュールおよびその製造方法 | |
JP3872218B2 (ja) | 半導体チップの実装方法 | |
JP2004165525A (ja) | 半導体装置及びその製造方法 | |
US20240128185A1 (en) | Semiconductor device and pre-forming adaptor thereof | |
JP3398580B2 (ja) | 半導体装置の製造方法及び基板フレーム | |
JPH10189792A (ja) | 半導体パッケージ | |
JP2004200464A (ja) | 金属配線板 | |
JP3604952B2 (ja) | 混成集積回路装置 | |
KR101025775B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지의 제조 방법 | |
JP2008041817A (ja) | 半導体素子収納用樹脂製中空パッケージ及び半導体装置とその製造方法並びに電子機器 | |
JP2015012160A (ja) | モールドパッケージおよびその製造方法 | |
JP2006086337A (ja) | 樹脂封止型電子装置及びその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120601 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130129 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5477999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |