JP5475657B2 - Probe device manufacturing method - Google Patents
Probe device manufacturing method Download PDFInfo
- Publication number
- JP5475657B2 JP5475657B2 JP2010515751A JP2010515751A JP5475657B2 JP 5475657 B2 JP5475657 B2 JP 5475657B2 JP 2010515751 A JP2010515751 A JP 2010515751A JP 2010515751 A JP2010515751 A JP 2010515751A JP 5475657 B2 JP5475657 B2 JP 5475657B2
- Authority
- JP
- Japan
- Prior art keywords
- connection pad
- via hole
- forming
- test
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000523 sample Substances 0.000 title claims description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000012360 testing method Methods 0.000 claims description 109
- 239000000758 substrate Substances 0.000 claims description 62
- 239000011241 protective layer Substances 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 238000003384 imaging method Methods 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 5
- 238000007599 discharging Methods 0.000 claims description 4
- 230000035699 permeability Effects 0.000 claims description 4
- 230000007261 regionalization Effects 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 34
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Description
本発明は、プローブ装置製造方法に関する。より詳細には、試験装置において仕様の異なる被試験デバイスへの電気的接続を形成する場合に交換して使用するプローブ装置を製造するプローブ装置製造方法に関する。また、本出願は、下記の国際出願に関連し、下記の国際出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
PCT/JP2008/060170 出願日2008年6月2日The present invention relates to a probe device manufacturing method. More particularly, the present invention relates to a probe apparatus manufacturing method for manufacturing a probe apparatus that is used by being exchanged when forming an electrical connection to a device under test having different specifications in a test apparatus. In addition, this application is related to the following international application and claims priority from the following international application. For designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application.
PCT / JP2008 / 060170 Filing date June 2, 2008
被試験デバイスをダイまたはウエハ状態のまま試験するウエハ試験においては、ウエハ上の微細な接続パッドに対して電気的な接続を形成する目的で、プローブカード等と呼ばれる部品が用いられる。プローブカードは、仕様の異なる被試験デバイスの接続パッドの配置に応じて個別に製造される。これにより、プローブカードを交換して、高価な試験装置の利用効率を向上させることができる。 In a wafer test in which a device under test is tested in a die or wafer state, a part called a probe card or the like is used for the purpose of forming an electrical connection to a fine connection pad on the wafer. Probe cards are individually manufactured according to the arrangement of connection pads of devices under test having different specifications. Thereby, a probe card can be replaced | exchanged and the utilization efficiency of an expensive test apparatus can be improved.
下記の特許文献1には、プローブカードとして用いるプローブウエハが記載される。プローブウエハは、それ自体が半導体基板であるウエハを加工して製造され、一枚のウエハに形成された多数の半導体デバイスに対して、電気的接続を一括して形成できる。 Patent Document 1 below describes a probe wafer used as a probe card. The probe wafer is manufactured by processing a wafer which is itself a semiconductor substrate, and electrical connections can be made to a large number of semiconductor devices formed on a single wafer.
しかしながら、プローブウエハは、被試験デバイスの仕様毎に個別に製造される。また、ウエハテストの場合は、電気的な接続を形成する接続パッドの数が多数に及ぶと共に、接続パッドの配置も細密になる。このため、プローブウエハの製造に時間がかかると共に、プローブウエハ自体が高価な部品になる。 However, the probe wafer is individually manufactured for each specification of the device under test. Further, in the case of a wafer test, the number of connection pads that form electrical connections reaches a large number, and the arrangement of the connection pads becomes fine. For this reason, it takes time to manufacture the probe wafer, and the probe wafer itself becomes an expensive part.
上記課題を解決するために、本発明の第1の態様として、被試験デバイスに対する電気的接続を形成するプローブ装置を製造するプローブ装置製造方法であって、試験用基板に、試験用基板の表面および裏面の間を貫通するビアホールを形成するビアホール形成段階と、ビアホールの表面の側の端部に接続された表面側接続パッドを、試験用基板の表面に形成する表面側接続パッド形成段階と、試験用基板の裏面に向かって液滴状の導電材料を吐出して付着させることにより、裏面側接続パッドと、ビアホールの裏面側端部および裏面側接続パッドを電気的に接続する裏面側配線とを形成する裏面側導体パターン形成段階とを含み、裏面側導体パターン形成段階において、撮像装置により前記被試験デバイスを撮像して、当該被試験デバイスの接続パッドの位置を測定し、測定された当該接続パッドの位置情報に対応するように、裏面側接続パッドを前記裏面に形成するプローブ装置製造方法が提供される。また、ビアホール形成段階および前記表面側接続パッド形成段階の少なくとも一方は、所与の遮光パターンを有するマスクを用いたマスクプロセスを含み、表面側接続パッド形成段階は、試験用基板の前記裏面に向かって液滴状の導電材料を吐出して付着させる手順を含み、裏面側導体パターン形成段階に先立って、裏面側配線が形成される領域において、試験用基板に溝を形成する溝形成段階を更に含んでもよい。
In order to solve the above-mentioned problem, as a first aspect of the present invention, there is provided a probe apparatus manufacturing method for manufacturing a probe apparatus that forms an electrical connection to a device under test. And a via hole forming step for forming a via hole penetrating between the back surfaces, and a surface side connection pad forming step for forming a surface side connection pad connected to an end portion on the surface side of the via hole on the surface of the test substrate; By discharging and adhering a droplet-shaped conductive material toward the back surface of the test substrate, the back surface side connection pad and the back surface side wiring for electrically connecting the back surface side end portion of the via hole and the back surface side connection pad look including a back-side conductive pattern formation step of forming a the back surface side conductor pattern forming step, by imaging the device under test by the imaging device, the device under test Measuring the position of the connection pads, so as to correspond to the measured position information of the connection pads, the probe device manufacturing method for forming a back surface-side connection pad to the back surface is provided. Further, at least one of the via hole forming step and the front surface side connection pad forming step includes a mask process using a mask having a given light shielding pattern, and the front surface side connection pad forming step is directed toward the back surface of the test substrate. And a step of forming a groove on the test substrate in the region where the backside wiring is formed prior to the backside conductor pattern forming step. May be included.
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.
図1は、試験装置100の構成要素を分離して模式的に示す図である。試験装置100は、テストヘッド110、パフォーマンスボード120およびプローバ130を順次積層して形成される。また、試験装置100は、更に、図示されていないメインフレームに接続して使用され場合もある。
FIG. 1 is a diagram schematically showing the components of the
テストヘッド110は、筐体112に収容された、チャック111、ピンエレクトロニクス114およびマザーボード119を有する。チャック111は、筐体112の上面から僅かに突出して、試験を実行する場合に被試験デバイス200であるウエハ等を保持する。
The
ピンエレクトロニクス114は、筐体112の上部に配され、一端を筐体112の上面に露出させたコネクタ118を支持する。また、ピンエレクトロニクス114は、ケーブル113およびコネクタ116を介して、コネクタ118をマザーボード119に電気的に接続される。マザーボード119には、この試験装置100の動作を統括的に制御する回路が実装されると共に、評価結果を蓄積する格納部等も実装される。
The
パフォーマンスボード120は、筐体122に収容された、ピンエレクトロニクス124およびチャック121を有する。ピンエレクトロニクス124は、複数のコネクタ126を上面に有する。また、ピンエレクトロニクス124は、ケーブル123を介して、筐体122の下面に露出したコネクタ128に接続される。更に、ピンエレクトロニクス124には、内部回路129が実装される。
The
チャック121は、筐体122の下面から、上方にややオフセットして固定される。試験装置100において試験が実行される場合、パフォーマンスボード120のチャック121にはプローブウエハ300が保持される。
The chuck 121 is fixed with a slight offset upward from the lower surface of the
プローバ130は、複数のピンエレクトロニクス134を収容する筐体132を有する。ピンエレクトロニクス134は、それぞれの下端にコネクタ136を備える。
The
このように、プローバ130、パフォーマンスボード120、テストヘッド110およびプローブウエハ300は、相互に分離することができる部品として提供される。このような構造により、被試験デバイス200の種類、実行すべき試験の内容等に応じて、プローブウエハ300、パフォーマンスボード120およびピンエレクトロニクス134を任意に組み合わせて広範な試験を実行できる。
As described above, the
また、接続パッドの配置等の仕様が異なる被試験デバイス200の試験も、プローブウエハ300等の一部の部品を交換することにより対応できる。従って、試験装置100の稼働率を向上させて試験に係るコストを圧縮できる。
Further, the test of the device under
図2は、試験を実行する場合に組み立てられた試験装置100の構造を模式的に示す図である。なお、図1と共通の構成要素には同じ参照番号を付して重複する説明を省く。
FIG. 2 is a diagram schematically showing the structure of the
組み立てられた試験装置100においては、パフォーマンスボード120に対して、プローバ130が装着される。このとき、コネクタ136、126が相互に結合されるのでパフォーマンスボード120のコネクタ128は、プローバ130を介して、チャック121に結合される。
In the assembled
また、チャック121の下面には、プローブウエハ300が保持される。これにより、プローブウエハ300は、チャック121に対して電気的に接続される。
A
また、プローバ130、パフォーマンスボード120およびプローブウエハ300が一体化された組立体は、テストヘッド110の筐体112に上方から搭載される。このとき、被試験デバイス200であるウエハ等が、チャック111に搭載される。これにより、被試験デバイス200はプローブウエハ300に、コネクタ118はコネクタ128に、それぞれ結合される。従って、テストヘッド110のマザーボード119から、パフォーマンスボード120、プローバ130およびプローブウエハ300を介した、被試験デバイス200までの信号経路が形成される。
The assembly in which the
試験装置100における被試験デバイス200の試験を実行する場合、1枚の被試験デバイス200に対する試験が終了すると、パフォーマンスボード120およびプローブウエハ300が一体化された組立体を持ち上げて、次の被試験デバイス200が装入される。これを繰り返すことにより、複数の被試験デバイス200に対する試験を順次実行できる。
When the test of the device under
また、被試験デバイスの仕様が変更になった場合、変更された仕様が、例えば被試験デバイス200の接続パッドの配置であれば、プローブウエハ300を、それに応じたものに変更することにより、試験を継続できる。また、試験内容が変更になった場合は、ピンエレクトロニクス134のいずれかを変更して対応することができる。
Further, when the specification of the device under test is changed, if the changed specification is, for example, the arrangement of the connection pads of the device under
図3は、被試験デバイス200の形状を模式的に例示する斜視図である。半導体ウエハである被試験デバイス200は、その表面に、各々が回路、素子等を形成する複数のダイ210をマトリクス状に形成されている。ダイ210の各々は、外部に対する電気的接続を形成する場合に使用される、複数の接続パッド220を有する。ただし、実際には、ダイ210の数および密度は非常に高く、接続パッド220の数および密度は更に高い。
FIG. 3 is a perspective view schematically illustrating the shape of the device under
図4は、プローブウエハ300の形状を示す斜視図である。図4(a)は、プローブウエハ300の上面、即ち、パフォーマンスボード120のチャック121に接して保持される面を示す。
FIG. 4 is a perspective view showing the shape of the
当該上面において、プローブウエハ300は、チャック121における接続端子の配置に応じて配置された複数の接続パッド320を有する。これにより、プローブウエハ300がチャック121に吸着して保持された場合に、チャック121およびプローブウエハ300が電気的に接続される。なお、図中の点線で示す境界310は、被試験デバイス200におけるダイ210の配置を示す。
On the upper surface, the
図4(b)は、プローブウエハ300の下面、即ち、試験装置100が試験を実行する場合に被試験デバイス200の上面に接する面の形状を模式的に示す。プローブウエハ300の下面には、被試験デバイス200の接続パッド220に対応した箇所に、プローブウエハ300側の接続パッド350が形成される。
FIG. 4B schematically shows the shape of the lower surface of the
また、表面においてプローブウエハ300自身の接続パッド320が形成された領域には、プローブウエハ300を厚さ方向に貫通して形成されたビアホール330の下端が現れる。更に、ビアホール330および接続パッド350は、配線340により電気的に結合される。このような構造により、プローブウエハ300の上面の接続パッド320は、ビアホール330および配線340を介して、下面の接続パッド350に結合される。
Further, a lower end of a via
図5は、プローブウエハ300の製造工程を示す断面図である。まず、図5(A)に示すように、ビアホール330の形成段階として、シリコンウエハ等の半導体基板301に、半導体基板301の表裏を貫通する貫通孔を形成した後、当該貫通孔に導体材料を充填してビアホール330を形成する。なお、この実施形態においては、ビアホール330は、ダイ210の境界310上に形成される。
FIG. 5 is a cross-sectional view showing a manufacturing process of the
次に、図5(B)に示すように、表面側の接続パッド320の形成段階として、半導体基板301の上面において、ビアホール330の上端に接続パッド320が形成される。これにより、半導体基板301の上面に、チャック121に対して電気的な結合を形成する接続パッド320が形成される。
Next, as shown in FIG. 5B, as a step of forming the
なお、ここまでのビアホール形成段階および表面側接続パッド形成段階は、所与の遮光パターンを有するマスクを用いたマスクプロセスを含んでもよい。即ち、特定仕様のチャック121を含む試験装置100において、チャック121に対する接続パッド320の仕様および配置は一定になる。従って、繰り返し使用できるマスクを用いて、定型の中間製品を予め量産して用意しておくことができる。更に、別の仕様のプローブウエハ300を製造する場合には、後述するように、半導体基板301下面の導体パターンを形成すれば、短期間で機種毎の仕様に応じたプローブウエハ300を調製できる。
The via hole formation step and the surface side connection pad formation step so far may include a mask process using a mask having a given light shielding pattern. That is, in the
これに対して、半導体基板301の下面に形成する配線340および接続パッド350の配置は、被試験デバイス200における接続パッド220の配置に応じて異なる場合がある。そこで、以下に説明する、半導体基板301の裏面側の導体パターンを形成段階は、被試験デバイス200の仕様に応じて、個別に実行される。
On the other hand, the arrangement of the
即ち、被試験デバイス200の仕様が判った段階で、図5(C)に示すように、半導体基板301の下面に、ビアホール330の下端から延在する配線340が形成される。また、図5(D)に示すように、配線340の先端に、接続パッド350が形成される。なお、図5(C)に示す段階と、図5(D)に示す段階との順序は、逆にすることもできる。
That is, when the specifications of the device under
このような一連の手順により、被試験デバイス200の接続パッド220に対応した位置に配置された裏面側の接続パッド350と、ビアホール330の裏面側端部および裏面側の接続パッド350とを電気的に接続する裏面側の配線340とが形成される。従って、半導体基板301に、チャック121に対する接続パッド320と、被試験デバイス200に対する接続パッド350と、接続パッド320、350を相互に接続するビアホール330および配線340を備えたプローブウエハ300が形成される。
Through such a series of procedures, the back-
なお、上記のように、配線340および接続パッド350は、被試験デバイス200の仕様に応じて個別に形成される。このため、以下に説明するような描線装置400を用いて形成することが好ましい。
As described above, the
即ち、図6は、配線340および接続パッド350を形成する場合に使用し得る描線装置400の構造を模式的に示す図である。描線装置400は、筐体401の内部に収容された支持装置430、参照光源440、撮像装置450および描線部460と、ケーブル480を介して筐体401に外部から接続された画像処理装置410および画像表示装置420とを備える。
That is, FIG. 6 is a diagram schematically showing the structure of a
支持装置430は、Xステージ432、Yステージ434、回転ステージ436を含む。Xステージ432は、モータ438により駆動され、図中に矢印Xにより示す方向に移動する。Yステージ434は、図示されていないモータにより、Xステージ432と直交する方向に、水平に移動する。
The
更に、回転ステージ436は、Xステージ432およびYステージ434を、水平面内で回転させる。これらXステージ432、Yステージ434、回転ステージ436の動作を組み合わせることにより、Xステージ432上の基板保持装置470に保持されたプローブウエハ300を、任意の方向に移動させることができる。なお、プローブウエハ300は、表面側の接続パッド320が形成された表面を基板保持装置470に保持され、裏面を上に向けて搭載される。
Further, the
参照光源440は、支持装置430に搭載されたプローブウエハ300に向かって参照光を照射する。撮像装置450は、プローブウエハ300により反射された参照光を撮像して、プローブウエハ300の特定の位置、例えば、アラインメントマークを検出すると共に、支持装置430の動作に伴うプローブウエハ300の移動量を精密に測定する。
The
描線部460は、アクチュエータ462および吐出ヘッド464を含む。吐出ヘッド464は、導電性インク等の液体状の導電材料を下方に向かって吐出する。吐出するタイミングは、後述する画像処理装置410により指示される。アクチュエータ462は、吐出ヘッド464を昇降させ、支持装置430に搭載されたプローブウエハ300と吐出ヘッド464との間隔を調節する。
The drawn
これにより、液体状の導電材料を、プローブウエハ300に精度よく付着させ、配線340、接続パッド350等の導電パターンを形成できる。なお、吐出ヘッド464は、導電材料に替えて、液滴状の絶縁材料を吐出してプローブウエハ300に付着させることもできる。これにより、例えば、配線340を被覆する絶縁層を形成することもできる。
Accordingly, the liquid conductive material can be attached to the
画像表示装置420は、画像処理装置410を介して、撮像装置450が撮像したプローブウエハ300の映像を表示できる。これにより、描線部460により形成される配線340、接続パッド350等を監視できる。
The
また、支持装置430に、被試験デバイス200を搭載して撮像装置450により被試験デバイス200を撮像することにより、被試験デバイス200の接続パッド220の位置を測定することもできる。画像処理装置410は、こうして獲得した接続パッド220の位置を示す情報に対応して、プローブウエハ300の裏面に、接続パッド350を配置できる。
Further, the position of the
このようにして、被試験デバイス200に対する電気的接続を形成するプローブウエハ300を製造する製造方法であって、半導体基板301に、半導体基板301を表裏に貫通するビアホール330を形成するビアホール形成段階と、ビアホール330の表面側端部に接続された表面側の接続パッド320を、半導体基板301の表面に形成する表面側接続パッド形成段階と、半導体基板301の裏面に向かって液滴状の導電材料を吐出して付着させることにより、被試験デバイス200の接続パッド220に対応した位置に配置された裏面側の接続パッド350と、ビアホール330の裏面側端部および裏面側の接続パッド350を電気的に接続する裏面側の配線340とを形成する裏面側導体パターン形成段階とを含むプローブウエハ製造方法が実施される。
In this way, a manufacturing method for manufacturing the
なお、表面側の接続パッド320の形成も、半導体基板301の表面に向かって液滴状の導電材料を吐出して付着させる手順を含んでもよい。これにより、表面導体パターンも、任意の仕様で迅速に製造できる。
Note that the formation of the
図7は、他の形態に係るプローブウエハ300の構造と製造方法を示す断面図である。図7(A)は、図5に示した一連の工程のうち、図5(B)に示した段階、即ち、ビアホール330および表面側の接続パッド320が形成された後に実行される段階を示す。
FIG. 7 is a cross-sectional view showing the structure and manufacturing method of a
図7(A)に示すように、この段階においては、半導体基板301の裏面側における配線340および接続パッド350の形成に先立って、半導体基板301の裏面に、溝360を形成する。溝360は、レーザ加工等により、配線340が形成される領域に形成される。また、溝360の深さは、図7(B)に示す次の段階で形成される配線340の厚さよりも小さいか等しい。
As shown in FIG. 7A, at this stage, a
こうして溝360を形成された半導体基板301の裏面には、図7(B)に示すように、配線340が形成される。これにより、配線340が、半導体基板301の裏面から隆起することがない。
A
続いて、図7(C)に示すように、裏面側の接続パッド350が形成される。接続パッド350は、その頂面が、半導体基板301の裏面から突出する厚さを有する。このような構造により、プローブウエハ300の裏面の平坦性を維持しつつ、接続パッド350による良好な接触を期することができる。
Subsequently, as shown in FIG. 7C, a
このように、裏面側配線形成段階に先立って、裏面側の配線340が形成される領域において、半導体基板301に溝360を形成する溝形成段階を更に含んでもよい。これにより、配線340の膜厚を大きくして電気抵抗を低減できると共に、配線340自体の強度を向上させることができる。
Thus, prior to the back surface side wiring formation step, a groove forming step of forming the
図8は、更に他の形態に係るプローブウエハ300の構造と製造方法を示す断面図である。この実施形態において、プローブウエハ300を形成する半導体基板301は、予め表面に形成されたデバイス380を有している。また、デバイス380は、その周囲において、半導体基板301表面に形成された絶縁層370により、他のデバイス、配線、パッド等から絶縁されている。
FIG. 8 is a cross-sectional view showing the structure and manufacturing method of a
このような半導体基板301を用いてプローブウエハ300を製造する場合は、図8(A)に示すように、まず、ビアホール330を形成する領域を含み、当該領域よりも広い領域に、保護材料により形成された保護層390が形成される。保護層390は、絶縁層370を厚さ方向に貫通して形成される。
When the
このように、プローブウエハ300の製造方法は、ビアホール330が形成される領域および絶縁層370の間を遮断する保護層390を形成する保護層形成段階を含んでもよい。これにより、液体の浸潤し易い多孔質の絶縁材料を用いて絶縁層370を形成することができる。従って、半導体基板301の寄生容量を低減して、信号品質を高く保つことができる。
As described above, the method for manufacturing the
続いて、図8(B)に示すように、保護層390の形成された領域に、貫通孔332が形成される。このとき、貫通孔332の周囲には保護層390が残る。これにより、貫通孔332は保護層390により包囲される。従って、貫通孔332の内面には、絶縁層370が露出されない。
Subsequently, as shown in FIG. 8B, a through
保護層形成段階は、ビアホール330が形成される領域を包囲して保護層390を形成する手順を含んでもよい。更に、プローブウエハ300の製造方法において、保護層390により包囲された領域にレーザを照射して絶縁層370および半導体基板301を穿孔する手順を含むビアホール形成段階を備えてもよい。これにより、保護層390に包囲されたビアホール330を確実に形成できる。
The protective layer forming step may include a procedure of forming a
次に、図8(C)に示すように、貫通孔332の内部に導体材料を充填して、ビアホール330が形成される。この段階において、ビアホール330のプラグを、例えば、メッキ法による金属材料により形成した場合も、貫通孔332の内面は保護層390により被覆されているので、絶縁層370が湿潤環境に接触することがない。
Next, as shown in FIG. 8C, the via
このように、絶縁層370は、空孔を含む低誘電材料により形成されてもよい。これにより、多くは多孔質で液体が浸潤し易いので、メッキ法等の湿潤環境に適さないといわれる多孔質低誘電体材料を用いてプローブウエハ300を形成できる。
As described above, the insulating
換言すれば、上記保護層形成段階は、絶縁層370を液体に触れさせる処理に先立って実行されることが好ましい。これにより、保護層390が形成された後は、液体に触れる処理を任意に実行できる。
In other words, it is preferable that the protective layer forming step is performed prior to the process of bringing the insulating
以下、図8(D)に示すように、また、図5(C)および図5(D)に示した場合と同様に、半導体基板301の裏面に、配線340および接続パッド350が形成される。また、要求に応じて、半導体基板301表面のデバイス380を接続パッド320等に接続する表面側の配線382を付加的に形成してもよい。
Thereafter, as shown in FIG. 8D, and in the same manner as shown in FIGS. 5C and 5D, the
このように、保護層形成段階は、半導体基板301の表面に対して垂直な方向について、絶縁層370を貫通して保護層390を形成する手順を含んでもよい。これにより、ビアホール330およびデバイス380の間を、保護層390により確実に遮断して、デバイス380の短絡等を確実に防止できる。
Thus, the protective layer forming step may include a procedure of forming the
このように、半導体基板301においてビアホール330から離間した位置に配されたデバイス380を形成する素子形成段階と、ビアホール330およびデバイス380の間を絶縁する絶縁層370の透湿性よりも低い透湿性を有して、ビアホール330が形成される領域、および、デバイス380が形成される領域の間に配された保護層390を、ビアホール形成段階に先立って形成する保護層形成段階を更に含んでもよい。これにより、ビアホール330の内面に、絶縁層370の空孔が連通することがなくなり、液体に触れさせる処理をした場合に、絶縁層370に液体が浸潤して絶縁不良を起こすことが防止される。
As described above, the element formation stage for forming the
なお、実施の形態を参照して説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加え得ることが当業者に明らかである。また、その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることは、請求の範囲の記載から明らかである。 In addition, although demonstrated with reference to embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. In addition, it is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
例えば、プローブウエハ300は、被試験デバイスに対する電気的接続を形成するプローブ装置の一例であり、プローブ装置はウエハ状でない基板に形成されてもよい。例えばプローブ装置は、1または複数のダイ210と対応して配置される、ダイ状の基板に形成されてよい。この場合、プローブ装置は、図1から図8(D)に関連して説明したプローブウエハ300を、ダイ形状に分割することで製造できる。
For example, the
例えば、プローブ装置は、一つの試験対象のダイ210と略同一の大きさに形成されてよい。また、プローブ装置の一つのダイと、一つの試験対象のダイ210とを接続した状態で、これらのダイをフィルム等によりパッケージしてもよい。 For example, the probe device may be formed to be approximately the same size as one die 210 to be tested. Alternatively, these dies may be packaged with a film or the like in a state where one die of the probe apparatus and one die 210 to be tested are connected.
また、半導体基板301は、試験用基板の一例であり、試験用基板として半導体でない基板を用いてもよい。例えば試験用基板は、セラミック基板であってよい。また、プローブ装置の基板には、被試験デバイス200の試験に用いるドライバ等のデバイスが形成されてよく、また、形成されていなくともよい。
The
また、図1から図8(D)においては、プローブ装置の基板において、被試験デバイス200に接続される面において接続パッド350および配線340を形成する例を説明した。他の例では、プローブ装置の基板において、被試験デバイス200と接続される面の逆側の面に、接続パッド350および配線340を形成してもよい。この場合、接続パッド350は、試験装置側の接続端子の配置に応じて形成される。例えば接続パッド350は、チャック121における接続端子の配置に応じて形成されてよい。
1 to 8D, an example in which the
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The execution order of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior”. It should be noted that they can be implemented in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for the sake of convenience, it means that it is essential to carry out in this order. is not.
100 試験装置、110 テストヘッド、111、121 チャック、112、122、132、401 筐体、113、123、480 ケーブル、114、124、134 ピンエレクトロニクス、116、118、126、128、136 コネクタ、119 マザーボード、120 パフォーマンスボード、129 内部回路、130 プローバ、200 被試験デバイス、210 ダイ、220、320、350 接続パッド、300 プローブウエハ、301 基板、310 境界、330 ビアホール、332 貫通孔、340、382 配線、360 溝、370 絶縁層、380 デバイス、390 保護層、400 描線装置、410 画像処理装置、420 画像表示装置、430 支持装置、432 Xステージ、434 Yステージ、436 回転ステージ、438 モータ、440 参照光源、450 撮像装置、460 描線部、462 アクチュエータ、464 吐出ヘッド、470 基板保持装置
100 test equipment, 110 test head, 111, 121 chuck, 112, 122, 132, 401 housing, 113, 123, 480 cable, 114, 124, 134 pin electronics, 116, 118, 126, 128, 136 connector, 119 Motherboard, 120 performance board, 129 internal circuit, 130 prober, 200 device under test, 210 die, 220, 320, 350 connection pad, 300 probe wafer, 301 substrate, 310 boundary, 330 via hole, 332 through hole, 340, 382
Claims (9)
試験用基板に、前記試験用基板の表面および裏面の間を貫通するビアホールを形成するビアホール形成段階と、
前記ビアホールの前記表面の側の端部に接続された表面側接続パッドを、前記試験用基板の表面に形成する表面側接続パッド形成段階と、
前記試験用基板の裏面に向かって液滴状の導電材料を吐出して付着させることにより、裏面側接続パッドと、前記ビアホールの裏面側端部および前記裏面側接続パッドを電気的に接続する裏面側配線とを形成する裏面側導体パターン形成段階と
を含み、
前記裏面側導体パターン形成段階において、撮像装置により前記被試験デバイスを撮像して、当該被試験デバイスの接続パッドの位置を測定し、測定された当該接続パッドの位置情報に対応するように、前記裏面側接続パッドを前記裏面に形成し、
前記ビアホール形成段階および前記表面側接続パッド形成段階の少なくとも一方は、所与の遮光パターンを有するマスクを用いたマスクプロセスを含み、
前記表面側接続パッド形成段階は、前記試験用基板の前記表面に向かって液滴状の導電材料を吐出して付着させる手順を含み、
前記裏面側導体パターン形成段階に先立って、前記裏面側配線が形成される領域において、前記試験用基板に溝を形成する溝形成段階を更に含む、プローブ装置製造方法。 A probe device manufacturing method for manufacturing a probe device that forms an electrical connection to a device under test,
A via hole forming step for forming a via hole penetrating between the front surface and the back surface of the test substrate on the test substrate;
A surface-side connection pad forming step for forming a surface-side connection pad connected to an end of the via hole on the surface side, on the surface of the test substrate;
A back surface side connection pad, a back surface side end portion of the via hole, and the back surface side connection pad are electrically connected by ejecting and attaching a droplet-shaped conductive material toward the back surface of the test substrate. look including a back-side conductive pattern formation step of forming the side wires,
In the back side conductor pattern formation stage, the device under test is imaged by an imaging device, the position of the connection pad of the device under test is measured, and the position information of the connection pad is measured, A back side connection pad is formed on the back side,
At least one of the via hole forming step and the surface side connection pad forming step includes a mask process using a mask having a given light shielding pattern,
The surface-side connection pad forming step includes a procedure of discharging and attaching a droplet-shaped conductive material toward the surface of the test substrate,
Prior to the backside conductor pattern forming step, the probe device manufacturing method further includes a groove forming step of forming a groove in the test substrate in a region where the backside wiring is formed .
試験用基板に、前記試験用基板の表面および裏面の間を貫通するビアホールを形成するビアホール形成段階と、 A via hole forming step for forming a via hole penetrating between the front surface and the back surface of the test substrate on the test substrate;
前記ビアホールの前記表面の側の端部に接続された表面側接続パッドを、前記試験用基板の表面に形成する表面側接続パッド形成段階と、 A surface-side connection pad forming step for forming a surface-side connection pad connected to an end of the via hole on the surface side, on the surface of the test substrate;
前記試験用基板の裏面に向かって液滴状の導電材料を吐出して付着させることにより、裏面側接続パッドと、前記ビアホールの裏面側端部および前記裏面側接続パッドを電気的に接続する裏面側配線とを形成する裏面側導体パターン形成段階と A back surface side connection pad, a back surface side end portion of the via hole, and the back surface side connection pad are electrically connected by ejecting and attaching a droplet-shaped conductive material toward the back surface of the test substrate. Forming a backside conductor pattern to form a side wiring; and
を含み、 Including
前記裏面側導体パターン形成段階において、撮像装置により前記被試験デバイスを撮像して、当該被試験デバイスの接続パッドの位置を測定し、測定された当該接続パッドの位置情報に対応するように、前記裏面側接続パッドを前記裏面に形成する、プローブ装置製造方法。 In the back side conductor pattern formation stage, the device under test is imaged by an imaging device, the position of the connection pad of the device under test is measured, and the position information of the connection pad is measured, A probe device manufacturing method, wherein a back side connection pad is formed on the back side.
前記ビアホールおよび前記試験用素子の間を絶縁する絶縁層の透湿性よりも低い透湿性を有し、前記ビアホールが形成される領域、および、前記試験用素子が形成される領域の間に配された保護層を、前記ビアホール形成段階に先立って形成する保護層形成段階を更に含む請求項1または2に記載のプローブ装置製造方法。 Forming an element for forming a test element disposed at a position spaced apart from the via hole in the test substrate;
The moisture permeability is lower than the moisture permeability of the insulating layer that insulates between the via hole and the test element, and is disposed between the region where the via hole is formed and the region where the test element is formed. and the protective layer, a probe device manufacturing method according to claim 1 or 2 further comprising a protective layer forming step of forming, prior to said via hole formation step.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010515751A JP5475657B2 (en) | 2008-06-02 | 2009-05-28 | Probe device manufacturing method |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/060170 WO2009147718A1 (en) | 2008-06-02 | 2008-06-02 | Method of manufacturing probe wafer |
JPPCT/JP2008/060170 | 2008-06-02 | ||
JP2010515751A JP5475657B2 (en) | 2008-06-02 | 2009-05-28 | Probe device manufacturing method |
PCT/JP2009/002366 WO2009147804A1 (en) | 2008-06-02 | 2009-05-28 | Method for manufacturing probe device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009147804A1 JPWO2009147804A1 (en) | 2011-10-20 |
JP5475657B2 true JP5475657B2 (en) | 2014-04-16 |
Family
ID=50750000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515751A Expired - Fee Related JP5475657B2 (en) | 2008-06-02 | 2009-05-28 | Probe device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5475657B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005109A (en) * | 2004-06-17 | 2006-01-05 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
JP2006322876A (en) * | 2005-05-20 | 2006-11-30 | Seiko Epson Corp | Inspection probe of semiconductor device, and manufacturing method for the testing probe of semiconductor device |
-
2009
- 2009-05-28 JP JP2010515751A patent/JP5475657B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006005109A (en) * | 2004-06-17 | 2006-01-05 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
JP2006322876A (en) * | 2005-05-20 | 2006-11-30 | Seiko Epson Corp | Inspection probe of semiconductor device, and manufacturing method for the testing probe of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009147804A1 (en) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4514855B2 (en) | Probing card manufacturing method | |
JP6087630B2 (en) | Wiring board with customized layer | |
WO2009147804A1 (en) | Method for manufacturing probe device | |
JP2009294187A (en) | Component for testing device of electronic component, and test method | |
JP4343256B1 (en) | Manufacturing method of semiconductor device | |
KR101990458B1 (en) | Probe card and method for manufacturing the same | |
US8058888B2 (en) | Test apparatus for electronic device package and method for testing electronic device package | |
JP6280913B2 (en) | Wiring board with filled vias to accommodate specially designed terminals | |
CN101118251A (en) | Perpendicular detecting probe head, detecting probe head manufacturing method and modularized detecting probe card thereof | |
JP2009270835A (en) | Inspection method and device for semiconductor component | |
JP5475657B2 (en) | Probe device manufacturing method | |
JP4960854B2 (en) | Wiring board for electronic component inspection equipment | |
KR20110087539A (en) | Probe card and manufacturing method thereof | |
JP2004138576A (en) | Electrical connection device | |
JP6259254B2 (en) | Inspection apparatus and inspection method | |
JP4492976B2 (en) | Semiconductor device | |
KR101531767B1 (en) | Probe card | |
KR101106607B1 (en) | Test device for semiconductor device | |
JP4910480B2 (en) | Manufacturing method of probe jig | |
JP4406218B2 (en) | Inspection device provided with probe, and positioning method by positioning mechanism of inspection device provided with probe | |
JP2008226880A (en) | Circuit board and electrical connecting apparatus using the same | |
KR101047009B1 (en) | Probe substrate manufacturing method | |
KR102035998B1 (en) | Interface apparatus, manufacturing method and test apparatus | |
JP2011163850A (en) | Probe card, apparatus for measuring electric characteristics of electronic device, and method for measuring electric characteristics of electronic device | |
KR101081209B1 (en) | A test device for printed circuit board and making method the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140206 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |