KR102035998B1 - Interface apparatus, manufacturing method and test apparatus - Google Patents

Interface apparatus, manufacturing method and test apparatus Download PDF

Info

Publication number
KR102035998B1
KR102035998B1 KR1020130128068A KR20130128068A KR102035998B1 KR 102035998 B1 KR102035998 B1 KR 102035998B1 KR 1020130128068 A KR1020130128068 A KR 1020130128068A KR 20130128068 A KR20130128068 A KR 20130128068A KR 102035998 B1 KR102035998 B1 KR 102035998B1
Authority
KR
South Korea
Prior art keywords
substrate
pin connector
terminal
interface device
hole
Prior art date
Application number
KR1020130128068A
Other languages
Korean (ko)
Other versions
KR20150047956A (en
Inventor
츠요시 아타카
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Priority to KR1020130128068A priority Critical patent/KR102035998B1/en
Publication of KR20150047956A publication Critical patent/KR20150047956A/en
Application granted granted Critical
Publication of KR102035998B1 publication Critical patent/KR102035998B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester

Abstract

(과제) 디바이스와 고속 신호를 주고 받는 경우에 이용하는 소켓의 제작의 시간 및 비용을 저감시킨다.
(해결 수단) 디바이스와 전기적으로 접속되는 인터페이스 장치에 있어서, 적어도 하나의 기판을 가지는 제1 기판과, 적어도 하나의 기판을 가지며, 제1 기판의 제1 면에 적층된 제2 기판과, 제1 기판 및 제2 기판을 관통하는 관통공 내에 설치되괴, 제1 기판의 제1 면과는 반대 측의 제2 면 측과 제2 기판 상에 재치되는 디바이스의 단자의 사이를 전기적으로 접속하는 제1 핀 커넥터와, 제2 기판의 관통공 내에 설치되고, 제1 기판 상의 단자와 제2 기판 상에 재치되는 디바이스의 단자의 사이를 전기적으로 접속하는 제2 핀 커넥터를 구비하는 인터페이스 장치 및 제조 방법을 제공한다.(Problem) Reduce the time and cost of manufacturing a socket used for exchanging high speed signals with a device.
(Solution means) An interface device electrically connected to a device, comprising: a first substrate having at least one substrate, a second substrate having at least one substrate and laminated on a first surface of the first substrate, and a first substrate A first installed in the through hole passing through the substrate and the second substrate, and electrically connecting between the second surface side on the side opposite to the first surface of the first substrate and the terminals of the device mounted on the second substrate; And a second pin connector provided in the through-hole of the second substrate and electrically connecting between the terminal on the first substrate and the terminal of the device mounted on the second substrate. to provide.

Description

인터페이스 장치, 제조 방법 및 시험 장치{INTERFACE APPARATUS, MANUFACTURING METHOD AND TEST APPARATUS}Interface device, manufacturing method and test device {INTERFACE APPARATUS, MANUFACTURING METHOD AND TEST APPARATUS}

본 발명은, 인터페이스 장치, 제조 방법 및 시험 장치에 관한 것이다.
The present invention relates to an interface device, a manufacturing method and a test device.

종래, 패키지의 하면에 단자가 설치된 반도체 등을 포함하는 디바이스와 전기 신호를 주고 받는 경우, 해당 디바이스의 단자와 전기적으로 접속하는 핀 커넥터 등을 가지고, 해당 디바이스를 재치시키는 소켓을 이용하였다.
Conventionally, when an electrical signal is exchanged with a device including a semiconductor provided with a terminal on a lower surface of a package, a socket having a pin connector for electrically connecting with a terminal of the device and the like is used.

그렇지만, 이러한 소켓을 이용해 디바이스와 수 Gbps를 넘는 정도의 고속 신호를 주고 받는 경우, 고속 신호용으로 설계된 길이의 핀 커넥터 등을 이용하지 않으면 안 된다. 그러면, GND 전압, 전원 및 저속 신호 등을 주고 받는 핀 커넥터 등도, 고속 신호용의 핀 커넥터의 길이에 맞춘 형상으로 하지 않으면 안 되어, 설계 및 제작에 비용과 시간이 들었다.
However, if you use these sockets to send and receive high-speed signals of more than a few Gbps, you must use pin connectors with lengths designed for high-speed signals. As a result, pin connectors that transmit and receive GND voltages, power supplies, and low-speed signals must also be shaped to the lengths of the pin connectors for high-speed signals, resulting in cost and time for design and manufacture.

본 발명의 제1 태양에서는, 디바이스와 전기적으로 접속되는 인터페이스 장치에 있어서, 적어도 하나의 기판을 가지는 제1 기판과, 적어도 하나의 기판을 가지며 제1 기판의 제1 면에 적층된 제2 기판과, 제1 기판 및 제2 기판을 관통하는 관통공 내에 설치되고, 제1 기판의 제1 면과는 반대 측의 제2 면측과 제2 기판 상에 재치되는 디바이스의 단자의 사이를 전기적으로 접속하는 제1 핀 커넥터와, 제2 기판의 관통공 내에 설치되어 제1 기판 상의 단자와 제2 기판 상에 재치되는 디바이스의 단자의 사이를 전기적으로 접속하는 제2 핀 커넥터를 구비하는 인터페이스 장치 및 제조 방법을 제공한다.
In a first aspect of the present invention, an interface device electrically connected to a device, comprising: a first substrate having at least one substrate, a second substrate having at least one substrate and laminated on a first surface of the first substrate; A through hole penetrating through the first substrate and the second substrate, and electrically connecting the second surface side on the side opposite to the first surface of the first substrate and the terminal of the device mounted on the second substrate. And a second pin connector provided in the through-hole of the second substrate and electrically connecting between the terminal on the first substrate and the terminal of the device mounted on the second substrate. To provide.

본 발명의 제2 태양에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스와의 사이에 신호를 주고 받는 시험부와, 피시험 디바이스를 탑재하여 해당 피시험 디바이스의 단자와 시험부의 사이를 전기적으로 접속하는 인터페이스 장치를 구비하는 시험 장치를 제공한다.
According to a second aspect of the present invention, in a test apparatus for testing a device under test, a test section for sending and receiving a signal between the device under test and a device under test are mounted between the terminal of the device under test and the test section. It provides a test apparatus having an interface device for electrically connecting a.

덧붙여 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
In addition, the summary of the said invention does not enumerate all of the required features of this invention. In addition, subcombinations of these groups of features may also be invented.

도 1은 본 실시 형태에 관한 인터페이스 장치(100)의 구성예를 베이스 기판(200) 및 디바이스(10)와 함께 도시한다.
도 2는 본 실시 형태에 관한 인터페이스 장치(100)의 단면의 구성예를 디바이스(10)와 함께 도시한다.
도 3은 본 실시 형태에 관한 인터페이스 장치(100)의 제조 플로우의 일례를 나타낸다.
도 4는 본 실시 형태에 관한 인터페이스 장치(100)의 제1 변형예를 나타낸다.
도 5는 본 실시 형태에 관한 인터페이스 장치(100)의 제2 변형예를 나타낸다.
도 6은 본 실시 형태에 관한 인터페이스 장치(100)의 제3 변형예를 나타낸다.
도 7은 본 실시 형태에 관한 시험 장치(400)의 구성예를 피시험 디바이스(20)와 함께 도시한다.1 shows a configuration example of the interface apparatus 100 according to the present embodiment together with the base substrate 200 and the device 10.
2 shows a configuration example of a cross section of the interface device 100 according to the present embodiment together with the device 10.
3 shows an example of a manufacturing flow of the interface device 100 according to the present embodiment.
4 shows a first modification of the interface device 100 according to the present embodiment.
5 shows a second modification of the interface device 100 according to the present embodiment.
6 shows a third modification of the interface device 100 according to the present embodiment.
7 shows a configuration example of the test apparatus 400 according to the present embodiment together with the device under test 20.

이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 특허청구범위에 포함되는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
EMBODIMENT OF THE INVENTION Hereinafter, although this invention is demonstrated through embodiment of this invention, the following embodiment does not limit invention contained in a claim. Moreover, not all of the combination of the characteristics demonstrated in embodiment is essential to the solution means of this invention.

도 1은 본 실시 형태에 관한 인터페이스 장치(100)의 구성예를 베이스 기판(200) 및 디바이스(10)와 함께 도시한다. 여기서, 디바이스(10)는, 예를 들면, 아날로그회로, 디지털 회로, 메모리, SOC(System On a Chip), SiP(System in a Package) 및 CSP(Chip Size Package) 등의 반도체로 형성되는 회로를 포함하는 디바이스이다. 디바이스(10)는, 인터페이스 장치(100)를 향하는 하면인 제1 면에, 예를 들면, BGA(Ball Grid Array) 및 LGA(Land Grid Array) 등의 전기 신호를 주고 받는 단자를 가진다.
1 shows a configuration example of the interface apparatus 100 according to the present embodiment together with the base substrate 200 and the device 10. The device 10 may include, for example, a circuit formed of a semiconductor such as an analog circuit, a digital circuit, a memory, a system on a chip (SOC), a system in a package (SiP), and a chip size package (CSP). It is a device to include. The device 10 has a terminal that transmits and receives electrical signals such as, for example, a ball grid array (BGA) and a land grid array (LGA), on a first surface, which is a lower surface facing the interface device 100.

베이스 기판(200)은, 인터페이스 장치(100)가 탑재되어 디바이스(10)와 전기 신호를 주고 받는다. 베이스 기판(200)은, 인터페이스 장치(100)가 탑재되는 상면인 제1 면에 단자(202)가 설치되고, 해당 단자(202)를 통해서 인터페이스 장치(100)와 전기적으로 접속된다. 베이스 기판(200)은, 예를 들면, GND 전압, 전원 전압 등을 디바이스(10)에 공급하고, 또한, 전기 신호를 디바이스(10)와 주고 받는다. 베이스 기판(200)은, 일례로서 전기 신호 등을 외부의 장치로부터 수취한다.
The base substrate 200 has an interface device 100 mounted thereon to exchange electrical signals with the device 10. The base board 200 is provided with a terminal 202 on the first surface, which is the upper surface on which the interface device 100 is mounted, and is electrically connected to the interface device 100 through the terminal 202. The base substrate 200 supplies, for example, a GND voltage, a power supply voltage, and the like to the device 10, and also exchanges electrical signals with the device 10. As an example, the base substrate 200 receives an electrical signal or the like from an external device.

인터페이스 장치(100)는, 상면인 제1 면에 디바이스(10)를 탑재하여, 디바이스(10)와 전기적으로 접속된다. 인터페이스 장치(100)는, 상면과는 반대 측의 하면인 제2 면에서, 베이스 기판(200)과 전기적으로 접속된다. 인터페이스 장치(100)는, 베이스 기판(200)에 설치된 단자(202)와 전기적으로 접속된다. 또한, 인터페이스 장치(100)는, 상면과 하면의 사이의 측면에 설치된 랜드(102)를 통해서, 베이스 기판(200)에 설치된 단자(202)와 전기적으로 접속된다.
The interface device 100 mounts the device 10 on a first surface which is an upper surface, and is electrically connected to the device 10. The interface device 100 is electrically connected to the base substrate 200 on the second surface, which is the lower surface on the side opposite to the upper surface. The interface device 100 is electrically connected to the terminal 202 provided on the base substrate 200. In addition, the interface device 100 is electrically connected to the terminal 202 provided on the base substrate 200 through the land 102 provided on the side surface between the upper surface and the lower surface.

인터페이스 장치(100)는, 베이스 기판(200)으로부터의 수 Gbps 이하의 저속(저주파수) 전기 신호 및 수 Gbps를 넘는 고속(고주파수) 전기 신호를 수취하여 디바이스(10)에 공급한다. 또한, 인터페이스 장치(100)는, 디바이스(10)로부터의 저속 및 고속 전기 신호를 수취하여 베이스 기판(200)에 공급한다.
The interface device 100 receives a low speed (low frequency) electric signal of several Gbps or less and a high speed (high frequency) electric signal of several Gbps or less from the base substrate 200 and supplies it to the device 10. In addition, the interface device 100 receives the low speed and high speed electrical signals from the device 10, and supplies the low speed and high speed electrical signals to the base substrate 200.

도 2는 본 실시 형태에 관한 인터페이스 장치(100)의 단면의 구성예를 디바이스(10)와 함께 도시한다. 도 2에서, 디바이스(10)는, 제1 면에 BGA로 형성된 복수의 단자(12)를 가지는 예를 설명한다. 인터페이스 장치(100)는, 제1 기판(110)과, 제2 기판(120)과, 제1 핀 커넥터(130)와, 제2 핀 커넥터(140)를 구비한다.
2 shows a configuration example of a cross section of the interface device 100 according to the present embodiment together with the device 10. In FIG. 2, an example in which the device 10 has a plurality of terminals 12 formed of BGA on the first surface will be described. The interface device 100 includes a first board 110, a second board 120, a first pin connector 130, and a second pin connector 140.

제1 기판(110)은, 랜드(102)와, 제1 관통공(112)과, 단자(114)와, 내부 배선(116)을 가진다. 랜드(102)는, 제1 기판(110)의 상면인 제1 면 및 하면인 제2 면의 사이의 측면에 형성된다. 랜드(102)는, 일례로서 제1 기판(110)의 측면에서의 제2 면 측의 단부에 형성된다. 또한, 랜드(102)는, 일례로서 베이스 기판(200)에 설치된 단자(202)와 납땜되어 전기적으로 접속된다.
The first substrate 110 has a land 102, a first through hole 112, a terminal 114, and an internal wiring 116. The land 102 is formed on the side surface between the first surface that is the upper surface of the first substrate 110 and the second surface that is the lower surface. The land 102 is formed at an end portion of the side of the second surface on the side of the first substrate 110 as an example. In addition, the land 102 is soldered and electrically connected to the terminal 202 provided on the base substrate 200 as an example.

제1 관통공(112)은, 제1 기판(110)의 제1 면으로부터 제2 면까지를 관통한다. 제1 관통공(112)은, 제1 기판(110)의 상방에 탑재되는 디바이스(10)의 복수의 단자(12)의 일부에 대응한 위치에 형성된다. 제1 관통공(112)은, 예를 들면, 디바이스(10)의 단자(12) 가운데, GND 전압, 전원 전압 및/또는 수 Gbps 이하의 저속 신호를 주고 받는 단자(12)의 배치에 대응하여 형성된다.
The first through hole 112 penetrates from the first surface to the second surface of the first substrate 110. The first through hole 112 is formed at a position corresponding to a part of the plurality of terminals 12 of the device 10 mounted above the first substrate 110. The first through hole 112 corresponds to, for example, an arrangement of the terminals 12 that transmit and receive a GND voltage, a power supply voltage, and / or a low speed signal of several Gbps or less among the terminals 12 of the device 10. Is formed.

단자(114)는, 제1 기판(110)의 제1 면의 제1 관통공(112)과는 다른 위치에, 그리고, 제1 기판(110)의 상방에 탑재되는 디바이스(10)의 단자(12)의 나머지의 일부에 대응한 위치에 형성된다. 단자(114)는, 예를 들면, 디바이스(10)의 단자(12) 가운데, 수 Gbps를 넘는 고속 신호를 주고 받는 단자(12)의 배치에 대응하여 형성된다.
The terminal 114 is a terminal of the device 10 mounted at a position different from the first through hole 112 of the first surface of the first substrate 110 and above the first substrate 110. It is formed at a position corresponding to a part of the rest of 12). For example, the terminal 114 is formed in correspondence with the arrangement of the terminals 12 that transmit and receive high-speed signals exceeding several Gbps among the terminals 12 of the device 10.

내부 배선(116)은, 제1 기판(110) 상의 복수의 단자(114)에 각각 전기적으로 접속되어 단자(114)와 대응하는 랜드(102)를 전기적으로 각각 접속한다. 내부 배선(116)은, 복수의 단자(114) 사이의 간격을 확대한다. 일례로서 내부 배선(116)의 일방은, 디바이스(10)의 단자(12)의 배치 간격에 대응하는 간격으로 배치된 단자(114)에 각각 접속되고, 내부 배선(116)의 타방은, 해당 단자(114)의 배치 간격보다 넓은 간격으로 배치된 랜드(102)에 접속된다. 제1 기판(110)은, 내부 배선(116)에 의해, 단자(114) 및 랜드(102)의 피치 변환의 기능을 가진다.
The internal wiring 116 is electrically connected to the plurality of terminals 114 on the first substrate 110, respectively, to electrically connect the lands 114 corresponding to the terminals 114. The internal wiring 116 enlarges the interval between the plurality of terminals 114. As an example, one of the internal wirings 116 is connected to the terminals 114 arranged at intervals corresponding to the arrangement intervals of the terminals 12 of the device 10, and the other of the internal wirings 116 is the corresponding terminal. It is connected to lands 102 arranged at intervals wider than the arrangement interval of 114. The first substrate 110 has a function of pitch conversion between the terminal 114 and the land 102 by the internal wiring 116.

제1 기판(110)은, 적어도 하나의 기판을 가진다. 제1 기판(110)은, 예를 들면, 다층 배선 기판이고, 적어도 한 층은 플렉서블 배선 기판을 가진다. 이러한 다층 배선 기판은, 내부 배선(116)을 절연체를 통해서 GND 전극으로 가리도록 형성하여도 된다. 즉, 예를 들면, 다층 배선은, 스트립 라인, 마이크로 스트립 라인, 슬롯 라인 및 코플라나 라인의 어느 하나를 포함하는 전송 선로를 형성한다. 내부 배선(116)은, 일례로서 플렉서블 배선 기판에 형성된다. 또한, 이 경우, 다층 배선에 의한 전송 선로를, 다층의 플렉서블 배선 기판에 의해 형성하여도 된다.
The first substrate 110 has at least one substrate. The first substrate 110 is, for example, a multilayer wiring board, and at least one layer has a flexible wiring board. Such a multilayer wiring board may be formed such that the internal wiring 116 is covered by the GND electrode through the insulator. That is, for example, the multilayer wiring forms a transmission line including any one of a strip line, a micro strip line, a slot line, and a coplana line. The internal wiring 116 is formed on the flexible wiring board as an example. In this case, the transmission line by the multilayer wiring may be formed by the multilayer flexible wiring board.

제2 기판(120)은, 제1 기판(110)의 제1 면에 적층되어 디바이스(10)가 제1 기판(110)과는 반대 측의 상면인 제1 면에 탑재된다. 즉, 제2 기판(120)은, 제1 면과는 반대 측의 하면인 제2 면에 제1 기판(110)이 접속된다. 제2 기판(120)은, 제2 관통공(122)과 제3 관통공(124)을 가진다. 또한, 제2 기판(120)은, 적어도 하나의 기판을 가진다. 본 실시 형태에서는, 제2 기판(120)이 1개의 기판으로 형성되는 예를 나타낸다.
The second substrate 120 is stacked on the first surface of the first substrate 110 so that the device 10 is mounted on the first surface that is the upper surface on the side opposite to the first substrate 110. That is, the 1st board | substrate 110 is connected to the 2nd board | substrate 120 which is a lower surface on the opposite side to a 1st surface. The second substrate 120 has a second through hole 122 and a third through hole 124. In addition, the second substrate 120 has at least one substrate. In the present embodiment, an example in which the second substrate 120 is formed of one substrate is shown.

제2 관통공(122)은, 제2 기판(120)의 제1 면으로부터 제2 면까지를 관통한다. 제2 관통공(122)은, 디바이스(10)의 복수의 단자(12)의 일부에 대응한 위치에 형성된다. 제2 관통공(122)은, 예를 들면, 디바이스(10)의 단자(12) 가운데, GND 전압, 전원 전압 및/또는 수 Gbps 이하의 저속 신호를 주고 받는 단자(12)의 배치에 대응하여 형성된다.
The second through hole 122 penetrates from the first surface to the second surface of the second substrate 120. The second through hole 122 is formed at a position corresponding to a part of the plurality of terminals 12 of the device 10. The second through hole 122 corresponds to, for example, the arrangement of the terminals 12 that transmit and receive a GND voltage, a power supply voltage, and / or a low speed signal of several Gbps or less among the terminals 12 of the device 10. Is formed.

즉, 제2 관통공(122)은, 디바이스(10)의 단자(12)가 늘어선 평면과 평행한 면에서, 제1 기판(110)의 제1 관통공(112)이 형성되는 위치와 실질적으로 동일한 위치에 형성된다. 이에 의해, 제1 관통공(112) 및 제2 관통공(122)은, 인터페이스 장치(100)의 제1 면으로부터 제2 면까지를 관통하는 관통공을 형성한다.
That is, the second through hole 122 is substantially parallel to the position where the first through hole 112 of the first substrate 110 is formed in a plane parallel to the plane of the terminals 12 of the device 10. It is formed at the same position. As a result, the first through hole 112 and the second through hole 122 form a through hole penetrating from the first surface to the second surface of the interface device 100.

제3 관통공(124)은, 제2 기판(120)의 제1 면으로부터 제2 면까지를 관통한다. 제3 관통공(124)은, 제2 관통공(122)과는 다른 위치에, 또한, 디바이스(10)의 단자(12)의 나머지의 일부에 대응한 위치에 형성된다. 제3 관통공(124)은, 예를 들면, 디바이스(10)의 단자(12) 가운데, 수 Gbps를 넘는 고속 신호를 주고 받는 단자(12)의 배치에 대응하여 형성된다.
The third through hole 124 penetrates from the first surface to the second surface of the second substrate 120. The third through hole 124 is formed at a position different from the second through hole 122 and at a position corresponding to a part of the rest of the terminal 12 of the device 10. The third through hole 124 is formed in correspondence with the arrangement of the terminals 12 that transmit and receive high-speed signals over several Gbps, for example, among the terminals 12 of the device 10.

즉, 제3 관통공(124)은, 디바이스(10)의 단자(12)가 늘어선 평면과 평행한 면에서, 제1 기판(110)의 단자(114)가 형성되는 위치와 실질적으로 동일한 위치에 형성된다. 이에 의해, 제3 관통공(124) 및 단자(114)의 배치는, 인터페이스 장치(100)의 제1 면 및 제2 면에 평행한 면에서, 실질적으로 동일한 위치에 형성된다.
That is, the third through hole 124 is located at a position substantially the same as the position where the terminal 114 of the first substrate 110 is formed in a plane parallel to the plane in which the terminals 12 of the device 10 are arranged. Is formed. Thereby, arrangement | positioning of the 3rd through-hole 124 and the terminal 114 is formed in the substantially same position in the surface parallel to the 1st surface and the 2nd surface of the interface apparatus 100. FIG.

또한, 제2 관통공(122) 및 제3 관통공(124)은, 일례로서 제2 기판(120)의 제1 면의 측에, 디바이스(10)의 단자(12)의 전극 형상에 따른 오목부가 형성된다. 해당 오목부는, 디바이스(10)가 제2 기판(120)의 제1 면에 탑재된 경우에, 단자(12)에 흠집 및 파괴 등이 생기는 것을 방지하면서, 해당 단자(12)를 안정적으로 유지한다.
In addition, the 2nd through hole 122 and the 3rd through hole 124 are recessed according to the electrode shape of the terminal 12 of the device 10 to the side of the 1st surface of the 2nd board | substrate 120 as an example. The addition is formed. When the device 10 is mounted on the first surface of the second substrate 120, the recess keeps the terminal 12 stably while preventing scratches and breakage of the terminal 12. .

제1 핀 커넥터(130)는, 제1 기판(110) 및 제2 기판(120)을 관통하는 제1 관통공(112) 및 제2 관통공(122) 내에 설치되고, 제1 기판(110)의 제1 면과는 반대 측의 제2 면 측과 제2 기판(120) 상에 재치되는 디바이스(10)의 단자(12)의 사이를 전기적으로 접속한다. 즉, 제1 핀 커넥터(130)의 일단(132)은, 디바이스(10)의 단자(12)에 접속되고, 타단(134)은 제1 기판(110)의 제2 면에 접속되는 베이스 기판(200) 상의 단자(202)에 접속된다. 제1 핀 커넥터(130)는, 일례로서 GND 전압, 전원 전압 및/또는 수 Gbps 이하의 저속 신호를 전송한다.
The first pin connector 130 is provided in the first through hole 112 and the second through hole 122 penetrating the first substrate 110 and the second substrate 120, and the first substrate 110. Is electrically connected between the second surface side on the side opposite to the first surface of the terminal 12 and the terminal 12 of the device 10 mounted on the second substrate 120. That is, one end 132 of the first pin connector 130 is connected to the terminal 12 of the device 10, and the other end 134 is connected to the second surface of the first substrate 110 ( To a terminal 202 on 200. The first pin connector 130, for example, transmits a GND voltage, a power supply voltage, and / or a low speed signal of several Gbps or less.

제2 핀 커넥터(140)는, 제2 기판(120)의 제3 관통공(124) 내에 설치되고, 제1 기판(110) 상의 단자(114)와 제2 기판(120) 상에 재치되는 디바이스(10)의 단자(12)의 사이를 전기적으로 접속한다. 즉, 제2 핀 커넥터(140)의 일단(142)은 디바이스(10)의 단자(12)에 접속되고, 타단(144)은 제1 기판(110)의 제1 면에 형성되는 단자(114)에 접속된다. 제1 핀 커넥터(130)는, 일례로서 수 Gbps를 넘는 고속 신호를 전송한다.
The second pin connector 140 is provided in the third through hole 124 of the second substrate 120 and is mounted on the terminal 114 and the second substrate 120 on the first substrate 110. The terminals 12 of 10 are electrically connected. That is, one end 142 of the second pin connector 140 is connected to the terminal 12 of the device 10, and the other end 144 is formed on the first surface of the first substrate 110. Is connected to. As an example, the first pin connector 130 transmits a high speed signal exceeding several Gbps.

제1 핀 커넥터(130) 및 제2 핀 커넥터(140)는, 스프링 메커니즘을 가지며, 양단의 단부가 제1 기판(110) 및 제2 기판(120)의 적층 방향으로 신축한다. 도 2는, 제1 핀 커넥터(130)의 일단(132), 타단(134) 및 제2 핀 커넥터(140)의 일단(142)이 신장하는 상태의 예를 나타내고, 제2 핀 커넥터(140)의 타단(144)이 단자(114)에 접속되어 줄어드는 상태를 나타낸다. 제1 핀 커넥터(130) 및 제2 핀 커넥터(140)는, 예를 들면, 포고 핀, 스프링 핀, 스프링 프로브 등의 가동형 프로브 핀이다.
The first pin connector 130 and the second pin connector 140 have a spring mechanism, and ends at both ends thereof stretch in the stacking direction of the first substrate 110 and the second substrate 120. 2 shows an example of a state in which one end 132 of the first pin connector 130, the other end 134, and the one end 142 of the second pin connector 140 extend, and the second pin connector 140 is extended. The other end of 144 is connected to the terminal 114, indicating a state of shrinking. The 1st pin connector 130 and the 2nd pin connector 140 are movable probe pins, such as a pogo pin, a spring pin, and a spring probe, for example.

이상의 본 실시 형태에 관한 인터페이스 장치(100)에 있어서, 제1 기판(110)의 두께 및 제2 기판(120)의 두께의 합(즉, 인터페이스 장치(100)의 두께)은, 제1 핀 커넥터(130)의 길이에 대응한 두께로 설계된다. 또한, 제2 기판(120)의 두께는, 제2 핀 커넥터(140)의 길이에 대응한 두께로 설계된다. 이에 의해, 인터페이스 장치(100)는, 길이가 다른 제1 핀 커넥터(130) 및 제2 핀 커넥터(140)를 이용해, 디바이스(10)와 베이스 기판(200)을 전기적으로 접속할 수 있다.
In the interface device 100 according to the present embodiment, the sum of the thickness of the first substrate 110 and the thickness of the second substrate 120 (that is, the thickness of the interface device 100) is the first pin connector. It is designed to a thickness corresponding to the length of 130. In addition, the thickness of the second substrate 120 is designed to have a thickness corresponding to the length of the second pin connector 140. Thereby, the interface apparatus 100 can electrically connect the device 10 and the base board 200 using the 1st pin connector 130 and the 2nd pin connector 140 which differ in length.

따라서, 인터페이스 장치(100)는, 복수 종류의 전기 신호를 전송하는 경우에, 전송해야 할 신호의 종류에 따라, 다른 핀 커넥터의 길이와는 관계없이, 적절한 핀 커넥터를 선택할 수 있다. 예를 들면, 본 실시 형태에 관한 인터페이스 장치(100)는, 제1 핀 커넥터(130)를, 범용의 가동형 프로브 핀으로 하여, 해당 제1 핀 커넥터(130)를 이용하여 GND 전압, 전원 전압 및/또는 저속 신호 등을 전송한다. 또한, 인터페이스 장치(100)는, 제2 핀 커넥터(140)를, 고속 신호용으로 설계한 가동형 프로브 핀으로 하여, 해당 제2 핀 커넥터(140)를 이용해 고속 신호를 전송한다.
Therefore, when transmitting a plurality of types of electrical signals, the interface device 100 can select an appropriate pin connector, regardless of the length of other pin connectors, depending on the kind of signals to be transmitted. For example, the interface device 100 according to the present embodiment uses the first pin connector 130 as a general-purpose movable probe pin and uses the first pin connector 130 to supply a GND voltage and a power supply voltage. And / or transmit a low speed signal or the like. In addition, the interface device 100 uses the second pin connector 140 as the movable probe pin designed for the high speed signal, and transmits the high speed signal using the second pin connector 140.

이에 의해, 인터페이스 장치(100)는, 비교적 저속인 신호를 전송하는 라인에는 염가로 입수하기 쉬운 범용의 가동형 프로브 핀을 이용할 수 있다. 또한, 인터페이스 장치(100)는, 비교적 고속인 신호를 전송하는 라인에는 길이가 짧고, 예를 들면 임피던스 매칭 등의 설계를 실시한 고속 신호용의 가동형 프로브 핀을 이용할 수 있다. 따라서, 인터페이스 장치(100)는, 이용하는 핀 커넥터의 길이를 전송하는 신호에 따라 적절히 설계하여, 여러 가지 종류의 신호를 전송시킬 수 있다.
Thereby, the interface apparatus 100 can use the general-purpose movable probe pin which is easy to obtain inexpensively for the line which transmits a comparatively low speed signal. In addition, the interface device 100 can use a movable probe pin for a high speed signal that has a short length and is designed, for example, for impedance matching or the like, for a line for transmitting a relatively high speed signal. Therefore, the interface device 100 can be appropriately designed according to the signal transmitting the length of the pin connector to be used, and can transmit various kinds of signals.

또한, 인터페이스 장치(100)는, 전송해야 할 신호의 종류 및 디바이스(10)의 단자(12)의 배치 간격에 따라, 적절한 핀 커넥터의 단면 형상을 선택하여도 된다. 예를 들면, 제1 핀 커넥터(130)의 제1 기판(110)의 제1 면과 평행한 면에서의 단면적은, 제2 핀 커넥터(140)의 단면적에 비해 크다. 즉, 제1 핀 커넥터(130)는, 일례로서 제2 핀 커넥터(140)보다 굵은 형상을 가진다.
In addition, the interface device 100 may select an appropriate cross-sectional shape of the pin connector according to the type of signal to be transmitted and the arrangement interval of the terminals 12 of the device 10. For example, the cross-sectional area in the plane parallel to the first surface of the first board 110 of the first pin connector 130 is larger than the cross-sectional area of the second pin connector 140. That is, the first pin connector 130 has a shape thicker than the second pin connector 140 as an example.

이와 같이, 인터페이스 장치(100)는, 비교적 저속인 신호를 전송하는 경우에, 디바이스(10)의 단자(12)의 배치 간격이 허용할 수 있는 범위에서, 더욱 단면적을 넓게한 형상의 핀 커넥터를 이용하여 전기 저항을 내려, 전송 손실을 저감할 수 있다. 또한, 인터페이스 장치(100)는, 디바이스(10)의 단자(12)의 배치 간격이 좁은 경우, 해당 배치 간격에 따라 더욱 단면적이 작은 핀 커넥터를 이용해 실장 밀도가 높은 디바이스(10)의 단자(12)에 대응할 수 있다.
As described above, when transmitting a relatively low speed signal, the interface device 100 uses a pin connector having a shape that has a wider cross-sectional area in a range that the arrangement interval of the terminals 12 of the device 10 can tolerate. The electrical resistance can be lowered to reduce the transmission loss. In addition, when the arrangement interval of the terminals 12 of the device 10 is narrow, the interface device 100 uses a pin connector having a smaller cross-sectional area according to the arrangement interval of the terminal 12 of the device 10 having a higher mounting density. ) Can be used.

도 3은 본 실시 형태에 관한 인터페이스 장치(100)의 제조 플로우의 일례를 나타낸다. 디바이스(10)와 전기적으로 접속되는 인터페이스 장치(100)는, 해당 제조 플로우를 실행하는 것으로 형성된다.
3 shows an example of a manufacturing flow of the interface device 100 according to the present embodiment. The interface device 100 electrically connected to the device 10 is formed by executing the manufacturing flow.

우선, 제1 관통공(112)과 내부 배선(116)을 가지는 제1 기판(110)을 형성한다(S310). 제1 기판(110)은, 예를 들면, 플렉서블 배선 기판을 포함하고, 내부 배선(116)이 형성되는 다층 기판으로서 형성된다. 또한, 제1 기판(110)은, 내부 배선(116)에 접속되는 랜드(102) 및 단자(114)가 형성된다. 그리고, 제1 기판(110)은, 상면과 하면을 관통하고, 제1 핀 커넥터(130)가 삽입되는 제1 관통공(112)이 형성된다.
First, the first substrate 110 having the first through hole 112 and the internal wiring 116 is formed (S310). The first substrate 110 includes, for example, a flexible wiring board, and is formed as a multilayer board on which the internal wiring 116 is formed. The first substrate 110 is provided with a land 102 and a terminal 114 connected to the internal wiring 116. The first substrate 110 penetrates an upper surface and a lower surface thereof, and a first through hole 112 into which the first pin connector 130 is inserted is formed.

여기서, 제1 관통공(112)은, 제1 핀 커넥터(130)를 제1 기판(110)의 상면 측으로부터 삽입한 경우에, 해당 제1 핀 커넥터(130)가 하면측에서 빠져 탈락하는 것을 방지하기 위하여, 일례로서 해당 관통공 내의 제1 기판(110)의 하면 측에, 구멍의 중심으로 향한 볼록부가 설치된다. 이에 의해, 제1 핀 커넥터(130)의 단부는, 제1 기판(110)의 하면측에서 볼록부에 부딪혀, 해당 하면으로부터 타단(134)을 돌출한 상태로 고정할 수 있다.
Here, when the 1st pin connector 130 is inserted from the upper surface side of the 1st board | substrate 110, the 1st through-hole 112 will fall out from the lower surface side, and fall out. In order to prevent this, the convex part toward the center of a hole is provided in the lower surface side of the 1st board | substrate 110 in the said through hole as an example. Thereby, the edge part of the 1st pin connector 130 hits the convex part in the lower surface side of the 1st board | substrate 110, and can be fixed in the state which protruded the other end 134 from the said lower surface.

다음으로, 제1 기판(110)의 제1 관통공(112)에 대응하는 제2 관통공(122)과 해당 제2 관통공(122)과는 다른 위치에 배치되는 제3 관통공(124)을 가지는 제2 기판(120)을 형성한다(S320). 제2 기판(120)은, 1매의 기판으로부터 형성되어도 되고, 이에 대신하여, 복수의 기판으로부터 형성되어도 된다.
Next, the third through hole 124 disposed at a position different from the second through hole 122 corresponding to the first through hole 112 of the first substrate 110 and the second through hole 122. A second substrate 120 having a shape is formed (S320). The second substrate 120 may be formed from one substrate, or may be formed from a plurality of substrates instead.

제2 관통공(122)은, 제1 핀 커넥터(130)를 제2 기판(120)의 하면측으로부터 삽입한 경우에, 해당 제1 핀 커넥터(130)가 상면 측으로부터 빠져 탈락하는 것을 방지하기 위하여, 일례로서 해당 관통공 내의 제2 기판(120)의 상면 측에, 구멍의 중심으로 향한 볼록부가 설치된다. 이에 의해, 제1 핀 커넥터(130)의 단부는, 제2 기판(120)의 상면 측에서 볼록부에 부딪혀, 상면으로부터 일단(132)을 돌출한 상태로 고정할 수 있다.
The second through hole 122 prevents the first pin connector 130 from falling off from the upper surface side when the first pin connector 130 is inserted from the lower surface side of the second substrate 120. For example, the convex part toward the center of a hole is provided in the upper surface side of the 2nd board | substrate 120 in the said through hole as an example. Thereby, the edge part of the 1st pin connector 130 hits the convex part in the upper surface side of the 2nd board | substrate 120, and can fix it in the state which protruded one end 132 from the upper surface.

마찬가지로, 제3 관통공(124)은, 제2 기판(120)의 상면 측에 볼록부가 설치된다. 이에 의해, 제2 핀 커넥터(140)의 단부는, 제2 기판(120)의 상면 측에서 볼록부에 부딪혀, 상면으로부터 일단(142)을 돌출한 상태로 고정된다.
Similarly, the 3rd through hole 124 is provided with the convex part in the upper surface side of the 2nd board | substrate 120. As shown in FIG. Thereby, the edge part of the 2nd pin connector 140 hits the convex part in the upper surface side of the 2nd board | substrate 120, and is fixed in the state which protruded one end 142 from the upper surface.

다음으로, 제1 기판(110)의 제1 면에 제2 기판(120)을 배치하고, 제1 기판(110) 및 제2 기판(120) 내에 핀 커넥터를 배치한다(S330). 더욱 구체적으로는, 제1 관통공(112) 및 제2 관통공(122)에, 제1 기판(110)의 제2 면 측의 베이스 기판(200)과 제2 기판(120)의 제1 면 상에 재치되는 디바이스(10)의 단자(12)의 사이를 전기적으로 접속하는 제1 핀 커넥터(130)를 마련한다. 이와 같이, 제1 핀 커넥터(130)는, 제1 기판(110)의 상면에 제2 기판(120)을 배치시키는 것으로, 제1 관통공(112) 및 제2 관통공(122)의 내부에 수용되어 위치가 고정된다.
Next, the second substrate 120 is disposed on the first surface of the first substrate 110, and the pin connector is disposed in the first substrate 110 and the second substrate 120 (S330). More specifically, the first surface of the base substrate 200 and the second substrate 120 on the second surface side of the first substrate 110 in the first through hole 112 and the second through hole 122. The 1st pin connector 130 which electrically connects between the terminals 12 of the device 10 mounted on the image is provided. As described above, the first pin connector 130 arranges the second substrate 120 on the upper surface of the first substrate 110. The first pin connector 130 is disposed inside the first through hole 112 and the second through hole 122. Received and fixed in position.

또한, 제3 관통공(124)에, 제1 기판(110)의 제1 면 상의 단자(114)와 제2 기판(120)의 제1 면 상에 재치되는 디바이스(10)의 단자(12)의 사이를 전기적으로 접속하는 제2 핀 커넥터(140)를 마련한다. 이와 같이, 제2 핀 커넥터(140)는, 제1 기판(110)의 상면에 제2 기판(120)을 배치시키는 것으로, 제1 기판(110)의 상면에 밀려 타단(144)이 단자(114)에 물리적으로 접촉하면서, 제3 관통공(124)의 내부에 수용되어 위치가 고정된다.
In addition, the terminal 12 of the device 10 mounted on the terminal 114 on the first surface of the first substrate 110 and the first surface of the second substrate 120 in the third through hole 124. The 2nd pin connector 140 which electrically connects between is provided. As described above, the second pin connector 140 arranges the second substrate 120 on the upper surface of the first substrate 110, and the other end 144 is pushed on the upper surface of the first substrate 110. ) Is received inside the third through hole 124 and is fixed in position while being in physical contact.

다음으로, 제1 기판(110) 및 제2 기판(120)을 고정하고, 인터페이스 장치(100)를 형성한다(S340). 제1 기판(110) 및 제2 기판(120)은, 예를 들면, 외부의 프레임 등에 끼워 해당 프레임이 고정되는 것에 의해, 제1 기판(110)의 상면에 제2 기판(120)을 적층한 상태로 고정된다. 이에 대신하여, 제1 기판(110) 및 제2 기판(120)은, 볼트와 너트, 또는 나사 등에 의해 고정되어도 된다. 이에 의해, 도 2로 설명한 인터페이스 장치(100)가 형성된다.
Next, the first substrate 110 and the second substrate 120 are fixed, and the interface device 100 is formed (S340). The first substrate 110 and the second substrate 120 are laminated with the second substrate 120 on the upper surface of the first substrate 110, for example, by fixing the frame to an external frame or the like. It is fixed in a state. Instead of this, the first substrate 110 and the second substrate 120 may be fixed by bolts, nuts, screws or the like. As a result, the interface device 100 described with reference to FIG. 2 is formed.

그리고, 인터페이스 장치(100)가 형성된 후에, 제1 기판(110)의 제2 면에, 디바이스(10)와 전기 신호를 주고 받는 베이스 기판(200)을 접속한다(S350). 이 단계에서, 디바이스(10)가 가지는 단자(12) 중 일부는, 제1 핀 커넥터(130)를 통해서 베이스 기판(200)에 설치된 단자(202)와 전기적으로 접속된다. 즉, 디바이스(10)가 가지는 일부의 단자(12)는, 제1 핀 커넥터(130)를 통해서, 해당 단자(12)의 수직 하부에 설치된 베이스 기판(200) 상의 단자(202)와 접속된다.
After the interface device 100 is formed, the base substrate 200 that transmits and receives an electrical signal to and from the device 10 is connected to the second surface of the first substrate 110 (S350). In this step, some of the terminals 12 included in the device 10 are electrically connected to the terminals 202 provided on the base substrate 200 through the first pin connector 130. That is, some of the terminals 12 included in the device 10 are connected to the terminals 202 on the base substrate 200 provided in the vertical lower portion of the terminal 12 through the first pin connector 130.

또한, 디바이스(10)가 가지는 단자(12)의 나머지 중 적어도 일부는, 제1 기판(110)에 설치된 랜드(102)를 통해서, 베이스 기판(200)에 설치된 단자(202)와 접속된다. 즉, 디바이스(10)가 가지는 일부의 단자(12)는, 제2 핀 커넥터(140) 및 내부 배선(116)을 통해서 제1 기판의 측면의 단부에 설치된 랜드(102)에 접속되어 해당 랜드(102)가 베이스 기판(200)에 접속되는 것으로, 베이스 기판(200)에 설치된 단자(202)와 전기적으로 접속된다.
In addition, at least a part of the rest of the terminals 12 included in the device 10 are connected to the terminals 202 provided on the base substrate 200 through the lands 102 provided on the first substrate 110. That is, some of the terminals 12 included in the device 10 are connected to the land 102 provided at the end of the side surface of the first substrate via the second pin connector 140 and the internal wiring 116, and the corresponding land ( 102 is connected to the base substrate 200, and is electrically connected to the terminal 202 provided in the base substrate 200.

여기서, 랜드(102) 및 단자(202)는, 일례로서 땜납에 의해 접속된다. 이에 의해, 디바이스(10)가 가지는 일부의 단자(12)는, 제1 기판(110)의 제1 면에 형성되는 단자(114)와, 제1 핀 커넥터(130)보다 짧은 제2 핀 커넥터(140)에 접속되어 단자(114)로부터는 스트립 라인 등으로 형성되는 내부 배선(116)을 이용해 베이스 기판으로 전송할 수 있다. 즉, 해당 일부의 단자(12)는, 핀 커넥터에 의한 전송 거리를 짧게 하고, 또한, 고속 신호의 전송 효율이 더욱 높은 전송 라인을 이용하여, 해당 고속 신호의 전송 손실을 저감시킨 경로를 거쳐 베이스 기판(200)과 접속할 수 있다.
Here, the land 102 and the terminal 202 are connected by solder as an example. As a result, some of the terminals 12 included in the device 10 include a terminal 114 formed on the first surface of the first substrate 110 and a second pin connector shorter than the first pin connector 130. The internal wiring 116 connected to the terminal 140 and formed of a strip line or the like from the terminal 114 can be transferred to the base substrate. That is, some of the terminals 12 shorten the transmission distance by the pin connector and use a transmission line having a higher transmission efficiency of the high speed signal, thereby reducing the transmission loss of the high speed signal through the base. It can be connected to the substrate 200.

또한, 인터페이스 장치(100)의 랜드(102) 및 베이스 기판(200)의 단자(202)는, 땜납에 의해 최단 거리로 확실히 전기적으로 접속할 수 있으므로, 기판 사이의 전송 손실을 저감할 수 있다. 여기서, 인터페이스 장치(100) 및 베이스 기판(200)은, 일례로서 고속 신호를 전송하는 경로만을 땜납으로 접속한다. 이에 의해, 인터페이스 장치(100)는, 고속 신호의 경로에 이용한 해당 땜납을 용해 또는 제거하는 것으로, 베이스 기판(200)으로부터 용이하게 떼어낼 수 있다.
In addition, since the land 102 of the interface device 100 and the terminal 202 of the base substrate 200 can be reliably electrically connected to each other with the shortest distance by soldering, transmission loss between the substrates can be reduced. Here, the interface device 100 and the base substrate 200 connect only the path | route which transmits a high speed signal with solder as an example. As a result, the interface device 100 can be easily detached from the base substrate 200 by dissolving or removing the solder used in the high-speed signal path.

이상의 플로우에 의해, 예를 들면 도 1로 설명한 바와 같이, 디바이스(10)를 탑재하여, 베이스 기판(200)에 접속된 인터페이스 장치(100)가 형성된다. 도 1에 있어서, 제1 핀 커넥터(130), 제1 핀 커넥터(130)에 접속되는 베이스 기판(200) 상의 단자(202), 제2 핀 커넥터(140), 단자(114) 및 내부 배선(116) 등은, 외부로부터 시인할 수 있는 위치에는 배치되어 있지 않은 예를 나타낸다.
As described above, for example, as described above with reference to FIG. 1, the device 10 is mounted, and the interface device 100 connected to the base substrate 200 is formed. 1, the terminal 202, the second pin connector 140, the terminal 114 and the internal wiring on the base board 200 connected to the first pin connector 130, the first pin connector 130 116) etc. show an example which is not arrange | positioned in the position which can be visually recognized from the exterior.

이상과 같이, 본 실시 형태의 인터페이스 장치(100)는, GND 전압, 전원 전압 및 저속 신호 등을 주고 받는 핀 커넥터를, 고속 신호용 핀 커넥터의 길이에 맞추지 않고, 범용의 부품을 이용할 수 있으므로, 설계 및 제작의 비용 및 시간을 저감할 수 있다.
As described above, since the interface device 100 of the present embodiment can use a general-purpose component without matching the pin connector that transmits the GND voltage, the power supply voltage, the low speed signal, and the like to the length of the high speed signal pin connector, And cost and time of production can be reduced.

도 4는 본 실시 형태에 관한 인터페이스 장치(100)의 제1 변형예를 나타낸다. 본 변형예의 인터페이스 장치(100)에 있어서, 도 2에 나타난 본 실시 형태에 관한 인터페이스 장치(100)의 동작과 실질적으로 동일한 것에는 동일한 부호를 부여하고 설명을 생략한다.
4 shows a first modification of the interface device 100 according to the present embodiment. In the interface apparatus 100 of this modification, the same code | symbol is attached | subjected to what is substantially the same as the operation | movement of the interface apparatus 100 which concerns on this embodiment shown in FIG. 2, and description is abbreviate | omitted.

본 변형예의 제1 기판(110)은, 전기 신호를 전송하는 케이블과 접속되는 커넥터(150)를 측면에 가진다. 해당 커넥터(150)는, 내부 배선(116)과 전기적으로 접속된다. 커넥터(150)는, 예를 들면, TYPE-N, SMA, 3.5 mm, 2.92 mm, 2.4 mm, 1.85 mm 및 1 mm 등의 고주파를 전달시키는 규격화된 커넥터이다.
The 1st board | substrate 110 of this modification has the connector 150 connected to the cable which transmits an electric signal in the side surface. The connector 150 is electrically connected to the internal wiring 116. The connector 150 is a standardized connector that transmits high frequencies such as, for example, TYPE-N, SMA, 3.5 mm, 2.92 mm, 2.4 mm, 1.85 mm, and 1 mm.

이에 의해, 인터페이스 장치(100)는, 디바이스(10)의 단자(12)로부터의 고속 신호를, 해당 인터페이스 장치(100)의 외부로 용이하게 공급할 수 있다. 또한, 인터페이스 장치(100)는, 외부로부터의 고속 신호를 디바이스(10)의 단자(12)에 공급할 수 있다. 본 변형예의 인터페이스 장치(100)는, 일례로서 베이스 기판(200)을 통하지 않고, 직접 시험 장치 등과 직접 접속할 수 있다.
Thereby, the interface device 100 can easily supply the high speed signal from the terminal 12 of the device 10 to the outside of the interface device 100. In addition, the interface device 100 can supply a high speed signal from the outside to the terminal 12 of the device 10. As an example, the interface device 100 of the present modification can be directly connected to a test device or the like directly without passing through the base substrate 200.

또한, 인터페이스 장치(100)는, 디바이스(10)와의 접속에는 핀 커넥터를 이용하므로, 착탈 가능한 디바이스(10)로부터, 수십 Gbps에 이르는 고속 신호를 용이하게 취출할 수 있다. 여기서, 제2 핀 커넥터(140)의 길이는, 제1 핀 커넥터(130)의 길이에 관계없이 설계할 수 있으므로, 예를 들면, 해당 제2 핀 커넥터(140)를 제조할 수 있는 범위에서 짧게 하는 것으로, 핀 커넥터에 의한 전송 손실을 저감할 수 있다.
In addition, since the pin apparatus is used for the connection with the device 10, the interface device 100 can easily take out a high-speed signal up to several tens of Gbps from the removable device 10. Here, since the length of the second pin connector 140 can be designed irrespective of the length of the first pin connector 130, for example, the length of the second pin connector 140 is short in a range in which the second pin connector 140 can be manufactured. By doing so, transmission loss due to the pin connector can be reduced.

또한, 본 변형예의 인터페이스 장치(100)는, 일례로서 제1 기판(110)의 표면적이 제2 기판(120)의 표면적보다 크게 형성된다. 이에 의해, 제1 기판(110) 내에서, 내부 배선(116)이, 예를 들면, 스트립 라인, 마이크로 스트립라인, 슬롯 라인 및 코플라나 라인 등의 고속 신호를 전송시키는 전송 선로를 형성하도록, 다층 배선을 설계하는 설계 자유도를 증가시킬 수 있다.
In addition, in the interface device 100 of the present modification, the surface area of the first substrate 110 is larger than the surface area of the second substrate 120 as an example. Thereby, in the first substrate 110, the internal wiring 116 forms a transmission line for transmitting high speed signals such as, for example, strip lines, micro strip lines, slot lines, and coplanar lines. Design freedom of designing the wiring can be increased.

또한, 제1 기판(110)을 제2 기판(120)보다 크게 형성하는 것으로, 커넥터(150)를 디바이스(10) 및 베이스 기판(200) 상의 단자(202)와 이간시킨 위치에 배치할 수 있어 인터페이스 장치(100)의 처리 등을 용이하게 할 수 있다. 여기서, 제1 기판(110)의 일부는, 다른 부분과 비교해 두께가 얇게 형성되어도 된다. 이 경우, 제1 기판(110)의 일부는, 일례로서 플렉서블 배선 기판의 층이어도 되고, 커넥터(150)의 배치의 자유도를 증가시켜도 된다. 도 4에서, 제1 기판(110)의 일부의 영역(118)이, 다른 부분과 비교해 두께가 얇게 형성되는 예를 나타낸다.
Also, by forming the first substrate 110 larger than the second substrate 120, the connector 150 can be disposed at a position separated from the terminal 202 on the device 10 and the base substrate 200. Processing of the interface device 100 can be facilitated. Here, a part of the first substrate 110 may be formed thinner than other parts. In this case, one part of the 1st board | substrate 110 may be a layer of a flexible wiring board as an example, and the degree of freedom of arrangement | positioning of the connector 150 may be increased. In FIG. 4, the area | region 118 of one part of the 1st board | substrate 110 shows the example in which thickness was formed thin compared with another part.

도 5는 본 실시 형태에 관한 인터페이스 장치(100)의 제2 변형예를 나타낸다. 본 변형예의 인터페이스 장치(100)에서, 도 2 및 도 4에 나타난 본 실시 형태에 관한 인터페이스 장치(100)의 동작과 실질적으로 동일한 것에는 동일한 부호를 부여하고 설명을 생략한다.
5 shows a second modification of the interface device 100 according to the present embodiment. In the interface apparatus 100 of this modification, the same code | symbol is attached | subjected to the thing substantially the same as operation | movement of the interface apparatus 100 which concerns on this embodiment shown in FIG. 2 and FIG. 4, and description is abbreviate | omitted.

본 변형예의 제1 기판(110)의 적어도 하나의 층은, 제2 기판(120)과 비교하여 표면적이 크다. 즉, 다층 기판인 제1 기판(110)의 일부의 기판이, 제2 기판(120)보다 면적이 크게 형성된다.
At least one layer of the first substrate 110 of the present modification has a larger surface area than the second substrate 120. That is, a part of the board | substrate of the 1st board | substrate 110 which is a multilayer board | substrate is formed larger than the 2nd board | substrate 120. FIG.

그리고, 제1 기판(110) 중 제2 기판(120)과 비교해 표면적이 큰 층은, 제2 기판(120)이 적층되지 않는 영역에 전자 부품(160)이 탑재된다. 여기서, 제1 기판(110)의 해당 표면적이 큰 층은, 일례로서 플렉서블 기판을 포함하고, 배선 패턴의 일부가 제1 기판(110)의 제1 면 측에 노출된다. 이에 의해, 염가의 플렉서블 기판을 이용하여, 전자 부품(160) 등을 용이하게 실장시킬 수 있다.
The electronic component 160 is mounted in a region in which the second substrate 120 is not laminated in a layer having a larger surface area than the second substrate 120 of the first substrate 110. Here, the layer with a large surface area of the first substrate 110 includes a flexible substrate as an example, and part of the wiring pattern is exposed on the first surface side of the first substrate 110. Thereby, the electronic component 160 etc. can be mounted easily using an inexpensive flexible board | substrate.

전자 부품(160)은, 제1 기판(110)에 복수로 탑재되어도 된다. 예를 들면, 전자 부품(160)의 일부는, 디바이스(10)의 단자(12)로부터 출력하는 신호를 검출하고, 또한, 다른 일부는, 디바이스(10)의 단자(12)에 신호를 공급한다. 이와 같이, 본 변형예의 인터페이스 장치(100)는, 예를 들면, 디바이스(10)의 동작을 검출, 모니터 또는 시험하는 기능을 가질 수 있다.
The electronic component 160 may be mounted in plural on the first substrate 110. For example, part of the electronic component 160 detects a signal output from the terminal 12 of the device 10, and another part supplies a signal to the terminal 12 of the device 10. . As described above, the interface apparatus 100 of the present modification may have a function of detecting, monitoring, or testing the operation of the device 10, for example.

또한, 이에 대신하여, 또는 이에 더하여, 전자 부품(160)은, 전기 신호를 전송하는 케이블과 접속되는 커넥터를 포함하여도 된다. 해당 커넥터는, 예를 들면, 도 4로 설명한 커넥터(150)와 실질적으로 동일하다.
Alternatively or in addition, the electronic component 160 may also include a connector that is connected with a cable that transmits an electrical signal. The connector is substantially the same as the connector 150 described with reference to FIG. 4, for example.

도 6은 본 실시 형태에 관한 인터페이스 장치(100)의 제3 변형예를 나타낸다. 본 변형예의 인터페이스 장치(100)에서, 도 2 및 도 4에 나타난 본 실시 형태에 관한 인터페이스 장치(100)의 동작과 실질적으로 동일한 것에는 동일한 부호를 부여하고 설명을 생략한다.
6 shows a third modification of the interface device 100 according to the present embodiment. In the interface apparatus 100 of this modification, the same code | symbol is attached | subjected to the thing substantially the same as operation | movement of the interface apparatus 100 which concerns on this embodiment shown in FIG. 2 and FIG. 4, and description is abbreviate | omitted.

본 변형예의 제2 기판(120)은, 복수의 기판을 더 가진다. 또한, 인터페이스 장치(100)는, 해당 복수의 기판 가운데, 하나의 기판의 제1 면에 적층되는 하나 이상의 기판을 관통하는 관통공 내에 설치되고, 하나의 기판 상의 단자와 디바이스(10)의 단자(12)의 사이를 전기적으로 접속하는 제3 핀 커넥터(170)를 더 구비한다.
The second substrate 120 of the present modification further has a plurality of substrates. In addition, the interface device 100 is provided in a through hole penetrating through one or more substrates stacked on the first surface of one substrate among the plurality of substrates, and the terminal on one substrate and the terminal of the device 10 ( It is further provided with the 3rd pin connector 170 which electrically connects between 12).

도 6은 제2 기판(120)의 제1 면에 제3 기판(180)이 더 적층되는 예를 설명한다. 즉, 제2 기판(120) 및 제3 기판(180)이 적층된 구성이, 도 2로 설명한 제2 기판(120)과 동일한 구성이 된다. 그리고, 도 6의 제2 기판(120)은, 단자(126) 및 내부 배선(128)을 더 가진다.
6 illustrates an example in which the third substrate 180 is further stacked on the first surface of the second substrate 120. That is, the structure by which the 2nd board | substrate 120 and the 3rd board | substrate 180 were laminated | stacked becomes the same structure as the 2nd board | substrate 120 demonstrated by FIG. And the 2nd board | substrate 120 of FIG. 6 further has the terminal 126 and the internal wiring 128.

단자(126) 및 내부 배선(128)은, 예를 들면, 제1 기판(110)의 단자(114) 및 내부 배선(116)과 실질적으로 동일하다. 내부 배선(128)은, 제1 기판(110)의 내부 배선(116)과 같이, 고속 신호를 전송하는 전송 라인으로서 형성된다. 즉, 제2 기판(120)은, 다층 배선 기판이고, 일례로서 플렉서블 기판을 가진다.
The terminal 126 and the internal wiring 128 are substantially the same as the terminal 114 and the internal wiring 116 of the first substrate 110, for example. The internal wiring 128 is formed as a transmission line for transmitting a high speed signal, like the internal wiring 116 of the first substrate 110. That is, the 2nd board | substrate 120 is a multilayer wiring board and has a flexible board as an example.

도 6에서, 내부 배선(128)은, 제2 기판(120)의 측면에 설치된 커넥터(150)에 접속되는 예를 나타낸다. 커넥터(150)는, 예를 들면, 도 4로 설명한 커넥터(150)와 실질적으로 동일하다. 여기서, 도 6의 제2 기판(120)의 적어도 하나의 층은, 도 4 또는 도 5로 설명한 제1 기판(110)과 같이, 제3 기판(180)과 비교하여 표면적이 크게 형성되어도 된다.
In FIG. 6, the internal wiring 128 shows the example connected to the connector 150 provided in the side surface of the 2nd board | substrate 120. As shown in FIG. The connector 150 is substantially the same as the connector 150 described with reference to FIG. 4, for example. Here, at least one layer of the second substrate 120 of FIG. 6 may have a larger surface area than the third substrate 180, like the first substrate 110 described with reference to FIG. 4 or 5.

이에 대신하여, 내부 배선(128)은, 베이스 기판(200)에 전기적으로 접속되어도 된다. 이 경우, 일례로서 제2 기판(120)의 측면 하부에 해당 내부 배선(128)에 접속되는 랜드가 형성되고, 해당 랜드와 전기적으로 접속되는 대응하는 랜드가, 제1 기판(110)의 측면 상부에 형성된다. 그리고, 제1 기판(110)의 측면 상부의 랜드는, 측면 하부의 랜드(102)와 내부 배선 또는 측면의 배선에 의해 접속된다. 이에 의해, 제2 기판(120)의 단자(126)는, 베이스 기판(200) 상의 단자(202)에 전기적으로 접속할 수 있다.
Instead, the internal wiring 128 may be electrically connected to the base substrate 200. In this case, as an example, lands connected to the internal wiring 128 are formed under the side surfaces of the second substrate 120, and corresponding lands electrically connected to the lands are formed on the side surfaces of the first substrate 110. Is formed. And the land of the upper side of the 1st board | substrate 110 is connected with the land 102 of lower side by internal wiring or the wiring of a side surface. As a result, the terminal 126 of the second substrate 120 can be electrically connected to the terminal 202 on the base substrate 200.

본 변형예의 제3 기판(180)은, 관통공(182), 관통공(184) 및 관통공(186)이 각각 형성된다. 관통공(182) 및 관통공(184)은, 도 2로 설명한 제2 기판(120)의 제2 관통공(122) 및 제3 관통공(124)과 같이, 제1 핀 커넥터(130) 및 제2 핀 커넥터(140)를 수용 및 고정한다. 그리고, 관통공(186)도, 마찬가지로, 제3 핀 커넥터(170)를 수용 및 고정한다.
In the third substrate 180 of the present modification, a through hole 182, a through hole 184, and a through hole 186 are formed, respectively. The through hole 182 and the through hole 184, like the second through hole 122 and the third through hole 124 of the second substrate 120 described with reference to FIG. 2, have a first pin connector 130 and The second pin connector 140 is received and fixed. Similarly, the through hole 186 also accommodates and fixes the third pin connector 170.

제3 핀 커넥터(170)는, 디바이스(10)의 단자(12)와 제2 기판(120)의 단자(126)를 전기적으로 접속한다. 즉, 제3 핀 커넥터(170)는, 일단(172)이 디바이스(10)의 단자(12)에 접속되고, 타단(174)이 제2 기판(120)의 단자(126)와 접속된다.
The third pin connector 170 electrically connects the terminal 12 of the device 10 and the terminal 126 of the second substrate 120. That is, in the third pin connector 170, one end 172 is connected to the terminal 12 of the device 10, and the other end 174 is connected to the terminal 126 of the second substrate 120.

이상과 같이, 본 변형예의 인터페이스 장치(100)는, 3 종류의 다른 길이의 핀 커넥터를 가지고, 디바이스(10)의 단자(12)와 신호를 각각 주고 받는다. 그리고, 인터페이스 장치(100)는, 전송하는 신호의 속도, 주파수 등의 종류에 따라, 적절한 전송 특성의 핀 커넥터를 선택하여 구성할 수 있다. 본 변형예 에 있어서, 인터페이스 장치(100)는, 핀 커넥터의 수를 3 종류로서 설명했지만, 이에 대신하여, 더욱 많은 종류의 핀 커넥터를 구비하여도 된다.
As described above, the interface device 100 of the present modification has three types of pin connectors of different lengths, and exchanges signals with the terminals 12 of the device 10, respectively. The interface device 100 can select and configure a pin connector having appropriate transmission characteristics according to the type of speed, frequency, etc. of a signal to be transmitted. In the present modification, the interface device 100 has described the number of pin connectors as three types, but may instead be provided with more types of pin connectors.

이상의 실시 형태에서, 인터페이스 장치(100)는, 제2 핀 커넥터(140)와 단자(114)가 물리적으로 접촉하는 것으로 전기적으로 접속되는 것을 설명했다. 이에 대신하여, 제2 핀 커넥터(140)의 제1 기판(110) 측의 단부는, 제1 기판(110) 상의 배선과 전자계(電磁界) 결합에 의해 전기적으로 접속되어도 된다. 또한, 마찬가지로, 제1 기판(110)의 내부 배선(116)과 베이스 기판(200)의 배선이, 전자계 결합에 의해 전기적으로 접속되어도 된다.
In the above embodiment, the interface device 100 has been described as being electrically connected by the second pin connector 140 and the terminal 114 being in physical contact. Instead, the end portion of the second pin connector 140 on the first substrate 110 side may be electrically connected to the wiring on the first substrate 110 by electromagnetic field coupling. Similarly, the internal wiring 116 of the first substrate 110 and the wiring of the base substrate 200 may be electrically connected by electromagnetic field coupling.

이와 같이, 비접촉 전력 전송을 이용하는 것으로, 인터페이스 장치(100)는, 보다 간편하게 설계 및 형성할 수 있다. 또한, 인터페이스 장치(100)와 베이스 기판(200)의 접속에 있어서, 고속 신호의 전송로를 납땜하지 않고, 전송 손실을 저하시킬 수 있다.
In this way, by using the contactless power transfer, the interface device 100 can be designed and formed more simply. In addition, in the connection between the interface device 100 and the base substrate 200, the transmission loss can be reduced without soldering the high speed signal transmission path.

이상의 실시 형태의 인터페이스 장치(100)는, 핀 커넥터를 이용해 디바이스(10)와 착탈 가능하게 형성된다. 따라서, 유저는, 복수 종류의 인터페이스 장치(100)로부터, 용도에 따라 적절한 인터페이스 장치(100)를 선택 및/또는 교환하여 이용하여도 된다. 예를 들면, 디바이스(10)의 설계·시작 단계에서는, 해당 디바이스(10)와의 전기적 접속의 확인, 출력 신호의 확인 등을 실행하기 위하여, 단자(12)와 다른 측정 장치를 케이블 등으로 접속하는 인터페이스 장치(100)를 이용한다.
The interface device 100 of the above embodiment is formed to be detachable from the device 10 using a pin connector. Therefore, a user may select and / or exchange the appropriate interface apparatus 100 according to a use from the some kind of interface apparatus 100, and may use it. For example, in the design and start stage of the device 10, the terminal 12 and the other measuring device are connected by a cable or the like in order to confirm the electrical connection with the device 10 or the output signal. The interface device 100 is used.

또한, 디바이스(10)의 개발·개량 단계에서는, 해당 디바이스(10)의 동작을 모니터 또는 시험하는 인터페이스 장치(100)를 이용하여도 된다. 또한, 디바이스(10)의 제조·양산 단계에서는, 해당 디바이스(10)를 베이스 기판(200)을 통해서 시험 장치에 접속하여 시험하여도 된다. 이와 같이, 용도에 따른 각각의 인터페이스 장치(100)를, 비용 및 시간을 저감시켜 실현할 수 있다.
In the development and improvement stage of the device 10, the interface device 100 that monitors or tests the operation of the device 10 may be used. In the manufacturing and mass production stages of the device 10, the device 10 may be connected to a test apparatus through the base substrate 200 and tested. In this way, each interface device 100 according to the use can be realized by reducing the cost and time.

도 7은 본 실시 형태에 관한 시험 장치(400)의 구성예를 피시험 디바이스(20)와 함께 도시한다. 피시험 디바이스(20)는, 예를 들면, 제조·양산 단계에 있어서의 디바이스(10)이며, 시험 장치(400)는, 해당 피시험 디바이스(20)의 동작을 시험한다. 시험 장치(400)는, 피시험 디바이스(20)를 시험하기 위한 시험 패턴에 기초하는 시험 신호를 피시험 디바이스(20)에 입력하고, 시험 신호에 따라 피시험 디바이스(20)가 출력하는 출력 신호에 기초하여 피시험 디바이스(20)의 양부를 판정한다. 시험 장치(400)는, 인터페이스 장치(100)와, 베이스 기판(200)과, 시험부(300)를 구비한다.
7 shows a configuration example of the test apparatus 400 according to the present embodiment together with the device under test 20. The device under test 20 is, for example, a device 10 in a manufacturing and mass production stage, and the test apparatus 400 tests the operation of the device under test 20. The test apparatus 400 inputs a test signal based on a test pattern for testing the device under test 20 into the device under test 20, and an output signal output by the device under test 20 according to the test signal. On the basis of this, the quality of the device under test 20 is determined. The test apparatus 400 includes an interface device 100, a base substrate 200, and a test unit 300.

시험부(300)는, 베이스 기판(200)과 접속되고, 인터페이스 장치(100)를 통해서 피시험 디바이스(20)와의 사이에 신호를 주고 받는다. 인터페이스 장치(100)는, 도 1 내지 도 6을 이용하여 설명한 인터페이스 장치(100) 중 어느 하나이어도 되고, 피시험 디바이스(20)를 탑재해 해당 피시험 디바이스(20)의 단자와 시험부(300)의 사이를 전기적으로 접속한다.
The test unit 300 is connected to the base substrate 200 and exchanges signals with the device under test 20 via the interface device 100. The interface device 100 may be any one of the interface devices 100 described with reference to FIGS. 1 to 6, and the terminal 20 and the test unit 300 of the device under test 20 are mounted by mounting the device under test 20. Is electrically connected.

시험부(300)는, 시험 신호 발생부(310)와, 드라이버(320)와, 컴퍼레이터(330)와, 판정부(340)를 구비한다. 시험 신호 발생부(310)는, 피시험 디바이스(20)를 시험하기 위한 시험 신호를 발생시켜, 드라이버(320)에 출력한다. 또한, 시험 신호 발생부(310)는, 발생시킨 시험 신호에 대응하는 기댓값를 발생시켜 판정부(340)에 출력한다.
The test unit 300 includes a test signal generation unit 310, a driver 320, a comparator 330, and a determination unit 340. The test signal generator 310 generates a test signal for testing the device under test 20 and outputs the test signal to the driver 320. In addition, the test signal generator 310 generates an expected value corresponding to the generated test signal and outputs it to the determination unit 340.

드라이버(320)는, 시험 신호 발생부(310)가 발생한 시험 신호를 수취하여, 피시험 디바이스(20)로 공급한다. 컴퍼레이터(330)는, 시험 신호가 공급된 것에 따라 피시험 디바이스(20)로부터 출력된 응답 신호의 논리값을 취득한다. 판정부(340)는 컴퍼레이터(330)에 의해 취득된 논릿값과 기댓값을 비교하여, 피시험 디바이스(20)의 양부를 판정한다.
The driver 320 receives the test signal generated by the test signal generator 310 and supplies the test signal to the device under test 20. The comparator 330 acquires the logic value of the response signal output from the device under test 20 as the test signal was supplied. The determination part 340 compares the nonlet value acquired by the comparator 330 with an expected value, and determines the quality of the device under test 20.

이상의 본 실시예에서의 시험 장치(400)는, 인터페이스 장치(100)를 이용하여, 피시험 디바이스(20)의 시험을 실행할 수 있다. 이에 의해, 시험 장치(400)는, 피시험 디바이스(20)를 실제로 동작시키는 고속 신호를 이용하여, 시험을 실행할 수 있다.
The test apparatus 400 according to the present embodiment can perform the test of the device under test 20 using the interface apparatus 100. Thereby, the test apparatus 400 can perform a test using the high speed signal which actually operates the device under test 20.

이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재의 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 특허청구범위의 기재로부터 분명하다.
As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range of description in the said embodiment. It is apparent to those skilled in the art that various changes or improvements can be added to the above embodiments. It is evident from the description of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

특허청구범위, 명세서 및 도면 중에 나타낸 장치, 시스템, 프로그램 및 방법에서의 동작, 순서, 스텝 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리에 이용하지 않는 한, 임의 순서로 실현할 수 있다는 것에 유의해야 한다. 특허청구범위, 명세서 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용하여 설명하였다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
The order of execution of each process such as operations, procedures, steps, and steps in the devices, systems, programs, and methods shown in the claims, the specification, and the drawings is not specifically stated as "before", "before", or the like. It should be noted that the output of the previous process can be realized in any order as long as it is not used for the subsequent process. Regarding the operation flow in the claims, the specification, and the drawings, the description is made using "priority", "next," or the like for convenience, but it does not mean that it is essential to carry out in this order.

10 디바이스
12 단자
20 피시험 디바이스
100 인터페이스 장치
102 랜드
110 제1 기판
112 제1 관통공
114 단자
116 내부 배선
118 영역
120 제2 기판
122 제2 관통공
124 제3 관통공
126 단자
128 내부 배선
130 제1 핀 커넥터
132 일단
134 타단
140 제2 핀 커넥터
142 일단
144 타단
150 커넥터
160 전자 부품
170 제3 핀 커넥터
172 일단
174 타단
180 제3 기판
182 관통공
184 관통공
186 관통공
200 베이스 기판
202 단자
300 시험부
310 시험 신호 발생부
320 드라이버
330 컴퍼레이터
340 판정부
400 시험 장치10 devices
12 terminals
20 device under test
100 interface device
102 land
110 first substrate
112 first through hole
114 terminals
116 Internal Wiring
118 zones
120 second substrate
122 Second through hole
124 3rd through hole
126 terminals
128 internal wiring
130 first pin connector
132 Once
134 other ends
140 second pin connector
142 Once
144 other ends
150 connectors
160 electronic components
170 third pin connector
172 Once
174 other ends
180 third substrate
182 through hole
184 through hole
186 through hole
200 base substrate
202 terminals
300 test parts
310 test signal generator
320 driver
330 comparator
340 judgment
400 test device

Claims (14)

디바이스와 전기적으로 접속되는 인터페이스 장치에 있어서,
적어도 하나의 기판을 가지는 제1 기판;
적어도 하나의 기판을 가지며, 상기 제1 기판의 제1 면에 적층된 제2 기판;
상기 제1 기판 및 상기 제2 기판을 관통하는 관통공 내에 설치되고, 상기 제1 기판의 제1 면과는 반대 측의 제2 면측과 상기 제2 기판 상에 재치되는 상기 디바이스의 단자의 사이를 전기적으로 접속하는 제1 핀 커넥터; 및
상기 제2 기판의 관통공 내에 설치되고, 상기 제1 기판 상의 단자와 상기 제2 기판 상에 재치되는 상기 디바이스의 단자의 사이를 전기적으로 접속하는 제2 핀 커넥터
를 포함하는,
인터페이스 장치.
An interface device electrically connected to a device, comprising:
A first substrate having at least one substrate;
A second substrate having at least one substrate and stacked on a first surface of the first substrate;
It is provided in the through-hole which penetrates the said 1st board | substrate and a said 2nd board | substrate, and is between the 2nd surface side on the opposite side to the 1st surface of the said 1st board | substrate, and the terminal of the said device mounted on the said 2nd board | substrate. A first pin connector for electrically connecting; And
A second pin connector provided in a through hole of the second substrate and electrically connecting between a terminal on the first substrate and a terminal of the device mounted on the second substrate;
Including,
Interface device.
제1항에 있어서,
상기 제1 핀 커넥터 및 상기 제2 핀 커넥터는, 스프링 메커니즘을 가지며, 양단의 단부가 상기 제1 기판 및 상기 제2 기판의 적층 방향으로 신축하는,
인터페이스 장치.
The method of claim 1,
The first pin connector and the second pin connector has a spring mechanism, and ends of both ends thereof stretch in the stacking direction of the first substrate and the second substrate,
Interface device.
제1항에 있어서,
상기 제1 핀 커넥터의 상기 제1 기판의 상기 제1 면과 평행한 면에서의 단면적은, 상기 제2 핀 커넥터의 단면적에 비해 큰,
인터페이스 장치.
The method of claim 1,
The cross-sectional area in the plane parallel to the first surface of the first substrate of the first pin connector is larger than the cross-sectional area of the second pin connector,
Interface device.
제1항에 있어서,
상기 제1 기판은, 상기 제1 기판 상의 복수의 상기 단자와 상기 제1 기판 상의 복수의 상기 단자에 각각 전기적으로 접속되는 내부 배선을 가지며,
상기 내부 배선은, 상기 제1 기판 상의 복수의 상기 단자 사이의 간격을 확대하는,
인터페이스 장치.
The method of claim 1,
The first substrate has an internal wiring electrically connected to the plurality of terminals on the first substrate and the plurality of terminals on the first substrate, respectively.
The internal wiring enlarges the distance between the plurality of terminals on the first substrate,
Interface device.
제4항에 있어서,
상기 제1 기판은, 상기 제2 면에, 상기 디바이스와 전기 신호를 주고 받는 베이스 기판에 접속되고,
상기 디바이스가 가지는 단자 중 일부는, 상기 제1 핀 커넥터를 통해서 상기 베이스 기판에 설치된 단자와 전기적으로 접속되고, 상기 디바이스가 가지는 단자의 나머지 중 적어도 일부는, 상기 제2 핀 커넥터 및 상기 내부 배선을 통해서 상기 제1 기판의 측면의 단부에 설치된 랜드에 접속되고, 해당 랜드가 상기 베이스 기판에 접속되는 것으로, 상기 베이스 기판에 설치된 단자와 전기적으로 접속되는,
인터페이스 장치.
The method of claim 4, wherein
The first substrate is connected to the base substrate, which transmits an electrical signal to the device, on the second surface.
Some of the terminals of the device are electrically connected to terminals provided on the base board via the first pin connector, and at least some of the remaining terminals of the device are connected to the second pin connector and the internal wiring. Connected to a land provided at an end of the side surface of the first substrate through the land, and the land is connected to the base substrate, and electrically connected to a terminal provided on the base substrate.
Interface device.
제1항에 있어서,
상기 제1 기판은, 다층 배선 기판이고, 적어도 한 층은 플렉서블 배선 기판을 가지는,
인터페이스 장치.
The method of claim 1,
The first substrate is a multilayer wiring board, at least one layer has a flexible wiring board,
Interface device.
제6항에 있어서,
상기 제1 기판의 적어도 한 층은, 상기 제2 기판과 비교하여 표면적이 큰,
인터페이스 장치.
The method of claim 6,
At least one layer of the first substrate has a larger surface area than the second substrate,
Interface device.
제7항에 있어서,
상기 제1 기판 중 상기 제2 기판과 비교하여 표면적이 큰 층은, 상기 제2 기판이 적층되지 않은 영역에 전자 부품이 탑재되는,
인터페이스 장치.
The method of claim 7, wherein
Among the first substrates, the layer having a larger surface area than the second substrate is provided with the electronic component in a region where the second substrate is not laminated.
Interface device.
제8항에 있어서,
상기 전자 부품은, 전기 신호를 전송하는 케이블과 접속되는 커넥터를 포함하는,
인터페이스 장치.
The method of claim 8,
The electronic component includes a connector connected with a cable for transmitting an electrical signal,
Interface device.
제1항에 있어서,
상기 제2 핀 커넥터의 상기 제1 기판 측의 단부는, 상기 제1 기판 상의 배선과 전자계(電磁界) 결합에 의해 전기적으로 접속되는,
인터페이스 장치.
The method of claim 1,
An end portion on the first substrate side of the second pin connector is electrically connected to the wiring on the first substrate by electromagnetic field coupling.
Interface device.
제1항에 있어서,
상기 제2 기판은, 복수의 기판을 가지며,
상기 복수의 기판 가운데, 하나의 기판의 제1 면에 적층되는 하나 이상의 기판을 관통하는 관통공 내에 설치되고, 상기 하나의 기판 상의 단자와 상기 디바이스의 단자의 사이를 전기적으로 접속하는 제3 핀 커넥터를 더 포함하는,
인터페이스 장치.
The method of claim 1,
The second substrate has a plurality of substrates,
A third pin connector provided in a through hole penetrating through at least one substrate stacked on a first surface of one of the plurality of substrates, and electrically connecting a terminal on the one substrate to a terminal of the device; Further comprising,
Interface device.
디바이스와 전기적으로 접속되는 인터페이스 장치의 제조 방법에 있어서,
적어도 하나의 기판과, 제1 관통공과, 내부 배선과, 제1 면 상에 단자를 가지는 제1 기판을 형성하는 단계;
적어도 하나의 기판과, 상기 제1 관통공에 대응하는 제2 관통공과, 해당 제2 관통공과는 다른 위치에 배치되는 제3 관통공을 가지는 제2 기판을 형성하는 단계; 및
상기 제1 관통공 및 상기 제2 관통공에, 상기 제1 기판의 상기 제1 면과는 반대 측의 제2 면 측과 상기 제2 기판의 제1 면 상에 재치되는 상기 디바이스의 단자의 사이를 전기적으로 접속하는 제1 핀 커넥터를 마련하여, 상기 제3 관통공에, 상기 제1 기판의 상기 제1 면 상의 단자와 상기 제2 기판의 상기 제1 면 상에 재치되는 상기 디바이스의 단자의 사이를 전기적으로 접속하는 제2 핀 커넥터를 설치하는 단계
를 포함하는,
인터페이스 장치의 제조 방법.
In the manufacturing method of the interface device electrically connected with a device,
Forming a first substrate having at least one substrate, a first through hole, internal wiring, and a terminal on the first surface;
Forming a second substrate having at least one substrate, a second through hole corresponding to the first through hole, and a third through hole disposed at a position different from the second through hole; And
Between the second surface side opposite to the first surface of the first substrate and the terminal of the device mounted on the first surface of the second substrate in the first through hole and the second through hole; A first pin connector for electrically connecting the terminals to the third through hole, the terminal on the first surface of the first substrate and the terminal of the device mounted on the first surface of the second substrate. Installing a second pin connector to electrically connect between
Including,
Method of manufacturing the interface device.
제12항에 있어서,
해당 인터페이스 장치가 형성된 후에, 상기 제1 기판의 상기 제2 면에, 상기 디바이스와 전기 신호를 주고 받는 베이스 기판을 접속하는 단계를 더 포함하고,
상기 제1 기판은, 측면의 단부에 설치되고, 상기 내부 배선과 전기적으로 접속되는 랜드를 더 포함하고,
상기 베이스 기판을 접속하는 단계는,
상기 디바이스가 가지는 단자 중 일부를, 상기 제1 핀 커넥터를 통해서 상기 베이스 기판에 설치된 단자와 전기적으로 접속하는 단계; 및
상기 디바이스가 가지는 단자의 나머지 중 적어도 일부를, 상기 제1 기판에 마련된 상기 랜드를 통해서 상기 베이스 기판에 마련된 단자와 접속하는 단계
를 포함하는,
인터페이스 장치의 제조 방법.
The method of claim 12,
After the interface device is formed, connecting the base substrate, which transmits and receives an electrical signal to the device, to the second surface of the first substrate,
The first substrate further includes a land provided at an end of the side surface and electrically connected to the internal wiring,
Connecting the base substrate,
Electrically connecting some of the terminals of the device to terminals provided on the base substrate through the first pin connector; And
Connecting at least a part of the rest of the terminals of the device to a terminal provided on the base substrate through the land provided on the first substrate;
Including,
Method of manufacturing the interface device.
피시험 디바이스를 시험하는 시험 장치에 있어서,
상기 피시험 디바이스와의 사이에 신호를 주고 받는 시험부; 및
상기 피시험 디바이스를 탑재하여 해당 피시험 디바이스의 단자와 상기 시험부의 사이를 전기적으로 접속하는 제1항 내지 제11항 중 어느 한 항에 기재된 인터페이스 장치
를 포함하는,
시험 장치.In a test apparatus for testing a device under test,
A test unit for transmitting and receiving a signal to and from the device under test; And
The interface device according to any one of claims 1 to 11, wherein the device under test is mounted to electrically connect a terminal of the device under test to the test section.
Including,
tester.
KR1020130128068A 2013-10-25 2013-10-25 Interface apparatus, manufacturing method and test apparatus KR102035998B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130128068A KR102035998B1 (en) 2013-10-25 2013-10-25 Interface apparatus, manufacturing method and test apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130128068A KR102035998B1 (en) 2013-10-25 2013-10-25 Interface apparatus, manufacturing method and test apparatus

Publications (2)

Publication Number Publication Date
KR20150047956A KR20150047956A (en) 2015-05-06
KR102035998B1 true KR102035998B1 (en) 2019-10-24

Family

ID=53386711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130128068A KR102035998B1 (en) 2013-10-25 2013-10-25 Interface apparatus, manufacturing method and test apparatus

Country Status (1)

Country Link
KR (1) KR102035998B1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004500699A (en) 1999-05-27 2004-01-08 ナノネクサス　インコーポレイテッド Structure and manufacturing method of integrated circuit wafer probe card assembly
JP2004085281A (en) 2002-08-26 2004-03-18 Nec Engineering Ltd Probe test head structure of probe card
US20040070413A1 (en) 2002-10-02 2004-04-15 Susumu Kasukabe Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
US20060186906A1 (en) 2000-05-23 2006-08-24 Bottoms W R High density interconnect system for IC packages and interconnect assemblies
JP2008076308A (en) 2006-09-22 2008-04-03 Advantest Corp Interface device for electronic component test equipment
WO2011145269A1 (en) 2010-05-19 2011-11-24 パナソニック株式会社 Ic current measurement device and ic current measurement adapter
KR101214033B1 (en) 2010-04-13 2012-12-20 가부시키가이샤 어드밴티스트 Test apparatus and connecting apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09152471A (en) * 1995-11-29 1997-06-10 Tokyo Electron Ltd Inspection apparatus for liquid crystal display body
US5955888A (en) * 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
US7388394B1 (en) * 2004-12-01 2008-06-17 Cardiac Pacemakers, Inc. Multiple layer printed circuit board having misregistration testing pattern
US20120133383A1 (en) * 2009-08-31 2012-05-31 Advantest Corporation Probe, probe card and electronic device testing apparatus

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004500699A (en) 1999-05-27 2004-01-08 ナノネクサス　インコーポレイテッド Structure and manufacturing method of integrated circuit wafer probe card assembly
US20060186906A1 (en) 2000-05-23 2006-08-24 Bottoms W R High density interconnect system for IC packages and interconnect assemblies
JP2004085281A (en) 2002-08-26 2004-03-18 Nec Engineering Ltd Probe test head structure of probe card
US20040070413A1 (en) 2002-10-02 2004-04-15 Susumu Kasukabe Probe sheet, probe card, semiconductor test equipment and semiconductor device fabrication method
JP2008076308A (en) 2006-09-22 2008-04-03 Advantest Corp Interface device for electronic component test equipment
KR101214033B1 (en) 2010-04-13 2012-12-20 가부시키가이샤 어드밴티스트 Test apparatus and connecting apparatus
WO2011145269A1 (en) 2010-05-19 2011-11-24 パナソニック株式会社 Ic current measurement device and ic current measurement adapter

Also Published As

Publication number Publication date
KR20150047956A (en) 2015-05-06

Similar Documents

Publication Publication Date Title
US8556638B2 (en) Electronic device socket
US7960991B2 (en) Test apparatus and probe card
KR100817083B1 (en) Probe card
US6252415B1 (en) Pin block structure for mounting contact pins
US7532022B2 (en) Apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate
US8106672B2 (en) Substrate inspection apparatus
KR101766265B1 (en) Probe card
KR20120102341A (en) Probe card and method of manufacture
JP2005010147A (en) Module with inspection function, and its inspection method
US6255585B1 (en) Packaging and interconnection of contact structure
US20070170935A1 (en) Test module for wafer
KR20110076855A (en) Semiconductor test socket
KR20130047933A (en) Probe, probe assembly and probe card comprising it
KR102035998B1 (en) Interface apparatus, manufacturing method and test apparatus
KR101421048B1 (en) Device For Testing Semiconductor On Mounted Active Element Chip
KR20090073745A (en) Probe card
CN101135706A (en) Wafer testing module
TWM467064U (en) Circuit test quick adapter module
TWI325500B (en) Integrated circuit testing apparatus
TWI506281B (en) Low impedance value of the probe module
KR20100050714A (en) Probe module
KR101069523B1 (en) Probe card on circuit board and circuit board
KR101363368B1 (en) Examination apparatus of printed circuit board
US7459921B2 (en) Method and apparatus for a paddle board probe card
KR20230158977A (en) Probe card based on insulated cable

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right