JP5466493B2 - 半導体製造方法 - Google Patents
半導体製造方法 Download PDFInfo
- Publication number
- JP5466493B2 JP5466493B2 JP2009273973A JP2009273973A JP5466493B2 JP 5466493 B2 JP5466493 B2 JP 5466493B2 JP 2009273973 A JP2009273973 A JP 2009273973A JP 2009273973 A JP2009273973 A JP 2009273973A JP 5466493 B2 JP5466493 B2 JP 5466493B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- plate
- chuck
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Dicing (AREA)
Description
回路基板に一括して半導体チップを集合体実装する方法が量産性に優れているため、半導体チップの密着した集合体をマトリクス状に配置変換する装置、及び、製造方法が種々提案されている。
以下この従来技術の製造方法について図11に基づいて簡単に説明する。
これによって、大口径半導体ウェハ112に作成された半導体チップ101に対する半導体装置の組み立て方法は、一度に全部、或いは任意のブロックずつの実施が可能である。
以下この従来技術のピックアップ装置について図12に基づいて簡単に説明する。
列方向ピックアップチャックが、半導体ウェハ端部から列方向のダイシングラインに沿った1列分の半導体チップを劈開分離して真空吸着する列方向ピックアップ工程である第2工程、
列方向ピックアップチャックが1列分の半導体チップを真空吸着後、列方向ピックアップチャックをダイシングラインから遠ざける方向に移動する列方向ピックアップチャック移動工程である第3工程、
列方向ピックアップチャックで真空吸着した1列分の半導体チップを第2プレートに載置する列方向載置工程である第4工程と、
第1工程から第4工程を繰り返すことにより、第2プレート上に行方向に一定間隔で半導体チップ列を配列し、
第2プレート上に配列された半導体チップ列に対し行方向に劈開分離するダイシングラインに沿って、半導体チップ列の端部の少なくとも1行分の半導体チップを露出させる状態に、半導体チップ押えで押圧する行方向押圧工程である第5工程、
行方向ピックアップチャックが前記第2プレートに整列載置した半導体チップ列端部から1行分の半導体チップをダイシングラインに沿って劈開分離して真空吸着する行方向ピックアップ工程である第6工程、
行方向ピックアップチャックが1行分の半導体チップを真空吸着後、行方向ピックアップチャックをダイシングラインから遠ざける方向に移動する行方向ピックアップチャック移動工程である第7工程、
行方向ピックアップチャックで真空吸着した半導体チップ1行分を第3プレートに載置する行方向載置工程である第8工程と、
第5工程から第8工程を繰り返すことにより、
第3プレート上に半導体チップをマトリックス状に配列する事を特徴とする。
列方向ピックアップチャックが1列分の半導体チップを真空吸着後、列方向ピックアップチャックをダイシングラインから遠ざける方向に移動する列方向ピックアップチャック移動工程である第2工程、
列方向ピックアップチャックで真空吸着した1列分の半導体チップを共有プレートに載置する列方向載置工程である第3工程と、
第1工程から第3工程を繰り返すことにより、共有プレート上に行方向に一定間隔で半導体チップ列を配列し、
共有プレート上に配列された半導体チップ列に対し、行方向ピックアップチャックが共有プレートに整列載置した半導体チップ列端部から1行分の半導体チップをダイシングラインに沿って劈開分離して真空吸着する行方向ピックアップ工程である第4工程、
行方向ピックアップチャックが1行分の半導体チップを真空吸着後、行方向ピックアップチャックをダイシングラインから遠ざける方向に移動する行方向ピックアップチャック移動工程である第5工程、
行方向ピックアップチャックで真空吸着した半導体チップ1行分を共有プレートに載置する行方向載置工程である第6工程と、
第4工程から第6工程を繰り返すことにより、
共有プレート上に半導体チップをマトリックス状に配列する事を特徴とする。
図1から図4は、本発明の実施例1の半導体製造装置の構成を説明するための図面である。図1は、半導体製造装置の外観を示す斜視図で、プレートスライド部が左端に固定された図であり、図2は、半導体製造装置の外観を示す斜視図で、プレートスライド部が右端に固定された図である。図3は、半導体製造装置のピックアップ部の斜視図と分解斜視図、そして、部分拡大図である。図4は、列方向ピックアップ、行方向ピックアップを説明するための図で半導体製造装置のピックアップ部とプレート支持台を抜き出した右側面図である。
各図において同一の構成部材は同一の番号を付して、重複する説明は省略する。
[実施例1の全体構成及び機能:図1−図4]
図1に示すように、半導体製造装置1は、ベースプレート部2、カメラ部3、プレートスライド部4、ピックアップ部5から構成されている。
ベースプレート部2は、半導体製造装置1の基台を形成して、カメラ部3、プレートスライド部4、ピックアップ部5を支持し、そして、ガイドする部材で構成されている。
カメラ部3は、ダイシングされた半導体ウェハ、即ち、半導体チップの密着した集合体(以後、半導体チップ密着集合体とする)を、定められた位置に初期設定する画像を提供する。
図1において、ベースプレート部2は、ベースプレート21と、ベースプレート21上に位置決めしネジ止めされたスライドガイド22と、ベースプレート21の左右の端部に設置された右ストッパ23、左ストッパ24から構成されている。
プレートスライド部4は、図1、図2に示すように、スライドベース41と、ストッパステー49と、第1プレート支持台42と、第2プレート支持台44と、第1プレート43と、第2プレート45と、により構成されている。
図2においては、スライドベース41が右ストッパ23に当接して、クランプ48で固定して位置決めしており、ピックアップ部5が移動元の第1プレート43の真上に位置決めされている。
図1に示すように、ピックアップ部5は、ベースプレート21から立ち上げられたピックアップ支柱51、ピックアップ支柱ステー52を介してピックアップベースプレート53にネジ止め固定されて、プレートスライド部4の第1プレート43、或いは、第2プレート45の真上に当たる位置に取り付けられている。
図3(a)は、半導体製造装置1からピックアップ部5を取り出し右側面後方より見た外観の斜視図であり、図3(b)は、ピックアップ部5の図3(a)の拡大分解斜視図であり、図3(c)は、ピックアップ部5のピックアップチャック先端部を更に拡大した部分拡大斜視図である。
ピックアップスライド部6は、Z軸スライドガイド61、Z軸スライドガイドのブロック62、Z軸スライドプレート63、Z軸マイクロメータヘッドステー64、Z軸マイクロメータ65、行・列切替スライドガイド66、行・列切替スライドガイドのブロック67、チャックスライドベース68から構成されている。
ピックアップチャック部7は、列ピックアップチャック部7aと行ピックアップチャック部7bから構成されている。
列ピックアップチャック部7aと行ピックアップチャック部7bは、ミニチュア管継手73、チャックスライダ74、マイクロメータヘッドステー75、ピックアップマイクロメータ76、チャックスライドガイド77、チャックスライドガイドのブロック78の6部品が共通部品で構成され、先端部分の列チャック71a、列チャックステー72aを加えて列ピックアップチャック部7aが形成され、行チャック71b、行チャックステー72bを加えて行ピックアップチャック部7bが形成されている。
行チャック71bの先端(図示せず)も、列チャック71aの先端と同様に、第1或いは第2プレートの上面に対しα°=7°〜11°の傾きを持つ斜面が形成され、そして、斜面には行方向の半導体チップの個数に合致した複数個の吸着孔が形成されている。
尚、列ピックアップチャック部7aと行ピックアップチャック部7bの位置関係は、図4(a)(b)で詳細に説明する。
半導体チップ押え部8は、チップ押え81、チップ押ステー82、押スライドプレート83、アッパープレート84、レベルプレート85、押スライドガイド86、押スライドガイドのブロック87から構成されている。
図4は、半導体製造装置の列及び行のピックアップチャック部7a、7bの切替機構を示す右側面図であり、図4(a)は、1列分の半導体チップをピックアップするピック列アップチャック部7aと第2プレート支持台との位置関係を説明するための図であり、図4(b)は、1行分の半導体チップをピックアップする行ピックアップチャック部7bと第2プレート支持台との位置関係を説明するための図である。
以下において、まず、ピックアップの動作として、1列分をピックアップする実施例でピックアップチャックや押圧部の動作、及び、列チャックの斜面の機能を説明し、次に、製造工程を説明する。
図5は、実施例1において、ピックアップ動作を説明するための図として、ピックアップチャック部先端を拡大した部分拡大図であり、図6は、図5の続きのピックアップ動作を説明するための図の部分拡大図である。
図5乃至図8の半導体チップと第1、第2、第3プレートの外形形状は、模式的に示し、半導体チップの個数も、同様である。
図5のST01とST02において、列方向押圧工程の第1工程を説明する。
ST01に示すように、初期位置設定された半導体チップ密着集合体9が移動元の第1プレート43の上面に真空吸着がONで設定位置に固着され、ピックアップ部5のチップ押え81、列チャック71aが半導体チップ密着集合体9の真上に位置し、待機位置にある(半導体製造装置1は図2の状態である。)。
ST03に示すように、列チャック71aがZ軸マイクロメータ65(図3参照)の送りによりチップ押え81から露出した1列分の半導体チップ91aに降下し、そして、列チャック71aの斜面54が、1列分の半導体チップ91aのダイシングライン92aに沿って、ほぼ一致する位置に配置される。移動元の第1プレート43は、半導体チップ密着集合体9を真空吸着ONで固着が継続される。
ST04の部分拡大図に示すように、劈開分離された部分には斜面54の角度α°(=7°〜11°)に相当する楔状の隙間56が形成される。
ST05に示すように、列チャック71aは、ピックアップチャック部7の列ピックアップマイクロメータ76(図3参照)の送りにより、矢印Wの45°斜め上方に移動する。真上でなく斜め上方に移動することにより、劈開分離した1列分の半導体チップ91aは、楔状の隙間56(図5のST04の部分拡大図参照)の先端部分のダイシングライン部分で干渉することなく、容易に分離する。そして、第1プレート43に残された半導体チップ密着集合体9は、チップ押え81で押圧されている状態で、再び、第1プレート43上面に真空吸着がONになり、初期設定位置を保持し固着される。
ST07は、前のST06における第1プレート43が第2プレート45に置換されている。即ち、ST07においては、プレートスライド部4が右端位置(図1参照)から左端位置(図2参照)に移動し固定されることで、1列分の半導体チップ91aを斜面54に吸着しワーク待機位置にある列チャック71aの直下に、第2プレート45が移動して固定されている。
次に、上記の製造工程を繰り返して、半導体チップ密着集合体9から半導体チップマトリクス状集合体を形成する製造工程を詳細に説明する。
次に、上記のピックアップ動作を繰り返して、半導体チップ密着集合体9から半導体チップマトリクス状集合体を形成する製造工程を詳細に説明する。
図7において、図5と図6で説明した1列分の半導体チップを整列する製造工程に基づいて、第1プレート43上の半導体チップ密着集合体9から第2プレート45上に一定間隔に整列した半導体チップ列を形成する前半の製造工程として、第1工程から第4工程とその繰り返しの製造工程で説明し、図8において、第2プレート45上に一定間隔に整列した半導体チップ列から第3プレート46上に半導体チップマトリクス状集合体を形成する後半の製造工程として、第5工程から第8工程とその繰り返しの製造工程を説明する。
図7(b)は、移動先の第2プレート45上に、ピックアップされた1列目の半導体チップが載置された平面図である。
図7(c)は、移動元の第1プレート43上で2列目の半導体チップをピックアップする状態の平面図である。
図7(d)は、移動先の第2プレート45上にピックアップされた1列目と2列目の半導体チップが載置された平面図である。
図7(e)は、移動元の第1プレート43上で最終列の半導体チップをピックアップする状態の平面図である。
図7(f)は、移動先の第2プレート45上にピックアップされた半導体チップ列が全て載置された平面図である。
なお、半導体チップ1個1個それぞれに1から20の番号を付して、移動元の第1プレート上の半導体チップと移動先の第2プレート45上の半導体チップとの対応を示す。
そして、図7(b)に示すように、第2プレート支持台(図1参照)のX軸ステージの送りにより第2プレート45を移動して、列チャック71aの直下の位置と1列目の半導体チップ91aの載置する位置を一致させる。
その結果、図7(a)に示した半導体チップ密着集合体9が第2プレート45上に一定間隔で行方向に配列する半導体チップ列91a、91b、91c、91dに配列変換され、前半の製造工程を終了する。
後半の製造工程の初期設定は、前半の製造工程で半導体チップ列が行方向に一定間隔で配列された第2プレート45を90°座標回転して移動元の第1プレート支持台42(図1参照)に置き換え、移動先の第2プレート支持台44(図1参照)に新しく第3プレート46を搭載することである。
図8(b)は、移動先の第3プレート46にピックアップされた1行目の半導体チップが載置された平面図である。
図8(c)は、移動元の第2プレート45上で2行目の半導体チップをピックアップする状態の平面図である。
図8(d)は、移動先の第3プレート46にピックアップされた1行目と2行目の半導体チップが載置された平面図である。
図8(e)は、移動元の第2プレート45上で最終行の半導体チップをピックアップする状態の平面図である。
図8(f)は、移動先の第3プレート46上に半導体チップマトリクス状集合体が形成された平面図である。
行方向押圧工程の第5工程は、図8(a)に示すように、列方向押圧工程の第1工程と同様に、2点鎖線で示すチップ押え81が、第2プレート45上の半導体チップNo5、10、15、20からなる1行目の半導体チップ93aと行方向ダイシングライン94aを露出して、次の行93b(半導体チップNo4、9、14、19)から残りの半導体チップ列全体を押圧する。
図8(b)に示すように、第3プレート46上に定められている1行目の半導体チップの載置位置に、第2プレート支持台(図示せず)のX軸ステージの送りにより、行チャック71b(2点鎖線)を一致させて、降下させ、1行目の半導体チップ93aが第3プレート46上の定められた位置に載置され吸着固定される。
その結果、図8(a)に示した第2プレート45上の半導体チップ列が、第3プレート46上に一定間隔で配列変換され半導体チップマトリクス状集合体を形成し、全ての製造工程を終了する。
次に、本発明に係る半導体製造装置の実施例2の製造方法について説明する。
実施例2は、実施例1と同一の構造であり、異なる点は、半導体チップを載置する第1プレートと第2プレートと第3プレートが同一の共有プレートであり、移動元のプレートと移動先のプレートを兼ねている。
即ち、第1プレート支持台に載置した共有プレート上において、半導体チップ密着集合体を半導体チップマトリクス状集合体に配列変換するものである。実施例2において実施例1と同一の構成部材は同一の番号を付して、重複する説明は省略する。そして、図9、図10の半導体チップと共有プレートの外形形状及び半導体チップの個数は、実施例1と同様、模式的に示す。
図9は本発明の実施例2において、半導体チップ密着集合体から半導体チップ列を形成する製造工程を説明するための平面図であって、更に詳しくは、図9(a)は、共有プレート47上にステルスダイシングされた半導体ウェハ、即ち、半導体チップ密着集合体9が載置された平面図である。
図9(b)は、1列目の半導体チップが共有プレート47上で配列変換された平面図である。
図9(c)は、2列目の半導体チップをピックアップする状態の平面図である。
図9(d)は、2列目の半導体チップが共有プレート47上で配列変換された平面図である。
図9(e)は、3列目の半導体チップをピックアップする状態の平面図である。
図9(f)は、共有プレート47上で半導体チップ密着集合体9が半導体チップ列に配列変換された平面図である。
図10(b)は、1行目の半導体チップが共有プレート47上で配列変換された平面図である。
図10(c)は、2行目の半導体チップをピックアップする状態の平面図である。
図10(d)は、2行目の半導体チップが共有プレート47上で配列変換された平面図である。
図10(e)は、3行目の半導体チップをピックアップする状態の平面図である。
図10(f)は、共有プレート47上で全ての半導体チップ列が配列変換され半導体チップマトリクス状集合体を形成した平面図である。
2:ベースプレート部
3:カメラ部
4:プレートスライド部
5:ピックアップ部
6:ピックアップスライド部
7:ピックアップチャック部
7a:列ピックアップチャック部
7b:行ピックアップチャック部
8:半導体チップ押え部
9:半導体チップ密着集合体
21:ベースプレート
22:スライドガイド
23:右ストッパ
24:左ストッパ
33:カメラ
41:スライドベース
42:第1プレート支持台
43:第1プレート
44:第2プレート支持台
45:第2プレート
46:第3プレート
47:共有プレート
48:クランプ
49:ストッパステー
53:ピックアップベースプレート
54:斜面
55:吸着孔
56:楔状の隙間
61:Z軸スライドガイド
65:Z軸マイクロメータ
66:行・列切替スライドガイド
71a:列チャック
71b:行チャック
76:ピックアップマイクロメータ
81:チップ押え
Claims (5)
- 半導体チップ押えが、列方向に劈開分離するダイシングラインに沿って、第1プレートに載置された半導体ウェハの端部の少なくとも1列を露出させる状態に押圧する列方向押圧工程である第1工程、
列方向ピックアップチャックが、半導体ウェハ端部から列方向のダイシングラインに沿った1列分の半導体チップを劈開分離して真空吸着する列方向ピックアップ工程である第2工程、
前記列方向ピックアップチャックが1列分の半導体チップを真空吸着後、前記列方向ピックアップチャックをダイシングラインから遠ざける方向に移動する列方向ピックアップチャック移動工程である第3工程、
列方向ピックアップチャックで真空吸着した1列分の半導体チップを第2プレートに載置する列方向載置工程である第4工程と、
前記第1工程から第4工程を繰り返すことにより、第2プレート上に行方向に一定間隔で半導体チップ列を配列し、
前記第2プレート上に配列された半導体チップ列に対し行方向に劈開分離するダイシングラインに沿って、前記半導体チップ列の端部の少なくとも1行分の半導体チップを露出させる状態に、前記半導体チップ押えで押圧する行方向押圧工程である第5工程、
行方向ピックアップチャックが前記第2プレートに整列載置した前記半導体チップ列端部から1行分の半導体チップをダイシングラインに沿って劈開分離して真空吸着する行方向ピックアップ工程である第6工程、
前記行方向ピックアップチャックが1行分の半導体チップを真空吸着後、前記行方向ピックアップチャックをダイシングラインから遠ざける方向に移動する行方向ピックアップチャック移動工程である第7工程、
前記行方向ピックアップチャックで真空吸着した半導体チップ1行分を第3プレートに載置する行方向載置工程である第8工程と、
前記第5工程から第8工程を繰り返すことにより、
第3プレート上に半導体チップをマトリックス状に配列する事を特徴とする半導体装置の製造方法。 - 前記第1、第2、第3プレートは多孔質プレートからなり、半導体チップを真空吸着することを特徴とする請求項1記載の半導体製造方法。
- 第1工程から第4行程と、第5工程から第8工程とは同じピックアップチャックとピックアップチャック移動手段を用いて行われることを特徴とする請求項1又は2記載の半導体製造方法。
- 列方向ピックアップチャックが、共有プレートに載置された半導体ウェハ端部から列方向のダイシングラインに沿った1列分の半導体チップを劈開分離して真空吸着する列方向ピックアップ工程である第1工程、
前記列方向ピックアップチャックが1列分の半導体チップを真空吸着後、前記列方向ピックアップチャックをダイシングラインから遠ざける方向に移動する列方向ピックアップチャック移動工程である第2工程、
列方向ピックアップチャックで真空吸着した1列分の半導体チップを前記共有プレートに載置する列方向載置工程である第3工程と、
前記第1工程から前記第3工程を繰り返すことにより、前記共有プレート上に行方向に一定間隔で半導体チップ列を配列し、
前記共有プレート上に配列された半導体チップ列に対し、行方向ピックアップチャックが前記共有プレートに整列載置した前記半導体チップ列端部から1行分の半導体チップをダイシングラインに沿って劈開分離して真空吸着する行方向ピックアップ工程である第4工程、
前記行方向ピックアップチャックが1行分の半導体チップを真空吸着後、前記行方向ピックアップチャックをダイシングラインから遠ざける方向に移動する行方向ピックアップチャック移動工程である第5工程、
前記行方向ピックアップチャックで真空吸着した半導体チップ1行分を前記共有プレートに載置する行方向載置工程である第6工程と、
前記第4工程から第6工程を繰り返すことにより、
前記共有プレート上に半導体チップをマトリックス状に配列する事を特徴とする半導体装置の製造方法。 - 前記共有プレートは、同一のプレートであって、前記共有プレートの上面には弱粘着膜が形成されていることを特徴とする請求項4記載の半導体製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273973A JP5466493B2 (ja) | 2009-12-01 | 2009-12-01 | 半導体製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009273973A JP5466493B2 (ja) | 2009-12-01 | 2009-12-01 | 半導体製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011119365A JP2011119365A (ja) | 2011-06-16 |
JP5466493B2 true JP5466493B2 (ja) | 2014-04-09 |
Family
ID=44284373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009273973A Expired - Fee Related JP5466493B2 (ja) | 2009-12-01 | 2009-12-01 | 半導体製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5466493B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7045841B2 (ja) * | 2017-12-08 | 2022-04-01 | 株式会社ディスコ | 切削装置 |
TWI646618B (zh) | 2018-01-09 | 2019-01-01 | 宏碁股份有限公司 | 微元件轉移設備和相關方法 |
CN110071062B (zh) * | 2018-01-24 | 2021-01-26 | 宏碁股份有限公司 | 微组件转移设备和相关方法 |
CN111883424A (zh) * | 2020-07-16 | 2020-11-03 | 安徽大衍半导体科技有限公司 | 一种硅片晶圆划片工艺 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0677317A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | 半導体装置の組立方法 |
JPH09167779A (ja) * | 1995-12-14 | 1997-06-24 | Toshiba Corp | 半導体製造装置 |
JP3076290B2 (ja) * | 1997-11-28 | 2000-08-14 | 山形日本電気株式会社 | 半導体チップのピックアップ装置およびその方法 |
JP2001345368A (ja) * | 2000-05-31 | 2001-12-14 | Fujitsu Ltd | 半導体チップ剥離・搬送方法及び装置 |
JP2003273136A (ja) * | 2002-03-12 | 2003-09-26 | Seiko Epson Corp | ピックアップ装置、ピックアップ方法及び半導体装置の製造方法 |
-
2009
- 2009-12-01 JP JP2009273973A patent/JP5466493B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011119365A (ja) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3223305B1 (en) | Intermediate structure for transfer of semiconductor micro-devices, method for preparing semiconductor micro-devices for transfer and processing array of semiconductor micro-devices | |
JP4693805B2 (ja) | 半導体装置の製造装置及び製造方法 | |
JP4137471B2 (ja) | ダイシング方法、集積回路チップの検査方法及び基板保持装置 | |
JP4794624B2 (ja) | プローブカードの製造方法及び製造装置 | |
JP5466493B2 (ja) | 半導体製造方法 | |
US8132608B2 (en) | Die bonding apparatus | |
TWI287841B (en) | Method and apparatus for mounting semiconductor chips | |
US20050006029A1 (en) | Method and apparatus for picking up work piece and mounting machine | |
KR102158024B1 (ko) | 절단 장치, 반도체 패키지의 부착 방법 및 전자 부품의 제조 방법 | |
TWM594806U (zh) | 用於半導體裝置接合的設備及用於對準多個半導體裝置的機構 | |
JP5414486B2 (ja) | 半導体製造装置 | |
JP6266275B2 (ja) | ダイボンダ及びボンディング方法 | |
JPWO2011128980A1 (ja) | 部品移送装置及び方法 | |
JP2000077438A (ja) | チップ吸着用のダイコレットおよびチップ吸着方法ならびにチップのボンディング装置およびボンディング方法 | |
CN219677236U (zh) | 分体布局式led芯片检测分选机 | |
JP2002141379A (ja) | コンタクタの組立装置及び組立方法 | |
JP2017112337A (ja) | 剥離システム | |
US8232183B2 (en) | Process and apparatus for wafer-level flip-chip assembly | |
JP2021158329A (ja) | スタンプツール保持装置および素子アレイの製造方法 | |
JP5953068B2 (ja) | 電子部品の載置テーブルと同テーブルを備えたダイボンダ | |
TWI505051B (zh) | A plurality of electronic components can be positioned at the same time positioning device and its application of the operating equipment | |
JP4184592B2 (ja) | 導電性ボールの吸引配列方法及び吸引配列装置 | |
JP2005056901A (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
KR102411450B1 (ko) | 기판을 파지하기 위한 그리퍼 및 이를 구비하는 다이 본딩 장치 | |
KR20110050027A (ko) | 반도체 다이의 픽업 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5466493 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |