JP5459108B2 - Component built-in wiring board - Google Patents
Component built-in wiring board Download PDFInfo
- Publication number
- JP5459108B2 JP5459108B2 JP2010148773A JP2010148773A JP5459108B2 JP 5459108 B2 JP5459108 B2 JP 5459108B2 JP 2010148773 A JP2010148773 A JP 2010148773A JP 2010148773 A JP2010148773 A JP 2010148773A JP 5459108 B2 JP5459108 B2 JP 5459108B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- wiring board
- electrode
- penetrating member
- resin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、複数の樹脂層を積層してなる絶縁基材に電子部品が埋設されるとともに電子部品がフリップチップ実装された部品内蔵配線基板に関するものである。 The present invention relates to a component built-in wiring board in which an electronic component is embedded in an insulating base material formed by laminating a plurality of resin layers and the electronic component is flip-chip mounted.
従来、例えば特許文献1,2に示されるように、複数の樹脂層を積層してなる絶縁基材に電子部品が埋設されるとともに電子部品がフリップチップ実装された部品内蔵配線基板が知られている。 Conventionally, as shown in Patent Documents 1 and 2, for example, a component-embedded wiring board in which an electronic component is embedded in an insulating base material formed by laminating a plurality of resin layers and the electronic component is flip-chip mounted is known. Yes.
特許文献1では、第1フィルムにフリップチップ実装した電子部品と第1フィルムの間にアンダーフィルを充填した後、未硬化の絶縁層に形成された貫通孔に電子部品が位置するように積層体を形成する。そして、加熱・加圧することで、未硬化の絶縁層の一部を溶融させて、電子部品と絶縁層との間の隙間を埋めるようにしている。 In Patent Document 1, after filling an underfill between an electronic component flip-chip mounted on a first film and the first film, the laminate is positioned so that the electronic component is positioned in a through-hole formed in an uncured insulating layer. Form. Then, by heating and pressurizing, a part of the uncured insulating layer is melted to fill the gap between the electronic component and the insulating layer.
特許文献2では、熱可塑性樹脂フィルムに形成された貫通孔に電子部品が位置するように、貫通孔を有する樹脂フィルムを含む複数枚の熱可塑性樹脂フィルムを電子部品とともに積層して積層体を形成する。そして、加熱・加圧することで、電子部品の電極を配線部(ビアホール内の導電部材)と接続するとともに、熱可塑性樹脂を軟化・流動させて、電子部品の周囲の隙間を埋めるようにしている。 In Patent Document 2, a laminate is formed by laminating a plurality of thermoplastic resin films including a resin film having a through hole together with the electronic component so that the electronic component is positioned in the through hole formed in the thermoplastic resin film. To do. And by heating and pressurizing, the electrode of the electronic component is connected to the wiring part (conductive member in the via hole), and the thermoplastic resin is softened and fluidized to fill the gap around the electronic component. .
上記したように、部品内蔵配線基板は、絶縁層(樹脂層)に形成した貫通孔に対して電子部品を配置した後、絶縁層(樹脂層)と電子部品の隙間に樹脂を充填することで形成される。したがって、絶縁基材における電子部品の周辺に樹脂が十分に充填されないと、ボイド(空隙)を生じる恐れがある。 As described above, the component-embedded wiring board is configured by filling the resin in the gap between the insulating layer (resin layer) and the electronic component after placing the electronic component in the through hole formed in the insulating layer (resin layer). It is formed. Accordingly, if the resin is not sufficiently filled around the electronic component in the insulating base material, there is a possibility that a void (void) is generated.
また、加熱・加圧時に、樹脂層が吸湿した水分や層間接続体を形成するための導電性ペースト中の溶剤などに起因するボイドが生じ、電子部品におけるフリップチップ実装面の直下に留まる恐れもある。 In addition, during heating and pressurization, voids due to moisture absorbed by the resin layer or solvents in the conductive paste for forming the interlayer connection may occur, and may remain directly below the flip chip mounting surface of the electronic component. is there.
このようにボイドを有すると、例えば高温環境下においてボイドが膨張し、ボイドを始点として樹脂層の層間剥離が絶縁基材の外表面(側面)まで進展する恐れがある。この場合、電子部品や配線部が、絶縁基材によって保護されない状態となる。 When the void is present in this manner, for example, the void expands in a high temperature environment, and the delamination of the resin layer may progress to the outer surface (side surface) of the insulating base material starting from the void. In this case, the electronic component and the wiring part are not protected by the insulating base material.
本発明は上記問題点に鑑み、層間剥離の進展を抑制できる部品内蔵配線基板を提供することを目的とする。 An object of this invention is to provide the wiring board with a built-in component which can suppress progress of delamination in view of the said problem.
上記目的を達成する為に、請求項1に記載の発明は、
複数の樹脂層を積層し一体化してなる絶縁基材と、
絶縁基材に埋設された電子部品と、
絶縁基材に配置された金属部材としての、導体パターン、絶縁層を貫通する層間接続体、及び外部接続用の電極と、を備え、
導体パターン及び層間接続体により、電子部品の電極と外部接続用の電極とを電気的に接続する配線部が構成され、電子部品がフリップチップ実装されて電子部品の一面に形成された電極が、該電極に対向配置された導体パターンに電気的且つ機械的に接続された部品内蔵配線基板であって、
絶縁基材には、樹脂層の積層方向において、少なくとも電子部品に並設された第1樹脂層全て及び電子部品のフリップチップ実装面側において第1樹脂層に隣接する第2樹脂層を一体的に貫通しつつ、積層方向に垂直な平面において電子部品を取り囲むように、貫通部材が配置されており、
貫通部材は、電子部品に向けて延びるとともに、積層方向における表面に凹凸を有する距離伸長部を有することを特徴とする。
In order to achieve the above object, the invention described in claim 1
An insulating substrate formed by laminating and integrating a plurality of resin layers;
An electronic component embedded in an insulating substrate;
As a metal member disposed on the insulating substrate, comprising a conductor pattern, an interlayer connector penetrating the insulating layer, and an electrode for external connection,
A wiring portion that electrically connects the electrode of the electronic component and the electrode for external connection is configured by the conductor pattern and the interlayer connection body, and the electrode formed on one surface of the electronic component by flip-chip mounting the electronic component, A component-embedded wiring board that is electrically and mechanically connected to a conductor pattern disposed opposite to the electrode,
In the insulating base material, at least all of the first resin layers arranged in parallel with the electronic component and the second resin layer adjacent to the first resin layer on the flip chip mounting surface side of the electronic component are integrated in the resin layer lamination direction. while penetrating in, so as to surround the electronic component in a plane perpendicular to the stacking direction, the penetrating member is arranged,
The penetrating member extends toward the electronic component and has a distance extending portion having irregularities on the surface in the stacking direction .
本発明では、樹脂層の積層方向に延び、全ての第1樹脂層及び第2樹脂層を一体的に貫通する貫通部材を、積層方向に垂直な平面において電子部品を取り囲むように設けている。したがって、電子部品を取り囲むように設けた貫通部材により、絶縁基材に埋設された電子部品の周辺、具体的には、電子部品の側面周辺、電子部品のフリップチップ実装面周辺において任意箇所に生じたボイドを始点とする樹脂層間の層間剥離が、絶縁基材の外表面(側面)まで進展するのを抑制することができる。また、距離伸長部の表面に沿って剥離する際、剥離距離を稼ぐことができる。 In the present invention, penetrating members that extend in the resin layer laminating direction and integrally penetrate all the first resin layers and the second resin layers are provided so as to surround the electronic component in a plane perpendicular to the laminating direction. Therefore, the penetrating member provided so as to surround the electronic component is generated at an arbitrary position around the electronic component embedded in the insulating base, specifically around the side surface of the electronic component and around the flip chip mounting surface of the electronic component. It is possible to suppress the delamination between the resin layers starting from the voids from progressing to the outer surface (side surface) of the insulating substrate. Moreover, when peeling along the surface of a distance extension part, a peeling distance can be earned.
請求項2に記載のように、電子部品が絶縁基材によって封止される構成では、貫通部材が、電子部品のフリップチップ実装面と反対の表面側において第1樹脂層に隣接する第3樹脂層まで延設された構成とすることが好ましい。 According to a second aspect of the present invention, in the configuration in which the electronic component is sealed with the insulating base material, the penetrating member is a third resin adjacent to the first resin layer on the surface side opposite to the flip chip mounting surface of the electronic component. It is preferable to have a configuration extending to the layers.
これによれば、第1樹脂層及び第3樹脂層間の層間剥離の進展も、貫通部材によって抑制することができる。 According to this, the progress of delamination between the first resin layer and the third resin layer can also be suppressed by the penetrating member.
請求項3に記載のように、外部接続用の電極が、絶縁基材の表面のうち、電子部品のフリップチップ実装面側に位置する表面のみに配置された構成に好適である。 According to a third aspect of the present invention, the electrode for external connection is suitable for a configuration in which only the surface located on the flip chip mounting surface side of the electronic component is disposed on the surface of the insulating substrate.
このような構成では、電子部品と外部接続用の電極とを電気的に接続する配線部が、主として、電子部品のフリップチップ実装面と外部接続用の電極が配置された絶縁基材の表面との間に位置することとなる。これに対し、第1樹脂層及び第2樹脂層を一体的に貫通するように意図的に貫通部材を配置することで、層間剥離の進展を抑制することができる。 In such a configuration, the wiring portion that electrically connects the electronic component and the external connection electrode mainly includes the flip chip mounting surface of the electronic component and the surface of the insulating substrate on which the external connection electrode is disposed. It will be located between. On the other hand, the progress of delamination can be suppressed by intentionally disposing the penetrating member so as to integrally penetrate the first resin layer and the second resin layer.
請求項4に記載のように、貫通部材として、複数の樹脂層に配置された層間接続体が、直接若しくは前記導体パターンを介して一体化されてなる貫通部材を含む構成としても良い。 According to a fourth aspect of the present invention, the penetrating member may include a penetrating member in which an interlayer connection body arranged in a plurality of resin layers is integrated directly or via the conductor pattern.
配線部を構成する要素(少なくとも層間接続体)にて貫通部材を構成するため、部品内蔵配線基板を簡素化することができる。また、製造工程を簡素化することもできる。 Since the penetrating member is constituted by the elements constituting the wiring portion (at least the interlayer connector), the component built-in wiring board can be simplified. In addition, the manufacturing process can be simplified.
請求項5に記載のように、樹脂層としての熱可塑性樹脂層が、少なくとも1層おきに位置しつつ積層方向において電子部品の両面に隣接するように配置されて絶縁基材が構成されても良い。 Even if the thermoplastic resin layer as a resin layer is located at least every other layer and is disposed adjacent to both surfaces of the electronic component in the stacking direction as described in claim 5, the insulating base material is configured. good.
これによれば、PALAPとして知られる一括積層法にて、貫通部材を備える部品内蔵配線基板を形成することができる。したがって、製造工程を簡素化することができる。なお、PALAPは株式会社デンソーの登録商標である。 According to this, the component built-in wiring board having the penetrating member can be formed by a batch lamination method known as PALAP. Therefore, the manufacturing process can be simplified. PALAP is a registered trademark of Denso Corporation.
請求項6に記載のように、隣接する樹脂層に配置された層間接続体は、積層方向に垂直な平面において少なくとも一部が重なる構成とすると良い。 According to the sixth aspect of the present invention, it is preferable that the interlayer connection body disposed in the adjacent resin layer has a configuration in which at least a part thereof overlaps in a plane perpendicular to the stacking direction.
積層方向に垂直な平面において重ならないように、隣接する樹脂層に配置された層間接続体が構成(配置)される場合、隣接する層間接続体は、積層方向に垂直な方向に延びる導体パターンを介して接続されることとなる。絶縁基材と金属部材との線膨張係数差による応力が積層方向にて生じた場合、層間接続体に比べ、導体パターンは積層方向に変形しやすく、これにより導体パターンと層間接続体との接続部分に応力が作用することとなる。このような応力により、導体パターンと層間接続体とが剥離すると、この剥離した部分を通じて、層間剥離が絶縁基材の外表面まで進展してしまう。 When an interlayer connector arranged in an adjacent resin layer is configured (arranged) so as not to overlap in a plane perpendicular to the stacking direction, the adjacent interlayer connector has a conductor pattern extending in a direction perpendicular to the stacking direction. It will be connected via. When stress due to the difference in coefficient of linear expansion between the insulating base and the metal member occurs in the stacking direction, the conductor pattern is more likely to deform in the stacking direction than the interlayer connector, thereby connecting the conductor pattern and the interlayer connector. Stress will act on the part. When the conductor pattern and the interlayer connector are peeled off due to such stress, the peeling between the layers progresses to the outer surface of the insulating base material through the peeled portion.
これに対し、本発明によれば、積層方向において隣接する層間接続体同士が重なっており、貫通部材の剛性が高いので、層間剥離の進展をより効果的に抑制することができる。 On the other hand, according to the present invention, adjacent interlayer connectors in the stacking direction overlap each other and the penetration member has high rigidity, so that the progress of delamination can be more effectively suppressed.
請求項7に記載のように、絶縁基材を貫通する貫通部材を採用すると、電子部品周辺に限らず、貫通部材よりも内周側で生じたボイドを始点とする層間剥離の進展を抑制することができる。 When the penetrating member penetrating the insulating base material is employed as described in claim 7, the progress of delamination starting from a void generated not only in the vicinity of the electronic component but also on the inner peripheral side of the penetrating member is suppressed. be able to.
請求項8に記載のように、絶縁基材を貫通する貫通孔に導電体が配置されてなる貫通部材を採用しても良い。このような貫通部材としては所謂スルーホールメッキがある。 As described in claim 8, a penetrating member in which a conductor is disposed in a through hole penetrating the insulating base material may be adopted. As such a penetrating member, there is so-called through-hole plating.
絶縁基材を貫通する貫通部材においては、請求項9に記載のように、
積層方向において、絶縁基材の一面に外部接続用の電極が設けられ、該一面と反対の表面には放熱部材が配置され、
電子部品は、フリップチップ実装面と反対の表面側で、層間接続体を含んでなる伝熱経路部を介して放熱部材と熱的に接続され、
貫通部材は、積層方向における一端が放熱部材に接続され、他端が外部接続用の電極と同一面に設けられたダミー電極に接続された構成とすると良い。
In the penetrating member that penetrates the insulating base material, as described in claim 9,
In the laminating direction, an electrode for external connection is provided on one surface of the insulating base, and a heat dissipation member is disposed on the surface opposite to the one surface.
The electronic component is thermally connected to the heat dissipating member on the surface side opposite to the flip chip mounting surface via a heat transfer path portion including an interlayer connector,
The penetrating member may have a configuration in which one end in the stacking direction is connected to the heat radiating member and the other end is connected to a dummy electrode provided on the same surface as the external connection electrode.
これによれば、貫通部材が、放熱部材と接続されるため、絶縁基材と放熱部材との間で生じる層間剥離の進展を、貫通部材と放熱部材との接続部にて抑制することができる。 According to this, since the penetrating member is connected to the heat radiating member, the progress of delamination that occurs between the insulating base and the heat radiating member can be suppressed at the connecting portion between the penetrating member and the heat radiating member. .
また、電子部品の生じた熱を、伝熱経路部、放熱部材を通じて貫通部材に伝達させることができるので、貫通部材を有さない構成に比べて、放熱性を向上することができる。 In addition, since heat generated by the electronic component can be transmitted to the penetrating member through the heat transfer path portion and the heat radiating member, heat dissipation can be improved as compared with the configuration without the penetrating member.
請求項10に記載のように、貫通部材は、積層方向における一端が放熱部材に接続され、他端が外部接続用の電極と同一面に設けられたダミー電極に接続された構成とすると、電子部品の生じた熱を、伝熱経路部、放熱部材、及び貫通部材を通じてダミー電極に伝達させ、外部に放熱することができる。したがって、放熱性をより向上することができる。 According to a tenth aspect of the present invention, when the penetrating member has a configuration in which one end in the stacking direction is connected to the heat radiating member and the other end is connected to a dummy electrode provided on the same plane as the electrode for external connection, The heat generated by the component can be transmitted to the dummy electrode through the heat transfer path, the heat radiating member, and the penetrating member, and radiated to the outside. Therefore, heat dissipation can be further improved.
具体的には、請求項11に記載のように、積層方向に垂直な平面に沿う形状が矩形状をなす電子部品に対し、貫通部材が、電子部品の4つの側面それぞれに対向して配置されれば良い。 Specifically, as described in claim 11 , the penetrating member is disposed to face each of the four side surfaces of the electronic component with respect to the electronic component having a rectangular shape along a plane perpendicular to the stacking direction. Just do it.
この場合、請求項12に記載のように、電子部品の4つの側面それぞれに対向して、貫通部材が個別に配置されても良いし、請求項13に記載のように、貫通部材として、電子部品の連続する複数の側面及び該複数の側面間の角部と対向するとともに、積層方向に垂直な平面において両端間に隙間を有する貫通部材を含む構成としても良い。 In this case, as described in claim 12 , the penetrating member may be individually disposed so as to face each of the four side surfaces of the electronic component, and as described in claim 13 , the penetrating member may be an electronic device. The structure may include a penetrating member that faces a plurality of continuous side surfaces of the component and corners between the plurality of side surfaces and has a gap between both ends in a plane perpendicular to the stacking direction.
すなわち、前者のように、互いに独立して設けられた複数の貫通部材により、電子部品を取り囲んでも良い。また、後者のように、複数面と対向する貫通部材を採用すると、貫通部材の個数を低減することができる。 That is, as in the former case, the electronic component may be surrounded by a plurality of penetrating members provided independently of each other. Moreover, if the penetrating member that faces a plurality of surfaces is employed as in the latter case, the number of penetrating members can be reduced.
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, common or related elements are given the same reference numerals.
(第1実施形態)
本実施形態に係る部品内蔵配線基板は、PALAPとして知られる一括積層法にて形成されるものである。したがって、部品内蔵配線基板の基本的な構成や製造方法は、特に断りのない限り、本出願人がこれまで出願してきたPALAPに関する構成を適宜採用することができる。なお、PALAPは株式会社デンソーの登録商標である。
(First embodiment)
The component built-in wiring board according to the present embodiment is formed by a collective lamination method known as PALAP. Therefore, as the basic configuration and manufacturing method of the component built-in wiring board, unless otherwise specified, the configuration related to PALAP that has been filed by the present applicant can be adopted as appropriate. PALAP is a registered trademark of Denso Corporation.
また、以下において、絶縁基材20の厚み方向(換言すれば、複数枚の樹脂フィルムの積層方向)を単に厚み方向と示し、該厚み方向に垂直な方向を単に垂直方向と示す。また、特に断りのない限り、厚さとは、厚み方向に沿う厚さを示すものとする。 In the following, the thickness direction of the insulating base material 20 (in other words, the lamination direction of the plurality of resin films) is simply referred to as the thickness direction, and the direction perpendicular to the thickness direction is simply referred to as the vertical direction. Further, unless otherwise specified, the thickness means a thickness along the thickness direction.
図1及び図2に示す部品内蔵配線基板10(半導体装置とも言う)は、基本的な構成要素として、絶縁基材20、絶縁基材20に設けられた導体パターン30及び層間接続体40、絶縁基材20の内部に埋設された電子部品50、絶縁基材20に設けられた貫通部材60を備えている。さらに、部品内蔵配線基板10は、放熱部材70を備えている。 A component built-in wiring board 10 (also referred to as a semiconductor device) shown in FIGS. 1 and 2 includes, as basic components, an insulating base 20, a conductor pattern 30 and an interlayer connector 40 provided on the insulating base 20, An electronic component 50 embedded in the base material 20 and a penetrating member 60 provided in the insulating base material 20 are provided. Furthermore, the component built-in wiring board 10 includes a heat dissipation member 70.
絶縁基材20は、電気絶縁材料からなり、該基材20以外の構成要素、図2に示す例では導体パターン30、層間接続体40、電子部品50、貫通部材60、及び放熱部材70を所定位置に保持する基材としての機能を果たすとともに、電子部品50を保護する機能を果たすものである。 The insulating base material 20 is made of an electrically insulating material. In the example shown in FIG. 2, the conductive pattern 30, the interlayer connector 40, the electronic component 50, the penetrating member 60, and the heat dissipation member 70 are predetermined. In addition to serving as a base material held in position, the electronic component 50 is protected.
この絶縁基材20は、主として樹脂を含むとともに、該樹脂として少なくとも熱可塑性樹脂を含むものであり、熱可塑性樹脂フィルムを含む複数枚の樹脂フィルムを積層し、加圧・加熱により接着・一体化してなる。熱可塑性樹脂を含む理由は、後述する加圧・加熱工程にて一括で絶縁基材20を形成する際に、高温に耐え、軟化した熱可塑性樹脂を接着材及び封止材として利用するためである。 The insulating substrate 20 mainly includes a resin and at least a thermoplastic resin as the resin, and a plurality of resin films including a thermoplastic resin film are laminated, and are bonded and integrated by pressing and heating. It becomes. The reason for including the thermoplastic resin is that, when forming the insulating base material 20 in a batch in the pressurizing / heating process described later, it is resistant to high temperatures and uses the softened thermoplastic resin as an adhesive and a sealing material. is there.
このため、複数枚の樹脂フィルムとしては、積層状態で、少なくとも1枚おきに位置するように熱可塑性樹脂フィルムを含めば良い。例えば熱可塑性樹脂フィルムのみを含む構成としても良いし、熱可塑性樹脂フィルムとともに熱硬化性樹脂フィルムを含む構成としても良い。なお、絶縁基材20を構成する複数枚の樹脂フィルムが、特許請求の範囲に記載の複数の樹脂層に相当する。 For this reason, the plurality of resin films may include a thermoplastic resin film so as to be positioned at least every other sheet in a laminated state. For example, it is good also as a structure containing only a thermoplastic resin film, and good also as a structure containing a thermosetting resin film with a thermoplastic resin film. In addition, the several resin film which comprises the insulating base material 20 is corresponded to the several resin layer as described in a claim.
熱可塑性樹脂フィルムとしては、熱可塑性樹脂とともに、ガラス繊維、アラミド繊維などの無機材料を含むフィルム、及び、無機材料を含まない熱可塑性樹脂からなるフィルムの少なくとも一方を採用することができる。同様に、熱硬化性樹脂フィルムとしては、熱硬化性樹脂とともに、上記無機材料を含むフィルム、及び、無機材料を含まない熱硬化性樹脂からなるフィルムの少なくとも一方を採用することができる。 As the thermoplastic resin film, at least one of a film containing an inorganic material such as glass fiber and aramid fiber and a film made of a thermoplastic resin not containing an inorganic material can be employed together with the thermoplastic resin. Similarly, as the thermosetting resin film, at least one of a film containing the inorganic material and a film made of a thermosetting resin not containing the inorganic material can be employed together with the thermosetting resin.
本実施形態に係る絶縁基材20は、図2に示すように、厚み方向において、一面20a側から、熱硬化性樹脂フィルム21a、熱可塑性樹脂フィルム22a、熱硬化性樹脂フィルム21b、熱可塑性樹脂フィルム22b、熱硬化性樹脂フィルム21c、熱可塑性樹脂フィルム22cの順に計6枚の樹脂フィルムが積層されてなる。すなわち、熱可塑性樹脂フィルムと熱硬化性樹脂フィルムとが交互に積層されて、絶縁基材20が構成されている。 As shown in FIG. 2, the insulating base material 20 according to the present embodiment has a thermosetting resin film 21a, a thermoplastic resin film 22a, a thermosetting resin film 21b, and a thermoplastic resin from the one surface 20a side in the thickness direction. A total of six resin films are laminated in the order of the film 22b, the thermosetting resin film 21c, and the thermoplastic resin film 22c. That is, the insulating base material 20 is configured by alternately laminating thermoplastic resin films and thermosetting resin films.
また、熱硬化性樹脂フィルム21a〜21cとして、ガラス繊維などの無機材料を含まない、熱硬化性ポリイミド(PI)からなるフィルムを採用している。一方、熱可塑性樹脂フィルム22a〜22cとして、ガラス繊維などの無機材料や線膨張係数などを調整するための無機フィラーを含まない、ポリエーテルエーテルケトン(PEEK)30重量%とポリエーテルイミド(PEI)70重量%からなる樹脂フィルムを採用している。 Moreover, the film which consists of thermosetting polyimide (PI) which does not contain inorganic materials, such as glass fiber, is employ | adopted as the thermosetting resin films 21a-21c. On the other hand, as the thermoplastic resin films 22a to 22c, 30% by weight of polyetheretherketone (PEEK) and polyetherimide (PEI) not containing inorganic materials such as glass fibers and inorganic fillers for adjusting the linear expansion coefficient, etc. A resin film composed of 70% by weight is employed.
上記した樹脂フィルムのうち、熱硬化性樹脂フィルム21bが、電子部品50が実装される基板(第1フィルム)に相当し、熱可塑性樹脂フィルム22bが、電子部品50と基板としての熱硬化性樹脂フィルム21bとの間を封止する第2フィルムに相当する。 Among the resin films described above, the thermosetting resin film 21b corresponds to the substrate (first film) on which the electronic component 50 is mounted, and the thermoplastic resin film 22b is the thermosetting resin as the electronic component 50 and the substrate. It corresponds to a second film that seals between the film 21b.
導体パターン30は、導体箔をパターニングしてなるものであり、電子部品50と外部とを電気的に接続する配線部として用いられるものである。また、電気的な配線部だけでなく、電子部品50に構成された素子の動作による熱を外部に放熱するための伝熱経路部や、貫通部材60として用いることもできる。 The conductor pattern 30 is formed by patterning a conductor foil, and is used as a wiring portion that electrically connects the electronic component 50 and the outside. Further, not only the electrical wiring portion but also the heat transfer path portion for radiating heat generated by the operation of the element configured in the electronic component 50 to the outside or the penetrating member 60 can be used.
一方、層間接続体40は、絶縁層としての樹脂フィルムをそれぞれ貫通する導電部材であり、本実施形態では、樹脂フィルムにおいて、厚み方向に沿って設けられたビアホール(貫通孔)に導電性ペーストが充填され、この導電性ペースト中の導電性粒子を加圧・加熱により焼結して構成されている。層間接続体40も、導体パターン30とともに、電子部品50と外部とを電気的に接続する配線部として用いられるものである。また、上記伝熱経路部や貫通部材60として用いることもできる。 On the other hand, the interlayer connector 40 is a conductive member that penetrates the resin film as the insulating layer. In this embodiment, the conductive paste is provided in the via holes (through holes) provided along the thickness direction in the resin film. The conductive particles in the conductive paste are filled and sintered by pressing and heating. The interlayer connector 40 is also used as a wiring portion that electrically connects the electronic component 50 and the outside together with the conductor pattern 30. Moreover, it can also be used as the heat transfer path part or the penetrating member 60.
本実施形態では、導体パターン30(31,32)と第1層間接続体41とにより、電子部品50の電極51aと外部接続用のパッド33とを電気的に接続する配線部が構成されている。また、上記配線部を構成する第1層間接続体41とは別の第2層間接続体42により、電子部品50のダミー電極51bと放熱部材70とを熱的に接続する伝熱経路部が構成されている。さらには、上記第1層間接続体41,第2層間接続体42とは別の第3層間接続体43と導体パターン30(35)とにより、貫通部材60が構成されている。 In the present embodiment, the conductor pattern 30 (31, 32) and the first interlayer connection body 41 constitute a wiring portion that electrically connects the electrode 51a of the electronic component 50 and the external connection pad 33. . In addition, a heat transfer path portion that thermally connects the dummy electrode 51b of the electronic component 50 and the heat radiating member 70 is configured by the second interlayer connector 42 that is different from the first interlayer connector 41 that constitutes the wiring portion. Has been. Further, a penetrating member 60 is constituted by a third interlayer connector 43 different from the first interlayer connector 41 and the second interlayer connector 42 and the conductor pattern 30 (35).
具体的には、導体パターン30が、銅(Cu)箔をパターニングしてなる。そして、導体パターン30として、電子部品50の電極51aに対応するパッド31と、垂直方向に延びた横配線部32と、厚み方向において隣接する第3層間接続体43に介在された導体パターン35を含んでいる。さらには、外部機器との接続に供せられるパッド33も、導体パターン30の一部として含んでいる。 Specifically, the conductor pattern 30 is formed by patterning a copper (Cu) foil. Then, as the conductor pattern 30, a pad 31 corresponding to the electrode 51a of the electronic component 50, a lateral wiring portion 32 extending in the vertical direction, and a conductor pattern 35 interposed in the third interlayer connector 43 adjacent in the thickness direction are provided. Contains. Furthermore, a pad 33 provided for connection with an external device is also included as a part of the conductor pattern 30.
各パッド31は、電子部品50の電極51aのピッチに合わせたピッチで設けられている。図示しないが、本実施形態では、電極51aが、1辺9個で一列の矩形環状に配置されており、電極51aに対応するパッド31も、電極51aの配置に対応して複数のパッド31が図5に示すように矩形環状に設けられている。そして、各パッド31は、図2に例示すように、同一層に設けられた横配線部32により、矩形環状の環の外側又は内側に引き出され(再配線され)て、第1層間接続体41と接続されている。なお、図5では、便宜上、横配線部32を省略して図示している。 Each pad 31 is provided at a pitch that matches the pitch of the electrodes 51 a of the electronic component 50. Although not shown in the drawings, in this embodiment, the electrodes 51a are arranged in a rectangular ring with one side of nine, and the pads 31 corresponding to the electrodes 51a also include a plurality of pads 31 corresponding to the arrangement of the electrodes 51a. As shown in FIG. 5, it is provided in a rectangular ring shape. Then, as shown in FIG. 2, each pad 31 is drawn (rewired) to the outside or inside of the rectangular annular ring by the horizontal wiring portion 32 provided in the same layer, and the first interlayer connection body 41. In FIG. 5, the horizontal wiring portion 32 is omitted for convenience.
また、外部接続用のパッド33は、絶縁基材20の表面20a,20bのうち、電子部品50のフリップチップ実装面側に位置する一面20aのみに配置されている。絶縁基材20の一面20aをなす熱硬化性樹脂フィルム21aには、パッド33を底部とする貫通孔25(図8参照)形成されており、貫通孔25の形成部位において、一面20aが凹んでいる。そして、本実施形態では、パッド33を底面として形成された貫通孔25内にメッキ膜などの導電部材が配置され、この導電部材上にはんだボール80が形成されている。このように本実施形態では、パッド33、貫通孔25内の導電部材、及びはんだボール80により、特許請求の範囲に記載の外部接続用の電極が構成されている。 Further, the external connection pad 33 is disposed only on one surface 20 a located on the flip chip mounting surface side of the electronic component 50 among the surfaces 20 a and 20 b of the insulating base material 20. The thermosetting resin film 21a that forms one surface 20a of the insulating base material 20 is formed with a through hole 25 (see FIG. 8) with the pad 33 as a bottom, and the one surface 20a is recessed at the site where the through hole 25 is formed. Yes. In this embodiment, a conductive member such as a plating film is disposed in the through hole 25 formed with the pad 33 as a bottom surface, and a solder ball 80 is formed on the conductive member. As described above, in this embodiment, the pad 33, the conductive member in the through hole 25, and the solder ball 80 constitute the external connection electrode described in the claims.
また、本実施形態では、層間接続体40が、Ag−Sn合金からなる。そして、上記したように、層間接続体40として、配線部のうちの縦配線部を構成する第1層間接続体41と、ダミー電極51bと放熱部材70とを熱的に接続するための第2層間接続体42と、貫通部材60を構成する第3層間接続体43を含んでいる。 In the present embodiment, the interlayer connector 40 is made of an Ag—Sn alloy. As described above, as the interlayer connection body 40, the first interlayer connection body 41 constituting the vertical wiring portion of the wiring portions, the second electrode for thermally connecting the dummy electrode 51b and the heat dissipation member 70 are provided. The interlayer connection body 42 and the third interlayer connection body 43 constituting the penetrating member 60 are included.
Cuからなる導体パターン30とAg−Sn合金からなる層間接続体40(第1層間接続体41,第3層間接続体43)との界面には、CuとSnとが相互に拡散してなる金属拡散層(Cu−Sn合金層)が形成され、これにより、導体パターン30と層間接続体40との接続信頼性が向上されている。 Metal formed by mutual diffusion of Cu and Sn at the interface between the conductor pattern 30 made of Cu and the interlayer connector 40 (first interlayer connector 41, third interlayer connector 43) made of an Ag—Sn alloy. A diffusion layer (Cu—Sn alloy layer) is formed, whereby the connection reliability between the conductor pattern 30 and the interlayer connector 40 is improved.
また、Cuからなる導体パターン30としてのパッド31と、電子部品50の電極51a上に設けられた金(Au)からなる接続部52との界面には、CuとAuとが相互に拡散してなる金属拡散層(CuAu3合金を含むCu−Au合金層)が形成され、これにより、パッド31と接続部52との接続信頼性が向上されている。 Also, Cu and Au diffuse to each other at the interface between the pad 31 as the conductor pattern 30 made of Cu and the connection portion 52 made of gold (Au) provided on the electrode 51 a of the electronic component 50. Thus, a metal diffusion layer (Cu—Au alloy layer including CuAu 3 alloy) is formed, whereby the connection reliability between the pad 31 and the connection portion 52 is improved.
電子部品50は、一面に電極51aを有し、配線基板にフリップチップ実装される部品、換言すれば、表面実装部品である。具体的には、シリコンなどの半導体基板に、トランジスタ、ダイオード、抵抗、コンデンサなどの素子が集積され、回路(大規模集積回路)が構成されたICチップ(ベアチップ)、チップ抵抗、チップコンデンサ、センサ素子、ダイオード素子、トランジスタ素子などを採用することができる。 The electronic component 50 has an electrode 51a on one surface and is a component that is flip-chip mounted on a wiring board, in other words, a surface-mounted component. Specifically, an IC chip (bare chip), chip resistor, chip capacitor, sensor in which a circuit (large-scale integrated circuit) is configured by integrating elements such as transistors, diodes, resistors, and capacitors on a semiconductor substrate such as silicon. An element, a diode element, a transistor element, or the like can be employed.
本実施形態では、電子部品50としてICチップを採用しており、電子部品50が、図2に示すように、配線部と電気的に接続された電極51aと、配線部と接続されず、電気的な接続機能を提供しないダミー電極51bとを有している。また、電子部品50は、上記した絶縁基材20によって封止されている。 In the present embodiment, an IC chip is employed as the electronic component 50. As shown in FIG. 2, the electronic component 50 is electrically connected to the electrode 51a electrically connected to the wiring portion and is not connected to the wiring portion. A dummy electrode 51b that does not provide a typical connection function. Further, the electronic component 50 is sealed with the insulating base material 20 described above.
電子部品50の厚み方向における表面のうち、絶縁基材20の一面20a側の表面には電極51aが複数形成されて、これら電極51aは対向配置されたパッド31と接続部52を介して電気的且つ機械的に接続されている。すなわち、電極51a形成面が、電子部品50のフリップチップ実装面となっている。 Among the surfaces in the thickness direction of the electronic component 50, a plurality of electrodes 51a are formed on the surface on the one surface 20a side of the insulating base material 20, and these electrodes 51a are electrically connected via the pads 31 and the connecting portions 52 arranged to face each other. And mechanically connected. That is, the surface on which the electrode 51 a is formed is the flip chip mounting surface of the electronic component 50.
本実施形態では、各電極51aに、Auからなる接続部52が接続されている。そして、電極51aにおける接続部52と対向する部位の厚み方向全てが、Au−Al合金(主としてAu4Al合金)からなり、アルミニウム(Al)を金属単体で含まないものとなっている。電極51aにおける接続部52と対向する部位の厚み方向全てとは、換言すれば、電極51aのうち、接続部52の直下(乃至直上)における厚み方向全ての部位(接続部52との界面及び該界面から厚み方向全ての部位)である。また、電極51aのうち、電子部品50と接続部52に挟まれた部位ともいえる。以下、電極51aのうち、Auからなる接続部52の直下部位と示す。 In this embodiment, the connection part 52 which consists of Au is connected to each electrode 51a. Then, all the thickness direction of the portion facing the connecting portion 52 of the electrode 51a is made of Au-Al alloy (mainly Au 4 Al alloy), and aluminum (Al) so as not included in the metal itself. In other words, all the thickness directions of the portion of the electrode 51a facing the connecting portion 52 are all the portions of the electrode 51a in the thickness direction immediately below (or immediately above) the connecting portion 52 (the interface with the connecting portion 52 and the interface). (All parts in the thickness direction from the interface). In addition, it can be said that the electrode 51 a is a portion sandwiched between the electronic component 50 and the connection portion 52. Hereinafter, the electrode 51a is indicated as a portion immediately below the connection portion 52 made of Au.
また、電極51aのうち、接続部52の直下領域ではない部分(例えば保護膜で覆われた部分)については、Alを金属単体で含む構成となっている。 Further, a portion of the electrode 51a that is not a region directly below the connection portion 52 (for example, a portion covered with a protective film) is configured to contain Al alone.
電極51aのうち、Auからなる接続部52の直下部位に単体でAlが残存すると、高温の使用環境において、電極51a中のAlに隣接する接続部52のAuが固相拡散し、Au5Al2を生成する。このAu5Al2の成長速度はAu4Alに比べて格段に速く、このため、Au5Al2の生成にAuの拡散が間に合わずに、接続部52と電極51aの界面にカーケンダルボイドを生じる。また、カーケンダルボイドを起点としてクラックが生じる。 In the electrode 51a, if Al remains alone in a portion immediately below the connection portion 52 made of Au, the Au in the connection portion 52 adjacent to the Al in the electrode 51a is solid-phase diffused in a high temperature use environment, and Au 5 Al 2 is generated. The growth rate of this Au 5 Al 2 is much faster than that of Au 4 Al. Therefore, the diffusion of Au is not in time for the generation of Au 5 Al 2 , and a Kirkendall void is formed at the interface between the connection portion 52 and the electrode 51a. Arise. In addition, cracks occur starting from Kirkendall void.
これに対し、本実施形態では、電極51aのうち、Auからなる接続部52の直下部位が、Alを金属単体で含まず、Au−Al合金の最終生成物であるAu4Al合金を主として含んでいる。したがって、高温の使用環境においても、カーケンダルボイド、ひいてはクラックが生じるのを抑制することができる。 On the other hand, in the present embodiment, in the electrode 51a, the portion immediately below the connection portion 52 made of Au does not contain Al as a single metal, but mainly contains Au 4 Al alloy which is the final product of Au—Al alloy. It is out. Therefore, it is possible to suppress the occurrence of Kirkendall voids, and hence cracks, even in a high temperature use environment.
また、本実施形態では、一例として、電極51a間のピッチ(間隔)が、電極51a形成面と反対の面に形成された電極(ダミー電極51b)のピッチよりも狭いものとなっている。具体的には、数十μmピッチ(例えば60μmピッチ)となっている。 In the present embodiment, as an example, the pitch (interval) between the electrodes 51a is narrower than the pitch of the electrodes (dummy electrodes 51b) formed on the surface opposite to the electrode 51a formation surface. Specifically, the pitch is several tens of μm (for example, 60 μm pitch).
一方、電子部品50の電極51a形成面とは反対の面には、Ni系材料からなるダミー電極51bが形成されている。このダミー電極51bには、第2層間接続体42が接続されている。Niからなるダミー電極51bとAg−Sn合金からなる第2層間接続体42との界面には、SnとNiとが相互に拡散してなる金属拡散層(Ni−Sn合金層)が形成され、これにより、ダミー電極51bと第2層間接続体42(伝熱経路部)との接続信頼性が向上されている。なお、ダミー電極51bは、例えば百μm単位のピッチで形成されている。 On the other hand, a dummy electrode 51b made of a Ni-based material is formed on the surface of the electronic component 50 opposite to the surface on which the electrode 51a is formed. A second interlayer connector 42 is connected to the dummy electrode 51b. At the interface between the dummy electrode 51b made of Ni and the second interlayer connector 42 made of Ag—Sn alloy, a metal diffusion layer (Ni—Sn alloy layer) formed by mutually diffusing Sn and Ni is formed, Thereby, the connection reliability of the dummy electrode 51b and the 2nd interlayer connection body 42 (heat-transfer path | route part) is improved. The dummy electrodes 51b are formed with a pitch of, for example, a unit of 100 μm.
このように、電子部品50は、一面に電気的な接続機能を提供する電極51aを有するとともに、放熱用のダミー電極51bも有している。 Thus, the electronic component 50 has the electrode 51a which provides an electrical connection function on one surface, and also has a dummy electrode 51b for heat dissipation.
貫通部材60は、主として、電子部品50の周辺で生じたボイド起因の、樹脂フィルム間の層間剥離の進展(垂直方向への進展)を抑制するためのものである。この貫通部材60は、厚み方向において、少なくとも電子部品50に並設された第1樹脂層(樹脂フィルム)全てと電子部品50のフリップチップ実装面側において第1樹脂層に隣接する第2樹脂層(樹脂フィルム)を一体的に貫通しつつ、垂直方向に沿う平面おいて電子部品50を取り囲むように、絶縁基材20に配置される。 The penetrating member 60 is mainly for suppressing the progress of delamination (progress in the vertical direction) between the resin films caused by voids generated around the electronic component 50. The penetrating member 60 includes at least a first resin layer (resin film) arranged in parallel with the electronic component 50 and a second resin layer adjacent to the first resin layer on the flip chip mounting surface side of the electronic component 50 in the thickness direction. (Resin film) is disposed on the insulating base material 20 so as to surround the electronic component 50 in a plane along the vertical direction while penetrating integrally.
本実施形態に係る貫通部材60について、先ず厚み方向の配置について説明する。 Regarding the penetrating member 60 according to the present embodiment, the arrangement in the thickness direction will be described first.
本実施形態では、貫通部材60が、複数の樹脂フィルムに配置された第3層間接続体43と導体パターン35により構成されており、隣接する第3層間接続体43が直接接続された部分と、隣接する第3層間接続体43の間に導体パターン35が介在された部分を有している。また、厚み方向において隣接する樹脂フィルムに配置された第3層間接続体43が、垂直方向に沿う平面において少なくとも一部が重なるように配置されている。換言すれば、垂直方向に沿う仮想平面に投影した状態で、隣接する第3層間接続体43が互いに重なるように配置されている。特に本実施形態では、全ての第3層間接続体43の中心が、垂直方向に沿う仮想平面に投影した状態で、互いにほぼ一致するように配置されている。すなわち、貫通部材60が厚み方向に沿う直線形状となるように配置されている。 In the present embodiment, the penetrating member 60 is configured by the third interlayer connection body 43 and the conductor pattern 35 arranged in a plurality of resin films, and the portion where the adjacent third interlayer connection body 43 is directly connected; A portion in which the conductor pattern 35 is interposed between adjacent third interlayer connectors 43 is provided. Moreover, the 3rd interlayer connection body 43 arrange | positioned at the resin film adjacent in the thickness direction is arrange | positioned so that at least one part may overlap in the plane in alignment with a perpendicular direction. In other words, the adjacent third interlayer connectors 43 are arranged so as to overlap each other in a state projected onto a virtual plane along the vertical direction. In particular, in the present embodiment, the centers of all the third interlayer connectors 43 are arranged so as to substantially coincide with each other in a state projected onto a virtual plane along the vertical direction. That is, the penetrating member 60 is disposed so as to have a linear shape along the thickness direction.
また、本実施形態では、図2に示すように熱硬化性樹脂フィルム21cが、第1樹脂層に相当しており、上記したように電子部品50が絶縁基材20によって封止されている。そして、貫通部材60が、電子部品50の電極51a形成面と反対の表面側において熱硬化性樹脂フィルム21cに隣接する第3樹脂層(熱可塑性樹脂フィルム22c)まで延設されている。さらには、貫通部材60が、絶縁基材20を貫通し、厚み方向における一端が放熱部材70に接続され、他端が外部接続用の電極を構成するパッドと同一平面に配置されたダミーパッド34と接続されている。 In the present embodiment, as shown in FIG. 2, the thermosetting resin film 21 c corresponds to the first resin layer, and the electronic component 50 is sealed with the insulating base material 20 as described above. And the penetration member 60 is extended to the 3rd resin layer (thermoplastic resin film 22c) adjacent to the thermosetting resin film 21c in the surface side opposite to the electrode 51a formation surface of the electronic component 50. As shown in FIG. Furthermore, the penetrating member 60 penetrates the insulating base material 20, one end in the thickness direction is connected to the heat radiating member 70, and the other end is a dummy pad 34 disposed on the same plane as the pad constituting the electrode for external connection. Connected with.
このダミーパッド34が、特許請求の範囲に記載のダミー電極に相当する。本実施形態では、導体パターン30としてダミーパッド34が構成されており、パッド33同様、絶縁基材20の一面20aをなす熱硬化性樹脂フィルム21aには、ダミーパッド34を底部とする貫通孔25(図8参照)形成されている。そして、ダミーパッド34、貫通孔25内の導電部材、及びはんだボール80により、特許請求の範囲に記載のダミー電極が構成されている。 The dummy pad 34 corresponds to the dummy electrode described in the claims. In the present embodiment, a dummy pad 34 is configured as the conductor pattern 30, and like the pad 33, the thermosetting resin film 21 a forming the one surface 20 a of the insulating base material 20 has a through hole 25 having the dummy pad 34 as a bottom. (See FIG. 8). The dummy pads 34, the conductive members in the through holes 25, and the solder balls 80 constitute the dummy electrodes described in the claims.
次に、垂直方向に沿う平面配置について説明する。 Next, a planar arrangement along the vertical direction will be described.
本実施形態では、図1に示すように、電子部品50の、垂直方向に沿う外形輪郭(平面形状)が矩形状となっている。そして、貫通部材60は、矩形状をなす電子部品50の4つの側面それぞれに対向して配置されている。その一例として、本実施形態では、複数の貫通部材60が、垂直方向において所定の間隔を有して矩形環状に配置され、電子部品50の4つの側面それぞれに対向して、貫通部材60が個別に配置されている。具体的には、各側面に対し、6つの貫通部材60が配置されており、電子部品50の矩形角部1つにつき1つの貫通部材60が配置されている。 In the present embodiment, as shown in FIG. 1, the outer contour (planar shape) along the vertical direction of the electronic component 50 is rectangular. And the penetration member 60 is arrange | positioned facing each of the four side surfaces of the electronic component 50 which makes a rectangular shape. As an example, in the present embodiment, a plurality of penetrating members 60 are arranged in a rectangular ring shape with a predetermined interval in the vertical direction, and the penetrating members 60 are individually opposed to the four side surfaces of the electronic component 50. Is arranged. Specifically, six penetrating members 60 are arranged for each side surface, and one penetrating member 60 is arranged for each rectangular corner of the electronic component 50.
放熱部材70は、金属材料(Cu等)や、シリコン系材料(シリコン、シリコンカーバイド等)からなり、電子部品50に構成された素子の動作による熱を外部に放熱するためのものである。このような放熱部材70としては、所謂ヒートシンク、放熱フィンなどを採用することができる。 The heat radiating member 70 is made of a metal material (Cu or the like) or a silicon-based material (silicon, silicon carbide or the like), and is for radiating heat generated by the operation of the element formed in the electronic component 50 to the outside. As such a heat radiating member 70, what is called a heat sink, a heat radiating fin, etc. are employable.
本実施形態では、Cuからなり、絶縁基材20の一面20bと略一致する大きさ及び形状を有し、一面20b全域を被覆するように配置された平板状の放熱部材70を採用している。そして、この放熱部材70に熱可塑性樹脂フィルム22cが密着することで、放熱部材70が絶縁基材20の一面20bに固定されている。すなわち、放熱部材70は、絶縁基材20との接着面を除く表面の部分が外部に露出されている。 In the present embodiment, a flat plate-like heat radiating member 70 made of Cu, having a size and shape substantially coincident with the one surface 20b of the insulating base material 20 and arranged so as to cover the entire surface 20b is employed. . The heat radiating member 70 is fixed to the one surface 20b of the insulating base material 20 by the thermoplastic resin film 22c being in close contact with the heat radiating member 70. That is, the heat radiation member 70 is exposed to the outside on the surface portion excluding the adhesive surface with the insulating base material 20.
また、放熱部材70には、熱可塑性樹脂フィルム22cに形成された第2層間接続体42の一端が接続されている。したがって、電子部品50で生じた熱が、ダミー電極51bから、熱可塑性樹脂フィルム22cに形成された第2層間接続体42からなる伝熱経路部を通じて放熱部材70に伝達されるようになっている。 In addition, one end of a second interlayer connector 42 formed on the thermoplastic resin film 22c is connected to the heat dissipation member 70. Therefore, the heat generated in the electronic component 50 is transmitted from the dummy electrode 51b to the heat radiating member 70 through the heat transfer path portion formed by the second interlayer connector 42 formed in the thermoplastic resin film 22c. .
また、本実施形態では、Cuからなる放熱部材70と、Ag−Sn合金からなる第2層間接続体42との界面に、CuとSnとが相互に拡散してなる金属拡散層(C−Sn合金層)が形成され、これにより、第2層間接続体42(伝熱経路部)と放熱部材70との接続信頼性が向上されている。 In this embodiment, a metal diffusion layer (C-Sn) in which Cu and Sn diffuse to each other at the interface between the heat dissipation member 70 made of Cu and the second interlayer connection body 42 made of an Ag-Sn alloy. (Alloy layer) is formed, whereby the connection reliability between the second interlayer connector 42 (heat transfer path portion) and the heat dissipation member 70 is improved.
次に、上記した部品内蔵配線基板10の製造方法について説明する。この製造方法では、MAP(Mold Array Package)法、すなわち複数の電子部品50を一括封止した後、ダイシングして個々の部品内蔵配線基板(半導体装置)を得る方法を適用する。なお、導電性ペーストを示す符号40aの後の括弧内は、対応する層間接続体の符号を記載している。 Next, a method for manufacturing the above-described component built-in wiring board 10 will be described. In this manufacturing method, a MAP (Mold Array Package) method, that is, a method in which a plurality of electronic components 50 are collectively sealed and then diced to obtain individual component-embedded wiring boards (semiconductor devices) is applied. In addition, the code | symbol of the corresponding interlayer connection body is described in the parenthesis after the code | symbol 40a which shows an electrically conductive paste.
先ず、積層体を加圧・加熱して部品内蔵配線基板10を形成すべく、積層体を構成する要素を準備する。すなわち、複数枚の樹脂フィルムと、複数個の電子部品50と、1枚の放熱部材70をそれぞれ準備する。 First, in order to form the component built-in wiring board 10 by pressurizing and heating the laminated body, elements constituting the laminated body are prepared. That is, a plurality of resin films, a plurality of electronic components 50, and a single heat dissipation member 70 are prepared.
本実施形態では、電子部品50が実装された基板(以下、半導体ユニット11と示す)と、該半導体ユニット11に積層される複数枚の樹脂フィルムと、放熱部材70とをそれぞれ準備する。なお、複数の樹脂フィルムとして、外形輪郭が互いにほぼ同じものを採用し、放熱部材70として、樹脂フィルムとほぼ同じ外形輪郭を有するものを採用する。 In the present embodiment, a substrate on which the electronic component 50 is mounted (hereinafter referred to as the semiconductor unit 11), a plurality of resin films stacked on the semiconductor unit 11, and a heat dissipation member 70 are prepared. In addition, as the plurality of resin films, those having substantially the same outer contour as each other are adopted, and as the heat radiating member 70, those having substantially the same outer contour as the resin film are adopted.
また、複数枚の樹脂フィルムのうち、熱硬化性樹脂フィルム21a〜21cとして、ガラス繊維などの無機材料を含まない、熱硬化性ポリイミド(PI)からなるフィルムを採用する。本実施形態では、一例として、全ての樹脂フィルム21a〜21cの厚さを同一(例えば50μm)とする。 Moreover, the film which consists of thermosetting polyimide (PI) which does not contain inorganic materials, such as glass fiber, is employ | adopted as thermosetting resin films 21a-21c among several resin films. In the present embodiment, as an example, the thicknesses of all the resin films 21a to 21c are the same (for example, 50 μm).
一方、熱可塑性樹脂フィルム22a〜22cとして、ガラス繊維などの無機材料や線膨張係数などを調整するための無機フィラーを含まない、ポリエーテルエーテルケトン(PEEK)30重量%とポリエーテルイミド(PEI)70重量%からなる樹脂フィルムを採用する。本実施形態では、一例として、樹脂フィルム22a,22cを同一の厚さ(例えば80μm)とし、第2フィルムとしての熱可塑性樹脂フィルム22bを、上記樹脂フィルム22a,22cよりも薄い厚さ(例えば50μm)とする。 On the other hand, as the thermoplastic resin films 22a to 22c, 30% by weight of polyetheretherketone (PEEK) and polyetherimide (PEI) not containing inorganic materials such as glass fibers and inorganic fillers for adjusting the linear expansion coefficient, etc. A resin film composed of 70% by weight is employed. In this embodiment, as an example, the resin films 22a and 22c have the same thickness (for example, 80 μm), and the thermoplastic resin film 22b as the second film is thinner than the resin films 22a and 22c (for example, 50 μm). ).
この準備工程では、PALAPとして知られる一括積層法で周知のごとく、一括積層する前に、絶縁基材20を構成する樹脂フィルムに対して、導体パターン30を形成したり、焼結により層間接続体40となる導電性ペースト40aをビアホールに充填しておく。導体パターン30や、導電性ペースト40aが充填されるビアホールの配置は、上記した配線部、伝熱経路部、及び貫通部材60に応じて適宜決定される。 In this preparatory process, as is well known by the batch lamination method known as PALAP, the conductor pattern 30 is formed on the resin film constituting the insulating base material 20 before the lamination, or the interlayer connection body is sintered. The via paste is filled with conductive paste 40a to be 40. The arrangement of the conductor pattern 30 and the via hole filled with the conductive paste 40 a is appropriately determined according to the wiring part, the heat transfer path part, and the penetrating member 60 described above.
導体パターン30は、樹脂フィルムの表面に貼着した導体箔をパターニングすることで形成することができる。絶縁基材20を構成する複数枚の樹脂フィルムとしては、導体パターン30を有する樹脂フィルムを含めばよく、例えば全ての樹脂フィルムが導体パターン30を有する構成や、一部の樹脂フィルムが導体パターン30を有さない構成も採用することができる。また、導体パターン30を有する樹脂フィルムとしては、片面のみに導体パターン30を有する樹脂フィルム、積層方向における両面に導体パターン30を有する樹脂フィルムのいずれも採用することができる。 The conductor pattern 30 can be formed by patterning a conductor foil adhered to the surface of the resin film. The plurality of resin films constituting the insulating base material 20 may include a resin film having the conductor pattern 30. For example, a configuration in which all the resin films have the conductor pattern 30 or a part of the resin films are the conductor pattern 30. A configuration that does not include the can also be adopted. Moreover, as a resin film which has the conductor pattern 30, both the resin film which has the conductor pattern 30 only on one side, and the resin film which has the conductor pattern 30 on both surfaces in a lamination direction are employable.
一方、導電性ペースト40aは、導電性粒子にエチルセルロース樹脂やアクリル樹脂などを保形性付与のため添加し、テルピネオールなどの有機溶剤を加えた状態で混練することで得ることができる。そして、炭酸ガスレーザなどにより、樹脂フィルムを貫通するビアホールを形成し、スクリーン印刷などによって、導電性ペースト40aをビアホール内に充填する。ビアホールは、上記導体パターン30を底面として形成しても良いし、導体パターン30の無い位置に、ビアホールを形成しても良い。 On the other hand, the conductive paste 40a can be obtained by adding ethyl cellulose resin, acrylic resin or the like to the conductive particles for imparting shape retention and kneading in an organic solvent such as terpineol. Then, a via hole penetrating the resin film is formed by a carbon dioxide laser or the like, and the conductive paste 40a is filled into the via hole by screen printing or the like. The via hole may be formed with the conductor pattern 30 as a bottom surface, or the via hole may be formed at a position where the conductor pattern 30 is not present.
導体パターン30上にビアホールを形成する場合、導体パターン30が底となるため、ビアホール内に導電性ペースト40aを留めることができる。一方、導体パターン30を有さない樹脂フィルム、又は、導体パターン30を有しながらも、導体パターン30の形成位置とは異なる位置にビアホールを形成する場合には、底のないビアホール内に導電性ペースト40aを留めるために、本出願人による特願2008-296074号に記載の導電性ペースト40aを用いる。また、この導電性ペースト40aを充填する装置(方法)としては、本出願人による特願2009−75034号に記載の装置(方法)を採用すると良い。 When the via hole is formed on the conductor pattern 30, the conductive pattern 40 becomes the bottom, so that the conductive paste 40a can be retained in the via hole. On the other hand, when a via hole is formed at a position different from the formation position of the conductor pattern 30 while having the resin film having the conductor pattern 30 or the conductor pattern 30, the conductive film is not conductive in the bottomless via hole. In order to fasten the paste 40a, the conductive paste 40a described in Japanese Patent Application No. 2008-296074 by the present applicant is used. Moreover, as an apparatus (method) for filling the conductive paste 40a, an apparatus (method) described in Japanese Patent Application No. 2009-75034 by the present applicant may be employed.
この導電性ペースト40aは、導電性粒子に対し、導電性粒子の焼結温度よりも低い温度で分解または揮発するとともに、該温度よりも低く、室温よりも高い温度で溶融状態となり、室温で固体状態となる低融点室温固体樹脂が添加されている。低融点室温固体樹脂としては、例えばパラフィンがある。これによれば、充填時には加温することで、低融点室温固体樹脂が溶融してペースト状となり、充填後の冷却において、低融点室温固体樹脂が固化することで導電性ペースト40aも固まって、ビアホール内に保持することができる。なお、充填する際には、ビアホールの一端を平坦な部材にて塞いでおけば良い。 The conductive paste 40a decomposes or volatilizes the conductive particles at a temperature lower than the sintering temperature of the conductive particles, becomes a molten state at a temperature lower than the temperature and higher than the room temperature, and is solid at room temperature. A low melting point room temperature solid resin that is in a state is added. An example of the low melting point room temperature solid resin is paraffin. According to this, by heating at the time of filling, the low melting point room temperature solid resin is melted into a paste, and in the cooling after filling, the low melting point room temperature solid resin is solidified to solidify the conductive paste 40a, It can be held in the via hole. When filling, one end of the via hole may be closed with a flat member.
先ず、半導体ユニット11に積層される4枚の樹脂フィルム21a,21c,22a,22cを準備する工程を説明する。 First, a process of preparing four resin films 21a, 21c, 22a, and 22c laminated on the semiconductor unit 11 will be described.
本実施形態では、図3に示すように、4枚の樹脂フィルム21a,21c,22a,22cのうち、熱硬化性樹脂フィルム21aのみ、片面に銅箔(例えば厚さ18μm)が貼着されたフィルムを準備し、銅箔をパターニングして導体パターン30(パッド33,ダミーパッド34,導体パターン35)をそれぞれ形成する。なお、半導体ユニット11を構成する残り2枚の樹脂フィルム21b,22bについても、熱硬化性樹脂フィルム21bのみ片面に銅箔(同じく厚さ18μm)が貼着されたフィルムを準備し、この銅箔をパターニングして導体パターン30(パッド31、横配線部32、導体パターン35)を形成する。 In this embodiment, as shown in FIG. 3, a copper foil (for example, thickness 18 μm) is attached to one side of only the thermosetting resin film 21a among the four resin films 21a, 21c, 22a, and 22c. A film is prepared, and copper foil is patterned to form conductor patterns 30 (pad 33, dummy pad 34, conductor pattern 35). As for the remaining two resin films 21b and 22b constituting the semiconductor unit 11, only a thermosetting resin film 21b is prepared with a film having a copper foil (also having a thickness of 18 μm) attached to one side. Is patterned to form a conductor pattern 30 (pad 31, lateral wiring portion 32, conductor pattern 35).
すなわち、樹脂フィルム21a〜21c,22a〜22cのうち、熱硬化性樹脂フィルム21a,21bが片面に導体パターン30を有する構成とし、熱可塑性樹脂フィルム22a〜22cは、導体パターン30を有さない構成とする。 That is, among the resin films 21 a to 21 c and 22 a to 22 c, the thermosetting resin films 21 a and 21 b are configured to have the conductor pattern 30 on one side, and the thermoplastic resin films 22 a to 22 c do not include the conductor pattern 30. And
また、4枚の樹脂フィルム21a,21c,22a,22cのうち、導体パターン30として外部接続用のパッド33(及びダミーパッド34)を片面に有する熱硬化性樹脂フィルム21aを除く樹脂フィルム21c,22a,22cにビアホール(符号略)をそれぞれ形成し、該ビアホール内に導電性ペースト40aを充填する。そして充填後、乾燥工程にて溶剤を揮発させる。 Of the four resin films 21a, 21c, 22a, and 22c, the resin films 21c and 22a excluding the thermosetting resin film 21a that has the external connection pad 33 (and the dummy pad 34) on one side as the conductor pattern 30. , 22c, via holes (reference numerals omitted) are formed, and the via holes are filled with conductive paste 40a. And after filling, a solvent is volatilized in a drying process.
本実施形態では、導体パターン30を形成しない熱可塑性樹脂フィルム22a,22cについては、導電性粒子としてAg粒子とSn粒子を所定の比率で含み、且つ、上記したように、パラフィンなどの低融点室温固体樹脂が添加された導電性ペースト40aを用いる。相対パターン30を有する熱硬化性樹脂フィルム21cについては、パラフィンなどの低融点室温固体樹脂が添加された導電性ペースト40a、添加されていない導電性ペースト40aのいずれも採用できるが、本実施形態では、パラフィンなどの低融点室温固体樹脂が添加された導電性ペースト40aを採用する。 In the present embodiment, the thermoplastic resin films 22a and 22c that do not form the conductor pattern 30 include Ag particles and Sn particles as conductive particles in a predetermined ratio, and, as described above, low melting point room temperature such as paraffin. A conductive paste 40a to which a solid resin is added is used. As for the thermosetting resin film 21c having the relative pattern 30, either the conductive paste 40a to which a low melting point room temperature solid resin such as paraffin is added or the conductive paste 40a to which the low melting point room temperature solid resin is not added can be adopted. A conductive paste 40a to which a low melting point room temperature solid resin such as paraffin is added is employed.
さらに、この準備工程では、積層体が、複数の電子部品50をそれぞれ収容するために、複数枚の樹脂フィルムのうちの一部に予め孔部を形成しておく。この孔部は貫通孔及び未貫通孔のいずれも採用することができる。本実施形態では、熱硬化性樹脂フィルム21cに、孔部として、複数個の電子部品50をそれぞれ収容するための複数個の空洞部23(貫通孔)を形成する。このため、空洞部23を有する熱硬化性樹脂フィルム21cは格子状を呈する。 Furthermore, in this preparatory process, in order that a laminated body may each accommodate the some electronic component 50, a hole part is previously formed in some resin sheets of several sheets. Both the through hole and the non-through hole can be adopted as the hole. In the present embodiment, a plurality of cavities 23 (through holes) for accommodating a plurality of electronic components 50 are formed as holes in the thermosetting resin film 21c. For this reason, the thermosetting resin film 21c which has the cavity part 23 exhibits a grid | lattice form.
各空洞部23は、パンチやドリルなどによる機械的加工、レーザ光の照射により形成することができ、1つの電子部品50の体格に対し、加圧・加熱時の熱可塑性樹脂の流動により空洞が埋める程度の所定のマージンをもって形成される。空洞部23の形成タイミングとしては、導体パターン30及び層間接続体40の形成前、形成後のいずれでも良い。 Each cavity 23 can be formed by mechanical processing such as punching or drilling or laser light irradiation, and the cavity of each electronic component 50 can be formed by the flow of thermoplastic resin during pressurization and heating. It is formed with a predetermined margin for filling. The formation timing of the cavity 23 may be before the conductor pattern 30 and the interlayer connector 40 are formed or after the formation.
また、上記した樹脂フィルム21a,21c,22a,22cの準備工程に並行して、半導体ユニット11の形成工程を実施する。なお、半導体ユニット11の形成工程を示す図4及び図5では、複数の電子部品50のうち、1つの電子部品50の周辺領域を拡大して図示している。 Moreover, the formation process of the semiconductor unit 11 is implemented in parallel with the preparation process of the above-mentioned resin film 21a, 21c, 22a, 22c. 4 and 5 showing the process of forming the semiconductor unit 11, the peripheral region of one electronic component 50 among the plurality of electronic components 50 is shown enlarged.
先ず、少なくとも第1フィルムを含み、電子部品50を実装するための基板を構成する樹脂フィルムと、基板と電子部品50との間を封止する第2フィルムを準備する。 First, a resin film that includes at least a first film and forms a substrate for mounting the electronic component 50 and a second film that seals between the substrate and the electronic component 50 are prepared.
本実施形態では、図4(a)に示すように、基板をなす第1フィルムとしての熱硬化性樹脂フィルム21bと第2フィルムとしての熱可塑性樹脂フィルム22bを準備する。熱硬化性樹脂フィルム21bについては片面に銅箔が貼着されたものを準備し、この銅箔をパターニングして導体パターン30を形成する。このとき、導体パターン30として、パッド31や横配線部32が形成される。 In this embodiment, as shown to Fig.4 (a), the thermosetting resin film 21b as a 1st film which makes a board | substrate, and the thermoplastic resin film 22b as a 2nd film are prepared. About the thermosetting resin film 21b, what the copper foil was affixed on one side is prepared, this copper foil is patterned, and the conductor pattern 30 is formed. At this time, the pad 31 and the horizontal wiring part 32 are formed as the conductor pattern 30.
次いで、加熱・加圧することで、熱可塑性樹脂フィルム22bを、パッド31を覆うように基板のパッド形成面に貼り付ける。 Next, by applying heat and pressure, the thermoplastic resin film 22b is attached to the pad forming surface of the substrate so as to cover the pad 31.
本実施形態では、図4(b)及び図5に示すように、熱可塑性樹脂フィルム22bを、パッド31を覆うように、基板としての熱硬化性樹脂フィルム21bのパッド形成面に熱圧着する。なお、図5に二点鎖線で示す領域は、電子部品50の搭載領域24を示している。 In this embodiment, as shown in FIGS. 4B and 5, the thermoplastic resin film 22 b is thermocompression bonded to the pad forming surface of the thermosetting resin film 21 b as a substrate so as to cover the pad 31. In addition, the area | region shown with a dashed-two dotted line in FIG. 5 has shown the mounting area | region 24 of the electronic component 50. FIG.
具体的には、熱可塑性樹脂フィルム22bの温度が、該フィルム22bを構成する熱可塑性樹脂のガラス転移点以上、融点以下となるように加熱しつつ、熱硬化性樹脂フィルム21b側に加圧することで、軟化した熱可塑性樹脂を熱硬化性樹脂フィルム21bのパッド形成面及び導体パターン30の表面に密着させる。 Specifically, pressurizing the thermoplastic resin film 22b while heating the thermoplastic resin film 22b so that the temperature is not lower than the melting point and not higher than the glass transition point of the thermoplastic resin constituting the film 22b. Then, the softened thermoplastic resin is brought into close contact with the pad forming surface of the thermosetting resin film 21 b and the surface of the conductor pattern 30.
熱可塑性樹脂フィルム22bを熱硬化性樹脂フィルム21bに熱圧着した後、熱硬化性樹脂フィルム21bに導体パターン30を底面としてビアホールを形成するとともに、ビアホールに対して、図4(b)に示すように導電性ペースト40aを充填する。ここでは、導体パターン30を底面とするため、導電性ペースト40aとして、低融点室温固体樹脂を含まない導電性ペーストを採用しても良いし、低融点室温固体樹脂を含む導電性ペーストを採用しても良い。 After thermocompression bonding the thermoplastic resin film 22b to the thermosetting resin film 21b, via holes are formed in the thermosetting resin film 21b with the conductor pattern 30 as the bottom surface, and the via holes are as shown in FIG. Is filled with the conductive paste 40a. Here, since the conductive pattern 30 is the bottom surface, the conductive paste 40a may be a conductive paste that does not include a low melting point room temperature solid resin, or a conductive paste that includes a low melting point room temperature solid resin. May be.
次に、別途準備した電子部品50を、基板にフリップチップ実装する。 Next, the separately prepared electronic component 50 is flip-chip mounted on the substrate.
電子部品50には、基板に対する搭載面の電極51a上にスタッドバンプ52aが形成されている。本実施形態では、Al系材料からなる電極51a上に、例えばワイヤを使った周知の方法でAuからなるスタッドバンプ52a(鋲状のバンプ)が形成されている。 In the electronic component 50, stud bumps 52a are formed on the electrodes 51a on the mounting surface with respect to the substrate. In the present embodiment, stud bumps 52a (bump-like bumps) made of Au are formed on an electrode 51a made of an Al-based material by a well-known method using, for example, a wire.
そして、図4(c)に示すように、例えばパルスヒート方式の熱圧着ツール100により、この電子部品50を、基板搭載面の裏面側から加熱しつつ基板に向けて加圧する。このとき、熱可塑性樹脂フィルム22bを構成する熱可塑性樹脂の融点(PEEK:PEI=30:70で330℃)以上の温度で加熱しつつ、熱硬化性樹脂フィルム21b側に加圧する。 Then, as shown in FIG. 4C, the electronic component 50 is pressed toward the substrate while being heated from the back side of the substrate mounting surface by, for example, a pulse heat type thermocompression bonding tool 100. At this time, pressure is applied to the thermosetting resin film 21b side while heating at a temperature equal to or higher than the melting point of the thermoplastic resin constituting the thermoplastic resin film 22b (PEEK: PEI = 30: 70, 330 ° C.).
熱圧着ツール100からの熱が電子部品50に伝わり、スタッドバンプ52aの先端温度が熱可塑性樹脂フィルム22bを構成する熱可塑性樹脂の融点以上となると、スタッドバンプ52aが接する熱可塑性樹脂フィルム22bの部分が軟化・溶融(熔融)する。したがって、熱可塑性樹脂フィルム22bを溶融させながら、スタッドバンプ52aを熱可塑性樹脂フィルム22bに押し込んで、対応するパッド31に接触させることができる。これにより、図4(d)に示すように、スタッドバンプ52aとパッド31とを圧接状態とすることができる。 When the heat from the thermocompression bonding tool 100 is transferred to the electronic component 50 and the tip temperature of the stud bump 52a becomes equal to or higher than the melting point of the thermoplastic resin constituting the thermoplastic resin film 22b, the portion of the thermoplastic resin film 22b with which the stud bump 52a contacts. Softens and melts (melts). Therefore, the stud bump 52a can be pushed into the thermoplastic resin film 22b and brought into contact with the corresponding pad 31 while the thermoplastic resin film 22b is melted. Thereby, as shown in FIG.4 (d), the stud bump 52a and the pad 31 can be made into a press-contact state.
また、溶融・軟化した熱可塑性樹脂は、圧力を受けて流動し、電子部品50の基板搭載面、熱硬化性樹脂フィルム21bのパッド形成面、導体パターン30、電極51a、及びスタッドバンプ52aに密着する。したがって、図4(d)に示すように、熱可塑性樹脂フィルム22bによって、電子部品50と熱硬化性樹脂フィルム21b(基板)との間を封止することができる。このようにして、半導体ユニット11を形成する。 The melted / softened thermoplastic resin flows under pressure and adheres to the board mounting surface of the electronic component 50, the pad forming surface of the thermosetting resin film 21b, the conductor pattern 30, the electrode 51a, and the stud bump 52a. To do. Therefore, as shown in FIG.4 (d), between the electronic component 50 and the thermosetting resin film 21b (board | substrate) can be sealed with the thermoplastic resin film 22b. In this way, the semiconductor unit 11 is formed.
本実施形態では、フリップチップ実装時の加熱温度を、融点よりも若干高い350℃程度とし、1つのスタッドバンプ52aにかかる荷重が20〜50gf程度となる圧力を印加する。これにより、短時間で、スタッドバンプ52aとパッド31とを圧接状態とすることができる。 In the present embodiment, the heating temperature at the time of flip chip mounting is set to about 350 ° C., which is slightly higher than the melting point, and a pressure is applied so that the load applied to one stud bump 52a is about 20 to 50 gf. Thereby, the stud bump 52a and the pad 31 can be brought into a pressure contact state in a short time.
なお、圧接状態となった後も、加熱・加圧を継続すると、スタッドバンプ52aを構成するAuとパッド31を構成するCuとが相互に拡散(固相拡散)し、金属拡散層(Cu−Au合金層)を形成する。また、スタッドバンプ52aを構成するAuが電極51aを構成するAlに対して固相拡散し、金属拡散層(Au−Al合金層)を形成する。しかしながら、このような金属拡散層を形成するには、上記した圧接状態を形成するのに比べ、加熱・加圧時間として長時間を要する。電子部品50を基板に実装するのに長時間を要すると、部品内蔵配線基板10の形成時間が結果として長くなり、製造コストも増加してしまう。また、その間、電極51a、スタッドバンプ52a、パッド31の電気的な接続部以外の箇所にも、不必要な熱が印加されることとなる。このため、この実装工程では、スタッドバンプ52aとパッド31との接続状態を圧接状態にとどめる。 When heating and pressurization are continued even after the pressure contact state is reached, Au constituting the stud bump 52a and Cu constituting the pad 31 diffuse to each other (solid phase diffusion), and a metal diffusion layer (Cu— Au alloy layer) is formed. Further, Au constituting the stud bump 52a is solid-phase diffused with respect to Al constituting the electrode 51a to form a metal diffusion layer (Au—Al alloy layer). However, in order to form such a metal diffusion layer, it takes a longer time for heating and pressurization compared to the above-described press contact state. If it takes a long time to mount the electronic component 50 on the board, the formation time of the component built-in wiring board 10 becomes longer as a result, and the manufacturing cost also increases. In the meantime, unnecessary heat is applied to portions other than the electrical connection portions of the electrode 51a, the stud bump 52a, and the pad 31. For this reason, in this mounting process, the connection state between the stud bump 52a and the pad 31 is kept in the pressure contact state.
また、本実施形態では、熱可塑性樹脂フィルム22bを熱硬化性樹脂フィルム21bに貼り付けた後で、ビアホールを形成し、導電性ペースト40aを充填する例を示した。しかしながら、貼り付け前の状態で、熱硬化性樹脂フィルム21bにビアホールを形成し、導電性ペースト40aを充填しても良い。 Further, in the present embodiment, an example in which the via hole is formed after the thermoplastic resin film 22b is attached to the thermosetting resin film 21b and the conductive paste 40a is filled is shown. However, a via hole may be formed in the thermosetting resin film 21b and the conductive paste 40a may be filled in a state before being attached.
導電性ペースト40aについては、電子部品50を、基板にフリップチップ実装する際の加熱・加圧や、熱可塑性樹脂フィルム22bを貼り付け前に形成した場合には、貼り付け時の加圧・加熱により、導電性粒子が焼結されて層間接続体40(41,43)を形成しても良いし、焼結されずに半導体ユニット11が形成された時点で導電性ペースト40aのままでも良い。また、一部が焼結された状態としても良い。本実施形態では、フリップチップ実装後の状態で導電性ペースト40aとする。 As for the conductive paste 40a, when the electronic component 50 is formed by heating / pressing when flip-chip mounting on a substrate, or when the thermoplastic resin film 22b is formed before bonding, the pressing / heating at the time of bonding is performed. Thus, the conductive particles may be sintered to form the interlayer connector 40 (41, 43), or the conductive paste 40a may be left as it is when the semiconductor unit 11 is formed without being sintered. Moreover, it is good also as a state which one part sintered. In this embodiment, it is set as the electrically conductive paste 40a in the state after flip chip mounting.
次に、積層体を形成する積層工程を実施する。この積層工程では、表面に導体パターン30が形成された樹脂フィルム、ビアホール内に導電性ペースト40aが充填された樹脂フィルム、複数個の電子部品50それぞれに対応して形成された複数個の孔部(空洞部23)を有する樹脂フィルム、を含む複数枚の樹脂フィルムを、複数個の電子部品50及び放熱部材70とともに積層して、積層体を形成する。 Next, a stacking process for forming a stacked body is performed. In this laminating process, a resin film having a conductor pattern 30 formed on the surface, a resin film filled with a conductive paste 40a in a via hole, and a plurality of holes formed corresponding to each of a plurality of electronic components 50 A plurality of resin films including a resin film having (cavity portion 23) are laminated together with a plurality of electronic components 50 and heat dissipation member 70 to form a laminate.
このとき、1)複数個の電子部品50が空洞部23(孔部)に配置されて積層方向において互いに同一位置となる、2)1枚の放熱部材70が複数個の電子部品50と対向しつつ積層方向において表層となる、3)各電子部品50におけるフリップチップ実装面(電極51a形成面)の反対面と放熱部材70との間に、各電子部品50と放熱部材70とを熱的に接続するための導電性ペースト40a(後の第2層間接続体42)を有した樹脂フィルムが位置する、4)熱可塑性樹脂フィルムが少なくとも1枚おきに位置しつつ、電子部品50のフリップチップ実装面、該フリップチップ実装面と反対の面、及び放熱部材70における電子部品50との対向面に隣接するように、積層する。 At this time, 1) a plurality of electronic components 50 are arranged in the cavity 23 (hole) and are located at the same position in the stacking direction, and 2) one heat dissipation member 70 faces the plurality of electronic components 50. 3) It becomes a surface layer in the stacking direction, and 3) between each electronic component 50 and the heat dissipation member 70 thermally between the opposite surface of the flip chip mounting surface (electrode 51a formation surface) of each electronic component 50 and the heat dissipation member 70. A resin film having a conductive paste 40a (later second interlayer connection body 42) for connection is located. 4) Flip chip mounting of the electronic component 50 while at least every other thermoplastic resin film is located. The layers are laminated so as to be adjacent to the surface, the surface opposite to the flip chip mounting surface, and the surface of the heat dissipation member 70 facing the electronic component 50.
本実施形態では、図6に示すように、積層方向における一端側から、熱硬化性樹脂フィルム21a、熱可塑性樹脂フィルム22a、熱硬化性樹脂フィルム21b、熱可塑性樹脂フィルム22b、熱硬化性樹脂フィルム21c、熱可塑性樹脂フィルム22c、放熱部材70の順となるように、複数枚の樹脂フィルム21a,21c,22a,22c、樹脂フィルム21b,22b及び複数個の電子部品50を含む半導体ユニット11、及び放熱部材70を積層する。このように本実施形態では、熱可塑性樹脂フィルム22a〜22cと熱硬化性樹脂フィルム21a〜21cとを交互に位置するように積層する。なお、図6では、便宜上、積層体を構成する要素を、離間させて図示している。 In this embodiment, as shown in FIG. 6, from one end side in the stacking direction, the thermosetting resin film 21a, the thermoplastic resin film 22a, the thermosetting resin film 21b, the thermoplastic resin film 22b, and the thermosetting resin film. A semiconductor unit 11 including a plurality of resin films 21a, 21c, 22a, 22c, resin films 21b, 22b, and a plurality of electronic components 50, in order of 21c, thermoplastic resin film 22c, and heat dissipation member 70; The heat radiating member 70 is laminated. Thus, in this embodiment, it laminates | stacks so that the thermoplastic resin films 22a-22c and the thermosetting resin films 21a-21c may be located alternately. In FIG. 6, for the sake of convenience, the elements constituting the laminated body are illustrated separately.
詳しくは、熱硬化性樹脂フィルム21aの導体パターン形成面上に熱可塑性樹脂フィルム22aを積層し、熱可塑性樹脂フィルム22a上に、半導体ユニット11を、熱硬化性樹脂フィルム21bを搭載面として積層する。半導体ユニット11における熱可塑性樹脂フィルム22b上には、空洞部23内に電子部品50が位置するように、熱硬化性樹脂フィルム21cを積層する。また、熱硬化性樹脂フィルム21c及び電子部品50上に熱可塑性樹脂フィルム22cを積層し、熱可塑性樹脂フィルム22c上に放熱部材70を積層して、1つの積層体を形成する。 Specifically, a thermoplastic resin film 22a is laminated on the conductor pattern forming surface of the thermosetting resin film 21a, and the semiconductor unit 11 is laminated on the thermoplastic resin film 22a with the thermosetting resin film 21b as a mounting surface. . On the thermoplastic resin film 22 b in the semiconductor unit 11, a thermosetting resin film 21 c is laminated so that the electronic component 50 is positioned in the cavity 23. Moreover, the thermoplastic resin film 22c is laminated | stacked on the thermosetting resin film 21c and the electronic component 50, and the thermal radiation member 70 is laminated | stacked on the thermoplastic resin film 22c, and one laminated body is formed.
この積層体では、積層方向において、電子部品50に隣接する樹脂フィルムが、熱可塑性樹脂フィルム22b,22cとなる。少なくともこれら樹脂フィルム22b,22cは、加圧・加熱工程において、電子部品50の周囲を封止する機能を果たす。本実施形態では、垂直方向において各電子部品50を取り囲む樹脂フィルムが熱硬化性樹脂フィルム21cであるので、上記2枚の樹脂フィルム22b,22cが、電子部品50の周囲を封止する機能を果たす。 In this laminated body, the resin film adjacent to the electronic component 50 in the lamination direction becomes the thermoplastic resin films 22b and 22c. At least these resin films 22b and 22c fulfill the function of sealing the periphery of the electronic component 50 in the pressurizing / heating process. In the present embodiment, since the resin film surrounding each electronic component 50 in the vertical direction is the thermosetting resin film 21c, the two resin films 22b and 22c serve to seal the periphery of the electronic component 50. .
このように、電子部品50を封止する熱可塑性樹脂フィルム22b,22cとしては、熱可塑性樹脂フィルムにガラス繊維やアラミド繊維などの無機材料を含まないだけでなく、線膨張係数や融点を調整するための無機フィラーも含まないものを採用することが好ましい。こうすることで、加圧・加熱工程において、電子部品50に、局所的に応力がかかるのを抑制することができる。 As described above, as the thermoplastic resin films 22b and 22c for sealing the electronic component 50, the thermoplastic resin film does not contain an inorganic material such as glass fiber or aramid fiber, and the linear expansion coefficient and the melting point are adjusted. Therefore, it is preferable to employ a material that does not contain any inorganic filler. By carrying out like this, it can suppress that the electronic component 50 is locally stressed in a pressurization / heating process.
しかしながら、線膨張係数や融点を調整するための無機フィラーも含まない熱可塑性樹脂フィルム22b,22cを採用すると、無機フィラーが無い分、電子部品50との線膨張係数差が大きくなり、これにともなう応力が増加することが考えられる。したがって、応力低減のために、熱可塑性樹脂フィルム22b,22cとして弾性率の低い(例えば10GPa以下)樹脂フィルムを採用すると良い。 However, when the thermoplastic resin films 22b and 22c that do not include an inorganic filler for adjusting the linear expansion coefficient and the melting point are employed, the difference in the linear expansion coefficient from the electronic component 50 is increased due to the absence of the inorganic filler. It is conceivable that the stress increases. Therefore, a resin film having a low elastic modulus (for example, 10 GPa or less) may be employed as the thermoplastic resin films 22b and 22c in order to reduce stress.
また、電子部品50を封止する熱可塑性樹脂フィルム22b,22cとしては、厚さが5μm以上のものを採用することが好ましい。5μm未満とすると、加圧・加熱工程において、これら樹脂フィルム22b,22cの応力が高くなり、電子部品50の表面から剥がれてしまう恐れがあるためである。 Moreover, as the thermoplastic resin films 22b and 22c for sealing the electronic component 50, those having a thickness of 5 μm or more are preferably employed. This is because if the thickness is less than 5 μm, the stress of the resin films 22b and 22c is increased in the pressurizing / heating step, and may be peeled off from the surface of the electronic component 50.
次いで、真空熱プレス機を用いて積層体を積層方向上下から加圧しつつ加熱する加圧・加熱工程を実施する。この工程では、熱可塑性樹脂を軟化させて、1)複数枚の樹脂フィルムを一括で一体化して絶縁基材20とする、2)電子部品50を封止する、3)放熱部材70を絶縁基材20と一体化する、4)導電性ペースト40a中の導電性粒子を焼結体として、該焼結体と導体パターン30を有した配線部及び貫通部材60と、放熱部材70と各電子部品50とを熱的に接続する伝熱経路部を形成する。 Next, a pressurizing / heating step is performed in which the laminate is heated while being pressed from above and below in the stacking direction using a vacuum heat press. In this step, the thermoplastic resin is softened, 1) a plurality of resin films are integrated together to form the insulating substrate 20, 2) the electronic component 50 is sealed, and 3) the heat radiating member 70 is insulated. 4) Integration with the material 20 4) Using the conductive particles in the conductive paste 40a as a sintered body, the sintered body and the wiring portion and the penetrating member 60 having the conductor pattern 30, the heat radiating member 70, and each electronic component A heat transfer path portion that thermally connects to 50 is formed.
加圧・加熱工程では、上記1)〜4)を実現するために、樹脂フィルムを構成する熱可塑性樹脂のガラス転移点以上融点以下の温度、数MPaの圧力を所定時間保持する。本実施形態では、280℃〜330℃のプレス温度、4〜5MPaの圧力を5分以上(例えば10分)保持する。 In the pressurizing / heating step, in order to realize the above 1) to 4), the temperature of the glass transition point to the melting point of the thermoplastic resin constituting the resin film and the pressure of several MPa are maintained for a predetermined time. In the present embodiment, a press temperature of 280 ° C. to 330 ° C. and a pressure of 4 to 5 MPa are maintained for 5 minutes or longer (for example, 10 minutes).
先ず、加圧・加熱工程において、樹脂フィルム部分の接続について説明する。 First, the connection of the resin film part in the pressurizing / heating step will be described.
1枚おきに配置された熱可塑性樹脂フィルム22a〜22cは、上記加熱により軟化する。このとき、圧力を受けているため、軟化した熱可塑性樹脂フィルム22a〜22cは、隣接する熱硬化性樹脂フィルム21a〜21cに密着する。これにより、複数枚の樹脂フィルム21a〜21c,22a〜22cが一括で一体化し、絶縁基材20が形成される。このとき、放熱部材70にも、隣接する熱可塑性樹脂フィルム22cが密着するため、放熱部材70も絶縁基材20に一体化する。 The thermoplastic resin films 22a to 22c arranged every other sheet are softened by the heating. Since the pressure is received at this time, the softened thermoplastic resin films 22a-22c closely_contact | adhere to the adjacent thermosetting resin films 21a-21c. As a result, the plurality of resin films 21 a to 21 c and 22 a to 22 c are integrated together to form the insulating base material 20. At this time, since the adjacent thermoplastic resin film 22 c is also in close contact with the heat radiating member 70, the heat radiating member 70 is also integrated with the insulating base material 20.
また、電子部品50に隣接する熱可塑性樹脂フィルム22b,22cは、圧力を受けて流動し、電子部品50のフリップチップ実装面(電極51a形成面)、及び、フリップチップ実装面と反対の面に密着する。また、電子部品50の側面と熱硬化性樹脂フィルム21cとの隙間にも入り込み、該隙間を埋めるとともに、電子部品50の側面に密着する。したがって、熱可塑性樹脂(熱可塑性樹脂フィルム22b,22c)により、各電子部品50が封止される。 Further, the thermoplastic resin films 22b and 22c adjacent to the electronic component 50 flow under pressure, and are on the flip chip mounting surface (electrode 51a forming surface) of the electronic component 50 and on the surface opposite to the flip chip mounting surface. In close contact. Moreover, it also enters into the gap between the side surface of the electronic component 50 and the thermosetting resin film 21c, fills the gap, and is in close contact with the side surface of the electronic component 50. Therefore, each electronic component 50 is sealed with the thermoplastic resin (thermoplastic resin films 22b and 22c).
次に、加圧・加熱工程において、層間接続体40による接続について説明する。 Next, the connection by the interlayer connection body 40 in the pressurizing / heating step will be described.
上記加熱により、導電性ペースト40a中のSn(融点232℃)が溶融し、同じく導電性ペースト40a中のAg粒子に拡散して、Ag−Sn合金(融点480℃)を形成する。また、導電性ペースト40aに圧力が加えられているため、焼結により一体化した合金からなる層間接続体40(41,42,43)がビアホール内に形成される。この第2層間接続体42により、各電子部品50と放熱部材70とを熱的に接続する伝熱経路部が構成される。また、第3層間接続体43により、貫通部材60が構成される。 By the above heating, Sn (melting point: 232 ° C.) in the conductive paste 40a is melted and diffused to Ag particles in the conductive paste 40a to form an Ag—Sn alloy (melting point: 480 ° C.). Further, since pressure is applied to the conductive paste 40a, an interlayer connection 40 (41, 42, 43) made of an alloy integrated by sintering is formed in the via hole. The second interlayer connector 42 constitutes a heat transfer path portion that thermally connects each electronic component 50 and the heat radiating member 70. Further, the third interlayer connector 43 constitutes the penetrating member 60.
溶融したSnは、導体パターン30を構成するCuとも相互拡散する。これにより、第1層間接続体41と横配線部32,パッド33との界面に金属拡散層(Cu−Sn合金層)が形成される。また、第3層間接続体43とダミーパッド34,第3層間接続体43と導体パターン35との界面にも金属拡散層(Cu−Sn合金層)が形成される。 The melted Sn also interdiffuses with Cu constituting the conductor pattern 30. As a result, a metal diffusion layer (Cu—Sn alloy layer) is formed at the interface between the first interlayer connector 41, the horizontal wiring portion 32, and the pad 33. A metal diffusion layer (Cu—Sn alloy layer) is also formed at the interface between the third interlayer connector 43 and the dummy pad 34 and between the third interlayer connector 43 and the conductor pattern 35.
溶融したSnは、電子部品50のダミー電極51bを構成するNiとも相互拡散する。これにより、第2層間接続体42とダミー電極51bとの界面に金属拡散層(Ni−Sn合金層)が形成される。 The molten Sn also interdiffuses with Ni constituting the dummy electrode 51 b of the electronic component 50. As a result, a metal diffusion layer (Ni—Sn alloy layer) is formed at the interface between the second interlayer connector 42 and the dummy electrode 51b.
また、スタッドバンプ52aを構成するAuが、電子部品50の電極51aを構成するAlに固相拡散する。電極51aはファインピッチ対応の電極であるため、電極51aを構成するAlの量は、スタッドバンプ52aを構成するAuの量に比べて少なく、電極51aのうち、スタッドバンプ52aと対向する部位の厚み方向のAl全てがAuとの合金化に費やされて、加圧・加熱工程後では、上記部位において、Alを金属単体で含まないものとなる。また、加圧・加熱後の電極51aは、Au−Al合金として、主としてAu4Al合金を含むものとなる。 Further, Au constituting the stud bump 52a is solid-phase diffused into Al constituting the electrode 51a of the electronic component 50. Since the electrode 51a is a fine pitch compatible electrode, the amount of Al constituting the electrode 51a is smaller than the amount of Au constituting the stud bump 52a, and the thickness of the portion of the electrode 51a facing the stud bump 52a. All of the Al in the direction is consumed for alloying with Au, and after the pressurizing / heating step, Al is not contained as a single metal in the above-mentioned part. Moreover, the electrode 51a after pressurization and heating mainly contains an Au 4 Al alloy as an Au—Al alloy.
なお、加圧・加熱工程において、Au4Al合金が生成する前に、成長速度の速いAu5Al2が生成されたとしても、圧力が印加されているため、上記したカーケンダルボイドの生成を抑制することができる。 In addition, even if Au 5 Al 2 having a high growth rate is produced before the Au 4 Al alloy is produced in the pressurizing / heating step, since the pressure is applied, the above-mentioned Kirkendall void is produced. Can be suppressed.
さらに、スタッドバンプ52aを構成するAuと導体パターン30(パッド31)を構成するCuとが相互に拡散する。これにより、スタッドバンプ由来の接続部52とパッド31との界面に、CuAu3合金を含むCu―Au合金層が形成される。Cu−Au合金は、250℃程度以上の加熱があれば生成でき、上記した加圧・加熱条件によれば、CuAu3合金層を形成することができる。 Further, Au constituting the stud bump 52a and Cu constituting the conductor pattern 30 (pad 31) diffuse mutually. Thereby, a Cu—Au alloy layer containing a CuAu 3 alloy is formed at the interface between the connection portion 52 derived from the stud bump and the pad 31. The Cu—Au alloy can be generated if it is heated to about 250 ° C. or more, and the CuAu 3 alloy layer can be formed according to the above-described pressurizing / heating conditions.
また、スタッドバンプ52aは、固相拡散接合に消費されたAuの残りにより、Au−Al合金からなる部位を含む電極51aと、Cuからなり、界面にCu−Au合金層を有するパッド31とを電気的に接続する接続部52となる。このように、加圧・加熱工程において、スタッドバンプ52aとパッド31との接続状態を、直接的な接合状態とする。 In addition, the stud bump 52a includes an electrode 51a including a portion made of an Au—Al alloy and a pad 31 made of Cu and having a Cu—Au alloy layer at the interface due to the remainder of Au consumed in the solid phase diffusion bonding. It becomes the connection part 52 connected electrically. Thus, in the pressurizing / heating process, the connection state between the stud bump 52a and the pad 31 is set to a direct bonding state.
以上により、図7に示すように、絶縁基材20に電子部品50が埋設され、電子部品50が熱可塑性樹脂によって封止され、電子部品50と外部接続用のパッド33とが配線部によって電気的に接続され、電子部品50と放熱部材70とが伝熱経路部(第2層間接続体42)によって熱的に接続され、絶縁基材20を貫通する貫通部材60を備えた配線基板を得ることができる。 As described above, as shown in FIG. 7, the electronic component 50 is embedded in the insulating base material 20, the electronic component 50 is sealed with the thermoplastic resin, and the electronic component 50 and the external connection pad 33 are electrically connected by the wiring portion. The electronic component 50 and the heat radiating member 70 are thermally connected by the heat transfer path portion (second interlayer connection body 42) to obtain a wiring board having the penetrating member 60 penetrating the insulating base material 20. be able to.
次に、加圧・加熱工程を経て得られた、複数の電子部品50が埋設された配線基板をダイシングし、個々の部品内蔵配線基板10(半導体装置)に分離するダイシング工程を実施する。このダイシング工程では、各部品内蔵配線基板10が1つの電子部品50を含むように、図7に破線で示すダイシングライン101に沿って、放熱部材70及び絶縁基材20をダイシングし、図8に示すように、各電子部品50ごとに個片化した配線基板とする。 Next, a dicing process is performed in which the wiring board embedded with a plurality of electronic components 50 obtained through the pressurization / heating process is diced and separated into individual component-embedded wiring boards 10 (semiconductor devices). In this dicing process, the heat dissipating member 70 and the insulating base material 20 are diced along the dicing line 101 shown by a broken line in FIG. 7 so that each component-embedded wiring board 10 includes one electronic component 50, and FIG. As shown, each electronic component 50 is divided into individual wiring boards.
本実施形態では、図8に示すように、ダイシング後の個片化した配線基板について、絶縁基材20の一面20a側から外部接続用のパッド33及びダミーパッド34を底面とする貫通孔25を形成する。そして、貫通孔25内にメッキ膜などの導電部材を配置したあと、導電部材上にはんだボール80を形成することで、図1及び図2に示す部品内蔵配線基板10を得ることができる。 In the present embodiment, as shown in FIG. 8, the through-hole 25 having the bottom surface of the pad 33 and the dummy pad 34 for external connection from the one surface 20 a side of the insulating base material 20 is formed on the separated wiring board after dicing. Form. And after arrange | positioning electrically conductive members, such as a plating film, in the through-hole 25, the solder ball 80 is formed on an electrically conductive member, and the component built-in wiring board 10 shown in FIG.1 and FIG.2 can be obtained.
次に、上記実施形態に示した部品内蔵配線基板10における特徴部分の効果について説明する。先ず主たる特徴部分の効果について説明する。 Next, the effect of the characteristic part in the component built-in wiring board 10 shown in the above embodiment will be described. First, the effects of the main features will be described.
先ず本実施形態では、厚み方向に延び、電子部品50に並設された全ての第1樹脂層としての樹脂フィルム21c及び第2樹脂層としての熱可塑性樹脂フィルム22bを一体的に貫通する貫通部材60を、垂直方向に沿う平面において電子部品50を取り囲むように設けている。したがって、電子部品50を取り囲むように設けた貫通部材60により、絶縁基材20に埋設された電子部品50の周辺、具体的には、電子部品50の側面周辺、電子部品50のフリップチップ実装面(電極51a形成面)周辺において任意箇所に生じたボイドを始点とする樹脂層間の層間剥離が、絶縁基材20の外表面(側面)まで進展するのを抑制することができる。 First, in the present embodiment, the penetrating member that extends in the thickness direction and integrally penetrates all the resin films 21c as the first resin layers and the thermoplastic resin films 22b as the second resin layers arranged side by side in the electronic component 50. 60 is provided so as to surround the electronic component 50 in a plane along the vertical direction. Therefore, by the penetrating member 60 provided so as to surround the electronic component 50, the periphery of the electronic component 50 embedded in the insulating base material 20, specifically, the side surface periphery of the electronic component 50, the flip chip mounting surface of the electronic component 50 (Electrode 51a formation surface) It is possible to suppress the delamination between resin layers starting from a void generated at an arbitrary location in the periphery from progressing to the outer surface (side surface) of the insulating substrate 20.
なお、図9では、電子部品50の側面と熱硬化性樹脂フィルム21cの隙間に、加熱¥・加圧工程で軟化した熱可塑性樹脂が十分に行き渡らず、ボイド110が生じ、高温環境下でのボイド110の膨張により、熱可塑性樹脂フィルム22bと熱硬化性樹脂フィルム21cの界面で層間剥離111が生じた例を示している。このように、層間剥離111が生じても、本実施形態の構成によれば、貫通部材60により、絶縁基材20の外表面(側面)まで層間剥離111が進展するのを抑制することができる。 In FIG. 9, the thermoplastic resin softened in the heating / pressurizing process does not spread sufficiently in the gap between the side surface of the electronic component 50 and the thermosetting resin film 21c, resulting in the formation of voids 110 in a high temperature environment. In the example, delamination 111 occurs at the interface between the thermoplastic resin film 22b and the thermosetting resin film 21c due to the expansion of the void 110. Thus, even if delamination 111 occurs, according to the configuration of the present embodiment, the penetration member 60 can suppress the delamination 111 from progressing to the outer surface (side surface) of the insulating base material 20. .
また、電子部品50が絶縁基材20によって封止された構成では、第1樹脂層(熱硬化性樹脂フィルム21c)と、該第1樹脂層に電子部品50のフリップチップ実装面(電極51a形成面)と反対の表面側で隣接する第3樹脂層(熱可塑性樹脂フィルム22c)との界面で層間剥離が生じることも考えられる。これに対し、本実施形態では、貫通部材60が第3樹脂層(熱可塑性樹脂フィルム22c)まで延設されているので、第1樹脂層及び第3樹脂層間の層間剥離の進展も抑制することができる。 In the configuration in which the electronic component 50 is sealed by the insulating base material 20, the first resin layer (thermosetting resin film 21c) and the flip-chip mounting surface of the electronic component 50 (electrode 51a formation) on the first resin layer. It is also conceivable that delamination occurs at the interface with the third resin layer (thermoplastic resin film 22c) adjacent on the surface side opposite to the surface. On the other hand, in this embodiment, since the penetrating member 60 is extended to the third resin layer (thermoplastic resin film 22c), the progress of delamination between the first resin layer and the third resin layer is also suppressed. Can do.
特に本実施形態では、貫通部材60が、絶縁基材20を貫通ししつつ、一端が放熱部材70に接続され、他端が外部接続用の電極(パッド33、はんだボール80、及びこれらを接続する導電部材)と同一面に設けられたダミー電極(ダミーパッド34、はんだボール80、及びこれらを接続する導電部材)に接続されている。したがって、電子部品50周辺に限らず、電子部品50を取り囲む貫通部材60よりも内周側で生じたボイドを始点とする層間剥離の進展を抑制することができる。例えば、絶縁基材20と放熱部材70との間で生じる層間剥離の進展を、貫通部材60と放熱部材70との接続部(Cu−Sn接合部)にて抑制することができる。 In particular, in this embodiment, the penetrating member 60 penetrates the insulating base material 20 and has one end connected to the heat radiating member 70 and the other end connected to an external connection electrode (pad 33, solder ball 80, and these). Are connected to dummy electrodes (dummy pads 34, solder balls 80, and conductive members connecting them) provided on the same surface as the conductive member. Therefore, not only the periphery of the electronic component 50 but also the progress of delamination starting from a void generated on the inner peripheral side of the penetrating member 60 surrounding the electronic component 50 can be suppressed. For example, the progress of delamination that occurs between the insulating base material 20 and the heat dissipation member 70 can be suppressed at the connection portion (Cu—Sn junction) between the penetrating member 60 and the heat dissipation member 70.
また、電子部品50の生じた熱を、伝熱経路部、放熱部材70を通じて貫通部材60に伝達させることができる。したがって、貫通部材60を有さない構成に比べて、放熱性を向上することができる。特に本実施形態では、図10に実線矢印で示すように、電子部品50の生じた熱を、伝熱経路部、放熱部材70、及び貫通部材60を通じてダミーパッド34(及びはんだボール80)に伝達させることができる。したがって、外部に放熱することで、放熱性をより向上することができる。 Further, the heat generated by the electronic component 50 can be transmitted to the penetrating member 60 through the heat transfer path portion and the heat radiating member 70. Therefore, heat dissipation can be improved as compared with the configuration without the penetrating member 60. In particular, in the present embodiment, as indicated by solid arrows in FIG. 10, the heat generated by the electronic component 50 is transmitted to the dummy pad 34 (and the solder ball 80) through the heat transfer path portion, the heat radiating member 70, and the penetrating member 60. Can be made. Therefore, heat dissipation can be further improved by radiating heat to the outside.
なお、本実施形態では、外部接続用の電極(パッド33、はんだボール80、及びこれらを接続する導電部材)が、絶縁基材20の表面のうち、電子部品50のフリップチップ実装面(電極51a形成面)側に位置する一面20aのみに配置されている。このような構成では、電子部品50と外部接続用の電極とを電気的に接続する配線部が、主として、電子部品50のフリップチップ実装面と絶縁基材20の一面20aとの間に位置することとなる。しかしながら、本実施形態では、第1樹脂層及び第2樹脂層を一体的に貫通するように意図的に貫通部材60を配置しており、この貫通部材60により、層間剥離の進展を抑制することができる。 In the present embodiment, the external connection electrode (pad 33, solder ball 80, and conductive member connecting them) is the flip chip mounting surface (electrode 51a) of the electronic component 50 in the surface of the insulating base 20. It is arranged only on one surface 20a located on the (formation surface) side. In such a configuration, the wiring portion that electrically connects the electronic component 50 and the external connection electrode is mainly located between the flip-chip mounting surface of the electronic component 50 and the one surface 20a of the insulating substrate 20. It will be. However, in the present embodiment, the penetrating member 60 is intentionally disposed so as to integrally penetrate the first resin layer and the second resin layer, and this penetrating member 60 suppresses the progress of delamination. Can do.
また、本実施形態では、複数の樹脂層に配置された層間接続体40(第3層間接続体43)が、直接若しくは導体パターン30(導体パターン35)を介して一体化されてなる貫通部材60を採用している。このように、配線部を構成する要素(少なくとも層間接続体40)にて貫通部材60を構成するため、部品内蔵配線基板10の構成を簡素化することができる。また、製造工程を簡素化することもできる。特に本実施形態では、PALAPとして知られる一括積層法にて、貫通部材60を備える部品内蔵配線基板10を形成することができる。したがって、製造工程を簡素化することができる。 Moreover, in this embodiment, the penetration member 60 formed by integrating the interlayer connection body 40 (third interlayer connection body 43) arranged in the plurality of resin layers directly or via the conductor pattern 30 (conductor pattern 35). Is adopted. In this way, since the penetrating member 60 is configured by the elements (at least the interlayer connection body 40) constituting the wiring portion, the configuration of the component built-in wiring board 10 can be simplified. In addition, the manufacturing process can be simplified. In particular, in the present embodiment, the component built-in wiring board 10 including the penetrating member 60 can be formed by a batch lamination method known as PALAP. Therefore, the manufacturing process can be simplified.
また、本実施形態では、貫通部材60を構成する第3層間接続体43が、互いに隣接する位置関係にある一対の第3層間接続体43において、垂直方向に沿う平面で少なくとも一部が重なるように配置されている。例えば垂直方向に沿う平面において重ならないように、互いに隣接する位置関係にある一対の第3層間接続体43が配置された構成では、隣接する第3層間接続体43は、垂直方向に延びる導体パターン35を介して接続されることとなる。絶縁基材20の構成材料と貫通部材60の構成材料との線膨張係数差による応力が積層方向にて生じた場合、第3層間接続体43に比べ、導体パターン35は積層方向に変形しやすく、これにより導体パターン35と第3層間接続体43との接続部分に応力が作用することとなる。このような応力により、導体パターン35と第3層間接続体43とが剥離すると、この剥離した部分を通じて、層間剥離が絶縁基材20の外表面まで進展してしまう。これに対し、本実施形態によれば、積層方向において隣接する第3層間接続体43同士が重なっており、貫通部材60の剛性が高いので、層間剥離の進展をより効果的に抑制することができる。 Further, in the present embodiment, the third interlayer connection body 43 constituting the penetrating member 60 is at least partially overlapped on a plane along the vertical direction in the pair of third interlayer connection bodies 43 that are adjacent to each other. Is arranged. For example, in a configuration in which a pair of third interlayer connection bodies 43 in a positional relationship adjacent to each other is arranged so as not to overlap in a plane along the vertical direction, the adjacent third interlayer connection bodies 43 are conductor patterns extending in the vertical direction. 35 to be connected. When stress due to a difference in linear expansion coefficient between the constituent material of the insulating base material 20 and the constituent material of the penetrating member 60 is generated in the stacking direction, the conductor pattern 35 is more easily deformed in the stacking direction than the third interlayer connector 43. As a result, a stress acts on the connection portion between the conductor pattern 35 and the third interlayer connector 43. When the conductor pattern 35 and the third interlayer connector 43 are peeled off due to such stress, the peeling between the conductor pattern 35 and the third interlayer connector 43 progresses to the outer surface of the insulating substrate 20 through the peeled portion. On the other hand, according to the present embodiment, the third interlayer connection bodies 43 adjacent to each other in the stacking direction overlap each other, and the rigidity of the penetrating member 60 is high. it can.
次に、その他の特徴部分の効果について説明する。 Next, effects of other characteristic portions will be described.
本実施形態では、部品内蔵配線基板10を形成するに当たり、熱可塑性樹脂フィルム22a〜22cが、少なくとも1枚おきに位置しつつ、電子部品50のフリップチップ実装面、フリップチップ実装面と反対の面、及び放熱部材70における電子部品50との対向面に隣接するように、電子部品50の電極51a形成面及び該電極形成面の裏面に隣接するように、複数枚の樹脂フィルム21a〜21c,22a〜22cを積層して積層体とする。 In this embodiment, when forming the component built-in wiring board 10, the thermoplastic resin films 22 a to 22 c are positioned at least every other sheet, and the flip chip mounting surface of the electronic component 50, the surface opposite to the flip chip mounting surface. The plurality of resin films 21a to 21c, 22a so as to be adjacent to the electrode 51a formation surface of the electronic component 50 and the back surface of the electrode formation surface so as to be adjacent to the surface of the heat dissipation member 70 facing the electronic component 50. ˜22c are laminated to form a laminate.
したがって、加圧・加熱により、熱可塑性樹脂フィルム22a〜22cを構成する熱可塑性樹脂を接着材として、複数枚の樹脂フィルム21a〜21c,22a〜22cを一括で一体化し、絶縁基材20とすることができる。また、少なくとも電子部品50に隣接する熱可塑性樹脂フィルム22b,22cによって電子部品50を封止することができる。また、熱可塑性樹脂フィルム22cを接着剤として、放熱部材70を絶縁基材20と一体化することができる。さらには、上記加圧・加熱により、導電性ペースト40a中の導電性粒子を焼結体とし、導体パターン30とともに、配線部及び貫通部材60をそれぞれ形成するとともに、電子部品50と放熱部材70とを熱的に接続する伝熱経路部を形成することができる。そして、複数の電子部品50を一括封止した後、ダイシングすることで、個々の部品内蔵配線基板10を得ることができる。したがって、製造工程を簡素化することができる。 Therefore, by applying pressure and heating, the plurality of resin films 21a to 21c and 22a to 22c are integrated together to form the insulating base material 20 by using the thermoplastic resin constituting the thermoplastic resin films 22a to 22c as an adhesive. be able to. Further, the electronic component 50 can be sealed with at least the thermoplastic resin films 22b and 22c adjacent to the electronic component 50. Moreover, the heat radiating member 70 can be integrated with the insulating base material 20 by using the thermoplastic resin film 22c as an adhesive. Furthermore, by the pressurization and heating, the conductive particles in the conductive paste 40a are made into a sintered body, and the wiring part and the penetrating member 60 are formed together with the conductor pattern 30, respectively, and the electronic component 50 and the heat dissipation member 70 Can be formed. And after sealing several electronic components 50 collectively, it can dice and can obtain each component built-in wiring board 10. FIG. Therefore, the manufacturing process can be simplified.
また、本実施形態では、積層体を形成する積層工程の前に、電子部品50と、基板(熱硬化性樹脂フィルム21b)との間に熱可塑性樹脂フィルム22bを配置し、熱可塑性樹脂の融点以上の温度で加熱しつつ加圧する。したがって、温度を熱可塑性樹脂の融点以上まで上げている間は、熱可塑性樹脂に流動性を持たせることができ、加圧によりスタッドバンプ52aとパッド31との間に位置する熱可塑性樹脂を移動させ、スタッドバンプ52aをパッド31に直接接触させて、スタッドバンプ52aとパッド31とを圧接状態とすることができる。 Moreover, in this embodiment, before the lamination process which forms a laminated body, the thermoplastic resin film 22b is arrange | positioned between the electronic component 50 and a board | substrate (thermosetting resin film 21b), and melting | fusing point of a thermoplastic resin Pressurization while heating at the above temperature. Therefore, while the temperature is raised to the melting point or higher of the thermoplastic resin, the thermoplastic resin can be made fluid, and the thermoplastic resin located between the stud bump 52a and the pad 31 is moved by pressurization. Thus, the stud bump 52a can be brought into direct contact with the pad 31 to bring the stud bump 52a and the pad 31 into a pressure contact state.
このとき、溶融した熱可塑性樹脂が圧力を受けて流動し、スタッドバンプ52aとパッド31の接続部の周囲を含んで、電子部品50と基板(熱硬化性樹脂フィルム21b)の間を封止する。したがって、各接続部間での電気的な絶縁性を確保することができる。また、接続部における接続信頼性を向上することができる。 At this time, the molten thermoplastic resin flows under pressure and seals between the electronic component 50 and the substrate (thermosetting resin film 21b) including the periphery of the connection portion between the stud bump 52a and the pad 31. . Therefore, electrical insulation between each connection part can be ensured. Moreover, the connection reliability in a connection part can be improved.
また、スタッドバンプ52aとパッド31とが圧接状態となった時点でフリップチップ実装工程を終了し、加圧・加熱工程で受ける加圧・加熱により、スタッドバンプ52aとパッド31とを接合状態とする。このように、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプ52a(接続部52)とパッド31とを接合状態とするので、圧接状態に比べて、電子部品50の電極51aとパッド31との電気的な接続信頼性を向上することができる。 Further, when the stud bump 52a and the pad 31 are brought into the pressure contact state, the flip chip mounting process is finished, and the stud bump 52a and the pad 31 are brought into a joined state by the pressurization / heating received in the pressurization / heating process. . In this manner, the stud bump 52a (connection portion 52) and the pad 31 are brought into a joined state by using the heat and pressure of the pressurizing / heating step, and therefore, the electrode 51a of the electronic component 50 is compared with the pressed state. The reliability of electrical connection between the pad 31 and the pad 31 can be improved.
また、フリップチップ実装工程では、スタッドバンプ52aとパッド31とを圧接状態としておき、加圧・加熱工程の熱と圧力を利用することで、スタッドバンプ52aとパッド31とを接合状態とする。したがって、フリップチップ実装工程において、スタッドバンプ52aとパッド31とを接合状態とし、その後、加圧・加熱工程を実施する方法に比べて、製造時間を短縮することができる。 Further, in the flip chip mounting process, the stud bump 52a and the pad 31 are brought into a pressure contact state, and the stud bump 52a and the pad 31 are brought into a joined state by utilizing heat and pressure in the pressurizing / heating process. Therefore, in the flip chip mounting process, the manufacturing time can be shortened as compared with a method in which the stud bump 52a and the pad 31 are brought into a bonded state and then the pressurizing / heating process is performed.
なお、積層工程の前にスタッドバンプ52aをパッド31に接触させず、加圧・加熱工程にて、スタッドバンプ52aをパッド31に接触させ、且つ、接合状態となるようにすると、軟化した熱可塑性樹脂の緩衝効果により、スタッドバンプ52aが第2フィルムとしての熱可塑性樹脂フィルム22bに押し込まれにくくなる。その結果、スタッドバンプ52aとパッド31との間に熱可塑性樹脂が残ってしまうことも考えられる。 If the stud bump 52a is not brought into contact with the pad 31 before the lamination process, and the stud bump 52a is brought into contact with the pad 31 and brought into a joined state in the pressurizing / heating process, the softened thermoplasticity is obtained. Due to the buffering effect of the resin, the stud bump 52a is less likely to be pushed into the thermoplastic resin film 22b as the second film. As a result, the thermoplastic resin may remain between the stud bump 52a and the pad 31.
これに対し、本実施形態では、積層工程の前に、スタッドバンプ52aとパッド31とを圧接状態としておくので、加圧・加熱工程の加圧・加熱により、スタッドバンプ52aとパッド31とを確実に接合状態とすることができる。 On the other hand, in the present embodiment, the stud bump 52a and the pad 31 are brought into a pressure contact state before the stacking step. It can be set as a joining state.
以上より、本実施形態の製造方法によれば、部品内蔵配線基板10の製造工程を簡素化するとともに、製造時間(サイクルタイム)を短縮することができる。 As described above, according to the manufacturing method of the present embodiment, the manufacturing process of the component built-in wiring board 10 can be simplified and the manufacturing time (cycle time) can be shortened.
また、本実施形態では、熱硬化性樹脂フィルム21a〜21cのみに導体パターン30を形成し、熱可塑性樹脂フィルム22a〜22cには導体パターン30を形成しない。したがって、加圧・加熱工程などで熱可塑性樹脂が軟化し、圧力を受けて流動しても、導体パターン30は熱硬化性樹脂フィルム21a〜21cに固定されているため、導体パターン30の位置ズレを抑制することができる。このため、ファインピッチ対応の電子部品50を内蔵する部品内蔵配線基板10に好適である。 Moreover, in this embodiment, the conductor pattern 30 is formed only in the thermosetting resin films 21a-21c, and the conductor pattern 30 is not formed in the thermoplastic resin films 22a-22c. Therefore, even if the thermoplastic resin is softened by a pressurizing / heating process or the like and flows under pressure, the conductor pattern 30 is fixed to the thermosetting resin films 21a to 21c. Can be suppressed. For this reason, it is suitable for the component built-in wiring board 10 in which the electronic component 50 corresponding to the fine pitch is built.
また、本実施形態では、加圧・加熱工程において、スタッドバンプ52aを構成するAuが、スタッドバンプ52aの一端側に接する電極51aのAlに固相拡散するとともに、スタッドバンプ52aの他端側に接するパッド31のCuと固相拡散する。したがって、スタッドバンプ52a(接続部52)を介した電極51aとパッド31との電気的な接続信頼性をより向上できるとともに、Au−Al合金とCu−Au合金を同一の工程で形成することで製造工程を簡素化することもできる。 In the present embodiment, in the pressurizing / heating process, Au constituting the stud bump 52a is solid-phase diffused in the Al of the electrode 51a in contact with one end side of the stud bump 52a, and on the other end side of the stud bump 52a. Solid phase diffusion with Cu of the pad 31 in contact therewith. Therefore, the electrical connection reliability between the electrode 51a and the pad 31 through the stud bump 52a (connection portion 52) can be further improved, and the Au—Al alloy and the Cu—Au alloy are formed in the same process. The manufacturing process can also be simplified.
ところで、両面に電極51を有する電子部品50において、両面に設けられた電極51をともに固相拡散接合すると、加圧・加熱工程の間中、電子部品50の両面側に固体が接しているので、電子部品50に印加される圧力(プレス圧)が高くなる。これに対し、本実施形態では、電子部品50の一面側では、Auの固相拡散により、電極51aとパッド31とを電気的に接続し、一方、電子部品50の反対の面側では、溶融したSnの液相拡散により、ダミー電極51bと接続する。したがって、液相側で電子部品50に印加される圧力を緩衝することができる。このため、一方をスタッドバンプ52aを用いた固相拡散としてファインピッチ対応しながらも、加圧・加熱工程で電子部品50に印加される圧力を低減して、電子部品50の信頼性を高めることができる。 By the way, in the electronic component 50 having the electrodes 51 on both surfaces, when the electrodes 51 provided on both surfaces are solid phase diffusion bonded together, the solid is in contact with both surfaces of the electronic component 50 during the pressurizing / heating process. The pressure (pressing pressure) applied to the electronic component 50 increases. On the other hand, in the present embodiment, the electrode 51a and the pad 31 are electrically connected to each other by the solid phase diffusion of Au on one surface side of the electronic component 50, while the fusion is performed on the opposite surface side of the electronic component 50. The dummy electrode 51b is connected by the liquid phase diffusion of Sn. Therefore, the pressure applied to the electronic component 50 on the liquid phase side can be buffered. For this reason, the pressure applied to the electronic component 50 in the pressurizing / heating process is reduced and the reliability of the electronic component 50 is improved while one side is compatible with fine pitch as solid phase diffusion using the stud bump 52a. Can do.
また、本実施形態では、熱可塑性樹脂フィルム22b,22cとして、ガラス繊維などの無機材料や、無機フィラーを含まない樹脂フィルムを採用するため、これによっても、加圧・加熱工程で電子部品50に印加される圧力を低減することができる。 Moreover, in this embodiment, since the thermoplastic resin films 22b and 22c employ an inorganic material such as glass fiber or a resin film that does not contain an inorganic filler, this also applies to the electronic component 50 in the pressurizing / heating process. The applied pressure can be reduced.
また、本実施形態では、加圧・加熱工程において、スタッドバンプ52aからのAuの固相拡散により、電極51aのうち、スタッドバンプ52aの直下部位を、金属単体としてのAlが存在しない、Au−Al合金からなるものとする。これにより、Auからなる接続部52に接する電極51aの部位は全て合金化しているため、高温の使用環境においても、接続部52からのAuの拡散によるカーケンダルボイドの発生を抑制することができる。 In the present embodiment, in the pressurization / heating step, due to the solid phase diffusion of Au from the stud bump 52a, the portion immediately below the stud bump 52a in the electrode 51a is free of Al as a single metal, Au- It shall consist of Al alloy. As a result, since all the portions of the electrode 51a in contact with the connection portion 52 made of Au are alloyed, generation of Kirkendall void due to diffusion of Au from the connection portion 52 can be suppressed even in a high temperature use environment. .
なお、本実施形態では、電子部品50を、基板としての熱硬化性樹脂フィルム21bにフリップチップ実装する際に、スタッドバンプ52aを、熱硬化性樹脂フィルム21bのパッド形成面上に貼り付けた熱可塑性樹脂フィルム22bに押し込んで、パッド31との圧接状態を確保する例を示した。しかしながら、例えば図11(a),(b)に示すように、熱硬化性樹脂フィルム21bのパッド形成面に、パッド31に対応する位置に貫通孔26が設けられた熱可塑性樹脂フィルム22bを、貫通孔26がパッド31を覆うように貼り付けても良い。 In the present embodiment, when the electronic component 50 is flip-chip mounted on the thermosetting resin film 21b as a substrate, the stud bump 52a is attached to the pad forming surface of the thermosetting resin film 21b. An example is shown in which the pressure contact state with the pad 31 is ensured by pressing into the plastic resin film 22b. However, for example, as shown in FIGS. 11 (a) and 11 (b), a thermoplastic resin film 22b in which a through hole 26 is provided at a position corresponding to the pad 31 on the pad forming surface of the thermosetting resin film 21b, You may affix so that the through-hole 26 may cover the pad 31. FIG.
図11(a),(b)に示す例では、各パッド31ごとに貫通孔26を設けている。これによれば、スタッドバンプ52aとパッド31との各接続部の間に、熱可塑性樹脂フィルム22bが位置するため、フリップチップ実装工程において、軟化した熱可塑性樹脂が接続部を覆いやすい。すなわち、貫通孔25を設けながらも、各接続部間での電気的な絶縁性を確保しやすく、接続部における接続信頼性を向上しやすい。 In the example shown in FIGS. 11A and 11B, a through hole 26 is provided for each pad 31. According to this, since the thermoplastic resin film 22b is positioned between each connection portion between the stud bump 52a and the pad 31, the softened thermoplastic resin easily covers the connection portion in the flip chip mounting process. That is, while providing the through-hole 25, it is easy to ensure electrical insulation between the connection portions, and the connection reliability at the connection portions is easily improved.
なお、電子部品50の電極51aがファインピッチの場合、パッド31もファインピッチとなる。したがって、パッド31(例えば直径30μm)よりも小さい貫通孔26を形成することは困難である。しかしながら、層間接続体40を形成するためのビアホール(貫通孔)とは異なり、貫通孔26には、導電性ペースト40aが充填されず、また、電子部品50の電極51aとパッド31とを電気的に接続する接続部52の体格を規定するものでもない。したがって、貫通孔26については、パッド31より大きくしても良いため、ビアホールよりも貫通孔形成の自由度が高く、パッド31ごとに設けることができる。 When the electrode 51a of the electronic component 50 has a fine pitch, the pad 31 also has a fine pitch. Therefore, it is difficult to form the through hole 26 smaller than the pad 31 (for example, 30 μm in diameter). However, unlike the via hole (through hole) for forming the interlayer connector 40, the through hole 26 is not filled with the conductive paste 40a, and the electrode 51a and the pad 31 of the electronic component 50 are electrically connected. It does not prescribe the physique of the connecting portion 52 connected to the. Therefore, since the through hole 26 may be larger than the pad 31, the degree of freedom of forming the through hole is higher than that of the via hole, and can be provided for each pad 31.
そして、熱可塑性樹脂フィルム22bを構成する熱可塑性樹脂のガラス転移点(換言すれば、熱可塑性樹脂が軟化する軟化点)以上の温度で加熱しつつ加圧して、電子部品50を熱硬化性樹脂フィルム21bにフリップチップ実装する。これにより、電子部品50のスタッドバンプ52aを、貫通孔25を通じて対応するパッド31に圧接させるとともに、軟化した熱可塑性樹脂にて電子部品50と熱硬化性樹脂フィルム21bとの間を封止する。 Then, the electronic component 50 is heated and pressurized at a temperature equal to or higher than the glass transition point of the thermoplastic resin constituting the thermoplastic resin film 22b (in other words, the softening point at which the thermoplastic resin softens), and the electronic component 50 is thermoset resin. Flip chip mounting is performed on the film 21b. Thereby, the stud bump 52a of the electronic component 50 is pressed against the corresponding pad 31 through the through hole 25, and the space between the electronic component 50 and the thermosetting resin film 21b is sealed with a softened thermoplastic resin.
これによれば、スタッドバンプ52aとパッド31との圧接状態を形成するに当たり、熱可塑性樹脂フィルム22bを溶融させなくとも良い。熱可塑性樹脂フィルム22bを構成する熱可塑性樹脂のガラス転移点以上の温度で加熱しつつ加圧することで、軟化した熱可塑性樹脂にて電子部品50と熱硬化性樹脂フィルム21bとの間を封止できれば良い。換言すれば、電子部品50を熱可塑性樹脂フィルム22bに熱圧着できれば良い。熱可塑性樹脂フィルム22bには、フリップチップ実装前に予め貫通孔26を設けるため、上記した製造方法に比べて、圧接状態を容易に形成することができる。したがって、熱量が同じであれば、短時間でスタッドバンプ52aとパッド31との圧接状態及び熱可塑性樹脂フィルム22bによる封止構造を形成することができる。すなわち、フリップチップ実装工程での加熱・加圧時間、ひいては部品内蔵配線基板10の製造時間をより短縮することができる。また、加熱・加圧時間及び加圧条件が同じなら、少ない熱量をもってスタッドバンプ52aとパッド31との圧接状態を確保することができる。 According to this, in forming the pressure contact state between the stud bump 52a and the pad 31, it is not necessary to melt the thermoplastic resin film 22b. Sealing between the electronic component 50 and the thermosetting resin film 21b with a softened thermoplastic resin by applying pressure while heating at a temperature equal to or higher than the glass transition point of the thermoplastic resin constituting the thermoplastic resin film 22b. I can do it. In other words, the electronic component 50 may be thermocompression bonded to the thermoplastic resin film 22b. Since the through hole 26 is provided in advance in the thermoplastic resin film 22b before flip chip mounting, a press contact state can be easily formed as compared with the above-described manufacturing method. Therefore, if the amount of heat is the same, the pressure contact state between the stud bump 52a and the pad 31 and the sealing structure by the thermoplastic resin film 22b can be formed in a short time. That is, the heating / pressurizing time in the flip chip mounting process, and thus the manufacturing time of the component built-in wiring board 10 can be further shortened. Further, if the heating / pressurizing time and the pressurizing condition are the same, it is possible to secure the press contact state between the stud bump 52a and the pad 31 with a small amount of heat.
なお、貫通孔26は、熱可塑性樹脂フィルム22bを、熱硬化性樹脂フィルム21bに貼り付ける前に形成しても良いし、貼り付けた後に形成しても良い。特に貼り付けた後に形成すると、位置精度よく貫通孔26を形成することができる。 In addition, the through-hole 26 may be formed before the thermoplastic resin film 22b is attached to the thermosetting resin film 21b, or may be formed after the attachment. In particular, if it is formed after being attached, the through hole 26 can be formed with high positional accuracy.
また、図11(a),(b)に示す例では、パッド31ごとに貫通孔25を設ける例を示したが、複数のパッド31ごとに貫通孔25を1つ設けても良い。これによれば1つのパッド31ごとに1つの貫通孔26を設ける構成に比べて、パッド31間の間隔(ピッチ)によらず、貫通孔26を形成することができる。すなわち、貫通孔26の形成自由度が高く、ファインピッチに適している。 Further, in the example shown in FIGS. 11A and 11B, the example in which the through hole 25 is provided for each pad 31 is shown, but one through hole 25 may be provided for each of the plurality of pads 31. According to this, as compared with the configuration in which one through hole 26 is provided for each pad 31, the through hole 26 can be formed regardless of the interval (pitch) between the pads 31. That is, the degree of freedom of formation of the through holes 26 is high and suitable for fine pitch.
本実施形態では、貫通部材60が、第3層間接続体43と導体パターン35により構成される例を示した。しかしながら、第3層間接続体43のみによる貫通部材60を採用することもできる。また、貫通部材60における導体パターン35の配置も上記例に限定されるものではない。 In the present embodiment, an example in which the penetrating member 60 is configured by the third interlayer connector 43 and the conductor pattern 35 has been described. However, the penetrating member 60 including only the third interlayer connector 43 can be employed. Further, the arrangement of the conductor pattern 35 in the penetrating member 60 is not limited to the above example.
また、第3層間接続体43を含む貫通部材60を備えた部品内蔵配線基板10としては、上記したPALAPにより形成されるものに限定されるものではなく、例えば所謂ビルドアップ法にて形成された部品内蔵配線基板10を採用することもできる。 Further, the component built-in wiring board 10 including the penetrating member 60 including the third interlayer connector 43 is not limited to the one formed by the above-described PLAAP, and is formed by, for example, a so-called build-up method. The component built-in wiring board 10 can also be adopted.
また、本実施形態では、外部接続用のパッド33及びダミーパッド34を熱硬化性樹脂フィルム21aにおける内層側の表面上に設け、貫通孔25により、これらを外部接続可能としている。しかしながら、外部接続用のパッド33及びダミーパッド34を熱硬化性樹脂フィルム21aの外層側の表面上、すなわち絶縁基材20の一面20a上に設けても良い。しかしながら、本実施形態の構成によれば、熱硬化性樹脂フィルム21aがソルダレジストの役割を果たすため、別途ソルダレジストを設けなくとも良い。 In the present embodiment, the external connection pad 33 and the dummy pad 34 are provided on the inner layer side surface of the thermosetting resin film 21 a, and these can be externally connected through the through holes 25. However, the external connection pad 33 and the dummy pad 34 may be provided on the outer layer side surface of the thermosetting resin film 21 a, that is, on the one surface 20 a of the insulating substrate 20. However, according to the configuration of the present embodiment, since the thermosetting resin film 21a serves as a solder resist, it is not necessary to provide a separate solder resist.
また、本実施形態では、複数の電子部品50を一括封止した後、ダイシングすることで、個々の部品内蔵配線基板10を得る例を示した。しかしながら、ダイシングを不要とすべく、はじめから部品内蔵配線基板10のサイズで形成しても良い。 Further, in the present embodiment, an example is shown in which individual component-embedded wiring boards 10 are obtained by dicing after sealing a plurality of electronic components 50 together. However, it may be formed in the size of the component built-in wiring board 10 from the beginning so that dicing is unnecessary.
(第2実施形態)
第1実施形態では、第3層間接続体43を含む貫通部材60の例を示した。これに対し、本実施形態では、絶縁基材20に貫通孔が形成され、この貫通孔に導電体が配置されて貫通部材60が構成されている点を特徴とする。
(Second Embodiment)
In the first embodiment, the example of the penetrating member 60 including the third interlayer connector 43 has been shown. On the other hand, the present embodiment is characterized in that a through hole is formed in the insulating base material 20, and a through member 60 is configured by arranging a conductor in the through hole.
図12に示す部品内蔵配線基板10は、第1実施形態に示した部品内蔵配線基板10とほぼ同じ構成となっている。異なる点は、ビルドアップ法にて形成されており、絶縁基材20が、6枚の熱硬化性樹脂フィルム21a〜21fにより構成されている。また、電子部品50のフリップチップ実装面(電極51形成面)と熱硬化性樹脂フィルム21bとの対向領域には、アンダーフィル27が配置されている。 The component built-in wiring board 10 shown in FIG. 12 has substantially the same configuration as the component built-in wiring board 10 shown in the first embodiment. A different point is formed by the build-up method, and the insulating base material 20 is composed of six thermosetting resin films 21a to 21f. In addition, an underfill 27 is disposed in a facing region between the flip chip mounting surface (electrode 51 forming surface) of the electronic component 50 and the thermosetting resin film 21b.
また、貫通部材60が、絶縁基材を貫通する貫通孔の壁面に形成されたメッキ層61(所謂スルーホールメッキ)と、該メッキ層61を介して貫通孔内に充填された導電性ペースト62とにより構成されている。なお、符号63は、導電性ペースト62を蓋するメッキ部であり、このメッキ部がダミーパッドをなしている。 Further, the penetrating member 60 has a plated layer 61 (so-called through-hole plating) formed on the wall surface of the through-hole penetrating the insulating base material, and a conductive paste 62 filled in the through-hole through the plated layer 61. It is comprised by. Reference numeral 63 denotes a plated portion that covers the conductive paste 62, and this plated portion forms a dummy pad.
また、外部接続用のパッド33及びダミーパッド63は、熱硬化性樹脂フィルム21aの外層側の表面上、すなわち絶縁基材20の一面20a上に設けられている。なお、図12に示す符号28は、ソルダレジストである。 Further, the external connection pad 33 and the dummy pad 63 are provided on the outer layer side surface of the thermosetting resin film 21 a, that is, on the one surface 20 a of the insulating substrate 20. In addition, the code | symbol 28 shown in FIG. 12 is a soldering resist.
このような構成の部品内蔵配線基板10についても、第1実施形態に示した部品内蔵配線基板10と同様の効果を期待することができる。 The component built-in wiring board 10 having such a configuration can be expected to have the same effect as the component built-in wiring board 10 shown in the first embodiment.
なお、図12に示す部品内蔵配線基板10は、例えば以下に示す製造方法により形成することができる。先ず、貫通部材60、放熱部材70、及びはんだボール80を除く部品内蔵配線基板10の部分を、周知のビルドアップ法により形成する。 The component built-in wiring board 10 shown in FIG. 12 can be formed by, for example, the following manufacturing method. First, a part of the component built-in wiring board 10 excluding the penetrating member 60, the heat radiating member 70, and the solder ball 80 is formed by a known build-up method.
次いで、図13に示すように絶縁基材20の所定位置に、すなわち電子部品50を取り囲むように、厚み方向に沿って延びる貫通孔29を形成する。平面図は割愛するが、本実施形態においても、第1実施形成の図1に示す貫通部材60同様、複数の貫通孔29を所定ピッチで形成する。この貫通孔29は、ドリルなどの機械的加工や、レーザ加工により形成することができる。 Next, as shown in FIG. 13, a through hole 29 extending along the thickness direction is formed at a predetermined position of the insulating base 20, that is, so as to surround the electronic component 50. Although a plan view is omitted, also in this embodiment, a plurality of through holes 29 are formed at a predetermined pitch, like the through member 60 shown in FIG. 1 of the first embodiment. The through hole 29 can be formed by mechanical processing such as a drill or laser processing.
そして、図14に示すように、各貫通孔29の壁面にメッキ層61を形成する。本実施形態では、Cuからなるメッキ層61を形成する。次いで、導電性ペースト62を貫通孔29内に充填する。 Then, as shown in FIG. 14, a plating layer 61 is formed on the wall surface of each through hole 29. In the present embodiment, a plated layer 61 made of Cu is formed. Next, the conductive paste 62 is filled into the through holes 29.
導電性ペースト62充填後、図15に示すように、貫通孔29の両端開口部を蓋するメッキ部を形成し、絶縁基材20の一面20a側のメッキ部をダミーパッド63とする。そして、絶縁基材20の一面20b側に放熱部材70を貼り付ける。 After filling the conductive paste 62, as shown in FIG. 15, a plated portion that covers both end openings of the through hole 29 is formed, and the plated portion on the one surface 20 a side of the insulating base material 20 is used as a dummy pad 63. And the heat radiating member 70 is affixed on the one surface 20b side of the insulating base material 20. FIG.
そして、図示しないが、ソルダレジスト28を形成し、パッド33及びダミーパッド63上にはんだボール80を形成することで、図12に示す部品内蔵配線基板10を得ることができる。 Then, although not shown, by forming the solder resist 28 and forming the solder balls 80 on the pads 33 and the dummy pads 63, the component built-in wiring board 10 shown in FIG. 12 can be obtained.
なお、図12では、アンダーフィル27を有する例を示したが、アンダーフィル27を有さず、未硬化の熱硬化性樹脂フィルム21にて、電子部品50のフリップチップ実装面(電極51形成面)と熱硬化性樹脂フィルム21bとの対向領域を封止しても良い。 In addition, although the example which has the underfill 27 was shown in FIG. 12, the flip-chip mounting surface (electrode 51 formation surface of the electronic component 50 is shown in the uncured thermosetting resin film 21 without the underfill 27. ) And the thermosetting resin film 21b may be sealed.
また、メッキ層61と導電性ペースト62により貫通部材60を構成する例を示したが、メッキによって貫通孔29内を埋め、メッキのみからなる貫通部材60を採用することもできる。また、導電性ペースト62の代わりに、熱硬化性樹脂やソルダレジストを埋めてなる貫通部材60を採用することができる。 Further, although the example in which the penetrating member 60 is configured by the plating layer 61 and the conductive paste 62 has been shown, the penetrating member 60 made of only plating by filling the through hole 29 by plating can also be employed. Further, instead of the conductive paste 62, a penetrating member 60 in which a thermosetting resin or a solder resist is buried can be employed.
また、本実施形態では、部品内蔵配線基板10がビルドアップ法にて形成される例を示した。しかしながら、第1実施形態で示したPALAPとして知られる一括積層法で形成される部品内蔵配線基板10において、本実施形態に示す貫通部材60を採用することもできる。 Moreover, in this embodiment, the example in which the component built-in wiring board 10 was formed by the build-up method was shown. However, the penetrating member 60 shown in the present embodiment can also be employed in the component built-in wiring board 10 formed by the batch lamination method known as PALAP shown in the first embodiment.
(第3実施形態)
図16に例示するように、本実施形態に係る部品内蔵配線基板10は、貫通部材60が、厚み方向において電子部品50と絶縁基材20の表面20a,20bの少なくとも一方との間の位置で、電子部品50に向けて延びるストッパ部64を有する点を特徴とする。
(Third embodiment)
As illustrated in FIG. 16, in the component built-in wiring board 10 according to the present embodiment, the penetrating member 60 is positioned between the electronic component 50 and at least one of the surfaces 20 a and 20 b of the insulating base material 20 in the thickness direction. A feature is that a stopper portion 64 extending toward the electronic component 50 is provided.
図16に示す部品内蔵配線基板10の構成は、図12に示した部品内蔵配線基板10とほぼ同じである。異なる点は、貫通部材60が上記したストッパ部64を有する点、絶縁基材20が7枚の熱硬化性樹脂フィルム21a〜21gからなり、電子部品50におけるフリップチップ実装面と反対の面上に、2枚の熱硬化性樹脂フィルム21f,21gが配置されている点、これら2枚の熱硬化性樹脂フィルム21f,21gに第2層間接続体42が形成されてる点である。 The configuration of the component built-in wiring board 10 shown in FIG. 16 is substantially the same as that of the component built-in wiring board 10 shown in FIG. A different point is that the penetrating member 60 has the stopper portion 64 described above, the insulating base material 20 is composed of seven thermosetting resin films 21a to 21g, and is on the surface opposite to the flip chip mounting surface of the electronic component 50. The two thermosetting resin films 21f and 21g are disposed, and the second interlayer connection body 42 is formed on the two thermosetting resin films 21f and 21g.
本実施形態では、ストッパ部64は、メッキ層61及び導電性ペースト62からなる貫通部材60の本体部のうち、メッキ層61に連結された導体パターンからなり、電子部品50に向けて延びている。上記したように、電子部品50におけるフリップチップ実装面と反対の面上に、2枚の熱硬化性樹脂フィルム21f,21gが配置されており、熱硬化性樹脂フィルム21f,21gの間にストッパ部64が設けられている。また、熱硬化性樹脂フィルム21a,21bの間にもストッパ部64が設けられている。すなわち、一対のストッパ部64が、厚み方向において電子部品50を挟むように設けられている。 In the present embodiment, the stopper portion 64 is formed of a conductor pattern connected to the plating layer 61 in the main body portion of the penetrating member 60 including the plating layer 61 and the conductive paste 62, and extends toward the electronic component 50. . As described above, the two thermosetting resin films 21f and 21g are arranged on the surface opposite to the flip chip mounting surface of the electronic component 50, and the stopper portion is interposed between the thermosetting resin films 21f and 21g. 64 is provided. A stopper 64 is also provided between the thermosetting resin films 21a and 21b. That is, the pair of stopper portions 64 are provided so as to sandwich the electronic component 50 in the thickness direction.
このように、貫通部材60がストッパ部64を有すると、貫通部材60と絶縁基材20との間で、厚み方向に進展する剥離を抑制することができる。 As described above, when the penetrating member 60 has the stopper portion 64, it is possible to suppress peeling that progresses in the thickness direction between the penetrating member 60 and the insulating base material 20.
なお、ストッパ部64の配置は上記例に限定されるものではない。上記例とは異なるフィルム間(層間)に配置されたストッパ部64を採用することもできる。 The arrangement of the stopper portion 64 is not limited to the above example. A stopper portion 64 disposed between films (interlayers) different from the above example can also be employed.
また、ストッパ部64は、貫通部材60の本体部から少なくとも電子部品50に向けて延びていればよい。例えば、本体部の周囲を取り囲むように環状のストッパ部64を採用することもできる。 Moreover, the stopper part 64 should just extend toward the electronic component 50 from the main-body part of the penetration member 60 at least. For example, an annular stopper 64 can be adopted so as to surround the periphery of the main body.
また、本実施形態では、絶縁基材20を貫通する貫通孔29に設けられた貫通部材60にストッパ部64が設けられる例を示したが、第1実施形態で示した、複数の第3層間接続体43を含む貫通部材60にも適用することができる。この場合、第3層間接続体43間に配置される導体パターン35を、少なくとも電子部品50に向けて延設し、ストッパ部64とすれば良い。 Further, in the present embodiment, the example in which the stopper portion 64 is provided in the penetrating member 60 provided in the through hole 29 penetrating the insulating base material 20 has been described. However, the plurality of third interlayers illustrated in the first embodiment is illustrated. The present invention can also be applied to the penetrating member 60 including the connection body 43. In this case, the conductor pattern 35 disposed between the third interlayer connectors 43 may be extended toward at least the electronic component 50 to form the stopper portion 64.
(第4実施形態)
図17に例示するように、本実施形態に係る部品内蔵配線基板10は、貫通部材60が、電子部品50に向けて延びるとともに、厚み方向における表面に凹凸を有する距離伸長部65を有する点を特徴とする。
(Fourth embodiment)
As illustrated in FIG. 17, the component built-in wiring board 10 according to the present embodiment has a point that the penetrating member 60 has a distance extending portion 65 that has an uneven surface on the surface in the thickness direction, while extending toward the electronic component 50. Features.
図17に示す部品内蔵配線基板10の構成は、図16に示した部品内蔵配線基板10とほぼ同じである。異なる点は、ストッパ部64の代わりに、距離伸長部65を有する点である。図17に示す例では、距離伸長部65が、メッキ層61及び導電性ペースト62からなる貫通部材60の本体部に連結された導体パターン65aと、導体パターン65aにおける一面上に形成され、導体パターン65aと接続された第4層間接続体65bとにより構成されている。導体パターン65aは、本体部のメッキ層61に連結され、電子部品50に向けて延びており、この導体パターン65aの同一面に2つの第4層間接続体65bが、並んで配置されている。また、導体パターン65aは2枚の熱硬化性樹脂フィルム21c,21dの間に設けられている。すなわち、厚み方向において、電子部品50に並設された第1樹脂層に距離伸長部65が設けられている。 The configuration of the component built-in wiring board 10 shown in FIG. 17 is substantially the same as that of the component built-in wiring board 10 shown in FIG. A difference is that a distance extending portion 65 is provided instead of the stopper portion 64. In the example shown in FIG. 17, the distance extending portion 65 is formed on a conductor pattern 65a connected to the main body portion of the penetrating member 60 made of the plating layer 61 and the conductive paste 62, and on one surface of the conductor pattern 65a. It is comprised by the 4th interlayer connection body 65b connected with 65a. The conductor pattern 65a is connected to the plating layer 61 of the main body and extends toward the electronic component 50, and two fourth interlayer connectors 65b are arranged side by side on the same surface of the conductor pattern 65a. The conductor pattern 65a is provided between the two thermosetting resin films 21c and 21d. That is, the distance extending portion 65 is provided in the first resin layer arranged in parallel with the electronic component 50 in the thickness direction.
このように、貫通部材60が、表面に凹凸を有する距離伸長部65を備えると、距離伸長部65の表面に沿って剥離が進展する際、剥離距離を稼ぐことができる。 As described above, when the penetrating member 60 includes the distance extending portion 65 having unevenness on the surface, when the peeling progresses along the surface of the distance extending portion 65, the peeling distance can be earned.
なお、距離伸長部65の配置は上記例に限定されるものではない。しかしながら、ボイドが主として電子部品50の周辺で生じやすいので、電子部品50に並設された第1樹脂層(図17では熱硬化性樹脂フィルム21d,21e)、電子部品50のフリップチップ実装面側において第1樹脂層に隣接する第2樹脂層(図17では熱硬化性樹脂フィルム21c)の表面に配置されることが好ましい。 The arrangement of the distance extension unit 65 is not limited to the above example. However, since voids are likely to occur mainly around the electronic component 50, the first resin layer (thermosetting resin films 21d and 21e in FIG. 17) arranged on the electronic component 50, the flip chip mounting surface side of the electronic component 50 It is preferable to arrange on the surface of the second resin layer (the thermosetting resin film 21c in FIG. 17) adjacent to the first resin layer.
また、距離伸長部65は、導体パターン65aと第4層間接続体65bに限定されるものではない。例えば、導体箔をエッチングすることで、表面に凹凸を有する導体パターンを形成し、これを距離伸長部65として採用することもできる。 Further, the distance extending portion 65 is not limited to the conductor pattern 65a and the fourth interlayer connector 65b. For example, a conductive pattern having irregularities on the surface can be formed by etching the conductive foil, and this can be employed as the distance extending portion 65.
また、距離伸長部65は、貫通部材60の本体部から少なくとも電子部品50に向けて延びていればよい。例えば、本体部の周囲を取り囲むように環状の距離伸長部65を採用することもできる。 Further, the distance extending portion 65 only needs to extend from the main body portion of the penetrating member 60 toward at least the electronic component 50. For example, an annular distance extending portion 65 can be adopted so as to surround the periphery of the main body portion.
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
上記実施形態では、貫通部材60が厚み方向に沿う直線形状とされる例を示した。しかしながら、複数の第3層間接続体43と導体パターン35により貫通部材60が構成される場合には、例えば図18に示すように、貫通部材60が、少なくとも一部位として、垂直方向に沿う平面において重ならないように配置された隣接する第3層間接続体43の部分を含む構成とすることもできる。 In the above embodiment, an example in which the penetrating member 60 has a linear shape along the thickness direction has been described. However, when the penetrating member 60 is constituted by the plurality of third interlayer connectors 43 and the conductor pattern 35, for example, as shown in FIG. 18, the penetrating member 60 is at least partially located on a plane along the vertical direction. It can also be set as the structure containing the part of the adjacent 3rd interlayer connection body 43 arrange | positioned so that it may not overlap.
本実施形態では、平面矩形状の電子部品50の4つの側面それぞれに対向して、貫通部材60が個別に配置される例を示した。しかしながら、貫通部材60として、電子部品50の連続する複数の側面及び該複数の側面間の角部と対向するとともに、垂直方向に沿う平面において両端間に隙間を有する貫通部材60を採用しても良い。例えば図19に示す例では、1つの貫通部材60が、平面矩形状の電子部品50の4つの側面及び4つの角部と対向しつつ、両端間に隙間を有している。また、図20に示す例では、電子部品50の4つの角部にそれぞれ対向しつつ、各角部をなす2つの側面と対向する4つの貫通部材60aと、隣接する2つの貫通部材60aの間に配置され、電子部品50の側面と対向する貫通部材60bを有している。 In the present embodiment, the example in which the penetrating member 60 is individually disposed so as to face each of the four side surfaces of the planar rectangular electronic component 50 has been described. However, the penetrating member 60 may be a penetrating member 60 that faces a plurality of continuous side surfaces of the electronic component 50 and corners between the plurality of side surfaces and has a gap between both ends in a plane along the vertical direction. good. For example, in the example shown in FIG. 19, one penetrating member 60 is opposed to the four side surfaces and four corners of the planar rectangular electronic component 50 and has a gap between both ends. In the example shown in FIG. 20, the four penetrating members 60 a facing the two side surfaces forming each corner while facing the four corners of the electronic component 50, and the two adjacent penetrating members 60 a. And a penetrating member 60b facing the side surface of the electronic component 50.
さらには、電子部品50の平面形状は矩形状に限定されるものではない。例えば平面円形状の電子部品50の場合であっても、この電子部品50を取り囲むように貫通部材60が配置されれば良い。 Furthermore, the planar shape of the electronic component 50 is not limited to a rectangular shape. For example, even in the case of the planar circular electronic component 50, the penetrating member 60 may be disposed so as to surround the electronic component 50.
本実施形態では、絶縁基材20に埋設される電子部品50の例として、絶縁基材20によって電子部品50が封止される例を示した。しかしながら、例えば図21に示すように、絶縁基材20の一面20bに開口する凹部90に、電子部品50を収容しつつフリップチップ実装し、凹部90内に樹脂材料をポッティングして、電子部品50の側面及びフリップチップ実装面を被覆するようにしても良い。この場合、電子部品50におけるフリップチップ実装面と反対の面上に絶縁基材20が存在しないため、貫通部材60は、厚み方向において、電子部品50に並設された第1樹脂層全て(図21では熱硬化性樹脂フィルム21d,21e)及び電子部品50のフリップチップ実装面側において第1樹脂層に隣接する第2樹脂層(図21では熱硬化性樹脂フィルム21c)を少なくとも一体的に貫通するものであれば良い。 In the present embodiment, as an example of the electronic component 50 embedded in the insulating base material 20, an example in which the electronic component 50 is sealed by the insulating base material 20 has been shown. However, for example, as shown in FIG. 21, the electronic component 50 is flip-chip mounted in the concave portion 90 opened on the one surface 20 b of the insulating substrate 20, and a resin material is potted in the concave portion 90, so that the electronic component 50 The side surface and the flip chip mounting surface may be covered. In this case, since the insulating base material 20 does not exist on the surface opposite to the flip chip mounting surface of the electronic component 50, the penetrating member 60 has all the first resin layers arranged in parallel with the electronic component 50 in the thickness direction (see FIG. 21 at least integrally penetrates the thermosetting resin films 21d and 21e) and the second resin layer (in FIG. 21, the thermosetting resin film 21c) adjacent to the first resin layer on the flip chip mounting surface side of the electronic component 50. Anything to do.
本実施形態では、層間接続体40(第3層間接続体43)を含む貫通部材60と、絶縁基材20に形成した貫通孔29にメッキ層61などを形成してなる貫通部材60の例を示した。しかしながら、少なくとも電子部品50に並設された第1樹脂層全て及び電子部品50のフリップチップ実装面側において第1樹脂層に隣接する第2樹脂層を一体的に貫通するように、厚み方向に延びて絶縁基材20に埋設されたものであれば、貫通部材60として採用することができる。例えば、導体パターン30や層間接続体40とは異なり、絶縁基材20に埋設された金属片を採用することができる。また、熱硬化性樹脂を加工してなる貫通部材60を採用することもできる。特に、第1実施形態に示したPALAPによる一括積層法を用いれば、これら貫通部材60を備えた部品内蔵配線基板10を一括で形成することができる。 In the present embodiment, an example of the penetrating member 60 including the interlayer connector 40 (third interlayer connector 43) and the penetrating member 60 formed by forming the plated layer 61 and the like in the through hole 29 formed in the insulating base material 20 is shown. Indicated. However, at least all of the first resin layers arranged in parallel with the electronic component 50 and the second resin layer adjacent to the first resin layer on the flip chip mounting surface side of the electronic component 50 are integrally penetrated in the thickness direction. Any material that extends and is embedded in the insulating base material 20 can be used as the penetrating member 60. For example, unlike the conductor pattern 30 and the interlayer connection body 40, a metal piece embedded in the insulating base material 20 can be employed. Also, a penetrating member 60 formed by processing a thermosetting resin can be employed. In particular, if the batch lamination method by PLAAP shown in the first embodiment is used, the component built-in wiring board 10 including these penetrating members 60 can be formed in a batch.
本実施形態では、電子部品50が、フリップチップ実装面のみに、配線部と接続される電極51aを有する例を示した。しかしながら、例えば図22に示すように、電子部品50がフリップチップ実装面と反対の面に電極51cを有し、この電極51cが第1層間接続体41を介して配線部のパッド36に接続された構成としても良い。なお、図22に示す符号37は、ダミー電極51bに対向配置され、第2層間接続体42を介してダミー電極51bと接続されたパッドである。 In the present embodiment, an example in which the electronic component 50 has the electrode 51a connected to the wiring portion only on the flip chip mounting surface is shown. However, as shown in FIG. 22, for example, the electronic component 50 has an electrode 51c on the surface opposite to the flip chip mounting surface, and this electrode 51c is connected to the pad 36 of the wiring section via the first interlayer connector 41. It is good also as a composition. In addition, the code | symbol 37 shown in FIG. 22 is the pad arrange | positioned facing the dummy electrode 51b, and connected with the dummy electrode 51b via the 2nd interlayer connection body 42. As shown in FIG.
絶縁基材20を構成する複数枚の樹脂フィルムの構成は、上記例に限定されるものではない。電子部品50を埋設できる枚数であれば良い。 The structure of the several resin film which comprises the insulating base material 20 is not limited to the said example. Any number may be used as long as the electronic component 50 can be embedded.
熱可塑性樹脂フィルムを採用する構成においては、その構成材料も上記例に限定されない。例えば、PEEK/PEIからなるものであっても、上記例とは比率の異なるものを採用しても良い。また、PEEK/PEI以外の構成材料、例えば液晶ポリマー(LCP)、ポリフェニレンスルフィド(PPS)、テトラフルオロエチレン・ヘキサフルオロプロピレン共重合体(FEP)、テトラフルオロエチレン・パーフルオロアルキルビニルエーテル共重合体(PFA)などを採用しても良い。 In the configuration employing the thermoplastic resin film, the constituent material is not limited to the above example. For example, even if it consists of PEEK / PEI, you may employ | adopt the thing from which a ratio differs from the said example. In addition, constituent materials other than PEEK / PEI, such as liquid crystal polymer (LCP), polyphenylene sulfide (PPS), tetrafluoroethylene / hexafluoropropylene copolymer (FEP), tetrafluoroethylene / perfluoroalkyl vinyl ether copolymer (PFA) ) Etc. may be adopted.
第1実施形態において、加圧・加熱工程での電子部品50への局所的な応力印加を抑制すべく、熱可塑性樹脂フィルム22a〜22cとして、ガラス繊維、アラミド繊維などの基材に用いられる無機材料、融点や線膨張係数の調整のために添加される無機フィラーを有さないフィルムを用いる例を示したが、これらを含む熱可塑性樹脂フィルム22a〜22cを採用することもできる。しかしながら、上記したように、電子部品50を封止するのに用いる熱可塑性樹脂フィルム(本実施形態では2枚の熱可塑性樹脂フィルム22b,22c)については、電子部品50への局所的な応力印加を抑制するために、ガラス繊維、アラミド繊維などの基材に用いられる無機材料、融点や線膨張係数の調整のために添加される無機フィラーを有さないフィルムを用いることが好ましい。 In 1st Embodiment, in order to suppress the local stress application to the electronic component 50 in a pressurization / heating process, as thermoplastic resin films 22a-22c, the inorganic used for base materials, such as glass fiber and an aramid fiber Although the example using the film which does not have the inorganic filler added for adjustment of material, melting | fusing point, and a linear expansion coefficient was shown, the thermoplastic resin films 22a-22c containing these can also be employ | adopted. However, as described above, with respect to the thermoplastic resin film (two thermoplastic resin films 22b and 22c in this embodiment) used to seal the electronic component 50, local stress application to the electronic component 50 is performed. In order to suppress this, it is preferable to use an inorganic material used for a substrate such as glass fiber or aramid fiber, or a film having no inorganic filler added for adjusting the melting point or the linear expansion coefficient.
第1実施形態において、熱硬化性樹脂フィルムの構成材料も上記例に限定されない。例えば、ガラス繊維、アラミド繊維などの基材に用いられる無機材料を含むフィルムを採用することもできる。また、熱硬化性ポリイミド以外の熱硬化性樹脂を採用することもできる。 In the first embodiment, the constituent material of the thermosetting resin film is not limited to the above example. For example, a film containing an inorganic material used for a substrate such as glass fiber or aramid fiber can also be employed. Also, a thermosetting resin other than the thermosetting polyimide can be employed.
また、複数枚の樹脂フィルムとして、熱硬化性樹脂フィルムを含まず、熱可塑性樹脂フィルムのみを含む構成としても良い。また、熱硬化性樹脂フィルムよりも熱可塑性樹脂フィルムの枚数が多く、積層状態で一部、熱可塑性樹脂フィルムが連続する構成としても良い。 Moreover, it is good also as a structure which does not contain a thermosetting resin film but contains only a thermoplastic resin film as a several resin film. Alternatively, the number of thermoplastic resin films may be larger than that of the thermosetting resin film, and the thermoplastic resin film may be partially continuous in the laminated state.
本実施形態では、電子部品50がフリップチップ実装される基板として、第1フィルムとしての熱硬化性樹脂フィルム21bの例を示した。しかしながら、第1フィルムとして熱可塑性樹脂フィルムを採用しても良い。また、第1フィルムを含む、複数枚の樹脂フィルムを用いて基板を構成しても良い。 In this embodiment, the example of the thermosetting resin film 21b as a 1st film was shown as a board | substrate with which the electronic component 50 is flip-chip mounted. However, a thermoplastic resin film may be employed as the first film. Moreover, you may comprise a board | substrate using the several resin film containing a 1st film.
本実施形態では、電子部品50の電極51aにスタッドバンプ52aが設けられ、スタッドバンプ52a由来の接続部52により、電極51aと対応するパッド31が電気的に接続される、すなわち電子部品50が基板(熱硬化性樹脂フィルム21b)にフリップチップ実装される例を示した。しかしながら、電子部品50が基板(熱硬化性樹脂フィルム21b)にフリップチップ実装される構成としては、上記スタッドバンプ52aに限定されるものではない。換言すれば、電極51aはファインピッチに限定されるものではない。電子部品50はフリップチップ接続されれば良い。例えば、はんだペーストにより、電極51aとパッド31とが接続されても良い。 In this embodiment, the stud bump 52a is provided on the electrode 51a of the electronic component 50, and the pad 31 corresponding to the electrode 51a is electrically connected by the connecting portion 52 derived from the stud bump 52a. An example of flip chip mounting on the (thermosetting resin film 21b) is shown. However, the configuration in which the electronic component 50 is flip-chip mounted on the substrate (thermosetting resin film 21b) is not limited to the stud bump 52a. In other words, the electrode 51a is not limited to a fine pitch. The electronic component 50 may be flip-chip connected. For example, the electrode 51a and the pad 31 may be connected by a solder paste.
また、樹脂フィルムの厚さや、導体パターン30の厚さも上記例に限定されるものではない。ただし、積層方向において、電子部品50に隣接し、電子部品50を封止する熱可塑性樹脂フィルム22b,22cについては、上記したように、厚さが5μm以上のものを採用することが好ましい。 Further, the thickness of the resin film and the thickness of the conductor pattern 30 are not limited to the above examples. However, as described above, the thermoplastic resin films 22b and 22c that are adjacent to and seal the electronic component 50 in the stacking direction preferably have a thickness of 5 μm or more.
また、絶縁基材20に構成される配線部、伝熱経路部は上記例に限定されるものではない。 Moreover, the wiring part and heat-transfer path | route part comprised in the insulating base material 20 are not limited to the said example.
本実施形態では、放熱性を向上するために、電子部品50にダミー電極51bを設け、ダミー電極51bに伝熱経路部としての第2層間接続体42を接続する例を示した。しかしながら、ダミー電極51bを有さず、電子部品50の表面に第2層間接続体42が接する構成としても良い。 In the present embodiment, in order to improve heat dissipation, an example in which the dummy electrode 51b is provided in the electronic component 50 and the second interlayer connection body 42 as the heat transfer path portion is connected to the dummy electrode 51b is shown. However, the second interlayer connection body 42 may be in contact with the surface of the electronic component 50 without the dummy electrode 51b.
第1実施形態では、積層工程の前に、電子部品50を基板(熱硬化性樹脂フィルム21b)にフリップチップ実装しつつ熱可塑性樹脂フィルム22bで封止する例を示した。しかしながら、予めフリップチップ実装せず、全ての樹脂フィルム21a〜21c,22a〜22c、複数の電子部品50、放熱部材70を積層して積層体としても良い。この場合、第2実施形態に示したように、パッド31に対応した貫通孔25を設けておくと、加圧・加熱工程において、パッド31と対応するスタッドバンプ52a(電極51a)とを電気的に接続しやすくなる。 In the first embodiment, an example is shown in which the electronic component 50 is sealed with the thermoplastic resin film 22b while being flip-chip mounted on the substrate (thermosetting resin film 21b) before the lamination step. However, all the resin films 21a to 21c, 22a to 22c, the plurality of electronic components 50, and the heat dissipation member 70 may be laminated to form a laminated body without being flip-chip mounted in advance. In this case, as shown in the second embodiment, if the through-hole 25 corresponding to the pad 31 is provided, the stud bump 52a (electrode 51a) corresponding to the pad 31 is electrically connected in the pressurizing / heating process. Easy to connect to.
10・・・部品内蔵配線基板
20・・・絶縁基材
30・・・導体パターン
40・・・層間接続体
50・・・電子部品
60・・・貫通部材
70・・・放熱部材
DESCRIPTION OF SYMBOLS 10 ... Component built-in wiring board 20 ... Insulating base material 30 ... Conductor pattern 40 ... Interlayer connection body 50 ... Electronic component 60 ... Penetration member 70 ... Heat dissipation member
Claims (13)
前記絶縁基材に埋設された電子部品と、
前記絶縁基材に配置された金属部材としての、導体パターン、前記絶縁層を貫通する層間接続体、及び外部接続用の電極と、を備え、
前記導体パターン及び前記層間接続体により、前記電子部品の電極と前記外部接続用の電極とを電気的に接続する配線部が構成され、前記電子部品がフリップチップ実装されて前記電子部品の一面に形成された電極が、該電極に対向配置された前記導体パターンに電気的且つ機械的に接続された部品内蔵配線基板であって、
前記絶縁基材には、前記樹脂層の積層方向において、少なくとも前記電子部品に並設された第1樹脂層全て及び前記電子部品のフリップチップ実装面側において前記第1樹脂層に隣接する第2樹脂層を一体的に貫通しつつ、前記積層方向に垂直な平面において前記電子部品を取り囲むように、貫通部材が配置されており、
前記貫通部材は、前記電子部品に向けて延びるとともに、前記積層方向における表面に凹凸を有する距離伸長部を有することを特徴とする部品内蔵配線基板。 An insulating substrate formed by laminating a plurality of resin layers;
An electronic component embedded in the insulating substrate;
As a metal member disposed on the insulating substrate, comprising a conductor pattern, an interlayer connector penetrating the insulating layer, and an electrode for external connection,
The conductor pattern and the interlayer connector constitute a wiring portion that electrically connects the electrode of the electronic component and the electrode for external connection, and the electronic component is flip-chip mounted on one surface of the electronic component. The formed electrode is a component built-in wiring board that is electrically and mechanically connected to the conductor pattern disposed opposite to the electrode,
In the insulating base material, at least all of the first resin layers juxtaposed to the electronic component and the second resin adjacent to the first resin layer on the flip chip mounting surface side of the electronic component in the stacking direction of the resin layer. A penetrating member is disposed so as to surround the electronic component in a plane perpendicular to the stacking direction while penetrating the resin layer integrally ,
The component-embedded wiring board , wherein the penetrating member extends toward the electronic component and has a distance extending portion having irregularities on a surface in the stacking direction .
前記貫通部材は、前記電子部品のフリップチップ実装面と反対の表面側において前記第1樹脂層に隣接する第3樹脂層まで延設されていることを特徴とする請求項1に記載の部品内蔵配線基板。 The electronic component is sealed by the insulating base material,
2. The component built-in according to claim 1, wherein the penetrating member extends to a third resin layer adjacent to the first resin layer on a surface opposite to the flip chip mounting surface of the electronic component. Wiring board.
前記電子部品は、フリップチップ実装面と反対の表面側で、前記層間接続体を含んでなる伝熱経路部を介して前記放熱部材と熱的に接続され、
前記貫通部材は、前記積層方向における一端が前記放熱部材に接続されていることを特徴とする請求項7又は請求項8に記載の部品内蔵配線基板。 In the laminating direction, the external connection electrode is provided on one surface of the insulating base material, and a heat dissipation member is disposed on the surface opposite to the one surface.
The electronic component is thermally connected to the heat dissipation member on the surface side opposite to the flip chip mounting surface via a heat transfer path portion including the interlayer connection body,
The component built-in wiring board according to claim 7, wherein one end of the penetrating member in the stacking direction is connected to the heat radiating member.
前記貫通部材は、前記電子部品の4つの側面それぞれに対向して配置されていることを特徴とする請求項1〜10いずれか1項に記載の部品内蔵配線基板。 The electronic component has a rectangular shape along a plane perpendicular to the stacking direction,
The component built-in wiring board according to claim 1 , wherein the penetrating member is disposed to face each of four side surfaces of the electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148773A JP5459108B2 (en) | 2010-06-30 | 2010-06-30 | Component built-in wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010148773A JP5459108B2 (en) | 2010-06-30 | 2010-06-30 | Component built-in wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015239A JP2012015239A (en) | 2012-01-19 |
JP5459108B2 true JP5459108B2 (en) | 2014-04-02 |
Family
ID=45601345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010148773A Active JP5459108B2 (en) | 2010-06-30 | 2010-06-30 | Component built-in wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5459108B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6003532B2 (en) * | 2012-10-25 | 2016-10-05 | 株式会社村田製作所 | Component built-in substrate and manufacturing method thereof |
WO2014069107A1 (en) * | 2012-10-31 | 2014-05-08 | 株式会社村田製作所 | Substrate with built-in component, and communication terminal apparatus |
JP6089614B2 (en) * | 2012-11-16 | 2017-03-08 | 株式会社村田製作所 | Resin multilayer board |
JP6004078B2 (en) * | 2013-02-15 | 2016-10-05 | 株式会社村田製作所 | Multilayer circuit board and method for manufacturing multilayer circuit board |
US10332843B2 (en) | 2016-08-19 | 2019-06-25 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
KR101983185B1 (en) * | 2016-08-19 | 2019-05-29 | 삼성전기주식회사 | Fan-out semiconductor package |
JP7496251B2 (en) | 2020-06-19 | 2024-06-06 | イビデン株式会社 | Component-embedded wiring board and method for manufacturing the component-embedded wiring board |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0537103A (en) * | 1991-07-16 | 1993-02-12 | Fujitsu Ltd | Ceramics substrate |
JPH07236867A (en) * | 1994-02-28 | 1995-09-12 | Hitachi Zosen Corp | Melt treatment of fly ash |
JPH07263867A (en) * | 1994-03-18 | 1995-10-13 | Fujitsu General Ltd | Multilayer interconnection board |
JP2002324952A (en) * | 2001-04-24 | 2002-11-08 | Denso Corp | Printed circuit board |
JP2004158545A (en) * | 2002-11-05 | 2004-06-03 | Denso Corp | Multilayer substrate and its manufacturing method |
JP2005191243A (en) * | 2003-12-25 | 2005-07-14 | Ngk Spark Plug Co Ltd | Build-up multilayer wiring board |
JP4291209B2 (en) * | 2004-05-20 | 2009-07-08 | エルピーダメモリ株式会社 | Manufacturing method of semiconductor device |
JP2006203114A (en) * | 2005-01-24 | 2006-08-03 | Mitsubishi Plastics Ind Ltd | Multilayer printed wiring board |
JP4614818B2 (en) * | 2005-05-09 | 2011-01-19 | パナソニック株式会社 | Semiconductor device and manufacturing method thereof |
JP4764731B2 (en) * | 2006-01-30 | 2011-09-07 | 富士通株式会社 | Multilayer printed circuit board |
WO2009093343A1 (en) * | 2008-01-25 | 2009-07-30 | Ibiden Co., Ltd. | Multilayer wiring board and its manufacturing method |
JP4930417B2 (en) * | 2008-03-06 | 2012-05-16 | 株式会社デンソー | Manufacturing method of multilayer wiring board |
JP5271627B2 (en) * | 2008-07-30 | 2013-08-21 | 株式会社フジクラ | Multilayer printed wiring board |
JP2010034391A (en) * | 2008-07-30 | 2010-02-12 | Fujikura Ltd | Multilayer printed wiring board, and method of manufacturing multilayer printed wiring board |
-
2010
- 2010-06-30 JP JP2010148773A patent/JP5459108B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012015239A (en) | 2012-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5077448B2 (en) | Semiconductor chip built-in wiring board and manufacturing method thereof | |
TWI429024B (en) | Semiconductor wafer embedded wiring board and manufacturing method thereof | |
JP2011222555A (en) | Method for manufacturing wiring board with built-in semiconductor chip | |
JP5459108B2 (en) | Component built-in wiring board | |
JP4830120B2 (en) | Electronic package and manufacturing method thereof | |
JP4305502B2 (en) | Manufacturing method of semiconductor device | |
JP2014063974A (en) | Chip laminate, semiconductor device including chip laminate and semiconductor device manufacturing method | |
JP2012074497A (en) | Circuit board | |
JP2010263199A (en) | Manufacturing method of semiconductor device, and semiconductor device | |
JP2005191156A (en) | Wiring plate containing electric component, and its manufacturing method | |
JP2008159682A (en) | Multilayer printed wiring board and its manufacturing method | |
TWI688067B (en) | Semiconductor device and its manufacturing method | |
JP2009135391A (en) | Electronic device and method of manufacturing the same | |
JP2011243724A (en) | Semiconductor device and method for manufacturing the same | |
JP2011222554A (en) | Wiring board with built-in semiconductor chip | |
JP4594777B2 (en) | Manufacturing method of multilayer electronic component | |
TWI440154B (en) | Chip package having penetrative tsvs | |
JP2017143096A (en) | Wiring board, semiconductor device and wiring board manufacturing method | |
JP5343932B2 (en) | Manufacturing method of semiconductor device | |
JP5365373B2 (en) | Electronic component package and manufacturing method thereof | |
TW200915443A (en) | Manufacturing process and structure for a thermally enhanced package | |
JP2008270324A (en) | Electronic part built-in substrate and electronic device using same, and its manufacturing method | |
JP2011166055A (en) | Method of manufacturing semiconductor light emitting device | |
JP2022173925A (en) | Composite wiring board, semiconductor device, and manufacturing method of composite wiring board | |
JP2008300498A (en) | Substrate with built-in electronic component and electronic apparatus using same, and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131230 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5459108 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |