JP5436795B2 - レーダー受信波処理装置、及びレーダー装置 - Google Patents

Description

本発明は、レーダー受信波処理装置、及びレーダー装置に関する。

特許文献１には、アナログビデオ信号をＡ／Ｄ変換してバッファメモリに記憶するのに際して、動作クロックを異なる位相で８種類用意し、この中から最適位相の動作クロックをＡ／Ｄ変換器に使用するようにした技術について開示されている。
特開平１０‐２５４４２２号公報

図３は、レーダー装置の概略構成を示すブロック図である。このレーダー装置１０１は、レーダー波を発信するレーダー発信機１０２と、レーダー波が対象物で反射して戻ってきたときの当該反射波を受信するレーダー受信機１０３とを備えている。すなわち、レーダー装置１０１は、レーダー発信機１０２で発信したレーダー波が対象物で反射して戻ってくるまでの時間により当該対象物までの距離を判断することができる。

レーダー受信機１０３で受信し、所定の下処理がなされた受信反射波の信号であるＶＤ信号は、Ａ／Ｄ変換器（ＡＤＣ）１０４でＡ／Ｄ変換されてバッファメモリ１０５にバッファリングされる。このバッファリングされたＶＤ信号は処理回路１０６により所定の信号処理が施され、表示装置１０７に表示される。これにより、対象物の位置が表示装置１０７に表示される。

動作クロック生成器１０８は、レーダー装置１０１で使用する動作クロック信号を生成する。また、Ａ／Ｄ変換器１０４で使用するＡＤＣサンプルクロックも動作クロック生成器１０８の動作クロックを使用している。

制御回路１０９は、レーダー発信機１０２からレーダー波を発信したタイミングを示すトリガ信号であるＴＲＧ信号を受信し、ＴＲＧ信号がオンであるときにＡ／Ｄ変換器１０４に入力するＡＤＣサンプルクロックが立ち上がったときのタイミングを判断し、その時点から一定のＡＤＣサンプルクロック数の間、バッファメモリ１０５にＶＤ信号をバッファリングさせる制御を行う。

図４は、レーダー装置１０１における各信号のタイミングチャートである。ここで、バッファメモリ書き込みデータとあるのは、バッファメモリ１０５にバッファリングされるデータを示している。

このようなレーダー装置１０１において、ＶＤ信号、ＴＲＧ信号と、ＡＤＣサンプルクロックとは非同期である。そのため、ＡＤＣサンプルクロックの立ち上りのタイミングとＴＲＧ信号の立ち上りのタイミングとはＡＤＣサンプルクロック１周期以内のずれを生じ、そのため、Ａ／Ｄ変換器１０４では最大でＡＤＣサンプルクロックの１周期分の取り込みタイミング誤差を生じることになる（図４のＡのタイミングとＢのタイミングとを比較）。このような取り込みタイミング誤差は、レーダー表示における対象物の距離表示において分解能の低下の原因となる。

一方、このような分解能の低下を防止するため、ＡＤＣサンプルクロック周波数を増大させサンプリングレートを向上させようとすると、回路規模の増大、消費電力の増大を招いてしまう。

そこで、本発明の目的は、回路規模の増大、消費電力の増大を生じることなく、レーダー表示における対象物の距離表示における分解能の向上を図ることである。

（１）本発明は、レーダー発信機が発信したレーダー波の反射波を受信するレーダー受信機で受信した受信信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器でＡ／Ｄ変換後の受信信号をバッファリングする記憶装置と、第１のクロック信号を発生させるクロック信号発生器と、前記第１のクロック信号を反転し当該第１のクロック信号とは周期が半周期遅れた同一周期の第２のクロック信号を発生させるインバーターと、前記第１のクロック信号と前記第２のクロック信号とのうちいずれか一方を前記Ａ／Ｄ変換器に選択的に供給する選択器と、前記レーダー発信機が出力する前記レーダー波の発信のタイミングを示すトリガ信号がオンとなっているときに前記第１のクロック信号が立ち上がったタイミングで立ち上がり当該第１のクロック信号の１周期分の期間だけオンになる第１のエッジ検出信号を生成する第１のエッジ検出器と、前記レーダー発信機が出力する前記レーダー波の発信のタイミングを示すトリガ信号がオンとなっているときに前記第２のクロック信号が立ち上がったタイミングで立ち上がり当該第２のクロック信号の１周期分の期間だけオンになる第２のエッジ検出信号を生成する第２のエッジ検出器と、前記第２のエッジ検出信号がオンのときに前記第１のエッジ検出信号が立ち下がったときは前記第１のクロック信号を前記Ａ／Ｄ変換器に供給し、前記第２のエッジ検出信号がオンのときに前記第１のエッジ検出信号が立ち上がったときは前記第２のクロック信号を前記Ａ／Ｄ変換器に供給するように前記選択器を制御する第１の制御手段と、トリガ信号がオフになったときから前記第１のクロック信号の所定周期分の時間が経過するまでの間、前記記憶装置に前記Ａ／Ｄ変換後の受信信号をバッファリングさせる第２の制御手段と、を備えているレーダー受信波処理装置である。

（２）別の本発明は、レーダー波を発信するレーダー発信機と、前記レーダー波の反射波を受信するレーダー受信機と、前記レーダー受信機で受信した受信信号をＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器でＡ／Ｄ変換後の受信信号をバッファリングする記憶装置と、第１のクロック信号を発生させるクロック信号発生器と、前記第１のクロック信号を反転し当該第１のクロック信号とは周期が半周期遅れた同一周期の第２のクロック信号を発生させるインバーターと、前記第１のクロック信号と前記第２のクロック信号とのうちいずれか一方を前記Ａ／Ｄ変換器に選択的に供給する選択器と、前記レーダー発信機が出力する前記レーダー波の発信のタイミングを示すトリガ信号がオンとなっているときに前記第１のクロック信号が立ち上がったタイミングで立ち上がり当該第１のクロック信号の１周期分の期間だけオンになる第１のエッジ検出信号を生成する第１のエッジ検出器と、前記レーダー発信機が出力する前記レーダー波の発信のタイミングを示すトリガ信号がオンとなっているときに前記第２のクロック信号が立ち上がったタイミングで立ち上がり当該第２のクロック信号の１周期分の期間だけオンになる第２のエッジ検出信号を生成する第２のエッジ検出器と、前記第２のエッジ検出信号がオンのときに前記第１のエッジ検出信号が立ち下がったときは前記第１のクロック信号を前記Ａ／Ｄ変換器に供給し、前記第２のエッジ検出信号がオンのときに前記第１のエッジ検出信号が立ち上がったときは前記第２のクロック信号を前記Ａ／Ｄ変換器に供給するように前記選択器を制御する第１の制御手段と、トリガ信号がオフになったときから前記第１のクロック信号の所定周期分の時間が経過するまでの間、前記記憶装置に前記Ａ／Ｄ変換後の受信信号をバッファリングさせる第２の制御手段と、を備えているレーダー装置である。

本発明によれば、第１のクロック信号と、当該信号から半周期遅れた第２のクロック信号とを生成し、トリガ信号を第１のクロック信号、第２のクロック信号それぞれのタイミングと比較して第１のエッジ検出信号、第２のエッジ検出信号をそれぞれ生成し、この両信号を比較することにより、第１のクロック信号と第２のクロック信号とのうち適切な方をＡ／Ｄ変換器のサンプルクロックとして使用する。第１のクロック信号と第２のクロック信号とは半周期ずれていて、このうちの適切な方を使用することにより、Ａ／Ｄ変換器でのサンプリングの取り込みタイミング誤差は、第１のクロック信号のクロックサイクルの１／２にすることができる。よって、Ａ／Ｄ変換器のサンプルクロックの立ち上りのタイミングとトリガ信号の立ち上りのタイミングとは、クロック信号発生器が生成する第１のクロック信号の１／２周期以内のずれにとどめることができる。よって、Ａ／Ｄ変換器では最大で第１のクロック信号の１／２分の取り込みタイミング誤差に抑えることができる。これにより、レーダー表示における対象物の距離表示において分解能を向上させることができる。

しかも、そのためには、第１のエッジ検出器、第２のエッジ検出器、第１の制御手段、選択器、インバーターを設けるだけでよく、これらはわずかな数のフリップフロップと組み合わせゲートなどにより構成できるので、回路規模の増大、消費電力の増大を招くこともない。

以下、本発明の実施の形態について図面を参照しつつ説明する。

図１は、レーダー装置の概略構成を示すブロック図である。このレーダー装置１は、レーダー発信機２で発信したレーダー波が対象物で反射して戻ってくるまでの時間により当該対象物までの距離を判断することができる。すなわち、このレーダー装置１は、レーダー波を発信するレーダー発信機２と、レーダー波が対象物で反射して戻るときの当該反射波を受信するレーダー受信機３と、レーダー受信機３での受信信号を処理するレーダー受信波処理装置２１と、この処理後の受信信号に基づいて対象物の位置を表示する表示装置２２とを備えている。

レーダー受信機３で受信し、所定の下処理がなされた受信反射波の信号であるＶＤ信号は、Ａ／Ｄ変換器（ＡＤＣ）４でＡ／Ｄ変換されてバッファメモリ５にバッファリングされる。このバッファリングされたＶＤ信号は処理回路６により所定の信号処理が施され、表示装置２２に表示される。これにより、対象物の位置が表示装置２２に表示される。

動作クロック生成器８は、レーダー装置１で使用する動作クロック信号を生成する。また、インバーター９は、動作クロック生成器８の出力する動作クロック信号を反転した信号を生成する。動作クロック生成器８が出力した動作クロック信号を動作クロック信号（正相）といい、インバーター９により反転し、動作クロック信号（正相）より半周期遅れた同一周期の信号を動作クロック信号（逆相）という。セレクタ１０は、動作クロック信号（正相）と動作クロック信号（逆相）とのうちの一方を選択的にＡ／Ｄ変換器４に供給し、この信号がサンプルクロック信号（ＡＤＣサンプルクロック）としてＡ／Ｄ変換器４で使用される。

エッジ検出器１１は、レーダー発信機２が出力するレーダー波の発信のタイミングを示すトリガ信号（ＴＲＧ信号）がオン（Ｈレベル）となっているときに動作クロック信号（正相）が立ち上がったタイミングで立ち上がり、当該動作クロック信号（正相）の１周期分の期間だけオン（Ｈレベル）になるエッジ検出信号（正相）を生成する。

エッジ検出器１２は、ＴＲＧ信号がオン（Ｈレベル）となっているときに動作クロック信号（逆相）が立ち上がったタイミングで立ち上がり、当該動作クロック信号（逆相）の１周期分の期間だけオン（Ｈレベル）になるエッジ検出信号（逆相）を生成する。

位相比較クロック位相選択部１３は、エッジ検出信号（逆相）がオン（Ｈレベル）のときにエッジ検出信号（正相）が立ち下がったときは動作クロック信号（正相）をＡ／Ｄ変換器４に供給し、エッジ検出信号（逆相）がオン（Ｈレベル）のときにエッジ検出信号（正相）が立ち上がったときは動作クロック信号（逆相）をＡ／Ｄ変換器４に供給するようにセレクタ１０を制御する。

制御回路１４は、ＴＲＧ信号がオフ（Ｌレベル）になったときから動作クロック信号の所定周期分の時間が経過するまでの間、バッファメモリ５にＡ／Ｄ変換後のＶＤ信号をバッファリングさせる。

図２は、レーダー装置１における各信号のタイミングチャートである。ここで、バッファメモリ書き込みデータとあるのは、バッファメモリ５にバッファリングされるデータを示している。

レーダー装置１では、動作クロック信号（正相）と、当該信号から半周期遅れた動作クロック信号（逆相）とを生成し、ＴＲＧ信号を動作クロック信号（正相）、動作クロック信号（逆相）のそれぞれのタイミングと比較してエッジ検出信号（正相）、エッジ検出信号（逆相）をそれぞれ生成し、この両信号を比較することにより、動作クロック信号（正相）と動作クロック信号（逆相）とのうち適切な方をＡＤＣサンプルクロックとして使用する。動作クロック信号（正相）と動作クロック信号（逆相）とは半周期ずれていて、このうちの適切な方を使用することにより、Ａ／Ｄ変換器４でのサンプリングの取り込みタイミング誤差は、動作クロック信号（正相）のクロックサイクルの１／２にすることができる。よって、ＡＤＣサンプルクロックの立ち上りのタイミングとＴＲＧ信号の立ち上りのタイミングとは、動作クロック生成器８が生成する動作クロック信号の１／２周期以内のずれにとどめることができる。よって、Ａ／Ｄ変換器４では最大で動作クロック生成器８が生成する動作クロック信号の１／２分の取り込みタイミング誤差に抑えることができる。

これにより、レーダー表示における対象物の距離表示において分解能を向上させることができる。

しかも、そのためには、エッジ検出器（正相）１１、エッジ検出器（逆相）１２、位相比較クロック位相選択部１３、セレクタ１０、インバーター９を設けるだけでよく、これらはわずかな数のフリップフロップと組み合わせゲートなどにより構成できるので、回路規模の増大、消費電力の増大を招くこともない。

なお、エッジ検出器（正相）１１と、エッジ検出器（逆相）１２とは、動作クロック信号（正相）１パルス分のインターバルをおいて、エッジ検出信号（正相）、エッジ検出信号（逆相）を生成するようにしている。これは、ＴＲＧ信号の立ち上がりと動作クロック信号（正相）、動作クロック信号（逆相）の立ち上がりとが重なり合うことにより不都合が生じるのを防止するためである。

また、セレクタ１０により動作クロック信号（正相）と動作クロック信号（逆相）とを切り替えるときは、図２に示す期間ａ及び期間ｂの間、ＡＤＣサンプルクロックをオフ（Ｌレベル）にして、スパイクノイズが発生しないようにしている。

本発明の一実施の形態であるレーダー装置の電気的な接続のブロック図である。 図１のレーダー装置の各信号のタイミングチャートである。 発明の課題を説明するためのレーダー装置の電気的な接続のブロック図である。 図３のレーダー装置の各信号のタイミングチャートである。

符号の説明

１ レーダー装置
２ レーダー発信機
３ レーダー受信機
４ Ａ／Ｄ変換器
５ バッファメモリ
６ 処理回路
８ 動作クロック生成器
９ インバーター
１０ セレクタ
１１ エッジ検出器（正相）
１２ エッジ検出器（逆相）
１３ 位相比較クロック位相選択部
１４ 制御回路
２１ レーダー受信波処理装置
２２ 表示装置

Claims (2)

1. レーダー発信機が発信したレーダー波の反射波を受信するレーダー受信機で受信した受信信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器でＡ／Ｄ変換後の受信信号をバッファリングする記憶装置と、
   第１のクロック信号を発生させるクロック信号発生器と、
   前記第１のクロック信号を反転し当該第１のクロック信号とは周期が半周期遅れた同一周期の第２のクロック信号を発生させるインバーターと、
   前記第１のクロック信号と前記第２のクロック信号とのうちいずれか一方を前記Ａ／Ｄ変換器に選択的に供給する選択器と、
   前記レーダー発信機が出力する前記レーダー波の発信のタイミングを示すトリガ信号がオンとなっているときに前記第１のクロック信号が立ち上がったタイミングで立ち上がり当該第１のクロック信号の１周期分の期間だけオンになる第１のエッジ検出信号を生成する第１のエッジ検出器と、
   前記レーダー発信機が出力する前記レーダー波の発信のタイミングを示すトリガ信号がオンとなっているときに前記第２のクロック信号が立ち上がったタイミングで立ち上がり当該第２のクロック信号の１周期分の期間だけオンになる第２のエッジ検出信号を生成する第２のエッジ検出器と、
   前記第２のエッジ検出信号がオンのときに前記第１のエッジ検出信号が立ち下がったときは前記第１のクロック信号を前記Ａ／Ｄ変換器に供給し、前記第２のエッジ検出信号がオンのときに前記第１のエッジ検出信号が立ち上がったときは前記第２のクロック信号を前記Ａ／Ｄ変換器に供給するように前記選択器を制御する第１の制御手段と、
   トリガ信号がオフになったときから前記第１のクロック信号の所定周期分の時間が経過するまでの間、前記記憶装置に前記Ａ／Ｄ変換後の受信信号をバッファリングさせる第２の制御手段と、
   を備えているレーダー受信波処理装置。
2. レーダー波を発信するレーダー発信機と、
   前記レーダー波の反射波を受信するレーダー受信機と、
   前記レーダー受信機で受信した受信信号をＡ／Ｄ変換するＡ／Ｄ変換器と、
   前記Ａ／Ｄ変換器でＡ／Ｄ変換後の受信信号をバッファリングする記憶装置と、
   第１のクロック信号を発生させるクロック信号発生器と、
   前記第１のクロック信号を反転し当該第１のクロック信号とは周期が半周期遅れた同一周期の第２のクロック信号を発生させるインバーターと、
   前記第１のクロック信号と前記第２のクロック信号とのうちいずれか一方を前記Ａ／Ｄ変換器に選択的に供給する選択器と、
   前記レーダー発信機が出力する前記レーダー波の発信のタイミングを示すトリガ信号がオンとなっているときに前記第１のクロック信号が立ち上がったタイミングで立ち上がり当該第１のクロック信号の１周期分の期間だけオンになる第１のエッジ検出信号を生成する第１のエッジ検出器と、
   前記レーダー発信機が出力する前記レーダー波の発信のタイミングを示すトリガ信号がオンとなっているときに前記第２のクロック信号が立ち上がったタイミングで立ち上がり当該第２のクロック信号の１周期分の期間だけオンになる第２のエッジ検出信号を生成する第２のエッジ検出器と、
   前記第２のエッジ検出信号がオンのときに前記第１のエッジ検出信号が立ち下がったときは前記第１のクロック信号を前記Ａ／Ｄ変換器に供給し、前記第２のエッジ検出信号がオンのときに前記第１のエッジ検出信号が立ち上がったときは前記第２のクロック信号を前記Ａ／Ｄ変換器に供給するように前記選択器を制御する第１の制御手段と、
   トリガ信号がオフになったときから前記第１のクロック信号の所定周期分の時間が経過するまでの間、前記記憶装置に前記Ａ／Ｄ変換後の受信信号をバッファリングさせる第２の制御手段と、
   を備えているレーダー装置。

Images