JP5435138B2 - 高耐圧集積回路装置 - Google Patents

高耐圧集積回路装置 Download PDF

Info

Publication number
JP5435138B2
JP5435138B2 JP2012527559A JP2012527559A JP5435138B2 JP 5435138 B2 JP5435138 B2 JP 5435138B2 JP 2012527559 A JP2012527559 A JP 2012527559A JP 2012527559 A JP2012527559 A JP 2012527559A JP 5435138 B2 JP5435138 B2 JP 5435138B2
Authority
JP
Japan
Prior art keywords
region
potential
contact
voltage
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012527559A
Other languages
English (en)
Other versions
JPWO2012176347A1 (ja
Inventor
将晴 山路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012527559A priority Critical patent/JP5435138B2/ja
Application granted granted Critical
Publication of JP5435138B2 publication Critical patent/JP5435138B2/ja
Publication of JPWO2012176347A1 publication Critical patent/JPWO2012176347A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、例えばＰＷＭインバータ、スイッチング電源等における、スイッチングパワーデバイスのゲートに、オン・オフの駆動信号を伝達する場合などに使用される高耐圧集積回路装置（ＨＶＩＣ）に関する。特に、回路内に負電圧サージが入力されたときに流れる過電流で誤動作が起こることを防止した高耐圧集積回路装置に関する。
ＰＷＭインバータ等の電力逆変換（直流交流変換）用ブリッジ回路の上側アームを構成するスイッチングパワーデバイスを駆動する手段としては、高耐圧接合を利用した素子分離方式のＨＶＩＣが使用されている。ＨＶＩＣは、スイッチングパワーデバイスの異常時の過電流検出や温度検出手段を備えた高機能化や、または、トランスやフォトカプラ等による電位絶縁を行わないことでの電源システムの小型化・低コスト化を図ることができる。
図９は、インバータなどの電力変換装置のスイッチングパワーデバイスとそれを駆動する従来のＨＶＩＣの接続例を示す説明図である。図９には、２つのスイッチングパワーデバイス（ここではＩＧＢＴ１１４、１１５）が直列に接続された半ブリッジの例が示されている。図９に示す電力変換装置は、この上アームのＩＧＢＴ１１５と下アームのＩＧＢＴ１１４を交互にオンさせることで出力端子であるＶｓ端子から高電位あるいは低電位を交互に出力して、Ｌ負荷１１８に交流電力を供給している（交流電流を流している）。
すなわち、高電位を出力する場合には、上アームのＩＧＢＴ１１５がオンし、下アームのＩＧＢＴ１１４がオフするようにＩＧＢＴ１１４とＩＧＢＴ１１５を動作させる。また、逆に低電位を出力する場合には上アームのＩＧＢＴ１１５がオフし下アームのＩＧＢＴ１１４がオンするようにＩＧＢＴ１１４とＩＧＢＴ１１５を動作させる。尚、ＩＧＢＴ１１４、１１５に逆並列に接続されたダイオードはＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）１１６、１１７である。この間、駆動素子であるＨＶＩＣ１１１では、下アームのＩＧＢＴ１１４へのゲート信号はＧＮＤ基準にて信号を出力し、上アームのＩＧＢＴ１１５へのゲート信号はＶｓ端子基準にて信号を出力することになる。このためＨＶＩＣ１１１はレベルシフト機能を備えている必要がある。
尚、図９中の符号で、Ｖｓｓは、主回路電源である高電圧電源の高電位側である。ＧＮＤは、グランド（接地）である。Ｖｓは、Ｖｓｓ電位からＧＮＤ電位まで変動する中間電位である。Ｈ−ＶＤＤは、Ｖｓを基準とする第２低電圧電源の高電位側である。Ｌ−ＶＤＤは、ＧＮＤを基準とする第１低電圧電源の高電位側である。ブートストラップダイオード（図２のダイオード７５）回路において第２低電圧電源は第１低電圧電源（Ｌ−ＶＤＤ）から作られる。符号１１３は、ハイサイド電源であり、符号１１２は、ローサイド電源である。
また、Ｈ−ＩＮは、レベルアップ回路と接続するローサイド側のＣ−ＭＯＳ回路のゲートに入力される入力信号および入力端子である。Ｌ−ＩＮは、下アームのＩＧＢＴ１１４のゲートと接続するローサイド側のＣ−ＭＯＳ回路のゲートに入力される入力信号および入力端子である。また、Ｈ−ＯＵＴは、上アームのＩＧＢＴ１１５のゲートへ出力するハイサイド側のＣ−ＭＯＳ回路の出力信号および出力端子である。Ｌ−ＯＵＴは、下アームのＩＧＢＴ１１４のゲートへ出力する出力信号および出力端子である。また、ＡＬＭ−ＩＮは、上アームのＩＧＢＴ１１５の温度や過電流を検出したときの検出信号１１９の入力信号および入力端子である。ＡＬＭ−ＯＵＴは、レベルダウンされた検出信号の出力信号および出力端子である。
図１０および図１１は、図９に示したＨＶＩＣ１１１の内部のレベルシフト回路とその周辺回路を示す回路図である。図１０はレベルアップ回路を含む回路図であり、図１１はレベルダウン回路を含む回路図である。図１０，１１において、符号１２０は、Ｖｓを基準とする第２低電圧電源の高電位側の端子である。
尚、以下の説明でｐはｐ型、ｎはｎ型を示す。ここでは、周辺回路として、レベルシフト回路の入力信号を伝達するローサイド側のＣ−ＭＯＳ回路と、レベルシフト回路の出力信号を上アームのＩＧＢＴ１１５に伝達するハイサイド側のＣ−ＭＯＳ回路とを示した。
図１０において、ローサイド回路の入力信号（Ｈ−ＩＮ）が入力されると、その信号はローサイド回路のＣ−ＭＯＳ回路を経由してレベルアップ回路のｎチャネルＭＯＳＦＥＴ４１のゲートに入力される。この信号でｎチャネルＭＯＳＦＥＴ４１はオン・オフし、レベルアップ回路の出力信号が出力部１０１から出力され、その信号によりハイサイド回路のＣ−ＭＯＳ回路がオン・オフして出力信号（Ｈ−ＯＵＴ）が出力される。この出力信号はＶｓを基準とした信号に変換される。この出力信号が上アームのＩＧＢＴ１１５のゲートに入力されて、上アームのＩＧＢＴ１１５をオン・オフさせる。図１０のレベルアップ回路は、上アームのＩＧＢＴ１１５がｎチャネル型の場合に必要となる。
図１１において、レベルダウン回路はｐチャネルＭＯＳＦＥＴ４３とレベルシフト抵抗７２で構成される。レベルシフト抵抗には、ダイオード７６が並列接続している。ＡＬＭ−ＩＮの信号がハイサイド回路のＣ−ＭＯＳ回路のゲートに入力され、Ｃ−ＭＯＳ回路の出力信号がレベルダウン回路のｐチャネルＭＯＳＦＥＴ４３のゲートに入力される。ｐチャネルＭＯＳＦＥＴ４３をオン・オフすることで、レベルダウン回路の出力部１０２からローサイド側の信号が出力され、ローサイド回路のＣ−ＭＯＳ回路の出力からレベルダウンした信号がＡＬＭ−ＯＵＴから検出信号としてローサイド側に出力される。
スイッチングパワーデバイスは、モーター制御用のインバータのほか、大容量のＰＤＰ（プラズマディスプレイパネル）、液晶パネルなどの電源用途、エアコンや照明といった家電用インバータなど多くの分野で広く利用されている。
これらモーターや照明などは図９に示したようなインダクタンス負荷となる。そのため、プリント基板上の配線や負荷までのケーブル等による寄生インダクタンス成分等の影響をＨＶＩＣのＶｓ端子やＨ−ＶＤＤ端子は受ける。この寄生インダクタンス成分により、上アームのＩＧＢＴ１１５がオフする時や、下アームのＩＧＢＴ１１４がオンとなるスイッチング時にＨＶＩＣ１１１のＶｓ端子やＨ−ＶＤＤ端子がグランド（図９のＧＮＤ端子）に対してマイナス電位側へ変動する。この変動がハイサイド回路の誤動作やラッチアップによる素子破壊の原因になる。
図１２は、従来のＨＶＩＣのレベルシフト回路図の詳細図である。図１２（ａ）はレベルアップ回路図であり、図１２（ｂ）はレベルダウン回路図である。図１２（ａ）に示すレベルアップ回路は、レベルシフト抵抗７１と、このレベルシフト抵抗７１とドレインが接続するｎチャネルＭＯＳＦＥＴ４１とを備え、レベルシフト抵抗７１とｎチャネルＭＯＳＦＥＴ４１との接続部をレベルアップ回路の出力部１０１とする構成となっている。
上記のようにＨ−ＶＤＤがＧＮＤ電位より大幅に低電位になったときに（過大な負電圧サージが印加されたとき）、レベルシフト抵抗７１が破壊されるのを防止するために、レベルシフト抵抗７１にはダイオード７５が並列に接続される。また、Ｈ−ＶＤＤに過電圧が印加された場合、ダイオード７５は、ハイサイド回路のＣ−ＭＯＳ回路のＭＯＳＦＥＴのゲートに過大な電圧が印加されるのを防止する機能を有する。このダイオード７５には、通常はツェナーダイオードが多用される。また、ｎチャネルＭＯＳＦＥＴ４１には、逆並列にボディーダイオード４２が内蔵されている。
一方、図１２（ｂ）に示すレベルダウン回路は、ｐチャネルＭＯＳＦＥＴ４３のドレインと、このドレインと接続するレベルシフト抵抗７２を備え、レベルシフト抵抗７２とｐチャネルＭＯＳＦＥＴ４３との接続部をレベルダウン回路の出力部１０２とする構成となっている。
Ｈ−ＶＤＤがＧＮＤ電位より大幅に低電位になったときに、レベルシフト抵抗７２が破壊されるのを防止するために、レベルシフト抵抗７２にはダイオード７６が並列に接続される。また、ｐチャネルＭＯＳＦＥＴ４３がオン動作時にＨ−ＶＤＤに過電圧が印加された場合、ダイオード７６は、ローサイド回路のＣ−ＭＯＳ回路のＭＯＳＦＥＴのゲートに過電圧が印加されるのを防止する機能を有する。また、ｐチャネルＭＯＳＦＥＴ４３には、逆並列にボディーダイオード４４が接続されている。
図１３は、従来の自己分離型の高耐圧集積回路装置５００のハイサイド回路、ローサイド回路のそれぞれのロジック部とレベルアップ回路部および高耐圧接合終端領域（ＨＶＪＴ）の要部を示す断面図である。尚、図１３中の符号ａ〜ｊは各領域上に形成した電極である。符号２１はｐオフセット領域である。符号２２〜２４，２６〜２８，３２〜３４，３６〜３８はソース、ドレインおよびコンタクトとなる領域である。また、符号２５，２９，３５，３９はゲート電極である。
図１３において、ＧＮＤ電位に接続されたｐ半導体基板１の表面層には、ｎウェル領域２およびｎウェル領域３が形成される。ｎウェル領域２内には、例えば、ローサイド回路のＣ−ＭＯＳ回路などが形成される。ｎウェル領域３には、例えば、レベルシフト回路やハイサイド回路のＣ−ＭＯＳ回路などが形成される。
レベルシフト用のｎチャネルＭＯＳＦＥＴ４１は、ｎ-ウェル領域４と、ｎ-ウェル領域４と接するｐ領域５１と、ｐ領域５１の表面層に形成されるｎソース領域５３およびｐコンタクト領域５４と、ｎ-ウェル領域４の表面層に形成されるｎドレイン領域５２と、ｎソース領域５３とｎドレイン領域５２に挟まれたｐ領域５１上にゲート酸化膜を介して形成されるゲート電極５５とを備えている。
このｎチャネルＭＯＳＦＥＴ４１のドレイン領域５２は、表面金属配線によってレベルシフト抵抗７１を介してＨ−ＶＤＤに接続されている。高耐圧集積回路装置５００は、ｎチャネルＭＯＳＦＥＴ４１のドレイン領域５２とレベルシフト抵抗７１との接続部をレベルアップ回路の出力部１０１としている。
出力部１０１は、このレベルアップ用のｎチャネルＭＯＳＦＥＴ４１がオンされると低電位を出力し、オフされると高電位を出力する。このため、高耐圧集積回路装置５００は、異なる基準電位間の信号伝達であるレベルシフト動作を行うことができる。
上述のように、上アームＩＧＢＴ１１５をオフするタイミングでＶｓ端子には、ＧＮＤ電位に対しマイナス電位となるサージが入る。この電圧ＶSは、以下の式（１）を使用して計算することができる。
ＶS＝Ｌ×ｄＩ／ｄｔ・・・（１）
電圧ＶSがＧＮＤ電位−（Ｖsupply＋Ｖf）よりも低くなると、半導体チップの内部寄生ダイオードが導通し始める。尚、Ｖsupplyはハイサイド電源１１３もしくは図示しないブートストラップコンデンサの両端間のバッテリ電圧であり、Ｖfは寄生ダイオード４５，４６の順方向電圧降下である。
電圧ＶSが大きくマイナス方向に引かれた場合には過電流がチップを流れ、その結果、ハイサイド回路が誤動作したり、チップが故障する虞がある。マイナス電圧に引かれている期間は、プリント基板上の配線や負荷までのケーブル等による寄生インダクタンス成分（Ｌ１）とＩＧＢＴ１１５で流していたオン電流Ｉ１のオフする期間によるｄＩ１／ｄｔの積に比例して、スパイク状のマイナスサージがＶｓ端子に、−３０Ｖ程度およそ数百ｎｓから５００ｎｓ程度の期間かかる。
図１４は、図１３のハイサイド回路およびレベルシフタなどの要部を示す配置図である。高電位領域であるｎウェル領域３には、Ｈ−ＶＤＤパッド、Ｈ−ＯＵＴパッド、Ｖｓパッドおよび中間電位領域が形成される。中間電位領域とは、ｐオフセット領域３１およびｐドレイン領域３４である。ｎウェル領域３の外周の表面層には、帯状にｎコンタクト領域６２が形成される。ｎコンタクト領域６２上には、第１ピックアップ電極８１が点在している。このｎウェル領域３を取り囲んでｎ-ウェル領域４が形成される。このｎ-ウェル領域４を取り囲んでｐ領域６１が形成される。
ｐ領域６１の表面層には、帯状にｐコンタクト領域５６が形成される。このｐコンタクト領域５６上には、第２ピックアップ電極８２が点在している。ｐ領域６１を取り囲んで低電位領域であるｎウェル領域２が形成される。このｎウェル領域２に図１３に示すローサイド回路が形成される。ｎコンタクト領域６２とｐ領域６１に挟まれたｐ領域５１の表面層にはレベルシフタが形成される。また、ｎコンタクト領域６２とｐ領域６１およびこれらの領域に挟まれたｎ-ウェル領域４およびｐ領域５１は高耐圧接合終端領域である。レベルシフタが形成されるｐ領域５１とｎ-ウェル領域４とは接している。
前記の各領域を無駄なく効率よく配置してチップサイズの縮小化を図る場合、中間電位領域の一部は、ｎコンタクト領域６２に近接した配置となる。この近接した箇所を符号Ｅとすると、このｎコンタクト領域６２に近接した箇所Ｅが中間電位領域と高耐圧接合終端領域とが対向する箇所であり、中間電位領域と高耐圧接合終端領域との対向距離Ｗが最小となる箇所である（以下、対向箇所Ｅとする）。
このような高耐圧集積回路として、高電圧集積回路チップに関し、より詳しくは、半ブリッジ構成のパワートランジスタを駆動する高電圧集積回路を保護するための回路であって、出力ノード（点）での過大な負のスイングを見込んだ回路を対象とし、負電圧スパイク中の電流を制限する抵抗器を基板と接地の間に有する高電圧集積回路チップが開示されている（例えば、下記特許文献１参照。）。
また、高耐圧集積回路装置として、レベルシフタに属するスイッチング素子のドレイン電極と増幅器（Ｃ−ＭＯＳ回路）に属するＭＯＳトランジスタのゲート電極との間にダイオードを挿入することで逆バイアスの影響を減殺する装置が開示されている（例えば、下記特許文献２参照。）。
また、別の高耐圧集積回路装置として、レベルシフタに属するスイッチング素子のドレインとレベルシフト抵抗と電流制限抵抗とが直列接続され、レベルシフト抵抗と電流制限抵抗との間をレベルアップ回路の出力部とすることが開示されている（例えば、下記特許文献３参照。）。
また、別の高耐圧集積回路装置として、次の装置が開示されている。共通接地ノード（ＣＯＭ）と仮想接地ノード（ＶＳ）との間に高耐圧ダイオード（Ｄ３）を高電圧制御回路（ＨＶＩＣ）内部に共通の基板領域を利用して設ける。それによって、パワーデバイス駆動回路において、高電位側基準電位（仮想接地ＶＳ）に発生する負電圧のアンダーシュートによる高電位側電源電圧の低下を確実に抑制する（例えば、下記特許文献４参照。）。
特許第３３４６７６３号公報 特開２００１−２５２３５号公報 特開２００８−３０１１６０号公報 特開２０１０−２６３１１６号公報
しかしながら、上述した従来の高耐圧集積回路装置には、次のような問題がある。図９に示すスイッチングパワーデバイスとＨＶＩＣとの接続において、Ｖｓｓが１２００Ｖ程度であり、Ｈ−ＶＤＤがＶｓに対して１５Ｖ程度高い電位である場合について説明する。上アームのＩＧＢＴ１１５が動作し、下アームのＩＧＢＴ１１４がオフ動作をしている際は、上アームＩＧＢＴ１１５からＬ負荷１１８に対して電流が流れる。
この状態から上アームのＩＧＢＴ１１５がオフ動作するとＬ負荷１１８が電流を維持しようとするため、下アームのＦＷＤ１１６を介してＧＮＤより電流が流れ、Ｖｓ端子の電位がＧＮＤ電位よりも低くなり、−３０Ｖ程度にもなる。Ｖｓ端子の電位が−３０Ｖ程度となった場合、Ｈ−ＶＤＤ端子の電位は−１５Ｖ程度になる。
図１３に示す高耐圧集積回路装置の構造では、ｐ半導体基板１およびｐ領域６１がＧＮＤ電位にある。ｎウェル領域３、ｎ-ウェル領域４がともにＧＮＤ電位より低くなるまでＶｓ端子の電位が低下した場合について説明する。
ｐ半導体基板１およびｎウェル領域３からなる寄生ダイオード４５と、ｐ領域６１およびｎ-ウェル領域４からなる寄生ダイオード４６とが順方向バイアスになり大きな電流が流れる。この電流はＩＧＢＴ１１５のゲート・ソース間の容量を介して流れる。このパスには電流を制限する抵抗成分がないので極めて大きなパルス電流となる。このパルス電流によってＨＶＩＣが破壊されたり、誤動作を起こしたりする。
また、図１３および図１４において、Ｖｓパッド（端子）またはＨ−ＶＤＤパッド（端子）に負電圧サージが印加されると、寄生ダイオード４６を構成するｐ領域６１からｎ-ウェル領域４へ正孔が注入される。特に、中間電位領域に対して対向距離Ｗが短い対向箇所Ｅの高耐圧接合終端領域では他の箇所に比べて、中間電位領域とｐ領域６１との間のｎ-ウェル領域４の抵抗（寄生ダイオード４６のカソード抵抗）が小さくなるため、他の箇所よりｐ領域６１からｎ-ウェル領域４への正孔量は多くなる。
このｎ-ウェル領域４に入った正孔は、ｎコンタクト領域６２下を通って、マイナス電位のＶｓ電位領域であるｐオフセット領域３１およびｐドレイン領域３６（ゲート電極３９にオン信号が入っているとき）に流れて行く。ｐオフセット領域３１に流入した正孔はｐコンタクト領域３８からＶｓ端子へ引き抜かれる。
しかし、この正孔の一部は、ｎソース領域３７下にも侵入し、ｎソース領域３７、ｐオフセット領域３１およびｎウェル領域３で構成される寄生ｎｐｎトランジスタのゲート電流となり、この寄生ｎｐｎトランジスタがオンしてハイサイド回路のロジック部を誤動作させる場合がある。
さらに、ｎソース領域３７下にも侵入した正孔がｎソース領域３７、ｐオフセット領域３１、ｎウェル領域３およびｐ半導体基板１で構成される寄生サイリスタをオン（ラッチアップ）させてハイサイド回路を破壊させる場合がある。また、この正孔の一部がｎウェル領域３を通ってｐドレイン領域３４に流れて行くと、やはりハイサイド回路のロジック部を誤動作させる場合がある。
また、上述した特許文献１に記載の技術では、電流を制限する抵抗器はＧＮＤ（接地）端子と基板との間に接続されており、それ以外の箇所での接続に関しては触れられていない。この抵抗器はポリシリコン層で形成されているため、負電圧の大きなパルス電流（数Ａ〜数十Ａ）が過渡的にＶｓ端子とＧＮＤ端子間の寄生ダイオードに流れた際に、ポリシリコン層が過電流により熱溶解し破壊に至る虞がある。
また、上述した特許文献２に記載の技術では、逆バイアスの影響を減殺するためにダイオードを接続しており、Ｌ負荷によりＨ−ＶＤＤが負電位になった場合、ボディーダイオードや寄生ダイオードの電流を制限する抵抗やレイアウト方法に関しては触れられていない。
また、上述した特許文献３に記載の技術では、レベルシフト回路のＶｓ基準の低電圧電源の高電位側（Ｈ−ＶＤＤ）と低電位側（グランド）との間の経路に電流制限抵抗を接続することで、ｎチャネルＭＯＳＦＥＴのボディーダイオードや寄生ダイオード自体が過電流破壊することや、レベルシフト回路の電流容量の小さい箇所が過電流破壊するのを防止することができることについては述べられている。しかしながら、Ｖｓ基準のハイサイド回路の寄生誤動作（誤反転）の防止については触れられていない。
また、上述した特許文献４に記載の技術では、高耐圧ダイオード（Ｄ３）をＶｓ端子とＧＮＤ電位にある高電圧制御回路（ＨＶＩＣ）の基板との間に設けることについて記載されているが、ブートストラップ電源ノードであるＶＢ端子とＧＮＤ電位にある高電圧制御回路（ＨＶＩＣ）の基板との間に設けることについては記載されていない。
この発明は、上述した従来技術による問題点を解消するため、Ｈ−ＶＤＤ端子またはＶｓ端子に負電圧サージが印加された場合にハイサイド回路の誤動作や破壊を防止できる高耐圧集積回路装置を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる高耐圧集積回路装置は、直列に接続された２つのパワートランジスタの高電位側パワートランジスタを駆動する高耐圧半導体集積回路装置であって、次の特徴を有する。第１導電型の半導体基板の表面層に形成された第２導電型の高電位領域と、前記半導体基板の表面層に、前記高電位領域と接し、かつ前記高電位領域の外周に沿って形成された、前記高電位領域よりも不純物濃度の低い第２導電型の耐圧領域と、前記半導体基板の表面層に、前記耐圧領域と接し、かつ前記耐圧領域の外周に沿って形成された、接地電位が印加される第１導電型のグランド電位領域と、前記半導体基板の表面層の、前記グランド電位領域の外側に形成された第２導電型の低電位領域と、前記高電位領域内に形成され前記高電位領域と接合分離された第１導電型の中間電位領域と、前記耐圧領域の前記高電位領域側端部に沿って形成された第２導電型の第１コンタクト領域と、前記グランド電位領域の表面層に前記第１コンタクト領域に対向して形成された第１導電型の第２コンタクト領域と、前記第１コンタクト領域に接する第１ピックアップ電極と、前記第２コンタクト領域に接する第２ピックアップ電極と、を備える。そして、前記中間電位領域は、直列に接続された２つの前記パワートランジスタの主回路電源である高電圧電源の高電位側電位からグランド電位までの間の中間電位が印加される領域である。前記低電位領域は前記グランド電位を基準とする第１低電圧電源の高電位側電位が印加される領域である。前記高電位領域は、前記中間電位を基準とする第２低電圧電源の高電位側電位が印加される領域である。前記耐圧領域、前記グランド電位領域、前記第１コンタクト領域および前記第２コンタクト領域から構成される高耐圧接合終端領域が形成されている。前記中間電位領域との対向距離が他の箇所より短い高耐圧接合終端領域の箇所における、前記第１ピックアップ電極と前記第２ピックアップ電極との間の電流通路の抵抗は他の箇所より高い。
この発明によれば、次の効果を奏する。図１５は、負電圧サージとコンタクト領域から中間電位領域までの距離との関係を示す図である。図１５には、図１３，１４に示す高耐圧集積回路装置の構成における、負電圧サージ印加時の保証電圧に対するコンタクト領域６２と中間電位領域であるｐオフセット領域３１との距離を示す。
図１５に示すように誤動作を抑制する保証電圧が−３０Ｖ（パルス幅５００ｎｓ）とした場合、コンタクト領域６２とｐオフセット領域３１との距離は１００μｍ以上必要となる。しかしながら、レイアウトの都合上、コンタクト領域と中間電位領域との距離を全ての領域において１００μｍ以上空けることは、無効領域が多くなり、面積効率において好ましくない。したがって、コンタクト領域と中間電位領域との距離を１００μｍより短くし、当該距離を短くした代わりに、第１ピックアップ電極と第２ピックアップ電極との間の電流通路の抵抗を高くする。これにより中間電位領域に流れ込む正孔を少なくすることができ、誤動作を抑制することができる。
また、高耐圧接合終端領域と対向する中間電位領域以外の領域においては、図１０で示したレベルシフト抵抗７１やダイオード７５など負電圧により誤動作が起きない領域が形成される。このため、正孔は抵抗値が低い高耐圧接合終端領域（他の箇所）を通って中間電位領域以外の領域に支配的に流れる。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる高耐圧集積回路装置は、直列に接続された２つのパワートランジスタの高電位側パワートランジスタを駆動するための高耐圧半導体集積回路装置であって、次の特徴を有する。第１導電型の半導体基板の表面層に形成された第２導電型の高電位領域と、前記高電位領域の外周の一部を分離する第１導電型の分離領域と、前記半導体基板の表面層に、前記高電位領域と接し、かつ前記高電位領域の外周に沿って形成された、前記高電位領域よりも不純物濃度の低い第２導電型の耐圧領域と、前記半導体基板の表面層に、前記分離領域と接し、かつ前記耐圧領域の外周に形成された、接地電位が印加される第１導電型のグランド電位領域と、前記半導体基板の表面層の、前記グランド電位領域の外側に形成された第２導電型の低電位領域と、前記高電位領域内に形成され前記高電位領域と接合分離された第１導電型の中間電位領域と、前記耐圧領域の前記高電位領域側端部に沿って形成された第２導電型の第１コンタクト領域と、前記グランド電位領域の表面層に前記第１コンタクト領域に対向して形成された第１導電型の第２コンタクト領域と、前記第１コンタクト領域に接する第１ピックアップ電極と、前記第２コンタクト領域に接する第２ピックアップ電極と、を備える。そして、前記中間電位領域は、直列に接続された２つの前記パワートランジスタの主回路電源である高電圧電源の高電位側電位からグランド電位までの間の中間電位が印加される領域である。前記低電位領域は前記グランド電位を基準とする第１低電圧電源の高電位側電位が印加される領域である。前記高電位領域は、前記中間電位を基準とする第２低電圧電源の高電位側電位が印加される領域である。前記耐圧領域、前記グランド電位領域、前記第１コンタクト領域および前記第２コンタクト領域から構成される高耐圧接合終端領域が形成されている。前記中間電位領域との対向距離が他の箇所より短い高耐圧接合終端領域の箇所における、前記第１ピックアップ電極と前記第２ピックアップ電極との間の電流通路の抵抗は他の箇所より高い。
また、この発明にかかる高耐圧集積回路装置は、上述した発明において、前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所を除いて、前記第１ピックアップ電極を形成することで前記抵抗が他の箇所より高くなっていることを特徴とする。
また、この発明にかかる高耐圧集積回路装置は、上述した発明において、前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所を除いて、前記第２ピックアップ電極を形成することで前記抵抗が他の箇所より高くなっていることを特徴とする。
また、この発明にかかる高耐圧集積回路装置は、上述した発明において、前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所において、少なくとも前記第１コンタクト領域と前記第１ピックアップ電極または前記第２コンタクト領域と前記第２ピックアップ電極のいずれかを電気的に絶縁することで前記抵抗が他の箇所より高くなっていることを特徴とする。
また、この発明にかかる高耐圧集積回路装置は、上述した発明において、前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所において、前記高耐圧接合終端領域の表面層に前記高電位領域と前記グランド電位領域とのそれぞれから離して前記グランド電位領域と同一の導電型の半導体領域を形成しダブルリサーフ構造とすることで前記抵抗が他の箇所より高くなっていることを特徴とする。
また、この発明にかかる高耐圧集積回路装置は、上述した発明において、前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所において、前記耐圧領域を前記低電位領域側に伸ばすことで前記抵抗が他の箇所より高くなっていることを特徴とする。
上述した発明によれば、中間電位領域に対し、対向距離が短い箇所の高耐圧接合終端領域を他の箇所より高い抵抗にすることで、負電圧サージ入力時に正孔の注入を局部的に少なくすることができる。
本発明にかかる高耐圧集積回路装置によれば、ハイサイド回路のロジック部の誤動作や破壊を防止することができるという効果を奏する。
図１は、この発明の実施の形態１にかかる高耐圧集積回路装置の要部を示す平面図である。 図２は、図１の切断線Ａ−Ａ線に平行な方向で切断した場合の全体の要部を示す断面図である。 図３は、図１のＦ部の拡大図で正孔と電子の流れを示した要部平面図である。 図４は、図１の高耐圧接合終端構造とその周辺の要部断面図である。 図５は、この発明の実施の形態２にかかる高耐圧集積回路装置の要部を示す平面図である。 図６は、この発明の実施の形態２にかかる高耐圧集積回路装置の要部を示す断面図である。 図７は、この発明の実施の形態３にかかる高耐圧集積回路装置の要部を示す平面図である。 図８は、この発明の実施の形態３にかかる高耐圧集積回路装置の要部を示す断面図である。 図９は、インバータなどの電力変換装置のスイッチングパワーデバイスとそれを駆動する従来のＨＶＩＣの接続例を示す説明図である。 図１０は、レベルアップ回路とその周辺回路を示す回路図である。 図１１は、レベルダウン回路とその周辺回路を示す回路図である。 図１２は、従来のＨＶＩＣのレベルシフト回路図の詳細図である。 図１３は、従来の自己分離型の高耐圧集積回路装置のハイサイド回路、ローサイド回路のそれぞれのロジック部とレベルアップ回路部および高耐圧接合終端領域（ＨＶＪＴ）の要部を示す断面図である。 図１４は、図１３のハイサイド回路およびレベルシフタなどの要部を示す配置図である。 図１５は、負電圧サージとコンタクト領域から中間電位領域までの距離との関係を示す図である。 図１６は、この発明の実施の形態４にかかる高耐圧集積回路装置の要部を示す平面図である。 図１７は、この発明の実施の形態４にかかる高耐圧集積回路装置の要部を示す断面図である。
以下に添付図面を参照して、この発明にかかる高耐圧集積回路装置の好適な実施の形態を詳細に説明する。従来構造と同一部位には同一の符号を付した。また、文中においてｐはｐ型、ｎはｎ型を示す。以下の実施の形態では、レベルシフタとしてレベルアップＮＭＯＳのみを記載しているが、レベルダウンＰＭＯＳを形成しても同様に効果を奏することができる。
図９〜図１２の回路は、以下の実施の形態において対応する。
（実施の形態１）
図１は、この発明の実施の形態１にかかる高耐圧集積回路装置１００の要部を示す平面図である。また、図２は、図１の切断線Ａ−Ａに平行な方向で切断した場合の全体の要部を示す断面図である。図１，２において、図９〜図１３に示した構成に対応する構成には同一の符号を付した。
図３は、図１のＦ部の拡大図で正孔と電子の流れを示した要部平面図である。尚、斜めの点線で示した領域は、中間電位領域の一部がｎコンタクト領域６２に近接した配置となる箇所（対向箇所）Ｅであり、中間電位領域との対向距離Ｗが他の箇所より短い高耐圧接合終端領域の箇所である。
図４は、図１の高耐圧接合終端領域とその周辺の要部断面図である。図４（ａ）は、図１の切断線Ａ−Ａの断面構造について示す要部断面図である。図４（ｂ）は、図１のＢ−Ｂの断面構造について示す要部断面図である。尚、図２の断面図は、図１３の断面図と同じである。図２に示すハイサイドとは、Ｖｓ電位を基準電位としてＬ−ＶＤＤ電位が重畳された電位（Ｈ−ＶＤＤ電位）が印加される高電位領域と、Ｖｓ電位が印加される中間電位領域とを含む領域である。また、ローサイドとは、ＧＮＤを基準電位としてＬ−ＶＤＤ電位が印加される低電位領域と、ＧＮＤ電位が印加されるグランド電位領域とを含む領域である。
図１〜図４において、ｎウェル領域３はハイサイドであり、このｎウェル領域３上にＨ−ＶＤＤパッド、Ｈ−ＯＵＴパッド、Ｖｓパッドおよび中間電位領域を形成する。これらのパッドは図２の各端子となる。
中間電位領域は、ｐオフセット領域３１およびｐドレイン領域３４である。ｐドレイン領域３４は、図２に示すｎソース領域３７とｎドレイン領域３６とで構成されるｎＭＯＳＦＥＴ８５がオンしたときにＶｓ電位となるので、ｐドレイン領域３４は中間電位領域になる。
一方、ｎＭＯＳＦＥＴ８５がオフのときは、ｐソース領域３３およびｐドレイン領域３４で構成されるｐＭＯＳＦＥＴ８６がオンするので高電位領域となる。すなわち、ｐドレイン領域３４は、中間電位領域または高電位領域のどちらかになる。尚、本実施の形態の場合は、中間電位領域はｐオフセット領域３１とｐドレイン領域３４とであるがこれらの領域に限るものではない。
低電位領域は、ｐ領域６１、レベルシフタ（図２に示すＮｃｈＭＯＳＦＥＴ４１）を構成するｐ領域５１および図２に示すｐ半導体基板１である。ＮｃｈＭＯＳＦＥＴ４１のｎソース領域５３は、ｐ領域５１の表面層に形成される。ＮｃｈＭＯＳＦＥＴ４１のｎドレイン領域はｎ-ウェル領域４である。
高耐圧接合終端領域は、高濃度のｎコンタクト領域６２と高濃度のｐコンタクト領域５６とを含むこれらの間にあるｎ-ウェル領域４とｐ領域６１である。また、ｎ-ウェル領域４は、ｐ領域６１とのｐｎ接合に逆バイアスが印加された際に、空乏層を主として広げる領域であり、耐圧領域とする。ｎウェル領域２は低電位領域である。ｎウェル領域２には、Ｌ−ＶＤＤ端子、Ｌ−ＯＵＴ端子が形成される。グランド電位領域はｐ領域６１であり、ｐ領域６１には、ＧＮＤ端子が形成される。
図１において、ｎウェル領域３を取り囲みｎ-ウェル領域４とｎウェル領域３とに跨るようにそれらの表面層に帯状のｎコンタクト領域６２が形成される。この帯状のｎコンタクト領域６２上に帯状の第１ピックアップ電極８１が形成される。この第１ピックアップ電極８１とｎコンタクト領域６２との接触部８１ａはオーミック接触して点在する。接触部８１ａは帯状であってもよい。
ｎウェル領域３を取り囲みｎウェル領域３に繋がるｎ-ウェル領域４が形成され、このｎ-ウェル領域４を取り囲んでｐ領域６１が形成される。ｐ領域６１は帯状に形成され、このｐ領域６１の表面層に帯状にｐコンタクト領域５６が形成される。この帯状のｐコンタクト領域５６上に帯状の第２ピックアップ電極８２が形成される。この第２ピックアップ電極８２とｐコンタクト領域５６との接触部８２ａはオーミック接触して点在する。接触部８２ａは帯状であってもよい。
ｐ領域６１と接して低電位領域であるｎウェル領域２が形成され、このｎウェル領域２にローサイド回路（図２に示すローサイド）が形成される。また、ｐ領域５１は、レベルシフタが形成される領域である。ｐ領域５１は、ｎ-ウェル領域４に接しｐ領域６１に張り出して、ｐ半導体基板１の表面層に形成される。但し、図１では便宜的に張り出す箇所を接するように示した。
ｎコンタクト領域６２上およびｐコンタクト領域５６上には、それぞれＨ−ＶＤＤ端子に接続する第１ピックアップ電極８１およびＧＮＤ端子に接続する第２ピックアップ電極８２が形成される。これらの第１，２ピックアップ電極８１，８２とコンタクト領域６２，５６とのそれぞれの接触部８１ａ，８２ａは、前記したように共に点在して形成される。この接触部８１ａ，８２ａは帯状に形成されても良い。
本実施の形態１において、中間電位領域（ここではｐオフセット領域３１）との対向距離Ｗが他の箇所より短い高耐圧接合終端領域の対向箇所Ｅでは、ｎコンタクト領域６２上およびｐコンタクト領域５６上に、それぞれ第１ピックアップ電極８１および第２ピックアップ電極８２は配置されない。または、第１，２ピックアップ電極８１，８２を配置しない代わりに、第１，２ピックアップ電極８１，８２は配置して接触部８１ａ，８２ａを設けなくてもよい。例えば、コンタクト領域５６，６２と第１，２ピックアップ電極８１，８２との間に絶縁膜を挟んで接触部８１ａ，８２ａをなくするなどである。
尚、図１および図２では、対向箇所Ｅでは、中間電位領域の端部（ｐオフセット領域３１の端部）とｎコンタクト領域６２の端部とは互いに平行である。前記のようにすることで、中間電位領域との対向距離Ｗが他の箇所より短い高耐圧接合終端領域の対向箇所Ｅで、第１ピックアップ電極８１と第２ピックアップ電極８２との間の抵抗を他の箇所より高くすることができる。
また、中間電位領域との対向距離Ｗが誤動作を抑制する保証電圧を確保する十分な距離を備えている場合、中間電位領域と高耐圧接合終端領域との間の領域には、図１０で示したレベルシフト抵抗７１やダイオード７５など負電圧により誤動作が起きない領域が形成される。このため、負電圧サージ入力時にｎ-ウェル領域４に入った正孔は抵抗値が低い高耐圧接合終端領域（他の箇所）を通ってＥ領域以外の領域に支配的に流れる。
その理由を図３および図４を用いて説明する。図３において、第１ピックアップ電極８１（接触部８１ａ）が形成されていないｎコンタクト領域６２の対向する接触部８１ａ間の中点をＺ１とし、第２ピックアップ電極８２（接触部８２ａ）が形成されていないｐコンタクト領域５６の対向する接触部８２ａ間の中点をＺ２とする。また、第１ピックアップ電極８１が途切れる端部（途切れる箇所の接触部８１ａの端）をＺ３（左右に２箇所あり）、第２ピックアップ電極８２が途切れる端部（途切れる箇所の接触部８２ａの端）をＺ４（左右に２箇所あり）とする。
負電圧サージ入力時に、このＺ１からＺ２に向かって流れる電子８４と、Ｚ２からＺ１に向かって流れる正孔８３について説明する。電子８４は図３の第１ピックアップ電極８１（接触部８１ａ）が途切れる端部Ｚ３からｎコンタクト領域６２に入り、この帯状のｎコンタクト領域６２をＺ１まで流れた後、ｎコンタクト領域６２からｎ-ウェル領域４に入る。図では片方の経路（実線）のみ示す。その後、電子８４はｎ-ウェル領域４をＺ２に向かって流れて行く。このように点Ｚ１からｎ-ウェル領域４に入る電子８４は、帯状のｎコンタクト領域６２に沿って長い経路を流れるため、抵抗が大きくなり電子８４量は大幅に減少する。このことは、第１ピックアップ電極８１が接触する対向箇所Ｅ以外の箇所のｎコンタクト領域６２からｎ-ウェル領域４に入る電子８４量に比べると、対向箇所Ｅの第１ピックアップ電極８１が接触していないｎコンタクト領域６２からｎ-ウェル領域４に入る電子８４量は少なくなる。
一方、正孔８３は図３の第２ピックアップ電極８２（接触部８２ａ）が途切れる端部Ｚ４からｐコンタクト領域５６に入り、この帯状のｐコンタクト領域６１をＺ２まで流れた後、ｐコンタクト領域５６からｎ-ウェル領域４に入る。図では片方の経路（点線）のみ示す。その後、ｎ-ウェル領域４をＺ１に向かって流れて行く。このように点Ｚ２からｎ-ウェル領域４に入る正孔８３は、帯状のｐコンタクト領域５６に沿って長い経路を流れるため、抵抗が大きくなり正孔８３量は少なくなる。このことは、第２ピックアップ電極８２が接触するｐコンタクト領域５６からｎ-ウェル領域４に入る正孔８３量に比べると、第２ピックアップ電極８２が接触していないｐコンタクト領域５６からｎ-ウェル領域４に入る正孔８３量は少ない。
このように、第１，第２ピックアップ電極８１，８２がコンタクト領域５６，６２に接触していない対向箇所Ｅでは、電子８４量および正孔８３量が共に減少する。すなわち、この対向箇所Ｅでは、正孔８３および電子８４が帯状のコンタクト領域５６，６２に沿って流れる分、第１ピックアップ電極８１と第２ピックアップ電極８２間の電流通路の抵抗（電気抵抗）が高くなる。このことは、中間電位領域との対向距離Ｗが短い高耐圧接合終端領域の対向箇所Ｅにおいて、第１ピックアップ電極８１と第２ピックアップ電極８２との間の電流通路の抵抗が他の箇所より高くなるということを意味する。
また、第１ピックアップ電極８１もしくは第２ピックアップ電極８２の少なくとも一方を配置しない（または電極とコンタクト領域の間に絶縁膜を形成して絶縁する）ことで、負電圧サージの印加電圧が他の箇所に比べて対向箇所Ｅでは帯状のｎコンタクト領域６２もしくは帯状のｐコンタクト領域５６に空乏層が広がるため、ｎ-ウェル領域４での印加電圧が低くなり、注入される正孔８３量および電子８４量が減少する。
前記したように、第１ピックアップ電極８１もしくは第２ピックアップ電極８２を配置しないことで、対向箇所Ｅではｐ領域６１へ向かって流れる電子８４量もしくはｎコンタクト領域６２へ向かって流れる正孔８３量が減少する。このことは、電荷の中性原理に基づいてこの電子８４もしくは正孔８３を中性化しようとする正孔８３量もしくは電子８４量も減少する。すなわち、第１ピックアップ電極８１もしくは第２ピックアップ電極８２を配置しないことで、ｎ-ウェル領域４を経由してｎウェル領域３に流れ込む正孔８３量もしくはｐ領域６１に流れ込む電子８４量が減少する。
その結果、Ｖｓ端子またはＨ−ＶＤＤ端子に負電圧サージが入力したとき、高電位領域であるｎウェル領域３への過渡的に流れる正孔８３量を抑制することで、ハイサイド回路の誤動作や破壊が防止できる高耐圧集積回路装置（ＨＶＩＣ）を提供することができる。一方、低電位領域であるｎウェル領域２へ過渡的に流れる電子８４がローサイド回路を誤動作させることはない。
つぎに、各部位の形成方法について説明する。ｐ半導体基板１上に形成された高電位領域であるｎウェル領域３とｎ-ウェル領域４は、例えばリン（Ｐ）をそれぞれ、ドーズ量が１×１０13／ｃｍ2〜２×１０13／ｃｍ2、１×１０12／ｃｍ2〜２×１０12／ｃｍ2の不純物濃度でイオン注入して、その後高温（１１００℃〜１２００℃程度）の拡散工程により、それぞれ所定の拡散深さまで拡散させる。これにより、ｎウェル領域３とｎ-ウェル領域４が形成される。
同様にｐ領域６１においては、ボロン（Ｂ）をイオン注入した後、高温（１１００〜１２００℃程度）の拡散工程で所定の拡散深さまで拡散される。つぎに、Ｈ−ＶＤＤ端子とオーミック接触をとるための高濃度のｎコンタクト領域６２を、例えば、砒素を表面濃度１×１０20／ｃｍ3程度になるようにイオン注入した後、７５０℃〜９００℃程度のアニール工程により、所定の深さでｐ領域６１が形成される。
また、ＧＮＤ端子とオーミック接触をとるための高濃度のｐコンタクト領域５６を例えばフッ化ホウ素（ＢＦ2）を表面濃度１×１０20／ｃｍ3程度になるようにイオン注入する。その後の７５０℃〜９００℃程度のアニール工程により、所定の深さでｐコンタクト領域５６が形成される。
その後、層間絶縁膜を被覆し層間絶縁膜にコンタクトをとるための開口部を形成し、第１，２ピックアップ電極８１，８２および各領域上に各電極や各端子を形成する。その後、図示しない保護膜で電極や端子が形成されたｐ半導体基板１の表面を被覆する。
図１，２に示したように、高電位領域であるｎウェル領域３の表面層に、ｐソース領域３３とｐドレイン領域３４とで構成されるｐＭＯＳＦＥＴ８６、中間電位領域およびｎコンタクト領域６２が配置される。この中間電位領域はｐオフセット領域３１およびｐドレイン領域３４である。ｐオフセット領域３１の表面層には、ｎソース領域３７とｎドレイン領域３６とで構成されるｎＭＯＳＦＥＴ８５が配置される。このｎＭＯＳＦＥＴ８５がオンするとｐドレイン領域３４は中間電位領域になる。ｎウェル領域３にはｐＭＯＳＦＥＴ８６とｎＭＯＳＦＥＴ８５とで構成されるＣ−ＭＯＳ回路が形成され、ハイサイドロジック部となる。
ここで、前記したように、中間電位領域であるｐオフセット領域３１に対して、対向距離Ｗが短い対向箇所Ｅの高耐圧接合終端領域のｎコンタクト領域６２上およびｐコンタクト領域５６上にそれぞれ第１ピックアップ電極８１および第２ピックアップ電極８２を配置しない（互いを電気的に絶縁する）ことで、対向箇所Ｅを他の箇所より高い抵抗にすることができる。
尚、前記したように、負電圧サージが入力されると大きなパルス電流が寄生ダイオード４６を通して流れることになり、コンタクト領域６２，５６を含む高耐圧接合終端領域の対向箇所Ｅで抵抗が大きくなると対向箇所Ｅでパルス電流を抑制することができる。
また、第１ピックアップ電極８１と第２ピックアップ電極８２とを配置しない（または絶縁膜を形成して接触部８１ａ，８２ａを設けない）箇所でも、ｐ領域６１とｎ-ウェル領域４とは連続的に繋がっている。このため、耐圧特性に及ぼす影響は小さく、第１ピックアップ電極８１と第２ピックアップ電極８２とを配置している箇所と同程度の耐圧特性を得ることができる。
また、少なくとも第１ピックアップ電極８１もしくは第２ピックアップ電極８２のいずれかを除去しても同様の効果が得られる。特に、第２ピックアップ電極８２の除去が効果的である。
また、第１，２ピックアップ電極８１，８２を除去せずに、少なくともコンタクト領域６２，５６のいずれかとの間に層間絶縁膜などの絶縁膜を挟んで、第１，２ピックアップ電極８１，８２とコンタクト領域６２，５６とを電気的に絶縁しても同様の効果が得られる。
尚、図２に示すように、寄生ダイオード４６のカソード側をＨ−ＶＤＤ端子に接続することで、上述した特許文献４に示す技術よりもＶｓ端子に流れる正孔量を減少させることができる。その結果、ハイサイド回路の誤動作や破壊を防止することができる高耐圧集積回路装置（ＨＶＩＣ）を提供することができる。
（実施の形態２）
図５は、この発明の実施の形態２にかかる高耐圧集積回路装置２００の要部を示す平面図である。また、図６は、この発明の実施の形態２にかかる高耐圧集積回路装置２００の要部を示す断面図である。図６（ａ）は、図５の切断線Ａ−Ａの断面構造について示す要部断面図である。図６（ｂ）は、図５の切断線Ｂ−Ｂの断面構造について示す要部断面図である。
図５の高耐圧集積回路装置２００と図１の高耐圧集積回路装置１００との違いは、第１ピックアップ電極８１および第２ピックアップ電極８２（または接触部８１ａ，８２ａ）を除去しないで、中間電位領域との対向距離Ｗが短い対向箇所Ｅの高耐圧接合終端領域にダブルリサーフ構造８７を形成した点である。
図６（ｂ）に示すように、中間電位領域に対して、対向距離が短い対向箇所Ｅの高耐圧接合終端領域であるｎ-ウェル領域４の表面層に、ｐ領域６１およびｎコンタクト領域６２から離してｐ-ｔｏｐ層６３を形成しダブルリサーフ構造とする。こうすることで、対向箇所Ｅで、ｎ-ウェル領域４が上下方向（ｐ半導体基板１の深さ方向）で狭められるため、第１ピックアップ電極８１と第２ピックアップ電極８２との間の電流通路の抵抗を高くすることができる。尚、この対向箇所Ｅ以外はシングルリサーフ構造であり、ｎ-ウェル領域４が上下方向で狭められることはない。
この対向箇所Ｅの抵抗を高くすることで、ｐ領域６１とｎ-ウェル領域４とからなる寄生ダイオード４６のカソード抵抗８８が増大する。その結果、負電圧サージ入力時にこの対向箇所Ｅの正孔の注入を局部的に少なくすることができる。
ダブルリサーフ構造８７は、高耐圧接合終端領域を構成するｎ-ウェル領域４の表面に、電界緩和領域であるｐ-ｔｏｐ層６３を設けた構造である。ｎ-ウェル領域４が、ｐ半導体基板１とｐ-ｔｏｐ層６３とで挟まれることでｎ-ウェル領域４の空乏化が促進され、この対向箇所Ｅの電界が緩和される。
この場合は、ダブルリサーフ構造８７の領域は、ｎ-ウェル領域４の表面層にｐ-ｔｏｐ層６３が形成されて、ｎ-ウェル領域４の表面層のｎ型不純物濃度が低濃度化する。そのため、ＧＮＤ電位にあるｐ領域６１とＨ−ＶＤＤ電位領域にあるｎウェル領域３との間に、例えば６００Ｖ程度の高い逆電圧が印加された場合、ダブルリサーフ領域８７の等電位線の分布がその他の箇所のシングルリサーフ領域とズレが生じる。
しかし、ダブルリサーフ構造８７が形成される対向箇所Ｅはシングルリサーフ構造が形成される箇所よりも表面電界が緩和された箇所となるように、ｐ-ｔｏｐ層６３およびｎ-ウェル領域４の不純物濃度を調整し、基板表面のｎ型不純物濃度を最適化することで、耐圧特性においても問題なく実現することができる。
このように、Ｖｓ電位領域との対向距離Ｗが短い対向箇所Ｅの高耐圧接合終端領域（ｎ-ウェル領域４）の表面層にｐ-ｔｏｐ層６３を形成したダブルリサーフ構造８７とすることで、負電圧サージ入力時には正孔の注入が抑制される高抵抗領域（カソード抵抗８８）を形成することができる。
その結果、Ｖｓ端子またはＨ−ＶＤＤ端子に負電圧サージが入力されたとき、高電位領域であるｎウェル領域３への過渡的に流れる正孔量を抑制することができる。正孔量が抑制されることで、ハイサイド回路の誤動作や破壊を防止することができる高耐圧集積回路装置（ＨＶＩＣ）を提供することができる。本構成に実施の形態１で説明した構成を追加するとさらに効果を高めることができる。
（実施の形態３）
図７は、この発明の実施の形態３にかかる高耐圧集積回路装置３００の要部を示す平面図である。また、図８は、この発明の実施の形態３にかかる高耐圧集積回路装置３００の要部を示す断面図である。図８（ａ）は、図７の切断線Ａ−Ａの断面構造について示す要部断面図である。図８（ｂ）は、図７の切断線Ｃ−Ｃの断面構造について示す要部断面図である。
図７の高耐圧集積回路装置３００は、図５の高耐圧集積回路装置２００との違いは、Ｖｓ電位領域との対向距離Ｗが短い対向箇所Ｅに、ｐ-ｔｏｐ層６３を形成する代わりに高耐圧接合終端領域であるｎ-ウェル領域４の幅を他の箇所より広げた点である。こうすることで、高耐圧接合終端領域の対向箇所Ｅにおいて、第１ピックアップ電極８１と第２ピックアップ電極８２との間の電流通路の抵抗を他の箇所より高くすることができる。ｎ-ウェル領域４のうち、他の箇所よりも幅を拡張したｎ-ウェル領域８９の拡張分９０は、ＨＶＩＣに求められる負電圧サージ耐量を満足する程度の距離でよい。具体的には、ｎ-ウェル領域４のｎ型不純物濃度はｎウェル領域３に比べて一桁薄いため、数μｍ程度でよい。そのため、チップ面積の増大はない。
この対向箇所Ｅが高抵抗領域となるため、ｐ領域６１とｎ-ウェル領域４とからなる寄生ダイオード４６のカソード抵抗９１を増大させることができる。その結果、負電圧サージ入力時に正孔の注入が局部的に少ない領域を耐圧領域内に形成することができる。
その結果、Ｖｓ端子またはＨ−ＶＤＤ端子に負電圧サージが入力したとき、ｎウェル領域３への過渡的に流れる正孔量を抑制することができる。正孔量が抑制されることで、ハイサイド回路の誤動作や破壊を防止することができる高耐圧集積回路装置（ＨＶＩＣ）を提供することができる。本構成に実施の形態１で説明した構成を追加するとさらに効果を高めることができる。
尚、前記の実施の形態１〜３では、中間電位領域を構成するｐオフセット領域３１が高耐圧接合終端領域に隣接する場合について説明したが、中間電位領域を構成するｎドレイン領域３４が高耐圧接合終端領域に隣接する場合も同様のことが言える。また、実施の形態１〜３に示した構成を組み合せることができる。
（実施の形態４）
図１６は、この発明の実施の形態４にかかる高耐圧集積回路装置４００の要部を示す平面図である。また、図１７は、この発明の実施の形態４にかかる高耐圧集積回路装置４００の要部を示す断面図である。図１７（ａ）は、図１６の切断線Ｇ−Ｇの断面構造について示す要部断面図である。図１７（ｂ）は、図１６の切断線Ｇ−Ｇの断面構造の別の一例について示す要部断面図であり、図１７（ａ）の変形例である。
図１６の高耐圧集積回路装置４００は、図１の高耐圧集積回路装置１００の変形例である。図１６の高耐圧集積回路装置４００が図１の高耐圧集積回路装置１００と異なる点は、ｎウェル領域３がｐ型分離領域６１１によりｎウェル領域３０１とｎウェル領域３０２とに分離されている点と、ｎ-ウェル領域４がｐ型分離領域６１１によりｎ-ウェル領域４０１とｎ-ウェル領域４０２とに分離されている点である。
ｐ型分離領域６１１は、図１７（ａ）においては、ｎウェル領域３０１とｎウェル領域３０２との間においてＬＯＣＯＳ酸化膜に接するｐ半導体基板１により構成され、図１７（ｂ）においては、ｎウェル領域３の表面からｐ半導体基板１に達するｐ型拡散領域により構成されている。このような構成においても、実施の形態１と同様の効果を奏することができる。
また、実施の形態２の高耐圧集積回路装置２００および実施の形態３の高耐圧集積回路装置３００の構成においても、高耐圧集積回路装置４００と同様にｐ型分離領域６１１を形成することができ、本発明の効果を奏することができる。
以上のように、本発明にかかる高耐圧集積回路装置は、ＰＷＭインバータ、スイッチング電源等における、スイッチングパワーデバイスのゲートに、オン・オフの駆動信号を伝達する場合などに使用される高耐圧集積回路装置に有用である。
１ ｐ半導体基板（グランド電位領域）
２ ｎウェル領域（低電位領域）
３ ｎウェル領域（高電位領域）
４ ｎ-ウェル領域（高耐圧接合終端領域）
２１ ｐオフセット領域（低電位領域）
３１ ｐオフセット領域（中間電位領域）
４６ 寄生ダイオード
５１ ｐ領域（レベルシフト形成領域）
５６ 第２コンタクト領域（ｐコンタクト領域；グランド電位領域）
６１ ｐ領域（グランド電位領域）
６２ 第１コンタクト領域（ｎコンタクト領域；高電位領域）
８１ 第１ピックアップ電極
８１ａ 接触部
８２ 第２ピックアップ電極
８２ａ 接触部
８３ 正孔
８４ 電子
８５ ｎＭＯＳＦＥＴ
８６ ｐＭＯＳＦＥＴ
８７ ダブルリサーフ構造
１００，２００，３００，４００ 高耐圧集積回路装置
Ｖｓ 中間電位
Ｈ−ＶＤＤ Ｖｓ端子を基準とする低電圧電源の高電位側
ＧＮＤ グランド（接地）
Ｌ−ＶＤＤ ＧＮＤを基準とする低電圧電源の高電位側

Claims (7)

  1. 直列に接続された２つのパワートランジスタの高電位側パワートランジスタを駆動する高耐圧半導体集積回路装置であって、
    第１導電型の半導体基板の表面層に形成された第２導電型の高電位領域と、
    前記半導体基板の表面層に、前記高電位領域と接し、かつ前記高電位領域の外周に沿って形成された、前記高電位領域よりも不純物濃度の低い第２導電型の耐圧領域と、
    前記半導体基板の表面層に、前記耐圧領域と接し、かつ前記耐圧領域の外周に沿って形成された、接地電位が印加される第１導電型のグランド電位領域と、
    前記半導体基板の表面層の、前記グランド電位領域の外側に形成された第２導電型の低電位領域と、
    前記高電位領域内に形成され前記高電位領域と接合分離された第１導電型の中間電位領域と、
    前記耐圧領域の前記高電位領域側端部に沿って形成された第２導電型の第１コンタクト領域と、
    前記グランド電位領域の表面層に前記第１コンタクト領域に対向して形成された第１導電型の第２コンタクト領域と、
    前記第１コンタクト領域に接する第１ピックアップ電極と、
    前記第２コンタクト領域に接する第２ピックアップ電極と、
    を備え、
    前記中間電位領域は、直列に接続された２つの前記パワートランジスタの主回路電源である高電圧電源の高電位側電位からグランド電位までの間の中間電位が印加される領域であり、
    前記低電位領域は前記グランド電位を基準とする第１低電圧電源の高電位側電位が印加される領域であり、
    前記高電位領域は、前記中間電位を基準とする第２低電圧電源の高電位側電位が印加される領域であり、
    前記耐圧領域、前記グランド電位領域、前記第１コンタクト領域および前記第２コンタクト領域から構成される高耐圧接合終端領域が形成されており、
    前記中間電位領域との対向距離が他の箇所より短い高耐圧接合終端領域の箇所における、前記第１ピックアップ電極と前記第２ピックアップ電極との間の電流通路の抵抗は他の箇所より高いことを特徴とする高耐圧集積回路装置。
  2. 直列に接続された２つのパワートランジスタの高電位側パワートランジスタを駆動するための高耐圧半導体集積回路装置であって、
    第１導電型の半導体基板の表面層に形成された第２導電型の高電位領域と、
    前記高電位領域の外周の一部を分離する第１導電型の分離領域と、
    前記半導体基板の表面層に、前記高電位領域と接し、かつ前記高電位領域の外周に沿って形成された、前記高電位領域よりも不純物濃度の低い第２導電型の耐圧領域と、
    前記半導体基板の表面層に、前記分離領域と接し、かつ前記耐圧領域の外周に形成された、接地電位が印加される第１導電型のグランド電位領域と、
    前記半導体基板の表面層の、前記グランド電位領域の外側に形成された第２導電型の低電位領域と、
    前記高電位領域内に形成され前記高電位領域と接合分離された第１導電型の中間電位領域と、
    前記耐圧領域の前記高電位領域側端部に沿って形成された第２導電型の第１コンタクト領域と、
    前記グランド電位領域の表面層に前記第１コンタクト領域に対向して形成された第１導電型の第２コンタクト領域と、
    前記第１コンタクト領域に接する第１ピックアップ電極と、
    前記第２コンタクト領域に接する第２ピックアップ電極と、
    を備え、
    前記中間電位領域は、直列に接続された２つの前記パワートランジスタの主回路電源である高電圧電源の高電位側電位からグランド電位までの間の中間電位が印加される領域であり、
    前記低電位領域は前記グランド電位を基準とする第１低電圧電源の高電位側電位が印加される領域であり、
    前記高電位領域は、前記中間電位を基準とする第２低電圧電源の高電位側電位が印加される領域であり、
    前記耐圧領域、前記グランド電位領域、前記第１コンタクト領域および前記第２コンタクト領域から構成される高耐圧接合終端領域が形成されており、
    前記中間電位領域との対向距離が他の箇所より短い高耐圧接合終端領域の箇所における、前記第１ピックアップ電極と前記第２ピックアップ電極との間の電流通路の抵抗は他の箇所より高いことを特徴とする高耐圧集積回路装置。
  3. 前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所を除いて前記第１ピックアップ電極を形成することで、前記抵抗が他の箇所より高くなっていることを特徴とする請求項１または２に記載の高耐圧集積回路装置。
  4. 前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所を除いて前記第２ピックアップ電極を形成することで、前記抵抗が他の箇所より高くなっていることを特徴とする請求項１または２に記載の高耐圧集積回路装置。
  5. 前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所において、少なくとも前記第１コンタクト領域と前記第１ピックアップ電極または前記第２コンタクト領域と前記第２ピックアップ電極いずれかを電気的に絶縁することで、前記抵抗が他の箇所より高くなっていることを特徴とする請求項１または２に記載の高耐圧集積回路装置。
  6. 前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所において、前記高耐圧接合終端領域の表面層に前記高電位領域と前記グランド電位領域とのそれぞれから離して前記グランド電位領域と同一の導電型の半導体領域を形成しダブルリサーフ構造とすることで、前記抵抗が他の箇所より高くなっていることを特徴とする請求項１または２に記載の高耐圧集積回路装置。
  7. 前記中間電位領域との対向距離が他の箇所より短い前記高耐圧接合終端領域の箇所において、前記耐圧領域を前記低電位領域側に伸ばすことで、前記抵抗が他の箇所より高くなっていることを特徴とする請求項１または２に記載の高耐圧集積回路装置。
JP2012527559A 2011-06-24 2011-09-12 高耐圧集積回路装置 Active JP5435138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012527559A JP5435138B2 (ja) 2011-06-24 2011-09-12 高耐圧集積回路装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011140137 2011-06-24
JP2011140137 2011-06-24
JP2012527559A JP5435138B2 (ja) 2011-06-24 2011-09-12 高耐圧集積回路装置
PCT/JP2011/070760 WO2012176347A1 (ja) 2011-06-24 2011-09-12 高耐圧集積回路装置

Publications (2)

Publication Number Publication Date
JP5435138B2 true JP5435138B2 (ja) 2014-03-05
JPWO2012176347A1 JPWO2012176347A1 (ja) 2015-02-23

Family

ID=47422214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012527559A Active JP5435138B2 (ja) 2011-06-24 2011-09-12 高耐圧集積回路装置

Country Status (4)

Country Link
EP (1) EP2725606A4 (ja)
JP (1) JP5435138B2 (ja)
CN (1) CN103038876B (ja)
WO (1) WO2012176347A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133473A (ko) * 2014-03-17 2016-11-22 케이엘에이-텐코 코포레이션 화상 센서, 검사 시스템 및 물품의 검사 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447139B2 (ja) * 2014-02-19 2019-01-09 富士電機株式会社 高耐圧集積回路装置
WO2016002508A1 (ja) * 2014-07-02 2016-01-07 富士電機株式会社 半導体集積回路装置
JPWO2016132418A1 (ja) * 2015-02-18 2017-05-25 富士電機株式会社 半導体集積回路
CN104900645B (zh) * 2015-05-28 2019-01-11 北京燕东微电子有限公司 电压浪涌保护器件及其制造方法
JP7472522B2 (ja) 2019-04-11 2024-04-23 富士電機株式会社 半導体集積回路
FR3101970B1 (fr) * 2019-10-15 2021-10-01 Seb Sa Circuit de contrôle de machine de distribution de boissons à sécurité électrique renforcée
CN111081705B (zh) * 2019-11-25 2022-06-10 重庆大学 单片集成式半桥功率器件模块

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738011B1 (en) * 1995-04-12 2014-12-10 Fuji Electric Co., Ltd. High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor
JP3941206B2 (ja) * 1998-02-26 2007-07-04 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
JP4961658B2 (ja) * 2003-02-17 2012-06-27 富士電機株式会社 双方向素子および半導体装置
CN101567373B (zh) * 2004-02-16 2011-04-13 富士电机系统株式会社 双方向元件及其制造方法
JP5191132B2 (ja) * 2007-01-29 2013-04-24 三菱電機株式会社 半導体装置
JP5072043B2 (ja) * 2009-03-24 2012-11-14 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160133473A (ko) * 2014-03-17 2016-11-22 케이엘에이-텐코 코포레이션 화상 센서, 검사 시스템 및 물품의 검사 방법
KR102172956B1 (ko) * 2014-03-17 2020-11-02 케이엘에이 코포레이션 화상 센서, 검사 시스템 및 물품의 검사 방법

Also Published As

Publication number Publication date
CN103038876B (zh) 2016-08-24
JPWO2012176347A1 (ja) 2015-02-23
CN103038876A (zh) 2013-04-10
WO2012176347A1 (ja) 2012-12-27
EP2725606A1 (en) 2014-04-30
EP2725606A4 (en) 2015-07-01

Similar Documents

Publication Publication Date Title
JP5435138B2 (ja) 高耐圧集積回路装置
US9478543B2 (en) Semiconductor integrated circuit
JP6447139B2 (ja) 高耐圧集積回路装置
JP5099282B1 (ja) 高耐圧集積回路装置
US8704328B2 (en) High-voltage integrated circuit device
JP4993092B2 (ja) レベルシフト回路および半導体装置
JP6237901B2 (ja) 半導体集積回路装置
JP5991435B2 (ja) 半導体装置
US9412732B2 (en) Semiconductor device
JP5353016B2 (ja) 半導体装置
WO2014058028A1 (ja) 半導体装置
EP2924723A2 (en) Semiconductor device
JP2014138091A (ja) 半導体装置およびその製造方法
JP2010010264A (ja) 半導体装置
JP5256750B2 (ja) 半導体装置
JP2009266933A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Ref document number: 5435138

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250