CN103038876B - 高压集成电路设备 - Google Patents

高压集成电路设备 Download PDF

Info

Publication number
CN103038876B
CN103038876B CN201180005561.5A CN201180005561A CN103038876B CN 103038876 B CN103038876 B CN 103038876B CN 201180005561 A CN201180005561 A CN 201180005561A CN 103038876 B CN103038876 B CN 103038876B
Authority
CN
China
Prior art keywords
potential
district
high voltage
contact area
potential district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180005561.5A
Other languages
English (en)
Other versions
CN103038876A (zh
Inventor
山路将晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103038876A publication Critical patent/CN103038876A/zh
Application granted granted Critical
Publication of CN103038876B publication Critical patent/CN103038876B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

高压集成电路设备，其中形成有高压结终止区，该高压结终止区通过由n‑阱区（4）形成的击穿电压区、由p‑区（61）形成的地电位区、第一接触区（62）和第二接触区（56）来构成。该高压结终止区的对向区段（E），其至由p‑漏区（34）形成的中间电位区的距离（W）小于其他区段至该中间电位区的距离，被提供为具有高于该其他区段的电阻的电阻。相应地，由p‑区（61）和n‑阱区（4）形成的寄生二极管（46）的阴极电阻增加，局部地减少了在负电压浪涌输入时被注入的电子空穴的量。作为结果，当负电压浪涌被输入至H‑VDD端子或Vs端子时，可防止高侧电路的逻辑部分的错误操作或损坏。

Description

高压集成电路设备
技术领域
本发明涉及用于例如将打开/关闭驱动信号发送至PWM逆变器的开关功率器件的栅极的高压集成电路设备（HVIC）、开关电源、等等。本发明特别涉及高压集成电路设备，其能防止当负电压浪涌被输入至电路时流动的过电流所致引起的误差操作的发生。
背景技术
利用高压结的元件分隔类型的HVIC被用作用于驱动开关功率器件的装置，该开关功率器件配置PWM逆变器等的功率反向转换（AC-DC转换）桥电路的上臂。通过当开关功率器件故障时检测过电流以及具有温度检测装置，该HVIC可完成高功能性，且通过不执行使用转换器或光耦合器的电位绝缘可实现电源系统的尺寸的减少并降低成本。
图9是示出在诸如逆变器之类的功率转换设备的开关功率器件与驱动该开关功率器件的常规HVIC之间的连接的示例。图9示出其中两个开关功率器件（IGBT 114、115）串联地彼此连接的半桥的示例。通过交替导通上臂IGBT115和下臂IGBT 114，图9中所示的功率转换设备从作为输出端子的Vs端子交替地输出高电位或低电位，从而将AC电源提供至L负载118（以AC电流运行）。
换言之，当输出高电位时，IGBT 114和IGBT 115以如下方式操作，上臂IGBT115被导通且下臂IGBT 114被截止。当输出低电位时，反之，IGBT 114和IGBT 115以如下方式操作，上臂IGBT115被截止且下臂IGBT 114被导通。注意，FWD（续流二极管）116、117反向并联地连接至IGBT 114、115。同时，在作为驱动元件的HVIC 111中，相对于GND，栅极信号被输出至下臂IGBT114，且相对于Vs端子，栅极信号被输出至上臂IGBT115。为了这个理由，HVIC111需要被提供有电平移动功能。
应该注意的是，图9中的参考标记Vss表示高压电源（作为主电路电源）的高电位侧。参考标记GND表示地（接地）。参考标记Vs表示在Vss电位和GND电位之间变动的中间电位。参考标记H-VDD表示基于Vs的第二低压电源的高电位侧。参考标记L-VDD表示基于GND的第一低压电源的高电位侧。在升压二极管（图2中所示的二极管750）电路中，第二低压电源是从第一低压电源（L-VDD）创建的。参考标记113表示高侧电源且112表示低侧电源。
进一步，参考标记H-IN表示输入至低侧C-MOS电路的栅极的输入信号/输入端子，其连接至电平升高电路。参考标记L-IN表示输入至低侧C-MOS电路的栅极的输入信号/输入端子，其连接至下臂IGBT 114的栅极。参考标记H-OUT表示高侧C-MOS电路的输出信号/输出端子，该输出信号/输出端子输出至上臂IGBT 115的栅极。参考标记L-OUT是输出至下臂IGBT 114的栅极的输出信号/输出端子。参考标记ALM-IN表示当上臂IGBT 115的温度或过电流被检测到时获得的检测信号119的输入信号/输入端子。参考标记ALM-OUT表示电平下降的检测信号的输出信号/输出端子。
图10和11各自是示出图9中所示的HVIC 111中的电平移动电路、以及这个电平移动电路的外围电路。图10是包括电平升高电路的电路图。图11是包括电平下降电路的电路图。在图10和11中，参考标记120表示基于Vs的第二低压电源的高电位侧上的端子。
在接下来的描述中，“p”表示p-型且“n”表示n-型。此处，发送电平移动电路的输入信号的低侧C-MOS电路和将电平移动电路的输出信号发送至上臂IGBT 115的高侧C-MOS电路被图示为外围电路。
如图10中所示，当低侧电路的输入信号（H-IN）被输入时，这个信号经由低侧电路的C-MOS电路被输入至电平升高电路的n-沟道MOSFET 41的栅极。n-沟道MOSFET 41被这个信号导通/截止，且电平升高电路的输出信号从输出部分101被输出。高侧电路的C-MOS电路被这个信号导通/截止，且输出信号（H-OUT）被输出。这个输出信号被转换为基于Vs的信号。这个输出信号被输入至上臂IGBT 115的栅极，将该上臂IGBT 115导通/截止。当上臂IGBT115是n-沟道型时，需要图10中所示的电平升高电路。
如图11中所示，该电平下降电路由p-沟道MOSFET43和电平移动电阻器72形成。二极管76并联连接至电平移动电阻器。ALM-IN的信号被输入至高侧电路的C-MOS电路的栅极，且该C-MOS电路的输出信号被输入至电平下降电路的p-沟道MOSFET43的栅极。通过用这个信号导通/截止p-沟道MOSFET43，低侧信号被从电平下降电路的输出部分102输出，且来自低侧电路的C-MOS电路的输出侧的被电平下降的信号被以检测信号的形式从ALM-OUT输出至低侧。
该开关功率设备被广泛地用在很多领域中，包括马达控制逆变器、大容量PDP（等离子体显示面板）、液晶面板的电源、以及诸如空调器和灯具之类的家用电器的逆变器。
这些马达和灯具成为图9中所示的电感负载。因此，HVIC的Vs端子或H-VDD端子受到来自印刷板上的线或延伸至该负载的电缆的寄生电感成分的影响。由于该寄生电感成分，一旦进行转换（其中上臂IGBT 115被截止或下臂IGBT 114被导通），HVIC 111的Vs端子或H-VDD端子被偏移至相对于地（图9中所示的GND端子）的负电位侧。这个偏移是高侧电路的错误操作或锁定的原因，损坏元件。
图12是常规HVIC的电平移动电路图的详细图。图12(a)是电平上升电路图，且图12(b)是电平下降电路图。图12(a)中所示的电平上升电路具有电平移动电阻器71、以及电平移动电阻器71和漏极所连接至的n-沟道MOSFET41，其中电平移动电阻器71和n-沟道MOSFET41之间的连接被设置为电平上升电路的输出部分101。
如上所述，二极管75并联连接于电平移动电阻器71，从而当H-VDD的电位变得显著低于GND电位（当施加了过量的负电压浪涌时）时，防止电平移动电阻器71被损坏。当过电压被施加至H-VDD时，二极管75用于防止过量电压施加至高侧电路的C-MOS电路的MOSFET的栅极。通常，经常使用齐纳二极管用作二极管75。进一步，体二极管42被反向并联地嵌在n-沟道MOSFET 41中。
图12(b)中所示的电平下降电路，反之，具有p-沟道MOSFET 43的漏极以及连接至该漏极的电平移动电阻器72，其中电平移动电阻器72和p-沟道MOSFET 43之间的连接被设置为电平下降电路的输出部分102。
二极管76被并联连接至电平移动电阻器72，从而当H-VDD的电位变得显著低于GND电位时，防止电平移动电阻器72损坏。进一步，当在p-沟道MOSFET 43的导通操作期间施加过电压至H-VDD时，二极管76用于防止过电压施加至低侧电路的C-MOS电路的MOSFET的栅极。另外，体二极管44被反向并联地连接至p-沟道MOSFET 43。
图13是示出常规自我隔离型的高压集成电路设备500的高侧和低侧电路的每一个的逻辑部分、电平升高电路部分、以及高压结终止区（HVJT）的基本部件的截面图。注意，图13中的参考标记a到j表示形成于每一个区上的电极。参考标记21表示p-偏置区。参考标记22到24、26到28、32到34、以及36到38表示源极、漏极和接触区。参考标记25、29、35和39表示栅电极。
如图13中所示，n-阱区2和n-阱区3形成于连接至GND电位的p-半导体衬底1的表面层上。低侧电路的C-MOS电路等，例如，形成于n-阱区2中。高侧电路的C-MOS电路的电平移动电路等，例如，形成于n-阱区3中。
电平移动n-沟道MOSFET 41具有n-阱区4、与n-阱区4相接触的p-区51、形成在p-区51的表面层上的n-源区53和p-接触区54、形成在n-阱区4的表面层上的n-漏区52、以及形成在n-源区53和n-漏区52之间的栅电极55，且栅电极55位于p-区51上，栅电极55和p-区51之间具有栅氧化膜。
n-沟道MOSFET 41的漏区52经由电平移动电阻器71通过表面金属线连接至H-VDD。高压集成电路设备500具有n-沟道MOSFET 41和电平移动电阻器71之间的连接作为输出部分101。
当电平上升n-沟道MOSFET 41被导通时，输出部分101输出低电位，且当电平上升n-沟道MOSFET 41被截止时，输出高电位。为了这个理由，高压集成电路设备500可执行用于在不同参考电位之间发送信号的电平移动操作。
如上所述，与GND电位相关的负电位的浪涌在上臂IGBT 115被截止时被输入Vs端子。可使用如下等式（1）计算这个电压Vs。
Vs=L×dl/dt …(1)
当该电压Vs低于GND电位-(Vsupply+Vf)时，半导体芯片的内部寄生二极管开始流动。注意，Vsupply是高侧电源113的电池电压或升压电容器（未示出）的端部之间的电池电压。参考标记Vf表示寄生二极管45、46的正向电压降。
当电压Vs被显著地拉向负侧时，过电流在芯片中流动，引起高侧电路中的错误操作或损坏芯片。在电压Vs被拉向负侧的时段期间，花费约数百ns到500ns用于约-30V的尖峰状负浪涌输入至Vs端子，成比例于由用于截止寄生电感成分（L1）和IGBT 115中流过的导通电流l1的时段所获得的dl1/dt的积，寄生电感成分产生在印刷板上或至负载的电缆上。
图14是示出诸如图13中所示的高侧电路、电平移动器等之类的基本部件的布局图。在作为高电位区的n-阱区3中形成H-VDD板、H-OUT板、Vs板、以及中间电位区。中间电位区包括p-偏置区31和p-漏区34。带状n-接触区62形成在n-阱区3的外周上的表面层上。第一信号(pickup)电极81散布在n-接触区62上。形成n-阱区4从而围绕n-阱区3。形成p-区61从而围绕n-阱区4。
带状p-接触区56形成在p-区61的表面层上。第二信号电极82散布在p-接触区56上。形成作为低电位区的n-阱区2从而围绕p-区61。图13中所示的低侧电路形成在该n-阱区2中。在p-区51的表面层上，n-接触区62和p-区61之间形成电平移动器。n-接触区62和p-区61，以及夹在它们之间的n-阱区4和p-区51，构成高压结终止区。形成电平移动器的p-区51和n-阱区4彼此接触。
为了通过有效地设置上述这些区而减少芯片的尺寸，中间电位区的一部分被设置在n-接触区62附近。邻近于n-接触区62的这个区段被标记为“E”。邻近于n-接触区62的这个区段E是其中中间电位区面对着高压结终止区且其中中间电位区和高压结终止区之间的距离W最小的地方（下文中被称为“对向区段E”）。
作为这个类型的高压集成电路，已经公开了一高压集成电路芯片，其具有位于衬底和地之间的电阻器来在一电路中限制流过负电压峰的电流，该电路保护驱动具有半桥设置的功率晶体管的高压集成电路，并期待输出节点（点）中的过量负向移动（例如，见专利文献1）。
另外，作为高压集成电路设备，已经公开了一设备，其通过在属于电平移动器的开关元件的漏电极和属于放大器的MOS晶体管（C-MOS电路）的栅电极之间插入二极管来消除反向偏压的影响（例如，见专利文献2）。
此外，作为另一个高压集成电路设备，已经公开了一设备，其中属于电平移动器的开关元件的漏极、电平移动电阻器、和限流电阻器串联地彼此连接，且电平移动电阻器和限流电阻器之间的间隔被设置为电平上升电路的输出部分（例如，见专利文献3）。
作为又一个高压集成电路设备，公开了以下设备。在这个设备中，通过使用通用衬底区，在高压控制电路（HVIC）中的通用地节点（COM）和虚拟地节点（VS）之间提供高压二极管（D3）。这个设置能可靠地防止高电位侧电源电压的减少，该减少是由于在功率设备驱动电路中位于高电位侧参考电位（虚拟地VS）处发生的负电压的下冲引起的（例如，见专利文献4）。
专利文献1：日本专利公报No.3346763
专利文献2：日本专利申请公开No.2001-25235
专利文献3：日本专利申请公开No.2008-301160
专利文献4：日本专利申请公开No.2010-263116
然而，上述常规高压集成电路设备具有如下问题。描述了情况示例，其中在图9中的开关功率设备和HVIC之间的连接处，Vss具有约1200V的电位且H-VDD具有高于Vs的电位约15V的电位。当上臂IGBT115被操作且下臂IGBT 114被截止时，电流从上臂IGBT 115流向L负载118。
在这个状态中，当上臂IGBT 115被截止时，L负载118企图维持电流。作为结果，电流从GND经由下臂FWD 116流动，使得低于GND电位的Vs端子电位达约-30V。当Vs端子的电位变为约-30V时，H-VDD端子的电位变为约-15V。
在图13中所示的高压集成电路设备的结构中，p-半导体衬底1和p-区61的电位等于GND电位。描述了情况示例，其中Vs端子的电位减少为其中n-阱区3和4的电位变得低于GND电位的水平。
由p-半导体衬底1和n-阱区3构成的寄生二极管45，以及由p-区61和n-阱区4构成的寄生二极管46被正向偏压，且因此有较大电流流动。这个电流经由IGBT 115的栅极和源极之间的空间而流动。因为这个路径不包含用于限流的任何电阻器组件，流过其中的电流成为非常大的脉冲电流。这个脉冲电流破坏了HVIC或引起其中的错误操作。
此外，在图13和14中施加负电压浪涌至Vs板（端子）或H-VDD板（端子）引起电子空穴注入，其中电子空穴从p-区61注入n-阱区4，构成寄生二极管46。尤其是在高压结终止区的对向区段E中，该区段至中间电位区的距离E较短，位于中间电位区和p-区61之间的n-阱区4的电阻（寄生二极管46的阴极电阻）变得相比其他区段小。因此，p-区61和n-阱区4之间的电子空穴的量相比其他区段大。
被注入n-阱区4的电子空穴流至p-偏置区31和p-漏区36（当ON信号被输入至栅电极39时），这是具有负电位的Vs电位区，在n-接触区62之下通过。进入p-偏置区31的电子空穴被从p-接触区38拉向Vs端子。
然而，一些电子空穴进入n-源区37之下且成为由n-源区37、p-偏置区31、以及n-阱区3构成的寄生npn晶体管的栅极电流。当该寄生npn晶体管被导通时，高侧电路的逻辑部分可能被错误地操作。
还有，进入n-源区37之下的电子空穴导通（锁定）了由n-源区37、p-偏置区31、n-阱区3、以及p-半导体衬底1构成的闸流晶体管，损坏了高侧电路。当一些电子空穴通过n-阱区3流向p-漏区34时，高侧电路的逻辑部分仍然可能被错误地操作。
在上述专利文献1的技术中，用于限流的电阻器连接至GND（接地）端子和衬底之间的间隔。这个技术没有提及有关这个间隔以外的其他区段的连接。这个电阻器由多晶硅层形成。因此，当负电压的大脉冲电流（数A到数十A）流向Vs端子和GND端子之间的寄生二极管时，多晶硅层可能被热溶解且被损坏。
在上述的专利文献2的技术中，连接二极管从而消除反向偏压的影响。然而，这个技术，没有提及当由于L负载使得H-VDD电位变得负时，限制体二极管或寄生二极管的电流的电阻器或布局方法。
在上述的专利文献3的技术中，限流电阻器被连接至电平移动电路的基于Vs的低电压电源的高电位侧（H-VDD）和低电位侧（地）之间的路径。以此方式，n-沟道MOSFET的体二极管或寄生二极管被防止由于过电流的损坏，且具有较小电流容量的电平移动电路的区段也被防止由于过电流而损坏。然而，这个技术，没有提及如何防止基于Vs的高侧电路的寄生错误操作（错误倒置）。
在上述的专利文献4的技术中，在Vs端子和位于GND电位侧上的高压控制电路（HVIC）的衬底之间提供高压二极管（D3），不过没有提及在作为升压电源节点的VB端子和位于GND电位侧上的高压控制电路（HVIC）的衬底之间提供高压二极管（D3）。
发明内容
为了解决上述常规技术中的问题，本发明旨在提供一种高压集成电路设备，该设备在负电压浪涌被施加至H-VDD端子或Vs端子时能防止高侧电路的错误操作或损坏。
为了解决上述问题并实现本发明的目的，根据本发明的高压集成电路设备是驱动两个串联连接的功率晶体管中的高电位侧功率晶体管的高压半导体集成电路设备，且具有如下特性。该高压半导体集成电路设备具有：在第一导电型的半导体衬底的表面层上形成的第二导电型的高电位区；第二导电型的击穿电压区，形成在该半导体衬底的表面层上、与该高电位区相接触并在所述半导体衬底的所述表面层上沿着该高电位区的外周形成，且该击穿电压区具有比高电位区低的杂质浓度；第一导电型的地电位区，形成在该半导体衬底的表面层上，与该击穿电压区相接触且沿着该击穿电压区的外周形成，并且被施加以地电位；第二导电型的低电位区，在该半导体衬底的表面层上形成在该地电位区之外的区域；第一导电型的中间电位区，在该高电位区内形成从而接合至所述高电位区且与所述高电位区分隔开；第二导电型的第一接触区，沿着位于所述高电位区侧上的所述击穿电压区的端部形成；第一导电型的第二接触区，在该地电位区的表面层上形成从而面对所述第一接触区；与该第一接触区相接触的第一信号电极；以及与该第二接触区相接触的第二信号电极。该中间电位区是被施加位于高压电源的高电位侧电位和地电位之间的中间电位的区，该高压电源是两个串联连接的功率晶体管的主电路电源。该低电位区是基于地电位被施加第一低电压电源的高电位侧电位的区。该高电位区是基于中间电位被施加第二低电压电源的高电位侧电位的区。形成高压结终止区，该高压结终止区由该击穿电压区、该地电位区、该第一接触区和第二接触区构成。在该高压结终止区中至该中间电位区的距离小于其他区段的至该中间电位区的距离的区段中，在该第一信号电极和该第二信号电极之间的电流路径的电阻高于其他区段的电阻。
本发明可实现如下效果。图15是示出负电压浪涌和接触区与中间电位区之间的距离之间的关系的示图。图15示出根据图13和14中所示的高压集成电路设备的设置，在接触区62和p-偏置区31（是中间电位区）之间的距离，相对于当施加负电压浪涌时获得的保障电压（）。
当如图15中所示的用于防止错误操作的保障电源为-30V（脉冲宽度500ns）时，接触区62和p-偏置区31之间的距离需要至少为100μm。然而，所有区域中在接触区和中间电位区之间提供至少100μm的距离导致由于布局引起的无效区的数量的增加；这在面积效率方面不是优选的。出于这个理由，使得接触区和中间电位区之间的距离短于100μm，且，作为回报，第一信号电极和第二信号电极之间的电流路径的电阻被增加。以此方式，流入中间电位区的电子空穴的量可被减少，防止错误操作的发生。
在中间电位区以外的区（这些区面对着高压结终止区）中，形成其中不由负电压引起错误操作的区域，诸如图10中所示的电平移动电阻器71和二极管75。因此，电子空穴穿过具有低电阻值的高压结终止区（其他区段）主要流过这些区域而不是中间电位区。
为了解决上述问题并实现本发明的目的，根据本发明的高压集成电路设备是驱动两个串联连接的功率晶体管中的高电位侧功率晶体管的高压半导体集成电路设备，且具有如下特性。该高压半导体集成电路设备具有：形成在第一导电型的半导体衬底的表面层上的第二导电型的高电位区；第一导电类型的分隔区，其分离出所述高电位区的外周的一部分；第二导电型的击穿电压区，在该半导体衬底的该表面层上与高电位区相接触并在半导体衬底的所述表面层上沿着所述高电位区的外周形成，且所述击穿电压区具有比所述高电位区低的杂质浓度；第一导电型的地电位区，在该半导体衬底的表面层上与该分隔区相接触且沿着该击穿电压区的外周形成，并被施加以地电位；第二导电型的低电位区，该低电位区在所述半导体衬底的所述表面层上形成在所述地电位区之外的区域；第一导电型的中间电位区，该中间电位区在该高电位区中形成从而接合至高电位区且与该高电位区分隔开；第一接触区，沿着击穿电压区的靠高电位区侧的端部形成；第二接触区，在地电位区的表面层上形成；与该第一接触区相接触的第一信号电极；以及与该第二接触区相接触的第二信号电极。该中间电位区是被施加位于高压电源的高电位侧电位和地电位之间的中间电位的区，该高压电源是两个串联连接的功率晶体管的主电路电源。该低电位区是基于地电位被施加第一低电压电源的高电位侧电位的区。该高电位区是基于中间电位被施加第二低电压电源的高电位侧电位的区。形成高压结终止区，该高压结终止区由该击穿电压区、该地电位区、该第一接触区和第二接触区构成。在该高压结终止区中至该中间电位区的距离小于其他区段至该中间电位区的距离的区段中，在该第一信号电极和该第二信号电极之间的电流路径的电阻高于其他区段的电阻。
在上述发明中，根据本发明的高压集成电路设备特征在于，通过形成第一信号电极使得电阻高于其他区段的电阻，除所述高压结终止区中的至所述中间电位区的距离小于其他区段至该中间电位区的距离的区段以外。
在上述发明中，根据本发明的高压集成电路设备特征在于，通过形成第二信号电极使得电阻高于其他区段的电阻，除所述高压结终止区中的至所述中间电位区的距离小于其他区段至该中间电位区的距离的区段以外。
在上述发明中，根据本发明的高压集成电路设备特征在于，在所述该高压结终止区中至该中间电位区的距离小于其他区段至该中间电位区的距离的所述区段中，通过使得至少该第一接触区和该第一信号电极之间或该第二接触区和该第二信号电极之间电绝缘，而使得电阻高于其他区段的电阻。
在上述发明中，根据本发明的高压集成电路设备特征在于，在所述高压结终止区中至所述中间电位区的距离小于其他区段至该中间电位区的距离的所述区段中，通过在所述高压结终止区的表面层上的远离该高电位区和该地电位区的部位形成与该地电位区具有相同导电型的半导体区从而构建双RESURF结构，而使得电阻高于其他区段的电阻。
在上述发明中，根据本发明的高压集成电路设备特征在于，在所述高压结终止区中至该中间电位区的距离小于其他区段至该中间电位区的距离的所述区段中，通过使得该击穿电压区向着该低电位区延展，而使得电阻高于其他区段的电阻。
根据上述发明，通过提供所述高压结终止区的所述区段（该区段至该中间电位区的距离小于其他区段至该中间电位区的距离且带有比其他区段的电阻更高的电阻），当负电压浪涌被输入时引起的电子空穴注入可被局部地消除。
根据本发明的高压集成电路设备可获得防止高侧电路的逻辑部分的错误操作或损坏的效果。
附图简述
图1是示出根据本发明的实施例1的高压集成电路设备的基本部件的平面图；
图2是示出在平行方向沿图1的截面A-A而取的，示出全部基本部件的截面图；
图3是通过使用图1中所示的F部分的放大示图，示出电子空穴流和电子流的基本平面图；
图4是图1的高压结终止区结构及其外围的基本截面图；
图5是示出根据本发明的实施例2的高压集成电路设备的基本部分的平面图；
图6是示出根据本发明的实施例2的高压集成电路设备的基本部件的截面图；
图7是示出根据本发明的实施例3的高压集成电路设备的基本部分的平面图；
图8是示出根据本发明的实施例3的高压集成电路设备的基本部件的截面图；
图9是示出在诸如逆变器之类的功率转换设备的开关功率器件与驱动该开关功率器件的常规HVIC之间的连接的示例性示图；
图10是示出电平升高电路及其外围电路的电路图；
图11是示出电平下降电路及其外围电路的电路图；
图12是常规HVIC的电平移动电路的详细图；
图13是示出常规自我分隔型的高压集成电路设备的高侧和低侧电路的每一个的逻辑部分、电平升高电路部分、以及高压结终止区（HVJT）的基本部件的截面图；
图14是示出诸如图13中所示的高侧电路、电平移动器等之类的基本部件的布局图；
图15是示出负电压浪涌和接触区与中间电位区之间的距离之间的关系的示图；
图16是示出根据本发明的实施例4的高压集成电路设备的基本部分的平面图；以及
图17是示出根据本发明的实施例4的高压集成电路设备的基本部件的截面图。
具体实施方式
下文中将参考相应附图而详细描述根据本发明的高压集成电路设备的优选实施例。使用相同的附图标记用于表示与常规结构中一样的部件。在接下来的描述中，“p”表示p-型且“n”表示n-型。下列实施例中的每一个仅描述了电平上升NMOS作为电平移动器，不过也可以使用电平下降PMOS获得相同的效果。
在下列实施例中将描述图9到12中所示的电路。
（实施例1）
图1是示出根据本发明的实施例1的高压集成电路设备100的基本部分的平面图。图2是示出在平行方向沿图1的截面A-A而取的，示出全部基本部件的截面图。在图1和2中，使用相同的附图标记来表示与图9到13中所示的设置相对应的设置。
图3是通过使用图1中所示的F部分的放大示图，示出电子空穴和电子的流的基本平面图。注意，对角虚线中所示的区表示区段（对向区段）E，其中中间电位区的一部分被设置在n-接触区62附近。这个区段E是高压结终止区的区段，且至中间电位区的距离W小于其他区段至该中间电位区的距离。
图4是图1的高压结终止区结构及其外围的基本截面图。图4(a)是示出沿图1的截面线A-A的截面结构的基本截面图。图4(b)是示出沿图1的截面线B-B的截面结构的基本截面图。图2的截面图与图13的截面图一样。图2中所示的高侧是指包含高电位区和中间电位区的区域，其中以Vs电位作为参考电位向高电位区施加了叠加L-VDD的电位（H-VDD电位），且向中间电位区施加了Vs电位。低侧是指包括低电位区和地电位区的区域，其中以GND作为参考电位向低电位区施加L-VDD电位，且向地电位区施加GND电位。
在图1到4中，n-阱区3位于高侧。在n-阱区3上形成H-VDD板、H-OUT板、Vs板、以及中间电位区。这些板对应于图2中所示的端子。
中间电位区具有p-偏置区31和p-漏区34。该p-漏区34是中间电位区，因为当由图2中所示的n-源区37和n-漏区36构成的nMOSFET 85被导通时，p-漏区34的电位变成Vs电位。
然而，当nMOSFET 85截止时，由p-源区33和p-漏区34构成的pMOSFET86被导通，将p-漏区34转变为高电位区。换言之，p-漏区34变为中间电位区或高电位区。在本实施例的情况下，中间电位区包括p-偏置区34和p-漏区34不过并不限于此。
低电位区包括图2中所示的p-区61、构成电平移动器的p-区51（图2中所示的NchMOSFET 41）、以及p-半导体衬底1。NchMOSFET 41的n-源区53被形成在p-区51的表面层上。NchMOSFET 41的n-漏区对应于n-阱区4。
高压结终止区包括n-阱区4和p-区61，该n-阱区4包括高浓度n-接触区62和高浓度p-接触区56，且n-阱区4设置在高浓度n-接触区62和高浓度p-接触区56之间。当被施加反向偏压以pn-接合至p-区61时,n-阱区4变成击穿电压区，即一个主要展开耗尽层的区。n-阱区2对应于低电位区。L-VDD端子和L-OUT端子形成于n-阱区2中。地电位区对应于p-区61。GND端子形成在p-区61中。
如图1中所示，在n-阱区4和n-阱区3的表面层上形成带状n-接触区62从而围绕n-阱区3并延伸超过n-阱区3和4。在这个带状n-接触区62上形成带状第一信号电极81。接触部分81a是欧姆接触并被散布在n-接触区62和第一信号电极81之间。接触部分81a可为带状。
形成n-阱区4从而围绕n-阱区3并与n-阱区3连续。形成p-区61从而围绕n-阱区4。p-区61形成为带，且p-接触区56形成在p-区61的表面层上的带中。在这个带状p-接触区56上形成带状第二信号电极82。接触部分82a是欧姆接触的，并被散布在p-接触区56和第二信号电极82之间。接触部分82a可为带状。
n-阱区2（其为低电位区）被形成为与p-区61相接触。低侧电路（图2中所示的低侧）形成在这个n-阱区2中。电平移动器形成在p-区51中。在p-半导体衬底1的表面层上形成p-区51，从而与n-阱区4相接触并向着p-区61突出。然而，为了方便起见，图1示出该突出区段与p-区61相接触。
在n-接触区62和p-接触区56上各自形成连接至H-VDD端子的第一信号电极81和连接至GND端子的第二信号电极82。第一和第二信号电极81、82与接触区62、56之间的接触部分81a、82a如上所述地散布。接触部分81a、82a可被形成为带。
在实施例1中，在高压结终止区的对向区段E（其至中间电位区（此处是p-偏置区31）的距离E小于其他分段）中，在n-接触区62和p-接触区56上没有设置第一信号电极81或第二信号电极82。替代消除第一和第二信号电极81、82，第一和第二信号电极81、82可在不提供接触部分81a、82a的情况下被设置。例如，可在接触区56、62和第一和第二信号电极81、82之间设置绝缘膜从而消除接触部分81a、82a。
注意，在图1和2中，中间电位区的端部（p-偏置区31的端部）和n-接触区62的端部被彼此平行地设置在对向区段E中。以此方式，在高压结终止区的对向区段E（其至中间电位区的距离W小于其他区段至该中间电位区的距离）中，可使得第一信号电极81和第二信号电极82之间的电阻大于其他区段的电阻。
另外，当至中间电位区的距离W足够长以确保能防止错误操作发生的保障电压（guaranteed voltage）时，其中不由负电压引起错误操作的区域，诸如图10中所示的电平移动电阻器71或二极管75之类，被形成在中间电位区和高压结终止区之间的区域中。因此，在负电压浪涌输入时进入n-阱区4的电子空穴，主要通过具有低电阻值的高压结终止区流入非E区的其他区（其他区段）。
使用图3和4描述了其中的理由。在图3中，在其中没有形成第一信号电极81（接触部分81a）的n-接触区62中彼此面对的接触部分81a之间的中间点被作为Z1，且在其中没有形成第二信号电极82（接触部分82a）的p-接触区56中彼此面对的接触部分82a之间的中间点被作为Z2。其中第一信号电极81不连续的端部（接触部分81a的端部）被作为Z3（在左边和右边有两个Z3），其中第二信号电极82不连续的端部（接触部分82a的端部）被作为Z4（在左边和右边有两个Z4）。
接着描述当负电压浪涌被输入时，从Z1流向Z2的电子84，和从Z2流向Z 1电子空穴83。如图3中所示，电子84从端部Z3（此处第一信号电极81（接触部分81a）不连续）进入n-接触区62。在通过带状n-接触区62流至Z1之后，电子84从n-接触区62进入n-阱区4。该图仅示出单向路径（实线）。此后，电子84通过n-阱区4流向Z2。由于从点Z1进入n-阱区4的电子84流经沿着带状n-接触区62的长路径，其电阻增加且电子84的量急剧减少。相比于从与第一信号电极81相接触的对向区段E以外的区段中的n-接触区62进入n-阱区4的电子84的量，从不与第一信号电极81相接触的对向区段E的接触区62进入n-阱区4的电子84的量较低。
另一方面，电子空穴83从端部Z4（此处图3中所示第二信号电极（接触部分82a）是不连续的）进入p-接触区56。在通过带状p-接触区61流至Z2之后，电子空穴83从p-接触区56进入n-阱区4。该图仅示出单向路径（虚线）。此后，电子空穴83通过n-阱区4流向Z1。由于从点Z2进入n-阱区4的电子空穴83流经沿着带状p-接触区56的长路径，其电阻增加且电子空穴83的量急剧减少。相比于从与第二信号电极82相接触的p-接触区56进入n-阱区4的电子空穴83的量，从不与第二信号电极82相接触的p-接触区56进入n-阱区4的电子空穴83的量较低。
如上所述，在其中第一和第二信号电极81、82不与接触区56、62相接触的对向区段E中，电子84的量和电子空穴83的量减少。换言之，在对向区段E中，当电子空穴83和电子84沿带状接触区56、62流动时，在第一和第二信号电极81、82之间的电流路径的电阻（电力阻抗）增加。这意味着在高压结终止区的对向区段E（其至中间电位区的距离W短）中，第一和第二信号电极81、82之间的电流路径的电阻大于其他区段的电阻。
通过至少不设置第一信号电极81或第二信号电极82（或者通过在电极和接触区之间形成绝缘膜来使它们之间绝缘），n-阱区4的负电压浪涌的所施加的电压相比其他区段变得较低，且所注入的电子空穴83的量和电子的84量减少，因为在对向区段E处耗尽层延展至带状n-接触区62或带状p-接触区56之外。
如上所述，通过不设置第一信号电极81或第二信号电极82，流向p-区61的电子84的量或流向n-接触区62的电子空穴83的量在对向区段E中减少。特定地，根据电荷中和原理来中和上述电子84或电子空穴83的电子空穴83的量或电子84的量也减少。换言之，通过不设置第一信号电极81或第二信号电极82，经由n-阱区4流向n-阱区3的电子空穴83的量和流向p-区61的电子84的量减少。
因此，当负电压浪涌被输入至Vs端子或H-VDD端子时，瞬时流向n-阱区3（其为高电位区）的电子空穴83的量可被抑制。因此，可提供能防止高侧电路的错误操作或损坏的高压集成电路设备（HVIC）。同时，瞬时流向n-阱区2（其为低电位区）的电子84不会引起低侧电路执行错误操作。
接着，描述用于形成每一个区段的方法。在n-阱区3和n-阱区4（其为形成在p-半导体衬底1上的高电位区）中，将例如磷（P）以1×1013/cm2到2×1013/cm2以及1×1012/cm2到2×1012/cm2的杂质浓度离子注入，且其后在高温下（约1100°C到1200°C）执行扩散步骤来将磷扩散至预确定的扩散深度。作为结果，形成了n-阱区3和n-阱区4。
类似地，对于p-区61，离子注入硼（B），且此后在高温（约1100°C到1200°C）下执行扩散步骤将硼扩散至预确定的扩散深度。接着，例如，砷被离子注入到高浓度n-接触区62来获得约1×1020/cm3的表面浓度，从而n-接触区62与H-VDD端子欧姆接触，且此后在约750°C到900°C下执行退火步骤。作为结果，在预确定深度形成p-区61。
进一步，例如，氟化硼（BF2）被离子注入到高浓度p-接触区56来获得约1×1020/cm3的表面浓度，从而该p-接触区56与GND端子欧姆接触。此后，在约750°C到900°C下执行退火步骤。作为结果，在预确定深度形成p-接触区56。
接着，施加层间绝缘膜，且在该层间绝缘膜上形成用于提供接触的开口部分，从而在每一个区上形成第一和第二信号电极81、82以及每一个电极或端子。此后，具有电极和端子的p-半导体衬底1的表面被涂覆有保护膜，未示出。
如图1和2中所示，由p-源区33和p-漏区34构成的pMOSFET 86、中间电位区、以及n-接触区62被设置在作为高电位区的n-阱区3的表面层上。中间电位区包括p-偏置区31和p-漏区34。由n-源区37和n-漏区36构成的nMOSFET 85被设置在p-偏置区31的表面层上。导通nMOSFET 85使得p-漏区34成为中间电位区。由pMOSFET 86和nMOSFET 85构成的C-MOS电路被形成在n-阱区3中，获得高侧逻辑部分。
如上所述，在作为中间电位区的p-偏置区31中，通过在高压结终止区中具有短距离W的对向区段E上的n-接触区62和p-接触区56上不设置第一信号电极81或第二信号电极82（换言之，在其之间电绝缘），可使得对向区段E的电阻高于其他区段的电阻。
如上所述，当负电压浪涌被输入时，大脉冲电流流过寄生二极管46，且当包括接触区62、56的高压结终止区的对向区段E处的电阻增加时可防止该脉冲电流在对向区段E处。
即使在第一信号电极81或第二信号电极82都没有被设置的区段中（或者当绝缘膜被形成且接触部分81a、82没有被提供时），p-区61和n-阱区4是被连接的。因此，在击穿电压特性上产生较小效果，且可获得与具有第一信号电极81和第二信号电极82的区段一样的击穿电压特性的相同水平。
进一步，即使当至少消除了第一信号电极81或第二信号电极82时，可获得相同的效果。消除第二信号电极82是特别有效的。
另外，即使在不消除第一和第二信号电极81、82的情况下，通过提供层间绝缘膜或在第一和第二信号电极81、82和接触区62、56中的至少一个之间提供其他绝缘膜来将第一和第二信号电极81、82与接触区62、56电绝缘，可获得同样的效果。
注意，如图2中所示，相比专利文献4中描述的技术，通过将寄生二极管46的阴极侧连接至H-VDD端子，本发明中使得流至Vs端子的电子空穴的量减少。作为结果，可提供能防止高侧电路的错误操作或损坏的高压集成电路设备（HVIC）。
（第二实施例2）
图5是示出根据本发明的实施例2的高压集成电路设备200的基本部分的平面图。图6是示出根据本发明的实施例2的高压集成电路设备200的基本部件的截面图。图6(a)是示出沿图5的截面线A-A的截面结构的基本截面图。图6(b)是示出沿图5的截面线B-B的截面结构的基本截面图。
图5中所示的高压集成电路设备200与图1中所示的高压集成电路设备100之间的差异在于，高压集成电路设备200具有形成在高压结终止区的对向区段E（其至中间电位区的距离W较短）中的双RESURF结构87，而不用移除第一信号电极81或第二信号电极82（或接触部分81a、82a）。
如图6(b)中所示，通过在远离p-区61和n-接触区62的n-阱区4的表面层上形成p-顶层63而获得双RESURF结构，该n-阱区4是至中间电位区的距离较短的对向区段E上的高压结终止区。作为结果，n-阱区4在对向区段E中的垂直方向中（在p-半导体衬底1的深度方向）被变窄。因此，可增加第一和第二信号电极81、82之间的电流路径的电阻。应该注意的是，在对向区段E以外的区段中形成了单RESURF结构，所以那里的n-阱区4在垂直方向中没有被变窄。
增加对向区段E的电阻增加了由p-区61和n-阱区4构成的寄生二极管46的阴极电阻88。作为结果，可局部减少当负电压浪涌输入时被注入相对区段E中的电子空穴的量。
双RESURF结构87是通过为构成高压结终止区的n-阱区4的表面提供p-顶层63作为电场驰豫区而获得的结构。将n-阱区4夹在p-半导体衬底1和p-顶层63之间可促进n-阱区4的耗尽，驰豫对向区段E的电场。
在这个情况下，在双RESURF结构87的区域中，在n-阱区4的表面层上形成p-顶层63，藉此n-阱区4的表面层的n-型杂质浓度减少。因此，例如，当约600V的高反向电压被施加在位于GND电位侧上的p-区61和位于H-VDD电位区侧上的n-阱区3之间时，相比于在其他区段中的单个RESURF区，双RESURF区87中的等势线的分布变动。
然而，调整p-顶层63和n-阱区4的杂质浓度从而优化衬底表面的n-型杂质浓度，使得具有形成在其中的双RESURF结构87的对向区段E可具有相比具有形成在其中的单RESURF结构的区段更为驰豫的表面电场。同样以此方式，可实现几乎没有击穿电压特性问题的高压集成电路设备。
通过构建其中在对向区段E（其至Vs电位区的距离W较短）的高压结终止区（n-阱区4）的表面层上形成p-顶层63的双RESURF结构87，可形成用于防止负电压浪涌输入时刻电子空穴注入的高电阻区（阴极电阻88）。
作为结果，当负电压浪涌被输入至Vs端子或H-VDD端子时，瞬时流向作为高电位区n-阱区3的电子空穴的量可被抑制。通过抑制电子空穴的量，可能提供能防止高侧电路错误操作或损坏的高压集成电路设备（HVIC）。通过将实施例1中所例示的设置添加至本设置，可进一步增强本发明的效果。
（实施例3）
图7是示出根据本发明的实施例3的高压集成电路设备300的基本部分的平面图。图8是示出根据本发明的实施例3的高压集成电路设备300的基本部件的截面图。图8(a)是示出沿图7的截面线A-A的截面结构的基本截面图。图8(b)是示出沿图7的截面线C-C的截面结构的基本截面图。
图7中所示的高压集成电路设备300与图5中所示的高压集成电路设备200的差异在于，在至Vs电位区的距离W较短的对向区段E中，使得作为高压结终止区的n-阱区4相比其他区段更宽，而不是在其上形成p-顶层63。以此方式，在高压结终止区的对向区段E中，可使得第一和第二信号电极81、82之间的电流路径的电阻比其他区段的电阻更大。在n-阱区4中，n-阱区89的扩展90（扩展90是作为将n-阱区89的宽度相比其他区段更为扩展的结果所获得的），可以是足够宽的距离从而满足HVIC需要容忍的负电压浪涌的量。特定地，n-阱区4的n-型杂质浓度弱于n-阱区3的该浓度一个数量级，且因此可为约数个μm。因此，芯片的面积没有增加。
由于对向区段E具有较高的电阻，可增加由p-区61和n-阱区4构成的寄生二极管46的阴极电阻91。作为结果，在负电压浪涌输入时刻具有较少电子空穴注入的区域可被形成在击穿电压区中。
作为结果，当负电压浪涌被输入至Vs端子或H-VDD端子时，瞬时流向n-阱区3的电子空穴的量可被抑制。通过抑制电子空穴的量，可能提供能防止高侧电路错误操作或损坏的高压集成电路设备（HVIC）。通过将实施例1中所例示的设置添加至本设置，可进一步增强本发明的效果。
注意，实施例1到3已经描述了其中构成中间电位区的p-偏置区31被设置于与高压结终止区相邻的情况；然而，在其中构成中间电位区的n-漏区34被设置于与高压结终止区相邻的情况中获得同样的结果。实施例1到3中所示的设置可被彼此组合。
（实施例4）
图16是示出根据本发明的实施例4的高压集成电路设备400的基本部分的平面图。图17是示出根据本发明的实施例4的高压集成电路设备400的基本部件的截面图。图17(a)是示出沿图16的截面线G-G的截面结构的基本截面图。图17(b)是示出沿图16的截面线G-G的截面结构的另一个示例的基本截面图，图17(b)是变型。
图16中所示的高压集成电路设备400是图1中所示的高压集成电路设备100的变型。图16中所示的高压集成电路设备400与图1中所示的高压集成电路设备100的差异在于，n-阱区3由p-型分隔区611划分为n-阱区301和n-阱区302，且n-阱区4由p-型分隔区611划分为n-阱区401和n-阱区402。
如图17(a)中所示，通过与LOCOS氧化物膜相接触的p-半导体衬底1，该p-型分隔区611被设置在n-阱区301和n-阱区302之间，且如图17(b)中所示，通过从n-阱区3的表面到达p-半导体衬底1的p-型扩散区而构成该p-型分隔区611。同样以这样的设置中，可获得如实施例1中所描述的相同的效果。
此外，即使在实施例2的高压集成电路设备200和实施例3的高压集成电路设备300的设置中，可以与高压集成电路设备400一样的方式形成p-型分隔区611。因此，可实现本发明的效果。
工业实用性
如上所述，根据本发明的高压集成电路设备在用于例如将打开/关闭驱动信号传送至PWM逆变器的开关电源器件的栅极、开关电源等的高压集成电路设备中是有用的。
附图标记说明
1p-半导体衬底（地电位区）
2n-阱区（低电位区）
3n-阱区（高电位区）
4n-阱区（高压结终止区）
21p-偏置区（低电位区）
31p-偏置区（中间电位区）
46寄生二极管
51p-区（电平移动形成区）
56第二接触区（p-接触区；地电位区）
61p-区（地电位区）
62第一接触区（n-接触区；高电位区）
81第一信号电极
81a 接触部分
82第二信号电极
82a 接触部分
83电子空穴
84电子
85nMOSFET
86pMOSFET
87双RESURF结构
100,200,300,400高压集成电路设备
Vs 中间电位
H-VDD基于Vs端子的低压电源的高电位侧
GND地（接地）
L-VDD 基于GND的低压电源的高电位侧

Claims (8)

1.一种高压集成电路设备，所述高压集成电路设备是驱动两个串联连接的功率晶体管中的高电位侧功率晶体管的高压半导体集成电路设备，所述高压半导体集成电路设备包括：
在第一导电型的半导体衬底的表面层上形成的第二导电型的高电位区；
第二导电型的击穿电压区，所述击穿电压区在所述半导体衬底的所述表面层上与所述高电位区相接触并在所述半导体衬底的所述表面层上沿着所述高电位区的外周形成，且所述击穿电压区具有比所述高电位区低的杂质浓度；
第一导电型的地电位区，所述地电位区在所述半导体衬底的所述表面层上与所述击穿电压区相接触且沿着所述击穿电压区的外周形成，并被施加以地电位；
第二导电型的低电位区，所述低电位区在所述半导体衬底的所述表面层上形成所述地电位区之外的区域；
第一导电型的中间电位区，所述中间电位区在所述高电位区内形成从而接合至所述高电位区且与所述高电位区分隔开；
第二导电型的第一接触区，所述第一接触区沿着位于所述高电位区侧上的所述击穿电压区的端部形成；
第一导电型的第二接触区，所述第二接触区在所述地电位区的表面层上形成从而面对所述第一接触区；
与所述第一接触区相接触的第一信号电极；以及
与所述第二接触区相接触的第二信号电极，
其中所述中间电位区是被施加位于高压电源的高电位侧电位和地电位之间的中间电位的区域，所述高压电源是所述两个串联连接的功率晶体管的主电路电源，
所述低电位区是基于地电位向其施加第一低电压电源的高电位侧电位的区域，
所述高电位区是基于中间电位向其施加第二低电压电源的高电位侧电位的区域，
形成高压结终止区，所述高压结终止区是由所述击穿电压区、所述地电位区、所述第一接触区和所述第二接触区构成的，以及
在所述高压结终止区至所述中间电位区的距离小于其他区段至所述中间电位区的距离的区段中，所述第一信号电极和所述第二信号电极之间的电流路径的电阻高于其他区段，
通过形成第一信号电极和/或第二信号电极使得电阻高于除所述高压结终止区中的其至所述中间电位区的距离小于其他区段的区段之外的其他区段的电阻。
2.一种高压集成电路设备，所述高压集成电路设备是驱动两个串联连接的功率晶体管中的高电位侧功率晶体管的高压半导体集成电路设备，所述高压半导体集成电路设备包括：
在第一导电型的半导体衬底的表面层上形成的第二导电型的高电位区；
第二导电型的击穿电压区，所述击穿电压区在所述半导体衬底的所述表面层上与所述高电位区相接触并在所述半导体衬底的所述表面层上沿着所述高电位区的外周形成，且所述击穿电压区具有比所述高电位区低的杂质浓度；
第一导电型的地电位区，所述地电位区在所述半导体衬底的所述表面层上与所述击穿电压区相接触且沿着所述击穿电压区的外周形成，并被施加以地电位；
第二导电型的低电位区，所述低电位区在所述半导体衬底的所述表面层上形成所述地电位区之外的区域；
第一导电型的中间电位区，所述中间电位区在所述高电位区内形成从而接合至所述高电位区且与所述高电位区分隔开；
第二导电型的第一接触区，所述第一接触区沿着位于所述高电位区侧上的所述击穿电压区的端部形成；
第一导电型的第二接触区，所述第二接触区在所述地电位区的表面层上形成从而面对所述第一接触区；
与所述第一接触区相接触的第一信号电极；以及
与所述第二接触区相接触的第二信号电极，
其中所述中间电位区是被施加位于高压电源的高电位侧电位和地电位之间的中间电位的区域，所述高压电源是所述两个串联连接的功率晶体管的主电路电源，
所述低电位区是基于地电位向其施加第一低电压电源的高电位侧电位的区域，
所述高电位区是基于中间电位向其施加第二低电压电源的高电位侧电位的区域，
形成高压结终止区，所述高压结终止区是由所述击穿电压区、所述地电位区、所述第一接触区和所述第二接触区构成的，以及
在所述高压结终止区至所述中间电位区的距离小于其他区段至所述中间电位区的距离的区段中，所述第一信号电极和所述第二信号电极之间的电流路径的电阻高于其他区段，
在所述高压结终止区中至所述中间电位区的距离小于其他区段至所述中间电位区的距离的区段中，通过至少使得所述第一接触区和所述第一信号电极之间或所述第二接触区和所述第二信号电极之间电绝缘，而使得所述电阻高于其他区段的电阻。
3.一种高压集成电路设备，所述高压集成电路设备是驱动两个串联连接的功率晶体管中的高电位侧功率晶体管的高压半导体集成电路设备，所述高压半导体集成电路设备包括：
在第一导电型的半导体衬底的表面层上形成的第二导电型的高电位区；
第一导电型的分隔区，其分离出所述高电位区的外周的一部分；
第二导电型的击穿电压区，所述击穿电压区在所述半导体衬底的所述表面层上与所述高电位区相接触并在所述半导体衬底的所述表面层上沿着所述高电位区的外周形成，且所述击穿电压区具有比所述高电位区低的杂质浓度；
第一导电型的地电位区，所述地电位区在所述半导体衬底的表面层上与所述分隔区相接触且沿着所述击穿电压区的外周形成，并被施加以地电位；
第二导电型的低电位区，所述低电位区在所述半导体衬底的所述表面层上形成所述地电位区之外的区域；
第一导电型的中间电位区，所述中间电位区在所述高电位区中形成从而接合至所述高电位区且与所述高电位区分隔开；
第一接触区，所述第一接触区沿着所述击穿电压区的靠所述高电位区侧的端部形成；
第二接触区，所述第二接触区在所述地电位区的表面层上形成；
与所述第一接触区相接触的第一信号电极；以及
与所述第二接触区相接触的第二信号电极，
其中所述中间电位区是被施加位于高压电源的高电位侧电位和地电位之间的中间电位的区域，所述高压电源是所述两个串联连接的功率晶体管的主电路电源，
所述低电位区是基于地电位向其施加第一低电压电源的高电位侧电位的区域，
所述高电位区是基于中间电位向其施加第二低电压电源的高电位侧电位的区域，
形成高压结终止区，所述高压结终止区是由所述击穿电压区、所述地电位区、所述第一接触区和所述第二接触区构成的，以及
在所述高压结终止区至所述中间电位区的距离小于其他区段至所述中间电位区的距离的区段中，所述第一信号电极和所述第二信号电极之间的电流路径的电阻高于其他区段。
4.如权利要求3所述的高压集成电路设备，其特征在于，通过形成第一信号电极使得电阻高于除所述高压结终止区中的其至所述中间电位区的距离小于其他区段的区段之外的其他区段的电阻。
5.如权利要求3所述的高压集成电路设备，其特征在于，通过形成第二信号电极使得电阻高于除所述高压结终止区中的其至所述中间电位区的距离小于其他区段的区段之外的其他区段的电阻。
6.如权利要求3所述的高压集成电路设备，其特征在于，在所述高压结终止区中至所述中间电位区的距离小于其他区段至所述中间电位区的距离的区段中，通过至少使得所述第一接触区和所述第一信号电极之间或所述第二接触区和所述第二信号电极之间电绝缘，而使得所述电阻高于其他区段的电阻。
7.如权利要求1至3中任一项所述的高压集成电路设备，其特征在于，在所述高压结终止区中至所述中间电位区的距离小于其他区段至所述中间电位区的距离的区段中，通过在所述高压结终止区的表面层上的远离所述高电位区和所述地电位区的部位形成与所述地电位区具有相同导电型的半导体区从而构建双RESURF结构，而使得所述电阻高于其他区段的电阻。
8.如权利要求1至3中任一项所述的高压集成电路设备，其特征在于，在所述高压结终止区中至所述中间电位区的距离小于其他区段至所述中间电位区的距离的区段中，通过使得所述击穿电压区向着所述低电位区延展，而使得所述电阻高于其他区段的电阻。
CN201180005561.5A 2011-06-24 2011-09-12 高压集成电路设备 Active CN103038876B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-140137 2011-06-24
JP2011140137 2011-06-24
PCT/JP2011/070760 WO2012176347A1 (ja) 2011-06-24 2011-09-12 高耐圧集積回路装置

Publications (2)

Publication Number Publication Date
CN103038876A CN103038876A (zh) 2013-04-10
CN103038876B true CN103038876B (zh) 2016-08-24

Family

ID=47422214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180005561.5A Active CN103038876B (zh) 2011-06-24 2011-09-12 高压集成电路设备

Country Status (4)

Country Link
EP (1) EP2725606A4 (zh)
JP (1) JP5435138B2 (zh)
CN (1) CN103038876B (zh)
WO (1) WO2012176347A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447139B2 (ja) 2014-02-19 2019-01-09 富士電機株式会社 高耐圧集積回路装置
US9410901B2 (en) * 2014-03-17 2016-08-09 Kla-Tencor Corporation Image sensor, an inspection system and a method of inspecting an article
CN105874597B (zh) * 2014-07-02 2019-03-08 富士电机株式会社 半导体集成电路装置
JPWO2016132418A1 (ja) * 2015-02-18 2017-05-25 富士電機株式会社 半導体集積回路
CN104900645B (zh) * 2015-05-28 2019-01-11 北京燕东微电子有限公司 电压浪涌保护器件及其制造方法
JP7472522B2 (ja) 2019-04-11 2024-04-23 富士電機株式会社 半導体集積回路
FR3101970B1 (fr) * 2019-10-15 2021-10-01 Seb Sa Circuit de contrôle de machine de distribution de boissons à sécurité électrique renforcée
CN111081705B (zh) * 2019-11-25 2022-06-10 重庆大学 单片集成式半桥功率器件模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738011A2 (en) * 1995-04-12 1996-10-16 Fuji Electric Co. Ltd. High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor
JPH11243152A (ja) * 1998-02-26 1999-09-07 Fuji Electric Co Ltd 高耐圧ｉｃ
CN1658398A (zh) * 2004-02-16 2005-08-24 富士电机电子设备技术株式会社 双方向元件及其制造方法、半导体装置
CN101236987A (zh) * 2007-01-29 2008-08-06 三菱电机株式会社 半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4961658B2 (ja) * 2003-02-17 2012-06-27 富士電機株式会社 双方向素子および半導体装置
JP5072043B2 (ja) * 2009-03-24 2012-11-14 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0738011A2 (en) * 1995-04-12 1996-10-16 Fuji Electric Co. Ltd. High voltage integrated circuit, high voltage junction terminating structure, and high voltage MIS transistor
JPH11243152A (ja) * 1998-02-26 1999-09-07 Fuji Electric Co Ltd 高耐圧ｉｃ
CN1658398A (zh) * 2004-02-16 2005-08-24 富士电机电子设备技术株式会社 双方向元件及其制造方法、半导体装置
CN101236987A (zh) * 2007-01-29 2008-08-06 三菱电机株式会社 半导体器件

Also Published As

Publication number Publication date
WO2012176347A1 (ja) 2012-12-27
EP2725606A4 (en) 2015-07-01
JPWO2012176347A1 (ja) 2015-02-23
EP2725606A1 (en) 2014-04-30
JP5435138B2 (ja) 2014-03-05
CN103038876A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN103038876B (zh) 高压集成电路设备
US9478543B2 (en) Semiconductor integrated circuit
JP5099282B1 (ja) 高耐圧集積回路装置
JP6447139B2 (ja) 高耐圧集積回路装置
CN103797572B (zh) 高耐压半导体装置
US8704328B2 (en) High-voltage integrated circuit device
US9412732B2 (en) Semiconductor device
JP5991435B2 (ja) 半導体装置
US10135445B2 (en) Semiconductor integrated circuit device
JP5488256B2 (ja) 電力用半導体装置
JP2014138091A (ja) 半導体装置およびその製造方法
US9608072B2 (en) Semiconductor device
US20170133401A1 (en) Semiconductor integrated circuit
US20180331102A1 (en) Semiconductor integrated circuit
JP2010010264A (ja) 半導体装置
JP2011014923A (ja) 半導体装置
JP2011018929A (ja) 半導体装置
JP2011018928A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant