JP5434788B2

JP5434788B2 - 低域増強回路

Info

Publication number: JP5434788B2
Application number: JP2010113999A
Authority: JP
Inventors: 正尋柿下
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2010-05-18
Filing date: 2010-05-18
Publication date: 2014-03-05
Anticipated expiration: 2030-05-18
Also published as: JP2011244171A

Description

この発明は、オーディオ再生において、低音の迫力感を増強させる低域増強回路に関する。

従来、聴感を改善するために、新たに音響成分を生成し付加する信号処理を行うことが知られている。一般的に周波数拡張と呼ばれる技術では高域成分のみを付加することが多いが、実際の製品においては効果がわかりにくいことから、効果を誰でもわかりやすく認識してもらうために、高域のみでなく低域側の拡張も行うようにしている。従来の低域増強回路１００の回路構成を図８に示し、低域増強回路１００の動作を示す信号の周波数特性の図を図９に示す。
図８に示す低域増強回路１００において、基本周波数検出部１１０は入力された入力信号から基本周波数ｆｓを検出し、検出された基本周波数ｆｓを１／２に分周する。入力信号の不要な高域成分はローパスフィルタ（ＬＰＦ）１１１により取り除かれ、ＬＰＦ１１１の出力に１／２に分周されたｓｉｎ（２πｆｓ／２）の正弦波信号が乗算器１１２により乗算される。

ここで、ＬＰＦ１１１から出力される入力信号の周波数特性を図９（ａ）に示すが、この入力信号は基本周波数ｆｓが含まれる周波数ｆ１から周波数ｆ２の範囲の周波数成分を含んでいる。この入力信号にｓｉｎ（２πｆｓ／２）の正弦波信号を乗算すると、図９（ｂ）に示すように、周波数（ｆ１−ｆｓ／２）から周波数（ｆ２−ｆｓ／２）までの範囲の周波数成分からなる信号Ａと、（ｆ１＋ｆｓ／２）から周波数（ｆ２＋ｆｓ／２）までの範囲の周波数成分からなる信号Ｂとが生成される。そして、乗算器１１２に後続しているＬＰＦ１１３により低域側だけの信号Ａが抽出される。ＬＰＦ１１３から出力される信号Ａが図９（ｃ）に示されている。この信号Ａは、ＡＭＰ１１４により増幅されて元の入力信号に加算器１１５により加算されて出力される。これにより、低域の信号とされる信号Ａが入力信号に付加されて低域が増強されるようになる。

図８に示す低域増強回路１００は、低域増強回路１００のマイクロプログラムを組み込んだＤＳＰにより実現することができる。しかし、入力信号から基本周波数ｆｓを検出する処理が重いという欠点があった。そこで、入力信号から基本周波数ｆｓを検出する処理を不要とした従来の低域増強回路２００が知られている。低域増強回路２００の回路構成を図１０に示し、低域増強回路２００の動作を示す波形図を図１１に示す。
図１０に示す低域増強回路２００は、ＬＰＦ２００により入力信号から不要な広域性分を取り除き分周回路２１１に入力信号を入力している。分周回路２１１は、入力信号における上り方向のゼロクロス点および下り方向のゼロクロス点を検出するゼロクロス検出部と、２ビットのカウンタと、波形を反転する波形反転部を備えている。そして、ゼロクロス検出部がゼロクロス点を検出する毎に２ビットのカウンタが１ずつインクリメントされ、２ビットカウンタのカウント値が「１」「２」の時にだけ波形を波形反転部により反転させる。

例えば、分周回路２１１に入力される入力信号の波形が図１１（ａ）に示す波形とされていると、ゼロクロス検出部は図１１（ａ）に示すように、時点ｔ１，ｔ２，ｔ３，ｔ４，ｔ５においてゼロクロス点を検出する。すると、図１１（ａ）に示すように、２ビットカウンタは時点ｔ１でカウント値が「０」（オーバフローして「０」になる）となり、時点ｔ２でカウント値が「１」となり、時点ｔ３でカウント値が「２」となり、時点ｔ４でカウント値が「３」となる。時点ｔ５ではオーバフローしてカウント値は「０」に戻るようになる。そして、波形反転部は２ビットカウンタのカウント値が「１」「２」の時、すなわち、時点ｔ２−ｔ３の期間、および、時点ｔ３−ｔ４の期間入力信号の波形を反転する。これにより、図１１（ｂ）に示すように入力信号の波形が反転される。この分周回路２１１から出力される入力信号の波形を参照すると、期間ｔ１−ｔ２の期間に続いて期間ｔ２−ｔ３の期間の波形が正方向になるよう反転され、また、期間ｔ４−ｔ５の期間の前の期間ｔ３−ｔ４の期間の波形が負方向になるよう反転されることから、分周回路２１１において、入力信号を１／２に分周した信号成分が生成されることになる。

このようにして１／２に分周された入力信号では、波形反転に伴って波形に不連続点が生じ、この不連続点に基づいて高調波成分が発生されるようになる。そこで、分周回路２１１に後続するＬＰＦ２１２により、発生された高調波成分を除去する。なお、ＬＰＦ２１２のカットオフ周波数は、ＬＰＦ２１０のカットオフ周波数よりも高く設定される。また、分周回路２１１の処理により、その出力信号に聴感上不快とされる超低域成分（サブソニック）を含む場合があるので、ＬＰＦ２１２に後続するハイパスフィルタ（ＨＰＦ）２１３により、この超低域成分を除去する。ＨＰＦ２１３のカットオフ周波数は例えば５０Ｈｚに設定される。ＨＰＦ２１３から出力される入力信号は、ＡＭＰ２１４により増幅されて元の入力信号に加算器２１５により加算されて出力される。これにより、分周回路２１１により生成された低域信号が入力信号に付加されて低域が増強されるようになる。このように、分周回路２１１により波形を反転しても加算器２１５からの出力に元の波形の成分は残っていることから、聴感上の問題は生じることなく低域を増強することができる。

特開２００７−１７８６７５号公報

従来の低域増強回路２００においては、入力信号の２周期分の波形を単位として検出したゼロクロスの時点に基づいて処理を行うことにより、１周期目の後半の半周期と２周期目の前半の半周期の波形を反転させて、低域成分を生成している。このような従来の低域増強回路２００では、ゼロクロスと次のゼロクロスの間隔が一定とはならず、フラッタのように安定しない低音が生成されてしまうという問題点があった。この場合、半周期の波形を反転する時点を調節することによりフラッタを軽減できる可能性があるが、従来の低域増強回路２００では、上記したように固定的に定められた期間の波形が反転され、反転させる波形の期間を調節することができないという問題点があった。

そこで、本発明は、入力信号から安定した低音を生成して低域を増強することのできる低域増強回路を提供することを目的としている。

上記目的を達成するために、本発明の低域増強回路は、入力信号を分周することにより低域成分を生成する分周手段と、該分周手段の出力と入力信号とを加算して出力する加算手段とを少なくとも備える低域増強回路において、前記分周手段は、前記入力信号を反転する反転部と、前記入力信号における上り方向のゼロクロス点を検出した際にゼロクロス検出信号を出力するゼロクロス検出部と、該ゼロクロス検出部から出力される前記ゼロクロス検出信号が印加される毎に選択状態を反転する選択信号を出力する選択制御部と、該選択制御部から出力される前記選択信号が第１状態の期間は前記反転部で反転された入力信号を選択して出力し、前記選択信号が前記第１状態を反転した第２状態の期間は入力信号を選択して出力する選択出力部と、前記選択信号が第２状態の期間において前記ゼロクロス検出信号が出力された時点を起点として、あらかじめ定められた所定の期間だけ前記ゼロクロス検出信号が前記選択制御部に印加されることを阻止する阻止部とを備えることを最も主要な特徴としている。

本発明によれば、あらかじめ定められた所定の期間だけゼロクロス検出信号が選択制御部に印加されることを阻止することにより、選択出力部において反転された入力信号を選択して出力する期間を制御している。これにより、あらかじめ定められた所定の期間を変更することにより、選択出力部において反転された入力信号を選択して出力する期間を制御して、安定した低音を生成して低域を増強することができるようになる。

本発明の実施例にかかる低域増強回路を備える音響信号処理装置の構成を示すブロック図である。本発明の実施例にかかる低域増強回路を備える音響信号処理装置の等価的なハードウェアの構成を示すブロック図である。本発明の実施例にかかる低域増強回路のハードウェア構成を示す回路ブロック図である。本発明の実施例にかかる低域増強回路における分周回路のハードウェア構成を示す回路ブロック図である。本発明の実施例にかかる低域増強回路の動作を示す波形図である。本発明の実施例にかかる低域増強回路の動作を示す他の波形図である。本発明の実施例にかかる低域増強回路における低域増強処理のフローチャートである。従来の低域増強回路の回路構成を示す回路図である。従来の低域増強回路の動作を示す信号の周波数特性の図である。従来の他の低域増強回路の回路構成を示す回路図である。従来の他の低域増強回路の動作を示す波形図である。

本発明の実施例にかかる低域増強回路を備える音響信号処理装置の構成を示すブロック図を図１に示す。
音響信号処理装置１は、ＣＰＵ（Central Processing Unit）１０が管理プログラム（ＯＳ：Operating System）を実行しており、音響信号処理装置１の全体の動作をＯＳ上で制御している。音響信号処理装置１は、ＣＰＵ１０が実行する制御プログラム等の動作ソフトウェアが格納されている不揮発性のＲＯＭ（Read Only Member）１１と、ＣＰＵ１０のワークエリアや各種データ等が記憶されるＲＡＭ（Random Access Memory）１２を備えている。ＣＰＵ１０は、制御プログラムを実行することにより、入力された複数の音響信号に音響信号処理をＤＳＰ（ディジタル信号処理装置：Digital Signal Processor）２０により施して混合処理を行っている。なお、ＲＯＭ１１をフラッシュメモリ等の書き換え可能なＲＯＭとすることで、動作ソフトウェアの書き換えを可能とすることができ、動作ソフトウェアのバージョンアップを容易に行うことができる。

表示ＩＦ１３は、液晶表示器等の表示部１４に音響信号処理に関する種々の画面を表示させる表示インタフェースである。検出ＩＦ１５は、音響信号処理装置１のパネルに設けられているフェーダ、ノブやスイッチ等の操作子１６をスキャンして、操作子１６に対する操作を検出しており、検出された操作信号に基づいて音響信号処理に用いるパラメータの編集や操作を行うことができる。通信ＩＦ１７は、通信Ｉ／Ｏ１８を介して外部機器と通信を行うための通信インタフェースであり、イーサネット（登録商標）などのネットワーク用のインタフェースとされる。エフェクタ（ＥＦＸ）１９はＣＰＵ１０の制御の基で、ミキシングされたオーディオ信号にリバーブ、エコーやコーラス等のエフェクトを付加している。ＤＳＰ２０はＣＰＵ１０の制御の基で、入力された音響信号の音量レベルや周波数特性を設定されたパラメータに基づいて調整してミキシングし、音量、パン、効果などの音響特性をそのパラメータに基づいて制御する音響信号処理を行っている。ＣＰＵ１０、ＲＯＭ１１、ＲＡＭ１２、表示ＩＦ１３、検出ＩＦ１５、通信ＩＦ１７、ＥＦＸ１９、ＤＳＰ２０は通信バス２１を介してデータ等の授受を行っている。

ＥＦＸ１９およびＤＳＰ２０は音声バス２５を介してＡＤ２２、ＤＡ２３、ＤＤ２４とデータ等の授受を行っている。ＡＤ２２は、音響信号処理装置１にアナログ信号を入力する複数のアナログ入力ポートであり、ＡＤ２２において入力されたアナログ入力信号はディジタル信号に変換されて音声バス２５に送出される。ＤＡ２３は、音響信号処理装置１からミキシングされた混合信号を外部へ出力する複数のアナログ出力ポートであり、ＤＡ２３において音声バス２５を介して受け取ったディジタル出力信号はアナログ信号に変換されて、会場やステージに配置されたスピーカから出力される。ＤＤ２４は、音響信号処理装置１にディジタル信号を入力すると共に、外部にミキシングされたディジタル信号を出力する複数のディジタル入力／出力ポートであり、ＤＤ２４において入力されたディジタル入力信号は音声バス２５に送出され、音声バス２５を介して受け取ったディジタル出力信号はディジタルレコーダ等に出力される。なお、ＡＤ２２およびＤＤ２４から音声バス２５へ送出されたディジタル信号はＤＳＰ２０が受け取って上記したディジタル信号処理が施される。そして、ＤＳＰ２０に低域増強回路のマイクロプログラムを組み込むことにより、ＤＳＰ２０が低域増強回路としても動作するようになる。これにより、ＤＳＰ２０から音声バス２５に送出された低域増強された音響信号であるディジタル信号をＤＡ２３が受け取って、スピーカ等から放音することができるようになる。

次に、本発明の実施例にかかる音響信号処理装置１の等価的なハードウェア構成を示すブロック図を図２に示す。
図２において、複数のアナログ入力ポート（ＡＤ２２）に入力された複数のアナログ信号はディジタル信号に変換されて入力パッチ（Input Patch）３０に入力される。また、複数のディジタル入力ポート（ＤＤ２４）に入力された複数のディジタル信号は、そのまま入力パッチ３０に入力される。入力パッチ３０では、信号の入力元である複数の入力ポートの何れか１つの入力ポートを、Ｎチャンネル（Ｎは１以上の整数：例えば９６チャンネル）とされる入力チャンネル部３１の各入力チャンネル（Input Channel）３１−１，３１−２，３１−３，・・・・，３１−Ｎに選択的にパッチ（結線）している。各入力チャンネル３１−１〜３１−Ｎには、入力パッチ３０でパッチされた入力ポートからのオーディオ信号In.1,In.2,In.3,・・・,In.Nがそれぞれ供給される。各入力チャンネル３１−１〜３１−Ｎでは、各入力チャンネルに入力された音響信号In.1,In.2,In.3,・・・,In.Nの音響特性等が調整される。すなわち、入力チャンネル部３１における各入力チャンネル３１−１〜３１−Ｎに入力された各入力チャンネル信号は、入力チャンネル毎にイコライザやコンプレッサにより音響信号の特性が調整されると共に送り出しレベルが制御されてＭ本（Ｍは１以上の整数）の混合バス（Mix Bus）３５およびＬ，Ｒのステレオのキューバス（Cue Bus）３６へ送出される。この場合、入力チャンネル部３１から出力されるＮ入力チャンネル信号は、Ｍ本の混合バス３５の１ないし複数に選択的に出力される。

混合バス３５においては、Ｍ本の各バスにおいて、Ｎ入力チャンネルのうちの任意の入力チャンネルから選択的に入力された１ないし複数の入力チャンネル信号が混合されて、合計Ｍ通りの混合出力が出力される。Ｍ本の混合バス３５の各バスからの混合出力は、Ｍチャンネルとされる出力チャンネル部３２の各出力チャンネル（Output Channel）３２−１，３２−２，３２−３，・・・・，３２−Ｍにそれぞれ出力される。各出力チャンネル３２−１〜３２−Ｍでは、イコライザやコンプレッサにより周波数バランス等の音響信号の特性が調整されて、出力チャンネル信号Mix.1,Mix.2,Mix.3,・・・,Mix.Mとして出力され、このＭ出力チャンネル信号Mix.1〜Mix.Mは、出力パッチ（Output Patch）３４に出力される。また、Ｌ，Ｒのキューバス（Cue Bus）３６においてはＮ入力チャンネルのうちの任意の入力チャンネルから選択的に入力された１ないし複数の入力チャンネル信号が混合されたキュー／モニタ用の信号がキュー／モニタ部（Cue/Monitor）３３に出力される。キュー／モニタ部３３おいてイコライザやコンプレッサにより周波数バランス等の音響信号の特性が調整されたキュー／モニタ出力（Cue/monitor）は、出力パッチ３４に出力される。

出力パッチ３４では、出力チャンネル部３２からのＭ出力チャンネル信号Mix.1〜Mix.Mおよびキュー／モニタ部３３からのキュー／モニタ出力の何れかを、複数の出力ポートのいずれかに選択的にパッチ（結線）することができ、各出力ポートには、出力パッチ３４でパッチされた出力チャンネル信号が供給される。出力ポートにおいて、ディジタルの出力チャンネル信号はアナログ出力信号に変換され、アンプにより増幅されて会場に配置された複数のスピーカから放音される。さらに、このアナログ出力信号はステージ上のミュージシャン等が耳に装着するインイヤーモニタに供給されたり、その近傍に置かれたステージモニタスピーカで再生される。また、出力パッチ３４から出力されるディジタルの音響信号は、レコーダや外部接続されたＤＡＴ等に供給されてディジタル録音することができるようにされている。また、キュー／モニタ出力は出力パッチ３４でアサインされた出力ポートにおいてアナログの音響信号に変換され、オペレータルームに配置されたモニタ用スピーカやオペレータが装着するヘッドホン等から出力されてオペレータが検聴できるようになる。

ＤＳＰ２０は複数のＤＳＰチップからなり、この複数のＤＳＰチップがそれぞれマイクロプログラムに従った音響信号処理を実行することにより、図２に示す構成の音響信号処理装置１において音響信号処理が実行されるようになる。この場合、ＤＳＰ２０に低域増強のマイクロプログラムを組み込むことにより、ＤＳＰ２０が低域増強回路として動作するようになる。ＤＳＰ２０により実現される低域増強回路の等価的なハードウェア構成を示す回路ブロック図を図３に示す。
図３に示す低域増強回路４０おいて、ローパスフィルタ（ＬＰＦ）４１により入力された音響信号は高域成分がカットされて滑らかな波形とされる。ＬＰＦ４１の出力は分周回路４２において分周されることにより低域成分が生成され、分周回路４２から出力される低域成分を含む音響信号から不要な高域成分がＬＰＦ４３により除去される。そして、ＬＰＦ４３から出力される低域成分を含む音響信号はＡＭＰ４４で増幅されて、入力された元の音響信号に加算器４５において加算されて出力される。

この低域増強回路４０における分周回路４２はＤＳＰ２０により実現されるが、分周回路４２の等価的なハードウェア構成を示す回路ブロック図を図４に、分周回路４２の動作を示す波形図を図５に示す。
図４に示す分周回路４２の動作を図５に示す波形図を参照しながら説明する。分周回路４２に入力された入力波形が「分周回路４２入力」として図示されている。この入力波形における負から正になる上り方向のゼロクロス点がゼロクロス検出回路５２により検出される。入力波形のゼロクロスは、時点ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，ｔ８，ｔ９，ｔ１０，ｔ１１・・・で生じているが、この内の時点ｔ１，ｔ３，ｔ５，ｔ７，ｔ９，ｔ１１・・・における上り方向のゼロクロス点においてパルス状のゼロクロス検出信号（図示する「ゼロクロス５２」参照）がゼロクロス検出回路５２から出力される。ゼロクロス検出回路５２から出力されたゼロクロス検出信号は、ゲート５３およびゲート５５に印加される。

ゲート５３は所定値検出回路５７が出力する阻止信号（図示する「所定値５７」参照）により閉じられるが、時点ｔ１では開いており時点ｔ１で出力されたゼロクロス検出信号はゲート５３を通過して選択制御回路５４のＳ／Ｒ（セット／リセット）端子に印加される。これにより、選択制御回路５４がセットされて時点ｔ１で立ち上がったハイレベル（Ｈレベル）の選択信号（図示する「選択制御５４」参照）が出力され、セレクタ５１の選択信号端子（Ｓｅｌ）に印加される。入力波形はセレクタ５１のＡ端子にそのまま印加され、入力波形を反転回路５０により反転した入力波形がセレクタのＢ端子に印加されている。セレクタ５１は、選択信号端子に印加される選択信号がＨレベルの期間はＢ端子に入力される反転された入力波形を出力し、選択信号端子に印加される選択信号がローレベル（Ｌレベル）の期間はＡ端子に入力される元の入力波形を出力する。時点ｔ１において選択信号はＨレベルとされることからセレクタ５１は反転された入力波形を選択して信号出力を開始する。

また、ゲート５５は選択制御回路５４から出力される選択信号がＨレベルの期間は閉じられるが、ゼロクロス検出信号が出力される時点ｔ１では開いておりゲート５５を通過したゼロクロス検出信号がカウンタ５６のリセット端子Ｒに印加されてカウンタ５６がリセット状態とされる。これによりカウンタ５６は計数を開始する。なお、カウンタ５６はサンプリング周期毎にインクリメントとされる。所定値検出回路５７には所定値として「Ａ」があらかじめ設定されており、カウンタ５６の計数値が「Ａ」に達するまではＬレベルの阻止信号（図示する「所定値５７」参照）が出力される。そして、カウンタ５６の計数値が「Ａ」となった時点ｔ２’において、立ち上がったＨレベルの阻止信号が所定値検出回路５７から出力される。時点ｔ２’は時点ｔ２より後で時点ｔ３より前の時点である。ゲート５３は、阻止信号がＬレベルの期間は閉じられるが、Ｈレベルの期間はゼロクロス検出信号を通過させて選択制御回路５４のＳ／Ｒ端子に印加する。

時刻ｔが時点ｔ３に達すると、ゼロクロス検出回路５２から出力されたゼロクロス検出信号は、阻止信号がＨレベルとされて開いているゲート５３を通過して選択制御回路５４のＳ／Ｒ端子に印加される。これにより、選択制御回路５４が反転されてリセット状態となって、Ｌレベルの選択信号が出力されるようになる。このＬレベルの選択信号が選択信号端子に印加されたセレクタ５１は、Ａ端子に入力された元の入力波形を選択して出力するよう切り替えられる。また、ゼロクロス検出信号が出力される時点ｔ３では選択信号がＨレベルとなっており、ゲート５５が閉じていることからゼロクロス検出信号はゲート５５を通過できずカウンタ５６はリセットされない。

時刻ｔが時点ｔ５に達すると、ゼロクロス検出回路５２から出力されたゼロクロス検出信号は、阻止信号がＨレベルとされて開いているゲート５３を通過して選択制御回路５４のＳ／Ｒ端子に印加される。これにより、選択制御回路５４が反転されて再度セット状態となって、Ｈレベルの選択信号が出力されるようになる。このＨレベルの選択信号が選択信号端子に印加されたセレクタ５１は、Ｂ端子に入力された反転された入力波形を出力するよう切り替えられる。また、ゼロクロス検出信号が出力される時点ｔ５では選択信号がＬレベルとなっており、ゲート５５が開いていることからゼロクロス検出信号がゲート５５を通過してカウンタ５６に印加されて、カウンタ５６はリセットされる。これによりカウンタ５６は計数を開始し、Ｌレベルに立ち下がった阻止信号が所定値検出回路５７から出力される。

時刻ｔが時点ｔ７に達しても、カウンタ５６の計数値は「Ａ」に達しておらず阻止信号はＬレベルを維持している。すると、時点ｔ７においてゼロクロス検出回路５２から出力されたゼロクロス検出信号は、ゲート５３が閉じていることからゲート５３を通過せず、選択制御回路５４の状態は反転されないようになる。従って、選択制御回路５４はＨレベルの選択信号を出力し続けて、セレクタ５１はＢ端子に入力された反転された入力波形を継続して出力する。そして、時点ｔ７の後の時点ｔ７’においてカウンタ５６の計数値が「Ａ」に達したことが所定値検出回路５７により検出され、立ち上がったＨレベルの阻止信号が所定値検出回路５７から出力される。

時刻ｔが時点ｔ９に達すると、ゼロクロス検出回路５２から出力されたゼロクロス検出信号は、阻止信号がＨレベルとされて開いているゲート５３を通過して選択制御回路５４のＳ／Ｒ端子に印加される。これにより、選択制御回路５４が反転されてリセット状態となって、Ｌレベルの選択信号が出力されるようになる。このＬレベルの選択信号が選択信号端子に印加されたセレクタ５１は、Ａ端子に入力された元の入力波形を選択して出力するよう切り替えられる。また、ゼロクロス検出信号が出力される時点ｔ９では選択信号がＨレベルとなっており、ゲート５５が閉じていることからゼロクロス検出信号はゲート５５を通過できずカウンタ５６はリセットされない。

時刻ｔが時点ｔ１１に達すると、ゼロクロス検出回路５２から出力されたゼロクロス検出信号は、阻止信号がＨレベルとされて開いているゲート５３を通過して選択制御回路５４のＳ／Ｒ端子に印加される。これにより、選択制御回路５４が反転されて再度セット状態となり、Ｈレベルの選択信号が出力されるようになる。このＨレベルの選択信号が選択信号端子に印加されたセレクタ５１は、Ｂ端子に入力された反転された入力波形を出力するよう切り替えられる。また、ゼロクロス検出信号が出力される時点ｔ１１では選択信号がＬレベルとなっており、ゲート５５が開いていることからゼロクロス検出信号がゲート５５を通過してカウンタ５６がリセットされる。これによりカウンタ５６は計数を開始し、Ｌレベルに立ち下がった阻止信号が所定値検出回路５７から出力される。
時点ｔ１１以後においても上記と同様に動作する。

上記したように分周回路４２においては、時点ｔ１−ｔ３の期間は反転した入力波形が出力され、時点ｔ３−ｔ５の期間は入力された元の入力波形が出力され、時点ｔ５−ｔ９の期間は反転した入力波形が出力され、時点ｔ９−ｔ１１の期間は入力された元の入力波形が出力されるようになる。すると、時点ｔ２から時点ｔ４までは正方向の入力波形となり、時点ｔ４から時点ｔ６までは負方向の入力波形となり、時点ｔ８から時点ｔ１０までは正方向の入力波形となることから、入力波形が分周されることになる。この分周により、低域成分が生成されて低域が増強されるようになる。このように、入力波形が反転されることにより分周されても、元の入力波形における周波数成分は残っており、聴感上の問題が生じることなく低域を増強することができる。

次に、分周回路４２における所定値検出回路５７が検出する所定値を「Ａ」より大きい「Ｂ」に設定して、カウンタ５６が計数値「Ｂ」まで計数する場合の分周回路４２の動作を示す波形図を図６に示し、図６に示す波形図を参照しながら分周回路４２の動作を説明する。
時点ｔ１においてゲート５３は開いており時点ｔ１で出力されたゼロクロス検出信号はゲート５３を通過して選択制御回路５４のＳ／Ｒ（セット／リセット）端子に印加される。これにより、選択制御回路５４がセットされて時点ｔ１で立ち上がったハイレベル（Ｈレベル）の選択信号が出力され、セレクタ５１の選択信号端子に印加される。このＨレベルの選択信号が選択信号端子に印加されたセレクタ５１は、Ｂ端子に入力された反転された入力波形を選択して出力を開始する。また、ゼロクロス検出信号が出力される時点ｔ１では選択信号がＬレベルとなっており、ゲート５５が開いていることからゼロクロス検出信号がゲート５５を通過してカウンタ５６がリセットされる。これによりカウンタ５６は計数を開始し、Ｌレベルに立ち下がった阻止信号が所定値検出回路５７から出力される。

時刻ｔが時点ｔ３に達した際に、カウンタ５６の計数値は大きくされた「Ｂ」に達しておらず阻止信号はＬレベルを維持している。すると、時点ｔ３においてゼロクロス検出回路５２から出力されたゼロクロス検出信号は、ゲート５３は閉じていることからゲート５３を通過せず、選択制御回路５４の状態は反転されないようになる。従って、選択制御回路５４はＨレベルの選択信号を出力し続けて、セレクタ５１はＢ端子に入力された反転された入力波形を継続して出力する。そして、時点ｔ３の後の時点ｔ３’においてカウンタ５６の計数値が「Ｂ」に達したことが所定値検出回路５７により検出され、立ち上がったＨレベルの阻止信号が所定値検出回路５７から出力される。

時刻ｔが時点ｔ５に達すると、ゼロクロス検出回路５２から出力されたゼロクロス検出信号は、阻止信号がＨレベルとされて開いているゲート５３を通過して選択制御回路５４のＳ／Ｒ端子に印加される。これにより、選択制御回路５４が反転されてリセット状態となって、Ｌレベルの選択信号が出力されるようになる。このＬレベルの選択信号が選択信号端子に印加されたセレクタ５１は、Ａ端子に入力された元の入力波形を選択して出力するよう切り替えられる。また、ゼロクロス検出信号が出力される時点ｔ５では選択信号がＨレベルとなっており、ゲート５５が閉じていることからゼロクロス検出信号はゲート５５を通過できずカウンタ５６はリセットされない。

時刻ｔが時点ｔ７に達すると、ゼロクロス検出回路５２から出力されたゼロクロス検出信号は、阻止信号がＨレベルとされて開いているゲート５３を通過して選択制御回路５４のＳ／Ｒ端子に印加される。これにより、選択制御回路５４が反転されて再度セット状態となって、Ｈレベルの選択信号が出力されるようになる。このＨレベルの選択信号が選択信号端子に印加されたセレクタ５１は、Ｂ端子に入力された反転された入力波形を出力するよう切り替えられる。また、ゼロクロス検出信号が出力される時点ｔ７では選択信号がＬレベルとなっており、ゲート５５が開いていることからゼロクロス検出信号がゲート５５を通過してカウンタ５６がリセットされる。これにより、カウンタ５６は計数を開始し、Ｌレベルに立ち下がった阻止信号が所定値検出回路５７から出力される。そして、時点ｔ８の後で時点ｔ９より前の時点ｔ８’においてカウンタ５６の計数値が「Ｂ」に達したことが所定値検出回路５７により検出され、立ち上がったＨレベルの阻止信号が所定値検出回路５７から出力される。

時刻ｔが時点ｔ１１に達すると、ゼロクロス検出回路５２から出力されたゼロクロス検出信号は、阻止信号がＨレベルとされて開いているゲート５３を通過して選択制御回路５４のＳ／Ｒ端子に印加される。これにより、選択制御回路５４が反転されて再度セット状態となって、Ｈレベルの選択信号が出力されるようになる。このＨレベルの選択信号が選択信号端子に印加されたセレクタ５１は、Ｂ端子に入力された反転された入力波形を出力するよう切り替えられる。また、ゼロクロス検出信号が出力される時点ｔ１１では選択信号がＬレベルとなっており、ゲート５５が開いていることからゼロクロス検出信号がゲート５５を通過してカウンタ５６がリセットされる。これによりカウンタ５６は計数を開始し、Ｌレベルに立ち下がった阻止信号が所定値検出回路５７から出力される。

上記したように分周回路４２における所定値検出回路５７が検出する所定値を「Ａ」より大きい「Ｂ」に設定した場合においては、時点ｔ１−ｔ５の期間は反転した入力波形が出力され、時点ｔ５−ｔ７の期間は入力された元の入力波形が出力され、時点ｔ７−ｔ９の期間は反転した入力波形が出力され、時点ｔ９−ｔ１１の期間は入力された元の入力波形が出力されるようになる。すると、時点ｔ４から時点ｔ６までは正方向の入力波形となり、時点ｔ６から時点ｔ８までは負方向の入力波形となり、時点ｔ８から時点ｔ１０までは正方向の入力波形となることから、入力波形が分周されることになる。このように分周態様が所定値検出回路５７に設定する所定値に応じて変化するようになり、この分周により、生成される低域成分の態様も変更されるようになる。従って、分周回路４２において、所定値検出回路５７に設定する所定値に応じた低域成分が増強されるようになる。なお、ＤＳＰ２０により低域増強回路４０を実現する場合に、所定値検出回路５７に設定する所定値を容易に変更することができる。

次に、低域増強回路のマイクロプログラムが組み込まれたＤＳＰ２０で実行される低域増強処理のフローチャートを図７に示す。この低域増強処理をＤＳＰ２０が実行することにより、ＤＳＰ２０により図３に示す低域増強回路４０が実現される。ただし、ＬＰＦ４１，ＬＰＦ４３，ＡＭＰ４４の処理は省略されている。
低域増強処理がスタートされると、ステップＳ１０にて全ての入力波形のデータを処理したか否かが判断される。スタート直後においては入力波形のデータの全てを処理していないことから、ステップＳ１０では未処理ありと判断されてステップＳ１１に進む。ステップＳ１１では、入力波形の元データが負から正になったか否かが判断される。ここで、元データのサインビットから負から正になったと判断されると、元データとされる入力波形の上り方向のゼロクロス点が検出されることになり、ステップＳ１２に進む。また、ステップＳ１１にて元データが負から正になったと判断されない場合は、元データが負から正になったと判断されるまで繰り返しステップＳ１１の処理が行われる。ステップＳ１１の処理は分周回路４２のゼロクロス検出回路５２に相当する。

ステップＳ１２では、入力波形のデータを反転する範囲指定の［開始］がセットされる。この処理は分周回路４２の選択制御回路５４に相当する。次いで、ステップＳ１３にてカウンタがリセットされて初期化され、ステップＳ１４にてカウンタの計数が起動される。そして、ステップＳ１５にてカウンタがインクリメントされ、ステップＳ１６にてカウンタの計数値が所定値に達したか否かが判断される。ここで、カウンタが所定値に達していないと判断された場合は、ステップＳ１５に戻りカウンタがさらにインクリメントされステップＳ１６の処理が再度行われる。ステップＳ１５およびステップＳ１６の処理が繰り返し行われて、ステップＳ１６にてカウンタの計数が所定値に達したと判断された場合はステップＳ１７に進む。なお、カウンタのインクリメントは基本周期とされるサンプリング周期毎に行われる。また、ステップＳ１５およびステップＳ１６の処理は分周回路４２のカウンタ５６および所定値検出回路５７に相当する。

ステップＳ１７では、入力波形の元データが負から正になったか否かが判断される。ここで、元データのサインビットから負から正になったと判断されると、元データとされる入力波形の上り方向のゼロクロス点が検出されることになり、ステップＳ１８に進む。また、ステップＳ１７にて元データが負から正になったと判断されない場合は、元データが負から正になったと判断されるまで繰り返しステップＳ１７の処理が行われる。ステップＳ１８では、入力波形のデータを反転する範囲指定の［終了］がセットされ、ステップＳ１２で［開始］された元データの範囲からステップＳ１８で［終了］された元データの範囲までの元データの符号を逆転する処理がステップＳ１９にて行われて、当該範囲の入力波形が反転される。ステップＳ１９の処理が終了すると、ステップＳ１０に戻り全てのデータを処理するまでステップＳ１０ないしステップＳ１９の処理が繰り返し行われる。そして、ステップＳ１０にて全ての入力波形のデータを処理したと判断された場合は、ステップＳ２０に分岐して元の入力波形にステップＳ１９にて処理された波形データが加算されて、低域増強処理は終了する。なお、ステップＳ２０の処理は低域増強回路４０の加算器４５に相当する。

以上説明した本発明の低域増強回路は、音響信号処理装置に適用するとしたが、これに限ることはなく音響信号を出力する電子機器一般に適用することができる。
なお、本発明の低域増強回路４０における分周回路４２において、所定値検出回路５７に設定される所定値の値を極めて大きく設定すると、カウンタ５６が所定値に達するまでの長い期間に渡りゼロクロス検出信号は阻止されることから、入力波形はカウンタ５６が所定値に達するまでの長い期間に渡り反転されて出力されるようになる。この場合は、入力波形の周波数成分はほぼそのまま分周回路４２を通過することから、分周回路４２において生成される低域成分の周波数は見かけ上高くなる。これに対して、所定値検出回路５７に小さな値の所定値を設定すると、カウンタ５６はただちに所定値に達してゼロクロス検出信号はほぼ阻止されないことから、入力波形は一周期おきに反転されて出力されるようになる。この場合は、入力波形の周波数成分は分周回路４２においてほぼ１／２とされることから、分周回路４２において生成される低域成分の周波数は見かけ上低くなる。すなわち、分周回路４２をＬＰＦとしてみなせるようになり、所定値検出回路５７に設定される所定値の値を大きくするとカットオフ周波数が高くなり、所定値検出回路５７に設定される所定値の値を小さくするとカットオフ周波数が低くなるようにできる。これにより、本発明の低域増強回路は、所定値検出回路５７に設定される所定値の値に応じた低域増強を行うことができるようになる。

１音響信号処理装置、１０ＣＰＵ、１１ＲＯＭ、１２ＲＡＭ、１３表示ＩＦ、１４表示部、１５検出ＩＦ、１６操作子、１７通信ＩＦ、１８通信Ｉ／Ｏ、１９ＥＦＸ、２０ＤＳＰ、２１通信バス、２２ＡＤ、２３ＤＡ、２４ＤＤ、２５音声バス、２６プラグイン、３０入力パッチ、３１入力チャンネル部、３２出力チャンネル部、３３モニタ部、３４出力パッチ、３５混合バス、３６キューバス、４０低域増強回路、４１ＬＰＦ、４２分周回路、４３ＬＰＦ、４４ＡＭＰ、４５加算器、５０反転回路、５１セレクタ、５２ゼロクロス検出回路、５３ゲート、５４選択制御回路、５５ゲート、５６カウンタ、５７所定値検出回路、１００低域増強回路、１１０基本周波数検出部、１１１ＬＰＦ、１１２乗算器、１１３ＬＰＦ、１１４ＡＭＰ、１１５加算器、２００低域増強回路、２１０ＬＰＦ、２１１分周回路、２１２ＬＰＦ、２１３ＨＰＦ、２１４ＡＭＰ、２１５加算器

Claims

入力信号を分周することにより低域成分を生成する分周手段と、該分周手段の出力と入力信号とを加算して出力する加算手段とを少なくとも備える低域増強回路において、
前記分周手段は、
前記入力信号を反転する反転部と、
前記入力信号における上り方向のゼロクロス点を検出した際にゼロクロス検出信号を出力するゼロクロス検出部と、
該ゼロクロス検出部から出力される前記ゼロクロス検出信号が印加される毎に選択状態を反転する選択信号を出力する選択制御部と、
該選択制御部から出力される前記選択信号が第１状態の期間は前記反転部で反転された入力信号を選択して出力し、前記選択信号が前記第１状態を反転した第２状態の期間は入力信号を選択して出力する選択出力部と、
前記選択信号が第２状態の期間において前記ゼロクロス検出信号が出力された時点を起点として、あらかじめ定められた所定の期間だけ前記ゼロクロス検出信号が前記選択制御部に印加されることを阻止する阻止部と、
を備えることを特徴とする低域増強回路。
前記阻止部は、前記選択信号が第２状態の期間において出力された前記ゼロクロス検出信号によりリセットされて、あらかじめ定められた所定値まで計数する計数手段を備え、該計数手段がリセットされた時点から前記所定値まで計数するまでの期間は、前記選択制御部に印加される前記ゼロクロス検出信号を通過させないようにしたことを特徴とする請求項１記載の低域増強回路。