JP2011244171A - 低域増強回路 - Google Patents
低域増強回路 Download PDFInfo
- Publication number
- JP2011244171A JP2011244171A JP2010113999A JP2010113999A JP2011244171A JP 2011244171 A JP2011244171 A JP 2011244171A JP 2010113999 A JP2010113999 A JP 2010113999A JP 2010113999 A JP2010113999 A JP 2010113999A JP 2011244171 A JP2011244171 A JP 2011244171A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- zero
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
【解決手段】 ゼロクロス検出回路52は、入力信号における上り方向のゼロクロス点を検出して出力する。選択制御回路54は、ゲート53を通過したゼロクロス検出信号が印加される毎に選択状態を反転する選択信号を出力する。セレクタ51は、選択信号が第1状態の期間は反転された入力信号を選択して出力し、第2状態の期間は入力信号を選択して出力する。カウンタ56は、選択信号が第2状態の期間においてゼロクロス検出信号が出力された時点を起点としてカウントし、所定値までカウントしたことが所定値検出回路57で検出されるまでの期間だけゼロクロス検出信号が選択制御回路54に印加されることを阻止する。
【選択図】 図4
Description
図8に示す低域増強回路100において、基本周波数検出部110は入力された入力信号から基本周波数fsを検出し、検出された基本周波数fsを1/2に分周する。入力信号の不要な高域成分はローパスフィルタ(LPF)111により取り除かれ、LPF111の出力に1/2に分周されたsin(2πfs/2)の正弦波信号が乗算器112により乗算される。
図10に示す低域増強回路200は、LPF200により入力信号から不要な広域性分を取り除き分周回路211に入力信号を入力している。分周回路211は、入力信号における上り方向のゼロクロス点および下り方向のゼロクロス点を検出するゼロクロス検出部と、2ビットのカウンタと、波形を反転する波形反転部を備えている。そして、ゼロクロス検出部がゼロクロス点を検出する毎に2ビットのカウンタが1ずつインクリメントされ、2ビットカウンタのカウント値が「1」「2」の時にだけ波形を波形反転部により反転させる。
音響信号処理装置1は、CPU(Central Processing Unit)10が管理プログラム(OS:Operating System)を実行しており、音響信号処理装置1の全体の動作をOS上で制御している。音響信号処理装置1は、CPU10が実行する制御プログラム等の動作ソフトウェアが格納されている不揮発性のROM(Read Only Member)11と、CPU10のワークエリアや各種データ等が記憶されるRAM(Random Access Memory)12を備えている。CPU10は、制御プログラムを実行することにより、入力された複数の音響信号に音響信号処理をDSP(ディジタル信号処理装置:Digital Signal Processor)20により施して混合処理を行っている。なお、ROM11をフラッシュメモリ等の書き換え可能なROMとすることで、動作ソフトウェアの書き換えを可能とすることができ、動作ソフトウェアのバージョンアップを容易に行うことができる。
図2において、複数のアナログ入力ポート(AD22)に入力された複数のアナログ信号はディジタル信号に変換されて入力パッチ(Input Patch)30に入力される。また、複数のディジタル入力ポート(DD24)に入力された複数のディジタル信号は、そのまま入力パッチ30に入力される。入力パッチ30では、信号の入力元である複数の入力ポートの何れか1つの入力ポートを、Nチャンネル(Nは1以上の整数:例えば96チャンネル)とされる入力チャンネル部31の各入力チャンネル(Input Channel)31−1,31−2,31−3,・・・・,31−Nに選択的にパッチ(結線)している。各入力チャンネル31−1〜31−Nには、入力パッチ30でパッチされた入力ポートからのオーディオ信号In.1,In.2,In.3,・・・,In.Nがそれぞれ供給される。各入力チャンネル31−1〜31−Nでは、各入力チャンネルに入力された音響信号In.1,In.2,In.3,・・・,In.Nの音響特性等が調整される。すなわち、入力チャンネル部31における各入力チャンネル31−1〜31−Nに入力された各入力チャンネル信号は、入力チャンネル毎にイコライザやコンプレッサにより音響信号の特性が調整されると共に送り出しレベルが制御されてM本(Mは1以上の整数)の混合バス(Mix Bus)35およびL,Rのステレオのキューバス(Cue Bus)36へ送出される。この場合、入力チャンネル部31から出力されるN入力チャンネル信号は、M本の混合バス35の1ないし複数に選択的に出力される。
図3に示す低域増強回路40おいて、ローパスフィルタ(LPF)41により入力された音響信号は高域成分がカットされて滑らかな波形とされる。LPF41の出力は分周回路42において分周されることにより低域成分が生成され、分周回路42から出力される低域成分を含む音響信号から不要な高域成分がLPF43により除去される。そして、LPF43から出力される低域成分を含む音響信号はAMP44で増幅されて、入力された元の音響信号に加算器45において加算されて出力される。
図4に示す分周回路42の動作を図5に示す波形図を参照しながら説明する。分周回路42に入力された入力波形が「分周回路42入力」として図示されている。この入力波形における負から正になる上り方向のゼロクロス点がゼロクロス検出回路52により検出される。入力波形のゼロクロスは、時点t1,t2,t3,t4,t5,t6,t7,t8,t9,t10,t11・・・で生じているが、この内の時点t1,t3,t5,t7,t9,t11・・・における上り方向のゼロクロス点においてパルス状のゼロクロス検出信号(図示する「ゼロクロス52」参照)がゼロクロス検出回路52から出力される。ゼロクロス検出回路52から出力されたゼロクロス検出信号は、ゲート53およびゲート55に印加される。
時点t11以後においても上記と同様に動作する。
時点t1においてゲート53は開いており時点t1で出力されたゼロクロス検出信号はゲート53を通過して選択制御回路54のS/R(セット/リセット)端子に印加される。これにより、選択制御回路54がセットされて時点t1で立ち上がったハイレベル(Hレベル)の選択信号が出力され、セレクタ51の選択信号端子に印加される。このHレベルの選択信号が選択信号端子に印加されたセレクタ51は、B端子に入力された反転された入力波形を選択して出力を開始する。また、ゼロクロス検出信号が出力される時点t1では選択信号がLレベルとなっており、ゲート55が開いていることからゼロクロス検出信号がゲート55を通過してカウンタ56がリセットされる。これによりカウンタ56は計数を開始し、Lレベルに立ち下がった阻止信号が所定値検出回路57から出力される。
低域増強処理がスタートされると、ステップS10にて全ての入力波形のデータを処理したか否かが判断される。スタート直後においては入力波形のデータの全てを処理していないことから、ステップS10では未処理ありと判断されてステップS11に進む。ステップS11では、入力波形の元データが負から正になったか否かが判断される。ここで、元データのサインビットから負から正になったと判断されると、元データとされる入力波形の上り方向のゼロクロス点が検出されることになり、ステップS12に進む。また、ステップS11にて元データが負から正になったと判断されない場合は、元データが負から正になったと判断されるまで繰り返しステップS11の処理が行われる。ステップS11の処理は分周回路42のゼロクロス検出回路52に相当する。
なお、本発明の低域増強回路40における分周回路42において、所定値検出回路57に設定される所定値の値を極めて大きく設定すると、カウンタ56が所定値に達するまでの長い期間に渡りゼロクロス検出信号は阻止されることから、入力波形はカウンタ56が所定値に達するまでの長い期間に渡り反転されて出力されるようになる。この場合は、入力波形の周波数成分はほぼそのまま分周回路42を通過することから、分周回路42において生成される低域成分の周波数は見かけ上高くなる。これに対して、所定値検出回路57に小さな値の所定値を設定すると、カウンタ56はただちに所定値に達してゼロクロス検出信号はほぼ阻止されないことから、入力波形は一周期おきに反転されて出力されるようになる。この場合は、入力波形の周波数成分は分周回路42においてほぼ1/2とされることから、分周回路42において生成される低域成分の周波数は見かけ上低くなる。すなわち、分周回路42をLPFとしてみなせるようになり、所定値検出回路57に設定される所定値の値を大きくするとカットオフ周波数が高くなり、所定値検出回路57に設定される所定値の値を小さくするとカットオフ周波数が低くなるようにできる。これにより、本発明の低域増強回路は、所定値検出回路57に設定される所定値の値に応じた低域増強を行うことができるようになる。
Claims (2)
- 入力信号を分周することにより低域成分を生成する分周手段と、該分周手段の出力と入力信号とを加算して出力する加算手段とを少なくとも備える低域増強回路において、
前記分周手段は、
前記入力信号を反転する反転部と、
前記入力信号における上り方向のゼロクロス点を検出した際にゼロクロス検出信号を出力するゼロクロス検出部と、
該ゼロクロス検出部から出力される前記ゼロクロス検出信号が印加される毎に選択状態を反転する選択信号を出力する選択制御部と、
該選択制御部から出力される前記選択信号が第1状態の期間は前記反転部で反転された入力信号を選択して出力し、前記選択信号が前記第1状態を反転した第2状態の期間は入力信号を選択して出力する選択出力部と、
前記選択信号が第2状態の期間において前記ゼロクロス検出信号が出力された時点を起点として、あらかじめ定められた所定の期間だけ前記ゼロクロス検出信号が前記選択制御部に印加されることを阻止する阻止部と、
を備えることを特徴とする低域増強回路。 - 前記阻止部は、前記選択信号が第2状態の期間において出力された前記ゼロクロス検出信号によりリセットされて、あらかじめ定められた所定値まで計数する計数手段を備え、該計数手段がリセットされた時点から前記所定値まで計数するまでの期間は、前記選択制御部に印加される前記ゼロクロス検出信号を通過させないようにしたことを特徴とする請求項1記載の低域増強回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010113999A JP5434788B2 (ja) | 2010-05-18 | 2010-05-18 | 低域増強回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010113999A JP5434788B2 (ja) | 2010-05-18 | 2010-05-18 | 低域増強回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011244171A true JP2011244171A (ja) | 2011-12-01 |
JP5434788B2 JP5434788B2 (ja) | 2014-03-05 |
Family
ID=45410380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010113999A Expired - Fee Related JP5434788B2 (ja) | 2010-05-18 | 2010-05-18 | 低域増強回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5434788B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03140098A (ja) * | 1989-10-26 | 1991-06-14 | Victor Co Of Japan Ltd | エフェクタ回路 |
JPH03284099A (ja) * | 1990-03-30 | 1991-12-13 | Victor Co Of Japan Ltd | 重低音再生装置 |
JP2007067628A (ja) * | 2005-08-30 | 2007-03-15 | Yamaha Corp | 低音強調再生装置 |
-
2010
- 2010-05-18 JP JP2010113999A patent/JP5434788B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03140098A (ja) * | 1989-10-26 | 1991-06-14 | Victor Co Of Japan Ltd | エフェクタ回路 |
JPH03284099A (ja) * | 1990-03-30 | 1991-12-13 | Victor Co Of Japan Ltd | 重低音再生装置 |
JP2007067628A (ja) * | 2005-08-30 | 2007-03-15 | Yamaha Corp | 低音強調再生装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5434788B2 (ja) | 2014-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2785743C (en) | System and method for digital signal processing | |
US9281794B1 (en) | System and method for digital signal processing | |
US20100305728A1 (en) | Audio device | |
US8208660B2 (en) | Method and system for audio level detection and control | |
JP2004048140A (ja) | レベル調節方法、プログラムおよび音声信号装置 | |
EP3811515B1 (en) | Multichannel audio enhancement, decoding, and rendering in response to feedback | |
US20240015438A1 (en) | Managing low frequencies of an output signal | |
US8503698B2 (en) | Mixing apparatus | |
US8116469B2 (en) | Headphone surround using artificial reverberation | |
JP6424421B2 (ja) | 音響装置 | |
CN110415716B (zh) | 音频混合方法、装置、存储介质及电子设备 | |
JP5434788B2 (ja) | 低域増強回路 | |
JP5246095B2 (ja) | 音響信号処理装置 | |
JP5521762B2 (ja) | 低音増幅回路 | |
JP4626626B2 (ja) | 音響機器 | |
JP2004343590A (ja) | ステレオ音響信号処理方法、装置、プログラムおよび記憶媒体 | |
US20190379973A1 (en) | Manual characterization of perceived transducer distortion | |
JP5560787B2 (ja) | フィルタ装置 | |
JP6046433B2 (ja) | ミキシング装置 | |
JP5463994B2 (ja) | 音響信号処理装置 | |
JP2013016908A (ja) | 正弦波発生装置、デジタル信号プロセッサ、および音声出力装置 | |
Processor et al. | User's Guide | |
US20150010166A1 (en) | Sound enhancement for home theaters | |
JP2004221748A (ja) | 音響信号増幅装置 | |
JP2014116693A (ja) | ミキシング回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5434788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |