JP5424437B2 - パワー半導体モジュール - Google Patents
パワー半導体モジュール Download PDFInfo
- Publication number
- JP5424437B2 JP5424437B2 JP2009161677A JP2009161677A JP5424437B2 JP 5424437 B2 JP5424437 B2 JP 5424437B2 JP 2009161677 A JP2009161677 A JP 2009161677A JP 2009161677 A JP2009161677 A JP 2009161677A JP 5424437 B2 JP5424437 B2 JP 5424437B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductor pattern
- igbt
- igbt chip
- diode chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Inverter Devices (AREA)
Description
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)を、絶縁基板(1a)の上面に形成された第1導体パターン(1b1)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第2IGBTチップ(Q1b)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の前側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1IGBTチップ(Q1a)より小さいサイズを有する第1還流ダイオードチップ(D1a)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の左側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第1還流ダイオードチップ(D1a)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第2還流ダイオードチップ(D1b)を、第1導体パターン(1b1)上のうち、第2IGBTチップ(Q1b)の左側に第2IGBTチップ(Q1b)に隣接させて配置し、
それにより、第2IGBTチップ(Q1b)および第2還流ダイオードチップ(D1b)が左右方向に配列され、かつ、第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)が前後方向に配列され、
それにより、前後方向に配列された第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)と、前後方向に配列された第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)とが平行になり、
第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法と、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法よりも小さい第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)の前後方向寸法との差分に相当する第1隙間部分(1b1a)が、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に形成されるように、第1IGBTチップ(Q1a)と第2IGBTチップ(Q1b)と第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)とを配置し、
第2導体パターン(1b2)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の左側に第1導体パターン(1b1)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第3IGBTチップ(Q2a)を、第2導体パターン(1b2)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第3IGBTチップ(Q2a)と同一のサイズを有する第4IGBTチップ(Q2b)を、第2導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の左側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第3還流ダイオードチップ(D2a)を、第2導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の前側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第3還流ダイオードチップ(D2a)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第3還流ダイオードチップ(D2a)と同一のサイズを有する第4還流ダイオードチップ(D2b)を、第2導体パターン(1b2)上のうち、第4IGBTチップ(Q2b)の前側に第4IGBTチップ(Q2b)に隣接させて配置し、
それにより、第4IGBTチップ(Q2b)および第4還流ダイオードチップ(D2b)が前後方向に配列され、かつ、第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)が左右方向に配列され、
それにより、左右方向に配列された第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)と、左右方向に配列された第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)とが平行になり、
第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法と、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法よりも小さい第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)の左右方向寸法との差分に相当する第2隙間部分(1b2a)が、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に形成されるように、第3IGBTチップ(Q2a)と第4IGBTチップ(Q2b)と第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)とを配置し、
第3導体パターン(1b3)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の前側に第2導体パターン(1b2)に隣接させて配置し、
第1スナバ用コンデンサチップ(C1)の一方の端子(C1a)を第1導体パターン(1b1)の第1隙間部分(1b1a)上に配置し、
第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)を第2導体パターン(1b2)上に配置し、
第2スナバ用コンデンサチップ(C2)の一方の端子(C2a)を第2導体パターン(1b2)の第2隙間部分(1b2a)上に配置し、
第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)を第3導体パターン(1b3)上に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第1還流ダイオードチップ(D1a)のアノード電極と第2導体パターン(1b2)とを第1ボンディングワイヤ(4a)によって電気的に接続すると共に、第2IGBTチップ(Q1b)のエミッタ電極と第2還流ダイオードチップ(D1b)のアノード電極と第2導体パターン(1b2)とを第2ボンディングワイヤ(4b)によって電気的に接続することにより、第1IGBTチップ(Q1a)と第1還流ダイオードチップ(D1a)と第2IGBTチップ(Q1b)と第2還流ダイオードチップ(D1b)と第1スナバ用コンデンサチップ(C1)とを並列接続し、
第3IGBTチップ(Q2a)のエミッタ電極と第3還流ダイオードチップ(D2a)のアノード電極と第3導体パターン(1b3)とを第3ボンディングワイヤ(4c)によって電気的に接続すると共に、第4IGBTチップ(Q2b)のエミッタ電極と第4還流ダイオードチップ(D2b)のアノード電極と第3導体パターン(1b3)とを第4ボンディングワイヤ(4d)によって電気的に接続することにより、第3IGBTチップ(Q2a)と第3還流ダイオードチップ(D2a)と第4IGBTチップ(Q2b)と第4還流ダイオードチップ(D2b)と第2スナバ用コンデンサチップ(C2)とを並列接続し、
第4導体パターン(1b4)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のゲート電極と第4導体パターン(1b4)とを第5ボンディングワイヤ(4e)によって電気的に接続し、
第2IGBTチップ(Q1b)のゲート電極と第4導体パターン(1b4)とを第6ボンディングワイヤ(4f)によって電気的に接続し、
第5導体パターン(1b5)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のゲート電極と第5導体パターン(1b5)とを第7ボンディングワイヤ(4g)によって電気的に接続し、
第4IGBTチップ(Q2b)のゲート電極と第5導体パターン(1b5)とを第8ボンディングワイヤ(4h)によって電気的に接続し、
外囲ケース(2)を絶縁基板(1a)上に配置し、
外囲ケース(2)にインサート成形された第1外部導出端子(3a)と第1導体パターン(1b1)とを電気的に接続し、
外囲ケース(2)にインサート成形された第2外部導出端子(3b)と第2導体パターン(1b2)とを電気的に接続し、
外囲ケース(2)にインサート成形された第3外部導出端子(3c)と第3導体パターン(1b3)とを電気的に接続し、
外囲ケース(2)にインサート成形された第4外部導出端子(3d)と第4導体パターン(1b4)とを電気的に接続し、
外囲ケース(2)にインサート成形された第5外部導出端子(3e)と第5導体パターン(1b5)とを電気的に接続し、
第1外部導出端子(3a)が高電位側の直流端子に接続可能に構成され、第2外部導出端子(3b)が3相交流電圧のうちの1つの交流端子に接続可能に構成され、第3外部導出端子(3c)が低電位側の直流端子に接続可能に構成されていることを特徴とするパワー半導体モジュール(10)が提供される。
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)を、絶縁基板(1a)の上面に形成された第1導体パターン(1b1)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第2IGBTチップ(Q1b)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の前側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1IGBTチップ(Q1a)より小さいサイズを有する第1還流ダイオードチップ(D1a)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の左側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第1還流ダイオードチップ(D1a)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第2還流ダイオードチップ(D1b)を、第1導体パターン(1b1)上のうち、第2IGBTチップ(Q1b)の左側に第2IGBTチップ(Q1b)に隣接させて配置し、
それにより、第2IGBTチップ(Q1b)および第2還流ダイオードチップ(D1b)が左右方向に配列され、かつ、第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)が前後方向に配列され、
それにより、前後方向に配列された第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)と、前後方向に配列された第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)とが平行になり、
第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法と、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法よりも小さい第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)の前後方向寸法との差分に相当する第1隙間部分(1b1a)が、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に形成されるように、第1IGBTチップ(Q1a)と第2IGBTチップ(Q1b)と第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)とを配置し、
第2導体パターン(1b8)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の後側に第1導体パターン(1b1)に隣接させて配置し、
リアクトル(L)の一方の端子(La)を第1導体パターン(1b1)に電気的に接続し、
リアクトル(L)の他方の端子(Lb)を第2導体パターン(1b8)に電気的に接続し、
第3導体パターン(1b2)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の左側に第1導体パターン(1b1)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第3IGBTチップ(Q2a)を、第3導体パターン(1b2)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第3IGBTチップ(Q2a)と同一のサイズを有する第4IGBTチップ(Q2b)を、第3導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の左側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第3還流ダイオードチップ(D2a)を、第3導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の前側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第3還流ダイオードチップ(D2a)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第3還流ダイオードチップ(D2a)と同一のサイズを有する第4還流ダイオードチップ(D2b)を、第3導体パターン(1b2)上のうち、第4IGBTチップ(Q2b)の前側に第4IGBTチップ(Q2b)に隣接させて配置し、
それにより、第4IGBTチップ(Q2b)および第4還流ダイオードチップ(D2b)が前後方向に配列され、かつ、第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)が左右方向に配列され、
それにより、左右方向に配列された第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)と、左右方向に配列された第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)とが平行になり、
第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法と、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法よりも小さい第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)の左右方向寸法との差分に相当する第2隙間部分(1b2a)が、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に形成されるように、第3IGBTチップ(Q2a)と第4IGBTチップ(Q2b)と第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)とを配置し、
第4導体パターン(1b3)を、絶縁基板(1a)の上面のうち、第3導体パターン(1b2)の前側に第4導体パターン(1b2)に隣接させて配置し、
第1スナバ用コンデンサチップ(C1)の一方の端子(C1a)を第1導体パターン(1b1)の第1隙間部分(1b1a)上に配置し、
第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)を第3導体パターン(1b2)上に配置し、
第2スナバ用コンデンサチップ(C2)の一方の端子(C2a)を第3導体パターン(1b2)の第2隙間部分(1b2a)上に配置し、
第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)を第4導体パターン(1b3)上に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第1還流ダイオードチップ(D1a)のアノード電極と第3導体パターン(1b2)とを第1ボンディングワイヤ(4a)によって電気的に接続すると共に、第2IGBTチップ(Q1b)のエミッタ電極と第2還流ダイオードチップ(D1b)のアノード電極と第3導体パターン(1b2)とを第2ボンディングワイヤ(4b)によって電気的に接続することにより、第1IGBTチップ(Q1a)と第1還流ダイオードチップ(D1a)と第2IGBTチップ(Q1b)と第2還流ダイオードチップ(D1b)と第1スナバ用コンデンサチップ(C1)とを並列接続し、
第3IGBTチップ(Q2a)のエミッタ電極と第3還流ダイオードチップ(D2a)のアノード電極と第4導体パターン(1b3)とを第3ボンディングワイヤ(4c)によって電気的に接続すると共に、第4IGBTチップ(Q2b)のエミッタ電極と第4還流ダイオードチップ(D2b)のアノード電極と第4導体パターン(1b3)とを第4ボンディングワイヤ(4d)によって電気的に接続することにより、第3IGBTチップ(Q2a)と第3還流ダイオードチップ(D2a)と第4IGBTチップ(Q2b)と第4還流ダイオードチップ(D2b)と第2スナバ用コンデンサチップ(C2)とを並列接続し、
第5導体パターン(1b4)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のゲート電極と第5導体パターン(1b4)とを第5ボンディングワイヤ(4e)によって電気的に接続し、
第2IGBTチップ(Q1b)のゲート電極と第5導体パターン(1b4)とを第6ボンディングワイヤ(4f)によって電気的に接続し、
第6導体パターン(1b5)を、絶縁基板(1a)の上面のうち、第3導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のゲート電極と第6導体パターン(1b5)とを第7ボンディングワイヤ(4g)によって電気的に接続し、
第4IGBTチップ(Q2b)のゲート電極と第6導体パターン(1b5)とを第8ボンディングワイヤ(4h)によって電気的に接続し、
外囲ケース(2)を絶縁基板(1a)上に配置し、
外囲ケース(2)にインサート成形された第1外部導出端子(3a)と第2導体パターン(1b8)とを電気的に接続し、
外囲ケース(2)にインサート成形された第2外部導出端子(3b)と第3導体パターン(1b2)とを電気的に接続し、
外囲ケース(2)にインサート成形された第3外部導出端子(3c)と第4導体パターン(1b3)とを電気的に接続し、
外囲ケース(2)にインサート成形された第4外部導出端子(3d)と第5導体パターン(1b4)とを電気的に接続し、
外囲ケース(2)にインサート成形された第5外部導出端子(3e)と第6導体パターン(1b5)とを電気的に接続し、
第1外部導出端子(3a)が高電位側の直流端子に接続可能に構成され、第2外部導出端子(3b)が3相交流電圧のうちの1つの交流端子に接続可能に構成され、第3外部導出端子(3c)が低電位側の直流端子に接続可能に構成されていることを特徴とするパワー半導体モジュール(10)が提供される。
第1IGBTチップ(Q1a)のエミッタ電極と第6導体パターン(1b6)とを第9ボンディングワイヤ(4i)によって電気的に接続し、
第2IGBTチップ(Q1b)のエミッタ電極と第6導体パターン(1b6)とを第10ボンディングワイヤ(4j)によって電気的に接続し、
外囲ケース(2)にインサート成形された第6外部導出端子(3f)と第6導体パターン(1b6)とを電気的に接続し、
第7導体パターン(1b7)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のエミッタ電極と第7導体パターン(1b7)とを第11ボンディングワイヤ(4k)によって電気的に接続し、
第4IGBTチップ(Q2b)のエミッタ電極と第7導体パターン(1b7)とを第12ボンディングワイヤ(4l)によって電気的に接続し、
外囲ケース(2)にインサート成形された第7外部導出端子(3g)と第7導体パターン(1b7)とを電気的に接続したことを特徴とする請求項1に記載のパワー半導体モジュール(10)が提供される。
第2導体パターン(1b2)のうち、第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)に電気的に接続される第1接続部分(1b2b)の右端を右側に突出させ、
第2導体パターン(1b2)のうち、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に位置する第2隙間部分(1b2a)の前端を前側に突出させ、
第3導体パターン(1b3)のうち、第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)に電気的に接続される第2接続部分(1b3a)の後端を後側に突出させたことを特徴とする請求項3に記載のパワー半導体モジュール(10)が提供される。
第2導体パターン(1b2)のうち、第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)に電気的に接続される第1接続部分(1b2b)の前側部分の右端および第1接続部分(1b2b)の後側部分の右端を左側に凹ませ、
第2導体パターン(1b2)のうち、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に位置する第2隙間部分(1b2a)の右側部分の前端および第2隙間部分(1b2a)の左側部分の前端を後側に凹ませ、
第3導体パターン(1b3)のうち、第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)に電気的に接続される第2接続部分(1b3a)の右側部分の後端および第2接続部分(1b3a)の左側部分の後端を前側に凹ませことを特徴とする請求項3に記載のパワー半導体モジュール(10)が提供される。
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)を、絶縁基板(1a)の上面に形成された第1導体パターン(1b1)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第2IGBTチップ(Q1b)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の前側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1IGBTチップ(Q1a)より小さいサイズを有する第1還流ダイオードチップ(D1a)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の左側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第1還流ダイオードチップ(D1a)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第2還流ダイオードチップ(D1b)を、第1導体パターン(1b1)上のうち、第2IGBTチップ(Q1b)の左側に第2IGBTチップ(Q1b)に隣接させて配置し、
それにより、第2IGBTチップ(Q1b)および第2還流ダイオードチップ(D1b)が左右方向に配列され、かつ、第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)が前後方向に配列され、
それにより、前後方向に配列された第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)と、前後方向に配列された第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)とが平行になり、
第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法と、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法よりも小さい第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)の前後方向寸法との差分に相当する第1隙間部分(1b1a)が、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に形成されるように、第1IGBTチップ(Q1a)と第2IGBTチップ(Q1b)と第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)とを配置し、
第2導体パターン(1b2)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の左側に第1導体パターン(1b1)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第3IGBTチップ(Q2a)を、第2導体パターン(1b2)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第3IGBTチップ(Q2a)と同一のサイズを有する第4IGBTチップ(Q2b)を、第2導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の左側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第3還流ダイオードチップ(D2a)を、第2導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の前側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第3還流ダイオードチップ(D2a)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第3還流ダイオードチップ(D2a)と同一のサイズを有する第4還流ダイオードチップ(D2b)を、第2導体パターン(1b2)上のうち、第4IGBTチップ(Q2b)の前側に第4IGBTチップ(Q2b)に隣接させて配置し、
それにより、第4IGBTチップ(Q2b)および第4還流ダイオードチップ(D2b)が前後方向に配列され、かつ、第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)が左右方向に配列され、
それにより、左右方向に配列された第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)と、左右方向に配列された第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)とが平行になり、
第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法と、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法よりも小さい第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)の左右方向寸法との差分に相当する第2隙間部分(1b2a)が、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に形成されるように、第3IGBTチップ(Q2a)と第4IGBTチップ(Q2b)と第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)とを配置し、
第3導体パターン(1b3)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の前側に第2導体パターン(1b2)に隣接させて配置し、
第1スナバ用コンデンサチップ(C1)の一方の端子(C1a)を第1導体パターン(1b1)の第1隙間部分(1b1a)上に配置し、
第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)を第2導体パターン(1b2)上に配置し、
第2スナバ用コンデンサチップ(C2)の一方の端子(C2a)を第2導体パターン(1b2)の第2隙間部分(1b2a)上に配置し、
第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)を第3導体パターン(1b3)上に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第1還流ダイオードチップ(D1a)のアノード電極と第2導体パターン(1b2)とを第1ボンディングワイヤ(4a)によって電気的に接続すると共に、第2IGBTチップ(Q1b)のエミッタ電極と第2還流ダイオードチップ(D1b)のアノード電極と第2導体パターン(1b2)とを第2ボンディングワイヤ(4b)によって電気的に接続することにより、第1IGBTチップ(Q1a)と第1還流ダイオードチップ(D1a)と第2IGBTチップ(Q1b)と第2還流ダイオードチップ(D1b)と第1スナバ用コンデンサチップ(C1)とを並列接続し、
第3IGBTチップ(Q2a)のエミッタ電極と第3還流ダイオードチップ(D2a)のアノード電極と第3導体パターン(1b3)とを第3ボンディングワイヤ(4c)によって電気的に接続すると共に、第4IGBTチップ(Q2b)のエミッタ電極と第4還流ダイオードチップ(D2b)のアノード電極と第3導体パターン(1b3)とを第4ボンディングワイヤ(4d)によって電気的に接続することにより、第3IGBTチップ(Q2a)と第3還流ダイオードチップ(D2a)と第4IGBTチップ(Q2b)と第4還流ダイオードチップ(D2b)と第2スナバ用コンデンサチップ(C2)とを並列接続し、
第4導体パターン(1b4)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のゲート電極と第4導体パターン(1b4)とを第5ボンディングワイヤ(4e)によって電気的に接続し、
第2IGBTチップ(Q1b)のゲート電極と第4導体パターン(1b4)とを第6ボンディングワイヤ(4f)によって電気的に接続し、
第5導体パターン(1b5)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のゲート電極と第5導体パターン(1b5)とを第7ボンディングワイヤ(4g)によって電気的に接続し、
第4IGBTチップ(Q2b)のゲート電極と第5導体パターン(1b5)とを第8ボンディングワイヤ(4h)によって電気的に接続し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)を、絶縁基板(1a)の上面に形成された第6導体パターン(1b1’)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)と同一のサイズを有する第6IGBTチップ(Q1b’)を、第6導体パターン(1b1’)上のうち、第5IGBTチップ(Q1a’)の前側に第5IGBTチップ(Q1a’)に隣接させて配置し、
それにより、第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5IGBTチップ(Q1a’)より小さいサイズを有する第5還流ダイオードチップ(D1a’)を、第6導体パターン(1b1’)上のうち、第5IGBTチップ(Q1a’)の左側に第5IGBTチップ(Q1a’)に隣接させて配置し、
それにより、第5IGBTチップ(Q1a’)および第5還流ダイオードチップ(D1a’)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5還流ダイオードチップ(D1a’)と同一のサイズを有する第6還流ダイオードチップ(D1b’)を、第6導体パターン(1b1’)上のうち、第6IGBTチップ(Q1b’)の左側に第6IGBTチップ(Q1b’)に隣接させて配置し、
それにより、第6IGBTチップ(Q1b’)および第6還流ダイオードチップ(D1b’)が左右方向に配列され、かつ、第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)が前後方向に配列され、
それにより、前後方向に配列された第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)と、前後方向に配列された第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)とが平行になり、
第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)の前後方向寸法と、第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)の前後方向寸法よりも小さい第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)の前後方向寸法との差分に相当する第3隙間部分(1b1a’)が、第5還流ダイオードチップ(D1a’)と第6還流ダイオードチップ(D1b’)との間に形成されるように、第5IGBTチップ(Q1a’)と第6IGBTチップ(Q1b’)と第5還流ダイオードチップ(D1a’)と第6還流ダイオードチップ(D1b’)とを配置し、
第7導体パターン(1b2’)を、絶縁基板(1a)の上面のうち、第6導体パターン(1b1’)の左側に第6導体パターン(1b1’)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)と同一のサイズを有する第7IGBTチップ(Q2a’)を、第7導体パターン(1b2’)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第7IGBTチップ(Q2a’)と同一のサイズを有する第8IGBTチップ(Q2b’)を、第7導体パターン(1b2’)上のうち、第7IGBTチップ(Q2a’)の左側に第7IGBTチップ(Q2a’)に隣接させて配置し、
それにより、第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5還流ダイオードチップ(D1a’)と同一のサイズを有する第7還流ダイオードチップ(D2a’)を、第7導体パターン(1b2’)上のうち、第7IGBTチップ(Q2a’)の前側に第7IGBTチップ(Q2a’)に隣接させて配置し、
それにより、第7IGBTチップ(Q2a’)および第7還流ダイオードチップ(D2a’)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第7還流ダイオードチップ(D2a’)と同一のサイズを有する第8還流ダイオードチップ(D2b’)を、第7導体パターン(1b2’)上のうち、第8IGBTチップ(Q2b’)の前側に第8IGBTチップ(Q2b’)に隣接させて配置し、
それにより、第8IGBTチップ(Q2b’)および第8還流ダイオードチップ(D2b’)が前後方向に配列され、かつ、第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)が左右方向に配列され、
それにより、左右方向に配列された第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)と、左右方向に配列された第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)とが平行になり、
第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)の左右方向寸法と、第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)の左右方向寸法よりも小さい第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)の左右方向寸法との差分に相当する第4隙間部分(1b2a’)が、第7還流ダイオードチップ(D2a’)と第8還流ダイオードチップ(D2b’)との間に形成されるように、第7IGBTチップ(Q2a’)と第8IGBTチップ(Q2b’)と第7還流ダイオードチップ(D2a’)と第8還流ダイオードチップ(D2b’)とを配置し、
第8導体パターン(1b3’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b2’)の前側に第7導体パターン(1b2’)に隣接させて配置し、
第3スナバ用コンデンサチップ(C1’)の一方の端子(C1a’)を第6導体パターン(1b1’)の第3隙間部分(1b1a’)上に配置し、
第3スナバ用コンデンサチップ(C1’)の他方の端子(C1b’)を第7導体パターン(1b2’)上に配置し、
第4スナバ用コンデンサチップ(C2’)の一方の端子(C2a’)を第7導体パターン(1b2’)の第4隙間部分(1b2a’)上に配置し、
第4スナバ用コンデンサチップ(C2’)の他方の端子(C2b’)を第8導体パターン(1b3’)上に配置し、
第5IGBTチップ(Q1a’)のエミッタ電極と第5還流ダイオードチップ(D1a’)のアノード電極と第7導体パターン(1b2’)とを第9ボンディングワイヤ(4a’)によって電気的に接続すると共に、第6IGBTチップ(Q1b’)のエミッタ電極と第6還流ダイオードチップ(D1b’)のアノード電極と第7導体パターン(1b2’)とを第10ボンディングワイヤ(4b’)によって電気的に接続することにより、第5IGBTチップ(Q1a’)と第5還流ダイオードチップ(D1a’)と第6IGBTチップ(Q1b’)と第6還流ダイオードチップ(D1b’)と第3スナバ用コンデンサチップ(C1’)とを並列接続し、
第7IGBTチップ(Q2a’)のエミッタ電極と第7還流ダイオードチップ(D2a’)のアノード電極と第8導体パターン(1b3’)とを第11ボンディングワイヤ(4c’)によって電気的に接続すると共に、第8IGBTチップ(Q2b’)のエミッタ電極と第8還流ダイオードチップ(D2b’)のアノード電極と第8導体パターン(1b3’)とを第12ボンディングワイヤ(4d’)によって電気的に接続することにより、第7IGBTチップ(Q2a’)と第7還流ダイオードチップ(D2a’)と第8IGBTチップ(Q2b’)と第8還流ダイオードチップ(D2b’)と第4スナバ用コンデンサチップ(C2’)とを並列接続し、
第9導体パターン(1b4’)を、絶縁基板(1a)の上面のうち、第6導体パターン(1b1’)の右側に配置し、
第5IGBTチップ(Q1a’)のゲート電極と第9導体パターン(1b4’)とを第13ボンディングワイヤ(4e’)によって電気的に接続し、
第6IGBTチップ(Q1b’)のゲート電極と第9導体パターン(1b4’)とを第14ボンディングワイヤ(4f’)によって電気的に接続し、
第10導体パターン(1b5’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b2’)の後側に配置し、
第7IGBTチップ(Q2a’)のゲート電極と第10導体パターン(1b5’)とを第15ボンディングワイヤ(4g’)によって電気的に接続し、
第8IGBTチップ(Q2b’)のゲート電極と第10導体パターン(1b5’)とを第16ボンディングワイヤ(4h’)によって電気的に接続し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)を、絶縁基板(1a)の上面に形成された第11導体パターン(1b1”)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)と同一のサイズを有する第10IGBTチップ(Q1b”)を、第11導体パターン(1b1”)上のうち、第9IGBTチップ(Q1a”)の前側に第9IGBTチップ(Q1a”)に隣接させて配置し、
それにより、第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9IGBTチップ(Q1a”)より小さいサイズを有する第9還流ダイオードチップ(D1a”)を、第11導体パターン(1b1”)上のうち、第9IGBTチップ(Q1a”)の左側に第9IGBTチップ(Q1a”)に隣接させて配置し、
それにより、第9IGBTチップ(Q1a”)および第9還流ダイオードチップ(D1a”)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9還流ダイオードチップ(D1a”)と同一のサイズを有する第10還流ダイオードチップ(D1b”)を、第11導体パターン(1b1”)上のうち、第10IGBTチップ(Q1b”)の左側に第10IGBTチップ(Q1b”)に隣接させて配置し、
それにより、第10IGBTチップ(Q1b”)および第10還流ダイオードチップ(D1b”)が左右方向に配列され、かつ、第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)が前後方向に配列され、
それにより、前後方向に配列された第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)と、前後方向に配列された第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)とが平行になり、
第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)の前後方向寸法と、第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)の前後方向寸法よりも小さい第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)の前後方向寸法との差分に相当する第5隙間部分(1b1a”)が、第9還流ダイオードチップ(D1a”)と第10還流ダイオードチップ(D1b”)との間に形成されるように、第9IGBTチップ(Q1a”)と第10IGBTチップ(Q1b”)と第9還流ダイオードチップ(D1a”)と第10還流ダイオードチップ(D1b”)とを配置し、
第12導体パターン(1b2”)を、絶縁基板(1a)の上面のうち、第11導体パターン(1b1”)の左側に第11導体パターン(1b1”)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)と同一のサイズを有する第11IGBTチップ(Q2a”)を、第12導体パターン(1b2”)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第11IGBTチップ(Q2a”)と同一のサイズを有する第12IGBTチップ(Q2b”)を、第12導体パターン(1b2”)上のうち、第11IGBTチップ(Q2a”)の左側に第11IGBTチップ(Q2a”)に隣接させて配置し、
それにより、第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9還流ダイオードチップ(D1a”)と同一のサイズを有する第11還流ダイオードチップ(D2a”)を、第12導体パターン(1b2”)上のうち、第11IGBTチップ(Q2a”)の前側に第11IGBTチップ(Q2a”)に隣接させて配置し、
それにより、第11IGBTチップ(Q2a”)および第11還流ダイオードチップ(D2a”)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第11還流ダイオードチップ(D2a”)と同一のサイズを有する第12還流ダイオードチップ(D2b”)を、第11導体パターン(1b2”)上のうち、第12IGBTチップ(Q2b”)の前側に第12IGBTチップ(Q2b”)に隣接させて配置し、
それにより、第12IGBTチップ(Q2b”)および第12還流ダイオードチップ(D2b”)が前後方向に配列され、かつ、第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)が左右方向に配列され、
それにより、左右方向に配列された第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)と、左右方向に配列された第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)とが平行になり、
第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)の左右方向寸法と、第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)の左右方向寸法よりも小さい第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)の左右方向寸法との差分に相当する第6隙間部分(1b2a”)が、第11還流ダイオードチップ(D2a”)と第12還流ダイオードチップ(D2b”)との間に形成されるように、第11IGBTチップ(Q2a”)と第12IGBTチップ(Q2b”)と第11還流ダイオードチップ(D2a”)と第12還流ダイオードチップ(D2b”)とを配置し、
第13導体パターン(1b3”)を、絶縁基板(1a)の上面のうち、第12導体パターン(1b2”)の前側に第12導体パターン(1b2”)に隣接させて配置し、
第5スナバ用コンデンサチップ(C1”)の一方の端子(C1a”)を第11導体パターン(1b1”)の第5隙間部分(1b1a”)上に配置し、
第5スナバ用コンデンサチップ(C1”)の他方の端子(C1b”)を第12導体パターン(1b2”)上に配置し、
第6スナバ用コンデンサチップ(C2”)の一方の端子(C2a”)を第12導体パターン(1b2”)の第6隙間部分(1b2a”)上に配置し、
第6スナバ用コンデンサチップ(C2”)の他方の端子(C2b”)を第13導体パターン(1b3”)上に配置し、
第9IGBTチップ(Q1a”)のエミッタ電極と第9還流ダイオードチップ(D1a”)のアノード電極と第12導体パターン(1b2”)とを第17ボンディングワイヤ(4a”)によって電気的に接続すると共に、第10IGBTチップ(Q1b”)のエミッタ電極と第10還流ダイオードチップ(D1b”)のアノード電極と第12導体パターン(1b2”)とを第18ボンディングワイヤ(4b”)によって電気的に接続することにより、第9IGBTチップ(Q1a”)と第9還流ダイオードチップ(D1a”)と第10IGBTチップ(Q1b”)と第10還流ダイオードチップ(D1b”)と第5スナバ用コンデンサチップ(C1”)とを並列接続し、
第11IGBTチップ(Q2a”)のエミッタ電極と第11還流ダイオードチップ(D2a”)のアノード電極と第13導体パターン(1b3”)とを第19ボンディングワイヤ(4c”)によって電気的に接続すると共に、第12IGBTチップ(Q2b”)のエミッタ電極と第12還流ダイオードチップ(D2b”)のアノード電極と第13導体パターン(1b3”)とを第20ボンディングワイヤ(4d”)によって電気的に接続することにより、第11IGBTチップ(Q2a”)と第11還流ダイオードチップ(D2a”)と第12IGBTチップ(Q2b”)と第12還流ダイオードチップ(D2b”)と第6スナバ用コンデンサチップ(C2”)とを並列接続し、
第14導体パターン(1b4”)を、絶縁基板(1a)の上面のうち、第11導体パターン(1b1”)の右側に配置し、
第9IGBTチップ(Q1a”)のゲート電極と第14導体パターン(1b4”)とを第21ボンディングワイヤ(4e”)によって電気的に接続し、
第10IGBTチップ(Q1b”)のゲート電極と第14導体パターン(1b4”)とを第22ボンディングワイヤ(4f”)によって電気的に接続し、
第15導体パターン(1b5”)を、絶縁基板(1a)の上面のうち、第12導体パターン(1b2”)の後側に配置し、
第11IGBTチップ(Q2a”)のゲート電極と第15導体パターン(1b5”)とを第23ボンディングワイヤ(4g”)によって電気的に接続し、
第12IGBTチップ(Q2b”)のゲート電極と第15導体パターン(1b5”)とを第24ボンディングワイヤ(4h”)によって電気的に接続し、
外囲ケース(2)を絶縁基板(1a)上に配置し、
外囲ケース(2)にインサート成形された第1外部導出端子(3a)と第1導体パターン(1b1)とを電気的に接続し、
外囲ケース(2)にインサート成形された第2外部導出端子(3b)と第2導体パターン(1b2)とを電気的に接続し、
外囲ケース(2)にインサート成形された第3外部導出端子(3c)と第3導体パターン(1b3)とを電気的に接続し、
外囲ケース(2)にインサート成形された第4外部導出端子(3d)と第4導体パターン(1b4)とを電気的に接続し、
外囲ケース(2)にインサート成形された第5外部導出端子(3e)と第5導体パターン(1b5)とを電気的に接続し、
外囲ケース(2)にインサート成形された第6外部導出端子(3a’)と第6導体パターン(1b1’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第7外部導出端子(3b’)と第7導体パターン(1b2’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第8外部導出端子(3c’)と第8導体パターン(1b3’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第9外部導出端子(3d’)と第9導体パターン(1b4’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第10外部導出端子(3e’)と第10導体パターン(1b5’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第11外部導出端子(3a”)と第11導体パターン(1b1”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第12外部導出端子(3b”)と第12導体パターン(1b2”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第13外部導出端子(3c”)と第13導体パターン(1b3”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第14外部導出端子(3d”)と第14導体パターン(1b4”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第15外部導出端子(3e”)と第15導体パターン(1b5”)とを電気的に接続し、
第1外部導出端子(3a)と第6外部導出端子(3a’)と第11外部導出端子(3a”)とが高電位側の直流端子に接続可能に構成され、第2外部導出端子(3b)と第7外部導出端子(3b’)と第12外部導出端子(3b”)とが3相交流電圧のうちのいずれか1つの交流端子に接続可能に構成され、第3外部導出端子(3c)と第8外部導出端子(3c’)と第13外部導出端子(3c”)とが低電位側の直流端子に接続可能に構成されていることを特徴とするパワー半導体モジュール(10)が提供される。
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)を、絶縁基板(1a)の上面に形成された第1導体パターン(1b1)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第2IGBTチップ(Q1b)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の前側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1IGBTチップ(Q1a)より小さいサイズを有する第1還流ダイオードチップ(D1a)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の左側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第1還流ダイオードチップ(D1a)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第2還流ダイオードチップ(D1b)を、第1導体パターン(1b1)上のうち、第2IGBTチップ(Q1b)の左側に第2IGBTチップ(Q1b)に隣接させて配置し、
それにより、第2IGBTチップ(Q1b)および第2還流ダイオードチップ(D1b)が左右方向に配列され、かつ、第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)が前後方向に配列され、
それにより、前後方向に配列された第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)と、前後方向に配列された第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)とが平行になり、
第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法と、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法よりも小さい第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)の前後方向寸法との差分に相当する第1隙間部分(1b1a)が、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に形成されるように、第1IGBTチップ(Q1a)と第2IGBTチップ(Q1b)と第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)とを配置し、
第2導体パターン(1b8)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の後側に第1導体パターン(1b1)に隣接させて配置し、
第1リアクトル(L)の一方の端子(La)を第1導体パターン(1b1)に電気的に接続し、
第1リアクトル(L)の他方の端子(Lb)を第2導体パターン(1b8)に電気的に接続し、
第3導体パターン(1b2)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の左側に第1導体パターン(1b1)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第3IGBTチップ(Q2a)を、第3導体パターン(1b2)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第3IGBTチップ(Q2a)と同一のサイズを有する第4IGBTチップ(Q2b)を、第3導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の左側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第3還流ダイオードチップ(D2a)を、第3導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の前側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第3還流ダイオードチップ(D2a)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第3還流ダイオードチップ(D2a)と同一のサイズを有する第4還流ダイオードチップ(D2b)を、第3導体パターン(1b2)上のうち、第4IGBTチップ(Q2b)の前側に第4IGBTチップ(Q2b)に隣接させて配置し、
それにより、第4IGBTチップ(Q2b)および第4還流ダイオードチップ(D2b)が前後方向に配列され、かつ、第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)が左右方向に配列され、
それにより、左右方向に配列された第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)と、左右方向に配列された第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)とが平行になり、
第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法と、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法よりも小さい第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)の左右方向寸法との差分に相当する第2隙間部分(1b2a)が、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に形成されるように、第3IGBTチップ(Q2a)と第4IGBTチップ(Q2b)と第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)とを配置し、
第4導体パターン(1b3)を、絶縁基板(1a)の上面のうち、第3導体パターン(1b2)の前側に第3導体パターン(1b2)に隣接させて配置し、
第1スナバ用コンデンサチップ(C1)の一方の端子(C1a)を第1導体パターン(1b1)の第1隙間部分(1b1a)上に配置し、
第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)を第3導体パターン(1b2)上に配置し、
第2スナバ用コンデンサチップ(C2)の一方の端子(C2a)を第3導体パターン(1b2)の第2隙間部分(1b2a)上に配置し、
第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)を第4導体パターン(1b3)上に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第1還流ダイオードチップ(D1a)のアノード電極と第3導体パターン(1b2)とを第1ボンディングワイヤ(4a)によって電気的に接続すると共に、第2IGBTチップ(Q1b)のエミッタ電極と第2還流ダイオードチップ(D1b)のアノード電極と第3導体パターン(1b2)とを第2ボンディングワイヤ(4b)によって電気的に接続することにより、第1IGBTチップ(Q1a)と第1還流ダイオードチップ(D1a)と第2IGBTチップ(Q1b)と第2還流ダイオードチップ(D1b)と第1スナバ用コンデンサチップ(C1)とを並列接続し、
第3IGBTチップ(Q2a)のエミッタ電極と第3還流ダイオードチップ(D2a)のアノード電極と第4導体パターン(1b3)とを第3ボンディングワイヤ(4c)によって電気的に接続すると共に、第4IGBTチップ(Q2b)のエミッタ電極と第4還流ダイオードチップ(D2b)のアノード電極と第4導体パターン(1b3)とを第4ボンディングワイヤ(4d)によって電気的に接続することにより、第3IGBTチップ(Q2a)と第3還流ダイオードチップ(D2a)と第4IGBTチップ(Q2b)と第4還流ダイオードチップ(D2b)と第2スナバ用コンデンサチップ(C2)とを並列接続し、
第5導体パターン(1b4)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のゲート電極と第5導体パターン(1b4)とを第5ボンディングワイヤ(4e)によって電気的に接続し、
第2IGBTチップ(Q1b)のゲート電極と第5導体パターン(1b4)とを第6ボンディングワイヤ(4f)によって電気的に接続し、
第6導体パターン(1b5)を、絶縁基板(1a)の上面のうち、第3導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のゲート電極と第6導体パターン(1b5)とを第7ボンディングワイヤ(4g)によって電気的に接続し、
第4IGBTチップ(Q2b)のゲート電極と第6導体パターン(1b5)とを第8ボンディングワイヤ(4h)によって電気的に接続し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)を、絶縁基板(1a)の上面に形成された第7導体パターン(1b1’)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)と同一のサイズを有する第6IGBTチップ(Q1b’)を、第7導体パターン(1b1’)上のうち、第5IGBTチップ(Q1a’)の前側に第5IGBTチップ(Q1a’)に隣接させて配置し、
それにより、第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5IGBTチップ(Q1a’)より小さいサイズを有する第5還流ダイオードチップ(D1a’)を、第7導体パターン(1b1’)上のうち、第5IGBTチップ(Q1a’)の左側に第5IGBTチップ(Q1a’)に隣接させて配置し、
それにより、第5IGBTチップ(Q1a’)および第5還流ダイオードチップ(D1a’)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5還流ダイオードチップ(D1a’)と同一のサイズを有する第6還流ダイオードチップ(D1b’)を、第7導体パターン(1b1’)上のうち、第6IGBTチップ(Q1b’)の左側に第6IGBTチップ(Q1b’)に隣接させて配置し、
それにより、第6IGBTチップ(Q1b’)および第6還流ダイオードチップ(D1b’)が左右方向に配列され、かつ、第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)が前後方向に配列され、
それにより、前後方向に配列された第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)と、前後方向に配列された第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)とが平行になり、
第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)の前後方向寸法と、第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)の前後方向寸法よりも小さい第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)の前後方向寸法との差分に相当する第3隙間部分(1b1a’)が、第5還流ダイオードチップ(D1a’)と第6還流ダイオードチップ(D1b’)との間に形成されるように、第5IGBTチップ(Q1a’)と第6IGBTチップ(Q1b’)と第5還流ダイオードチップ(D1a’)と第6還流ダイオードチップ(D1b’)とを配置し、
第8導体パターン(1b8’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b1’)の後側に第7導体パターン(1b1’)に隣接させて配置し、
第2リアクトル(L’)の一方の端子(La’)を第7導体パターン(1b1’)に電気的に接続し、
第2リアクトル(L’)の他方の端子(Lb’)を第8導体パターン(1b8’)に電気的に接続し、
第9導体パターン(1b2’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b1’)の左側に第7導体パターン(1b1’)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)と同一のサイズを有する第7IGBTチップ(Q2a’)を、第9導体パターン(1b2’)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第7IGBTチップ(Q2a’)と同一のサイズを有する第8IGBTチップ(Q2b’)を、第9導体パターン(1b2’)上のうち、第7IGBTチップ(Q2a’)の左側に第7IGBTチップ(Q2a’)に隣接させて配置し、
それにより、第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5還流ダイオードチップ(D1a’)と同一のサイズを有する第7還流ダイオードチップ(D2a’)を、第9導体パターン(1b2’)上のうち、第7IGBTチップ(Q2a’)の前側に第7IGBTチップ(Q2a’)に隣接させて配置し、
それにより、第7IGBTチップ(Q2a’)および第7還流ダイオードチップ(D2a’)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第7還流ダイオードチップ(D2a’)と同一のサイズを有する第8還流ダイオードチップ(D2b’)を、第9導体パターン(1b2’)上のうち、第8IGBTチップ(Q2b’)の前側に第8IGBTチップ(Q2b’)に隣接させて配置し、
それにより、第8IGBTチップ(Q2b’)および第8還流ダイオードチップ(D2b’)が前後方向に配列され、かつ、第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)が左右方向に配列され、
それにより、左右方向に配列された第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)と、左右方向に配列された第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)とが平行になり、
第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)の左右方向寸法と、第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)の左右方向寸法よりも小さい第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)の左右方向寸法との差分に相当する第4隙間部分(1b2a’)が、第7還流ダイオードチップ(D2a’)と第8還流ダイオードチップ(D2b’)との間に形成されるように、第7IGBTチップ(Q2a’)と第8IGBTチップ(Q2b’)と第7還流ダイオードチップ(D2a’)と第8還流ダイオードチップ(D2b’)とを配置し、
第10導体パターン(1b3’)を、絶縁基板(1a)の上面のうち、第9導体パターン(1b2’)の前側に第9導体パターン(1b2’)に隣接させて配置し、
第3スナバ用コンデンサチップ(C1’)の一方の端子(C1a’)を第7導体パターン(1b1’)の第3隙間部分(1b1a’)上に配置し、
第3スナバ用コンデンサチップ(C1’)の他方の端子(C1b’)を第9導体パターン(1b2’)上に配置し、
第4スナバ用コンデンサチップ(C2’)の一方の端子(C2a’)を第9導体パターン(1b2’)の第4隙間部分(1b2a’)上に配置し、
第4スナバ用コンデンサチップ(C2’)の他方の端子(C2b’)を第10導体パターン(1b3’)上に配置し、
第5IGBTチップ(Q1a’)のエミッタ電極と第5還流ダイオードチップ(D1a’)のアノード電極と第9導体パターン(1b2’)とを第9ボンディングワイヤ(4a’)によって電気的に接続すると共に、第6IGBTチップ(Q1b’)のエミッタ電極と第6還流ダイオードチップ(D1b’)のアノード電極と第9導体パターン(1b2’)とを第10ボンディングワイヤ(4b’)によって電気的に接続することにより、第5IGBTチップ(Q1a’)と第5還流ダイオードチップ(D1a’)と第6IGBTチップ(Q1b’)と第6還流ダイオードチップ(D1b’)と第3スナバ用コンデンサチップ(C1’)とを並列接続し、
第7IGBTチップ(Q2a’)のエミッタ電極と第7還流ダイオードチップ(D2a’)のアノード電極と第10導体パターン(1b3’)とを第11ボンディングワイヤ(4c’)によって電気的に接続すると共に、第8IGBTチップ(Q2b’)のエミッタ電極と第8還流ダイオードチップ(D2b’)のアノード電極と第10導体パターン(1b3’)とを第12ボンディングワイヤ(4d’)によって電気的に接続することにより、第7IGBTチップ(Q2a’)と第7還流ダイオードチップ(D2a’)と第8IGBTチップ(Q2b’)と第8還流ダイオードチップ(D2b’)と第4スナバ用コンデンサチップ(C2’)とを並列接続し、
第11導体パターン(1b4’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b1’)の右側に配置し、
第5IGBTチップ(Q1a’)のゲート電極と第11導体パターン(1b4’)とを第13ボンディングワイヤ(4e’)によって電気的に接続し、
第6IGBTチップ(Q1b’)のゲート電極と第11導体パターン(1b4’)とを第14ボンディングワイヤ(4f’)によって電気的に接続し、
第12導体パターン(1b5’)を、絶縁基板(1a)の上面のうち、第9導体パターン(1b2’)の後側に配置し、
第7IGBTチップ(Q2a’)のゲート電極と第12導体パターン(1b5’)とを第15ボンディングワイヤ(4g’)によって電気的に接続し、
第8IGBTチップ(Q2b’)のゲート電極と第12導体パターン(1b5’)とを第16ボンディングワイヤ(4h’)によって電気的に接続し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)を、絶縁基板(1a)の上面に形成された第13導体パターン(1b1”)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)と同一のサイズを有する第10IGBTチップ(Q1b”)を、第13導体パターン(1b1”)上のうち、第9IGBTチップ(Q1a”)の前側に第9IGBTチップ(Q1a”)に隣接させて配置し、
それにより、第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9IGBTチップ(Q1a”)より小さいサイズを有する第9還流ダイオードチップ(D1a”)を、第13導体パターン(1b1”)上のうち、第9IGBTチップ(Q1a”)の左側に第9IGBTチップ(Q1a”)に隣接させて配置し、
それにより、第9IGBTチップ(Q1a”)および第9還流ダイオードチップ(D1a”)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9還流ダイオードチップ(D1a”)と同一のサイズを有する第10還流ダイオードチップ(D1b”)を、第13導体パターン(1b1”)上のうち、第10IGBTチップ(Q1b”)の左側に第10IGBTチップ(Q1b”)に隣接させて配置し、
それにより、第10IGBTチップ(Q1b”)および第10還流ダイオードチップ(D1b”)が左右方向に配列され、かつ、第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)が前後方向に配列され、
それにより、前後方向に配列された第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)と、前後方向に配列された第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)とが平行になり、
第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)の前後方向寸法と、第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)の前後方向寸法よりも小さい第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)の前後方向寸法との差分に相当する第5隙間部分(1b1a”)が、第9還流ダイオードチップ(D1a”)と第10還流ダイオードチップ(D1b”)との間に形成されるように、第9IGBTチップ(Q1a”)と第10IGBTチップ(Q1b”)と第9還流ダイオードチップ(D1a”)と第10還流ダイオードチップ(D1b”)とを配置し、
第14導体パターン(1b8”)を、絶縁基板(1a)の上面のうち、第13導体パターン(1b1”)の後側に第13導体パターン(1b1”)に隣接させて配置し、
第3リアクトル(L”)の一方の端子(La”)を第13導体パターン(1b1”)に電気的に接続し、
第3リアクトル(L”)の他方の端子(Lb”)を第14導体パターン(1b8”)に電気的に接続し、
第15導体パターン(1b2”)を、絶縁基板(1a)の上面のうち、第13導体パターン(1b1”)の左側に第13導体パターン(1b1”)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)と同一のサイズを有する第11IGBTチップ(Q2a”)を、第15導体パターン(1b2”)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第11IGBTチップ(Q2a”)と同一のサイズを有する第12IGBTチップ(Q2b”)を、第15導体パターン(1b2”)上のうち、第11IGBTチップ(Q2a”)の左側に第11IGBTチップ(Q2a”)に隣接させて配置し、
それにより、第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9還流ダイオードチップ(D1a”)と同一のサイズを有する第11還流ダイオードチップ(D2a”)を、第15導体パターン(1b2”)上のうち、第11IGBTチップ(Q2a”)の前側に第11IGBTチップ(Q2a”)に隣接させて配置し、
それにより、第11IGBTチップ(Q2a”)および第11還流ダイオードチップ(D2a”)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第11還流ダイオードチップ(D2a”)と同一のサイズを有する第12還流ダイオードチップ(D2b”)を、第15導体パターン(1b2”)上のうち、第12IGBTチップ(Q2b”)の前側に第12IGBTチップ(Q2b”)に隣接させて配置し、
それにより、第12IGBTチップ(Q2b”)および第12還流ダイオードチップ(D2b”)が前後方向に配列され、かつ、第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)が左右方向に配列され、
それにより、左右方向に配列された第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)と、左右方向に配列された第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)とが平行になり、
第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)の左右方向寸法と、第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)の左右方向寸法よりも小さい第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)の左右方向寸法との差分に相当する第6隙間部分(1b2a”)が、第11還流ダイオードチップ(D2a”)と第12還流ダイオードチップ(D2b”)との間に形成されるように、第11IGBTチップ(Q2a”)と第12IGBTチップ(Q2b”)と第11還流ダイオードチップ(D2a”)と第12還流ダイオードチップ(D2b”)とを配置し、
第16導体パターン(1b3”)を、絶縁基板(1a)の上面のうち、第15導体パターン(1b2”)の前側に第15導体パターン(1b2”)に隣接させて配置し、
第5スナバ用コンデンサチップ(C1”)の一方の端子(C1a”)を第13導体パターン(1b1”)の第5隙間部分(1b1a”)上に配置し、
第5スナバ用コンデンサチップ(C1”)の他方の端子(C1b”)を第15導体パターン(1b2”)上に配置し、
第6スナバ用コンデンサチップ(C2”)の一方の端子(C2a”)を第15導体パターン(1b2”)の第6隙間部分(1b2a”)上に配置し、
第6スナバ用コンデンサチップ(C2”)の他方の端子(C2b”)を第16導体パターン(1b3”)上に配置し、
第9IGBTチップ(Q1a”)のエミッタ電極と第9還流ダイオードチップ(D1a”)のアノード電極と第15導体パターン(1b2”)とを第17ボンディングワイヤ(4a”)によって電気的に接続すると共に、第10IGBTチップ(Q1b”)のエミッタ電極と第10還流ダイオードチップ(D1b”)のアノード電極と第15導体パターン(1b2”)とを第18ボンディングワイヤ(4b”)によって電気的に接続することにより、第9IGBTチップ(Q1a”)と第9還流ダイオードチップ(D1a”)と第10IGBTチップ(Q1b”)と第10還流ダイオードチップ(D1b”)と第5スナバ用コンデンサチップ(C1”)とを並列接続し、
第11IGBTチップ(Q2a”)のエミッタ電極と第11還流ダイオードチップ(D2a”)のアノード電極と第16導体パターン(1b3”)とを第19ボンディングワイヤ(4c”)によって電気的に接続すると共に、第12IGBTチップ(Q2b”)のエミッタ電極と第12還流ダイオードチップ(D2b”)のアノード電極と第16導体パターン(1b3”)とを第20ボンディングワイヤ(4d”)によって電気的に接続することにより、第11IGBTチップ(Q2a”)と第11還流ダイオードチップ(D2a”)と第12IGBTチップ(Q2b”)と第12還流ダイオードチップ(D2b”)と第6スナバ用コンデンサチップ(C2”)とを並列接続し、
第17導体パターン(1b4”)を、絶縁基板(1a)の上面のうち、第13導体パターン(1b1”)の右側に配置し、
第9IGBTチップ(Q1a”)のゲート電極と第17導体パターン(1b4”)とを第21ボンディングワイヤ(4e”)によって電気的に接続し、
第10IGBTチップ(Q1b”)のゲート電極と第17導体パターン(1b4”)とを第22ボンディングワイヤ(4f”)によって電気的に接続し、
第18導体パターン(1b5”)を、絶縁基板(1a)の上面のうち、第15導体パターン(1b2”)の後側に配置し、
第11IGBTチップ(Q2a”)のゲート電極と第18導体パターン(1b5”)とを第23ボンディングワイヤ(4g”)によって電気的に接続し、
第12IGBTチップ(Q2b”)のゲート電極と第18導体パターン(1b5”)とを第24ボンディングワイヤ(4h”)によって電気的に接続し、
外囲ケース(2)を絶縁基板(1a)上に配置し、
外囲ケース(2)にインサート成形された第1外部導出端子(3a)と第2導体パターン(1b8)とを電気的に接続し、
外囲ケース(2)にインサート成形された第2外部導出端子(3b)と第3導体パターン(1b2)とを電気的に接続し、
外囲ケース(2)にインサート成形された第3外部導出端子(3c)と第4導体パターン(1b3)とを電気的に接続し、
外囲ケース(2)にインサート成形された第4外部導出端子(3d)と第5導体パターン(1b4)とを電気的に接続し、
外囲ケース(2)にインサート成形された第5外部導出端子(3e)と第6導体パターン(1b5)とを電気的に接続し、
外囲ケース(2)にインサート成形された第6外部導出端子(3a’)と第8導体パターン(1b8’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第7外部導出端子(3b’)と第9導体パターン(1b2’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第8外部導出端子(3c’)と第10導体パターン(1b3’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第9外部導出端子(3d’)と第11導体パターン(1b4’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第10外部導出端子(3e’)と第12導体パターン(1b5’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第11外部導出端子(3a”)と第14導体パターン(1b8”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第12外部導出端子(3b”)と第15導体パターン(1b2”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第13外部導出端子(3c”)と第16導体パターン(1b3”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第14外部導出端子(3d”)と第17導体パターン(1b4”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第15外部導出端子(3e”)と第18導体パターン(1b5”)とを電気的に接続し、
第1外部導出端子(3a)と第6外部導出端子(3a’)と第11外部導出端子(3a”)とが高電位側の直流端子に接続可能に構成され、第2外部導出端子(3b)と第7外部導出端子(3b’)と第12外部導出端子(3b”)とが3相交流電圧のうちのいずれか1つの交流端子に接続可能に構成され、第3外部導出端子(3c)と第8外部導出端子(3c’)と第13外部導出端子(3c”)とが低電位側の直流端子に接続可能に構成されていることを特徴とするパワー半導体モジュール(10)が提供される。
1b1,1b2,1b3,1b4,1b5 導体パターン
1b1a,1b2a 隙間部分
2 外囲ケース
3a,3b,3c,3d,3e 外部導出端子
4a,4b,4c,4d,4e,4f,4g,4h ボンディングワイヤ
10 パワー半導体モジュール
C1,C2 スナバ用コンデンサチップ
C1a,C1b,C2a,C2b 端子
D1a,D1b,D2a,D2b 還流ダイオードチップ
Q1a,Q1b,Q2a,Q2b IGBTチップ
Claims (7)
- 3相ブリッジ回路の少なくとも一部を構成するパワー半導体モジュール(10)において、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)を、絶縁基板(1a)の上面に形成された第1導体パターン(1b1)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第2IGBTチップ(Q1b)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の前側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1IGBTチップ(Q1a)より小さいサイズを有する第1還流ダイオードチップ(D1a)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の左側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第1還流ダイオードチップ(D1a)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第2還流ダイオードチップ(D1b)を、第1導体パターン(1b1)上のうち、第2IGBTチップ(Q1b)の左側に第2IGBTチップ(Q1b)に隣接させて配置し、
それにより、第2IGBTチップ(Q1b)および第2還流ダイオードチップ(D1b)が左右方向に配列され、かつ、第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)が前後方向に配列され、
それにより、前後方向に配列された第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)と、前後方向に配列された第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)とが平行になり、
第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法と、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法よりも小さい第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)の前後方向寸法との差分に相当する第1隙間部分(1b1a)が、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に形成されるように、第1IGBTチップ(Q1a)と第2IGBTチップ(Q1b)と第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)とを配置し、
第2導体パターン(1b2)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の左側に第1導体パターン(1b1)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第3IGBTチップ(Q2a)を、第2導体パターン(1b2)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第3IGBTチップ(Q2a)と同一のサイズを有する第4IGBTチップ(Q2b)を、第2導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の左側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第3還流ダイオードチップ(D2a)を、第2導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の前側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第3還流ダイオードチップ(D2a)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第3還流ダイオードチップ(D2a)と同一のサイズを有する第4還流ダイオードチップ(D2b)を、第2導体パターン(1b2)上のうち、第4IGBTチップ(Q2b)の前側に第4IGBTチップ(Q2b)に隣接させて配置し、
それにより、第4IGBTチップ(Q2b)および第4還流ダイオードチップ(D2b)が前後方向に配列され、かつ、第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)が左右方向に配列され、
それにより、左右方向に配列された第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)と、左右方向に配列された第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)とが平行になり、
第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法と、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法よりも小さい第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)の左右方向寸法との差分に相当する第2隙間部分(1b2a)が、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に形成されるように、第3IGBTチップ(Q2a)と第4IGBTチップ(Q2b)と第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)とを配置し、
第3導体パターン(1b3)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の前側に第2導体パターン(1b2)に隣接させて配置し、
第1スナバ用コンデンサチップ(C1)の一方の端子(C1a)を第1導体パターン(1b1)の第1隙間部分(1b1a)上に配置し、
第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)を第2導体パターン(1b2)上に配置し、
第2スナバ用コンデンサチップ(C2)の一方の端子(C2a)を第2導体パターン(1b2)の第2隙間部分(1b2a)上に配置し、
第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)を第3導体パターン(1b3)上に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第1還流ダイオードチップ(D1a)のアノード電極と第2導体パターン(1b2)とを第1ボンディングワイヤ(4a)によって電気的に接続すると共に、第2IGBTチップ(Q1b)のエミッタ電極と第2還流ダイオードチップ(D1b)のアノード電極と第2導体パターン(1b2)とを第2ボンディングワイヤ(4b)によって電気的に接続することにより、第1IGBTチップ(Q1a)と第1還流ダイオードチップ(D1a)と第2IGBTチップ(Q1b)と第2還流ダイオードチップ(D1b)と第1スナバ用コンデンサチップ(C1)とを並列接続し、
第3IGBTチップ(Q2a)のエミッタ電極と第3還流ダイオードチップ(D2a)のアノード電極と第3導体パターン(1b3)とを第3ボンディングワイヤ(4c)によって電気的に接続すると共に、第4IGBTチップ(Q2b)のエミッタ電極と第4還流ダイオードチップ(D2b)のアノード電極と第3導体パターン(1b3)とを第4ボンディングワイヤ(4d)によって電気的に接続することにより、第3IGBTチップ(Q2a)と第3還流ダイオードチップ(D2a)と第4IGBTチップ(Q2b)と第4還流ダイオードチップ(D2b)と第2スナバ用コンデンサチップ(C2)とを並列接続し、
第4導体パターン(1b4)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のゲート電極と第4導体パターン(1b4)とを第5ボンディングワイヤ(4e)によって電気的に接続し、
第2IGBTチップ(Q1b)のゲート電極と第4導体パターン(1b4)とを第6ボンディングワイヤ(4f)によって電気的に接続し、
第5導体パターン(1b5)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のゲート電極と第5導体パターン(1b5)とを第7ボンディングワイヤ(4g)によって電気的に接続し、
第4IGBTチップ(Q2b)のゲート電極と第5導体パターン(1b5)とを第8ボンディングワイヤ(4h)によって電気的に接続し、
外囲ケース(2)を絶縁基板(1a)上に配置し、
外囲ケース(2)にインサート成形された第1外部導出端子(3a)と第1導体パターン(1b1)とを電気的に接続し、
外囲ケース(2)にインサート成形された第2外部導出端子(3b)と第2導体パターン(1b2)とを電気的に接続し、
外囲ケース(2)にインサート成形された第3外部導出端子(3c)と第3導体パターン(1b3)とを電気的に接続し、
外囲ケース(2)にインサート成形された第4外部導出端子(3d)と第4導体パターン(1b4)とを電気的に接続し、
外囲ケース(2)にインサート成形された第5外部導出端子(3e)と第5導体パターン(1b5)とを電気的に接続し、
第1外部導出端子(3a)が高電位側の直流端子に接続可能に構成され、第2外部導出端子(3b)が3相交流電圧のうちの1つの交流端子に接続可能に構成され、第3外部導出端子(3c)が低電位側の直流端子に接続可能に構成されていることを特徴とするパワー半導体モジュール(10)。 - 3相ブリッジ回路の少なくとも一部を構成するパワー半導体モジュール(10)において、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)を、絶縁基板(1a)の上面に形成された第1導体パターン(1b1)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第2IGBTチップ(Q1b)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の前側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1IGBTチップ(Q1a)より小さいサイズを有する第1還流ダイオードチップ(D1a)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の左側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第1還流ダイオードチップ(D1a)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第2還流ダイオードチップ(D1b)を、第1導体パターン(1b1)上のうち、第2IGBTチップ(Q1b)の左側に第2IGBTチップ(Q1b)に隣接させて配置し、
それにより、第2IGBTチップ(Q1b)および第2還流ダイオードチップ(D1b)が左右方向に配列され、かつ、第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)が前後方向に配列され、
それにより、前後方向に配列された第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)と、前後方向に配列された第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)とが平行になり、
第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法と、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法よりも小さい第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)の前後方向寸法との差分に相当する第1隙間部分(1b1a)が、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に形成されるように、第1IGBTチップ(Q1a)と第2IGBTチップ(Q1b)と第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)とを配置し、
第2導体パターン(1b8)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の後側に第1導体パターン(1b1)に隣接させて配置し、
リアクトル(L)の一方の端子(La)を第1導体パターン(1b1)に電気的に接続し、
リアクトル(L)の他方の端子(Lb)を第2導体パターン(1b8)に電気的に接続し、
第3導体パターン(1b2)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の左側に第1導体パターン(1b1)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第3IGBTチップ(Q2a)を、第3導体パターン(1b2)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第3IGBTチップ(Q2a)と同一のサイズを有する第4IGBTチップ(Q2b)を、第3導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の左側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第3還流ダイオードチップ(D2a)を、第3導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の前側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第3還流ダイオードチップ(D2a)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第3還流ダイオードチップ(D2a)と同一のサイズを有する第4還流ダイオードチップ(D2b)を、第3導体パターン(1b2)上のうち、第4IGBTチップ(Q2b)の前側に第4IGBTチップ(Q2b)に隣接させて配置し、
それにより、第4IGBTチップ(Q2b)および第4還流ダイオードチップ(D2b)が前後方向に配列され、かつ、第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)が左右方向に配列され、
それにより、左右方向に配列された第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)と、左右方向に配列された第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)とが平行になり、
第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法と、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法よりも小さい第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)の左右方向寸法との差分に相当する第2隙間部分(1b2a)が、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に形成されるように、第3IGBTチップ(Q2a)と第4IGBTチップ(Q2b)と第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)とを配置し、
第4導体パターン(1b3)を、絶縁基板(1a)の上面のうち、第3導体パターン(1b2)の前側に第4導体パターン(1b2)に隣接させて配置し、
第1スナバ用コンデンサチップ(C1)の一方の端子(C1a)を第1導体パターン(1b1)の第1隙間部分(1b1a)上に配置し、
第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)を第3導体パターン(1b2)上に配置し、
第2スナバ用コンデンサチップ(C2)の一方の端子(C2a)を第3導体パターン(1b2)の第2隙間部分(1b2a)上に配置し、
第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)を第4導体パターン(1b3)上に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第1還流ダイオードチップ(D1a)のアノード電極と第3導体パターン(1b2)とを第1ボンディングワイヤ(4a)によって電気的に接続すると共に、第2IGBTチップ(Q1b)のエミッタ電極と第2還流ダイオードチップ(D1b)のアノード電極と第3導体パターン(1b2)とを第2ボンディングワイヤ(4b)によって電気的に接続することにより、第1IGBTチップ(Q1a)と第1還流ダイオードチップ(D1a)と第2IGBTチップ(Q1b)と第2還流ダイオードチップ(D1b)と第1スナバ用コンデンサチップ(C1)とを並列接続し、
第3IGBTチップ(Q2a)のエミッタ電極と第3還流ダイオードチップ(D2a)のアノード電極と第4導体パターン(1b3)とを第3ボンディングワイヤ(4c)によって電気的に接続すると共に、第4IGBTチップ(Q2b)のエミッタ電極と第4還流ダイオードチップ(D2b)のアノード電極と第4導体パターン(1b3)とを第4ボンディングワイヤ(4d)によって電気的に接続することにより、第3IGBTチップ(Q2a)と第3還流ダイオードチップ(D2a)と第4IGBTチップ(Q2b)と第4還流ダイオードチップ(D2b)と第2スナバ用コンデンサチップ(C2)とを並列接続し、
第5導体パターン(1b4)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のゲート電極と第5導体パターン(1b4)とを第5ボンディングワイヤ(4e)によって電気的に接続し、
第2IGBTチップ(Q1b)のゲート電極と第5導体パターン(1b4)とを第6ボンディングワイヤ(4f)によって電気的に接続し、
第6導体パターン(1b5)を、絶縁基板(1a)の上面のうち、第3導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のゲート電極と第6導体パターン(1b5)とを第7ボンディングワイヤ(4g)によって電気的に接続し、
第4IGBTチップ(Q2b)のゲート電極と第6導体パターン(1b5)とを第8ボンディングワイヤ(4h)によって電気的に接続し、
外囲ケース(2)を絶縁基板(1a)上に配置し、
外囲ケース(2)にインサート成形された第1外部導出端子(3a)と第2導体パターン(1b8)とを電気的に接続し、
外囲ケース(2)にインサート成形された第2外部導出端子(3b)と第3導体パターン(1b2)とを電気的に接続し、
外囲ケース(2)にインサート成形された第3外部導出端子(3c)と第4導体パターン(1b3)とを電気的に接続し、
外囲ケース(2)にインサート成形された第4外部導出端子(3d)と第5導体パターン(1b4)とを電気的に接続し、
外囲ケース(2)にインサート成形された第5外部導出端子(3e)と第6導体パターン(1b5)とを電気的に接続し、
第1外部導出端子(3a)が高電位側の直流端子に接続可能に構成され、第2外部導出端子(3b)が3相交流電圧のうちの1つの交流端子に接続可能に構成され、第3外部導出端子(3c)が低電位側の直流端子に接続可能に構成されていることを特徴とするパワー半導体モジュール(10)。 - 第6導体パターン(1b6)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第6導体パターン(1b6)とを第9ボンディングワイヤ(4i)によって電気的に接続し、
第2IGBTチップ(Q1b)のエミッタ電極と第6導体パターン(1b6)とを第10ボンディングワイヤ(4j)によって電気的に接続し、
外囲ケース(2)にインサート成形された第6外部導出端子(3f)と第6導体パターン(1b6)とを電気的に接続し、
第7導体パターン(1b7)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のエミッタ電極と第7導体パターン(1b7)とを第11ボンディングワイヤ(4k)によって電気的に接続し、
第4IGBTチップ(Q2b)のエミッタ電極と第7導体パターン(1b7)とを第12ボンディングワイヤ(4l)によって電気的に接続し、
外囲ケース(2)にインサート成形された第7外部導出端子(3g)と第7導体パターン(1b7)とを電気的に接続したことを特徴とする請求項1に記載のパワー半導体モジュール(10)。 - 第1導体パターン(1b1)のうち、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に位置する第1隙間部分(1b1a)の左端を左側に突出させ、
第2導体パターン(1b2)のうち、第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)に電気的に接続される第1接続部分(1b2b)の右端を右側に突出させ、
第2導体パターン(1b2)のうち、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に位置する第2隙間部分(1b2a)の前端を前側に突出させ、
第3導体パターン(1b3)のうち、第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)に電気的に接続される第2接続部分(1b3a)の後端を後側に突出させたことを特徴とする請求項3に記載のパワー半導体モジュール(10)。 - 第1導体パターン(1b1)のうち、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に位置する第1隙間部分(1b1a)の前側部分の左端および第1隙間部分(1b1a)の後側部分の左端を右側に凹ませ、
第2導体パターン(1b2)のうち、第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)に電気的に接続される第1接続部分(1b2b)の前側部分の右端および第1接続部分(1b2b)の後側部分の右端を左側に凹ませ、
第2導体パターン(1b2)のうち、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に位置する第2隙間部分(1b2a)の右側部分の前端および第2隙間部分(1b2a)の左側部分の前端を後側に凹ませ、
第3導体パターン(1b3)のうち、第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)に電気的に接続される第2接続部分(1b3a)の右側部分の後端および第2接続部分(1b3a)の左側部分の後端を前側に凹ませことを特徴とする請求項3に記載のパワー半導体モジュール(10)。 - 3相ブリッジ回路を構成するパワー半導体モジュール(10)において、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)を、絶縁基板(1a)の上面に形成された第1導体パターン(1b1)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第2IGBTチップ(Q1b)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の前側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1IGBTチップ(Q1a)より小さいサイズを有する第1還流ダイオードチップ(D1a)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の左側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第1還流ダイオードチップ(D1a)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第2還流ダイオードチップ(D1b)を、第1導体パターン(1b1)上のうち、第2IGBTチップ(Q1b)の左側に第2IGBTチップ(Q1b)に隣接させて配置し、
それにより、第2IGBTチップ(Q1b)および第2還流ダイオードチップ(D1b)が左右方向に配列され、かつ、第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)が前後方向に配列され、
それにより、前後方向に配列された第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)と、前後方向に配列された第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)とが平行になり、
第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法と、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法よりも小さい第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)の前後方向寸法との差分に相当する第1隙間部分(1b1a)が、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に形成されるように、第1IGBTチップ(Q1a)と第2IGBTチップ(Q1b)と第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)とを配置し、
第2導体パターン(1b2)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の左側に第1導体パターン(1b1)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第3IGBTチップ(Q2a)を、第2導体パターン(1b2)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第3IGBTチップ(Q2a)と同一のサイズを有する第4IGBTチップ(Q2b)を、第2導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の左側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第3還流ダイオードチップ(D2a)を、第2導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の前側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第3還流ダイオードチップ(D2a)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第3還流ダイオードチップ(D2a)と同一のサイズを有する第4還流ダイオードチップ(D2b)を、第2導体パターン(1b2)上のうち、第4IGBTチップ(Q2b)の前側に第4IGBTチップ(Q2b)に隣接させて配置し、
それにより、第4IGBTチップ(Q2b)および第4還流ダイオードチップ(D2b)が前後方向に配列され、かつ、第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)が左右方向に配列され、
それにより、左右方向に配列された第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)と、左右方向に配列された第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)とが平行になり、
第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法と、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法よりも小さい第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)の左右方向寸法との差分に相当する第2隙間部分(1b2a)が、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に形成されるように、第3IGBTチップ(Q2a)と第4IGBTチップ(Q2b)と第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)とを配置し、
第3導体パターン(1b3)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の前側に第2導体パターン(1b2)に隣接させて配置し、
第1スナバ用コンデンサチップ(C1)の一方の端子(C1a)を第1導体パターン(1b1)の第1隙間部分(1b1a)上に配置し、
第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)を第2導体パターン(1b2)上に配置し、
第2スナバ用コンデンサチップ(C2)の一方の端子(C2a)を第2導体パターン(1b2)の第2隙間部分(1b2a)上に配置し、
第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)を第3導体パターン(1b3)上に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第1還流ダイオードチップ(D1a)のアノード電極と第2導体パターン(1b2)とを第1ボンディングワイヤ(4a)によって電気的に接続すると共に、第2IGBTチップ(Q1b)のエミッタ電極と第2還流ダイオードチップ(D1b)のアノード電極と第2導体パターン(1b2)とを第2ボンディングワイヤ(4b)によって電気的に接続することにより、第1IGBTチップ(Q1a)と第1還流ダイオードチップ(D1a)と第2IGBTチップ(Q1b)と第2還流ダイオードチップ(D1b)と第1スナバ用コンデンサチップ(C1)とを並列接続し、
第3IGBTチップ(Q2a)のエミッタ電極と第3還流ダイオードチップ(D2a)のアノード電極と第3導体パターン(1b3)とを第3ボンディングワイヤ(4c)によって電気的に接続すると共に、第4IGBTチップ(Q2b)のエミッタ電極と第4還流ダイオードチップ(D2b)のアノード電極と第3導体パターン(1b3)とを第4ボンディングワイヤ(4d)によって電気的に接続することにより、第3IGBTチップ(Q2a)と第3還流ダイオードチップ(D2a)と第4IGBTチップ(Q2b)と第4還流ダイオードチップ(D2b)と第2スナバ用コンデンサチップ(C2)とを並列接続し、
第4導体パターン(1b4)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のゲート電極と第4導体パターン(1b4)とを第5ボンディングワイヤ(4e)によって電気的に接続し、
第2IGBTチップ(Q1b)のゲート電極と第4導体パターン(1b4)とを第6ボンディングワイヤ(4f)によって電気的に接続し、
第5導体パターン(1b5)を、絶縁基板(1a)の上面のうち、第2導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のゲート電極と第5導体パターン(1b5)とを第7ボンディングワイヤ(4g)によって電気的に接続し、
第4IGBTチップ(Q2b)のゲート電極と第5導体パターン(1b5)とを第8ボンディングワイヤ(4h)によって電気的に接続し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)を、絶縁基板(1a)の上面に形成された第6導体パターン(1b1’)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)と同一のサイズを有する第6IGBTチップ(Q1b’)を、第6導体パターン(1b1’)上のうち、第5IGBTチップ(Q1a’)の前側に第5IGBTチップ(Q1a’)に隣接させて配置し、
それにより、第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5IGBTチップ(Q1a’)より小さいサイズを有する第5還流ダイオードチップ(D1a’)を、第6導体パターン(1b1’)上のうち、第5IGBTチップ(Q1a’)の左側に第5IGBTチップ(Q1a’)に隣接させて配置し、
それにより、第5IGBTチップ(Q1a’)および第5還流ダイオードチップ(D1a’)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5還流ダイオードチップ(D1a’)と同一のサイズを有する第6還流ダイオードチップ(D1b’)を、第6導体パターン(1b1’)上のうち、第6IGBTチップ(Q1b’)の左側に第6IGBTチップ(Q1b’)に隣接させて配置し、
それにより、第6IGBTチップ(Q1b’)および第6還流ダイオードチップ(D1b’)が左右方向に配列され、かつ、第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)が前後方向に配列され、
それにより、前後方向に配列された第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)と、前後方向に配列された第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)とが平行になり、
第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)の前後方向寸法と、第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)の前後方向寸法よりも小さい第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)の前後方向寸法との差分に相当する第3隙間部分(1b1a’)が、第5還流ダイオードチップ(D1a’)と第6還流ダイオードチップ(D1b’)との間に形成されるように、第5IGBTチップ(Q1a’)と第6IGBTチップ(Q1b’)と第5還流ダイオードチップ(D1a’)と第6還流ダイオードチップ(D1b’)とを配置し、
第7導体パターン(1b2’)を、絶縁基板(1a)の上面のうち、第6導体パターン(1b1’)の左側に第6導体パターン(1b1’)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)と同一のサイズを有する第7IGBTチップ(Q2a’)を、第7導体パターン(1b2’)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第7IGBTチップ(Q2a’)と同一のサイズを有する第8IGBTチップ(Q2b’)を、第7導体パターン(1b2’)上のうち、第7IGBTチップ(Q2a’)の左側に第7IGBTチップ(Q2a’)に隣接させて配置し、
それにより、第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5還流ダイオードチップ(D1a’)と同一のサイズを有する第7還流ダイオードチップ(D2a’)を、第7導体パターン(1b2’)上のうち、第7IGBTチップ(Q2a’)の前側に第7IGBTチップ(Q2a’)に隣接させて配置し、
それにより、第7IGBTチップ(Q2a’)および第7還流ダイオードチップ(D2a’)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第7還流ダイオードチップ(D2a’)と同一のサイズを有する第8還流ダイオードチップ(D2b’)を、第7導体パターン(1b2’)上のうち、第8IGBTチップ(Q2b’)の前側に第8IGBTチップ(Q2b’)に隣接させて配置し、
それにより、第8IGBTチップ(Q2b’)および第8還流ダイオードチップ(D2b’)が前後方向に配列され、かつ、第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)が左右方向に配列され、
それにより、左右方向に配列された第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)と、左右方向に配列された第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)とが平行になり、
第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)の左右方向寸法と、第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)の左右方向寸法よりも小さい第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)の左右方向寸法との差分に相当する第4隙間部分(1b2a’)が、第7還流ダイオードチップ(D2a’)と第8還流ダイオードチップ(D2b’)との間に形成されるように、第7IGBTチップ(Q2a’)と第8IGBTチップ(Q2b’)と第7還流ダイオードチップ(D2a’)と第8還流ダイオードチップ(D2b’)とを配置し、
第8導体パターン(1b3’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b2’)の前側に第7導体パターン(1b2’)に隣接させて配置し、
第3スナバ用コンデンサチップ(C1’)の一方の端子(C1a’)を第6導体パターン(1b1’)の第3隙間部分(1b1a’)上に配置し、
第3スナバ用コンデンサチップ(C1’)の他方の端子(C1b’)を第7導体パターン(1b2’)上に配置し、
第4スナバ用コンデンサチップ(C2’)の一方の端子(C2a’)を第7導体パターン(1b2’)の第4隙間部分(1b2a’)上に配置し、
第4スナバ用コンデンサチップ(C2’)の他方の端子(C2b’)を第8導体パターン(1b3’)上に配置し、
第5IGBTチップ(Q1a’)のエミッタ電極と第5還流ダイオードチップ(D1a’)のアノード電極と第7導体パターン(1b2’)とを第9ボンディングワイヤ(4a’)によって電気的に接続すると共に、第6IGBTチップ(Q1b’)のエミッタ電極と第6還流ダイオードチップ(D1b’)のアノード電極と第7導体パターン(1b2’)とを第10ボンディングワイヤ(4b’)によって電気的に接続することにより、第5IGBTチップ(Q1a’)と第5還流ダイオードチップ(D1a’)と第6IGBTチップ(Q1b’)と第6還流ダイオードチップ(D1b’)と第3スナバ用コンデンサチップ(C1’)とを並列接続し、
第7IGBTチップ(Q2a’)のエミッタ電極と第7還流ダイオードチップ(D2a’)のアノード電極と第8導体パターン(1b3’)とを第11ボンディングワイヤ(4c’)によって電気的に接続すると共に、第8IGBTチップ(Q2b’)のエミッタ電極と第8還流ダイオードチップ(D2b’)のアノード電極と第8導体パターン(1b3’)とを第12ボンディングワイヤ(4d’)によって電気的に接続することにより、第7IGBTチップ(Q2a’)と第7還流ダイオードチップ(D2a’)と第8IGBTチップ(Q2b’)と第8還流ダイオードチップ(D2b’)と第4スナバ用コンデンサチップ(C2’)とを並列接続し、
第9導体パターン(1b4’)を、絶縁基板(1a)の上面のうち、第6導体パターン(1b1’)の右側に配置し、
第5IGBTチップ(Q1a’)のゲート電極と第9導体パターン(1b4’)とを第13ボンディングワイヤ(4e’)によって電気的に接続し、
第6IGBTチップ(Q1b’)のゲート電極と第9導体パターン(1b4’)とを第14ボンディングワイヤ(4f’)によって電気的に接続し、
第10導体パターン(1b5’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b2’)の後側に配置し、
第7IGBTチップ(Q2a’)のゲート電極と第10導体パターン(1b5’)とを第15ボンディングワイヤ(4g’)によって電気的に接続し、
第8IGBTチップ(Q2b’)のゲート電極と第10導体パターン(1b5’)とを第16ボンディングワイヤ(4h’)によって電気的に接続し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)を、絶縁基板(1a)の上面に形成された第11導体パターン(1b1”)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)と同一のサイズを有する第10IGBTチップ(Q1b”)を、第11導体パターン(1b1”)上のうち、第9IGBTチップ(Q1a”)の前側に第9IGBTチップ(Q1a”)に隣接させて配置し、
それにより、第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9IGBTチップ(Q1a”)より小さいサイズを有する第9還流ダイオードチップ(D1a”)を、第11導体パターン(1b1”)上のうち、第9IGBTチップ(Q1a”)の左側に第9IGBTチップ(Q1a”)に隣接させて配置し、
それにより、第9IGBTチップ(Q1a”)および第9還流ダイオードチップ(D1a”)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9還流ダイオードチップ(D1a”)と同一のサイズを有する第10還流ダイオードチップ(D1b”)を、第11導体パターン(1b1”)上のうち、第10IGBTチップ(Q1b”)の左側に第10IGBTチップ(Q1b”)に隣接させて配置し、
それにより、第10IGBTチップ(Q1b”)および第10還流ダイオードチップ(D1b”)が左右方向に配列され、かつ、第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)が前後方向に配列され、
それにより、前後方向に配列された第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)と、前後方向に配列された第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)とが平行になり、
第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)の前後方向寸法と、第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)の前後方向寸法よりも小さい第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)の前後方向寸法との差分に相当する第5隙間部分(1b1a”)が、第9還流ダイオードチップ(D1a”)と第10還流ダイオードチップ(D1b”)との間に形成されるように、第9IGBTチップ(Q1a”)と第10IGBTチップ(Q1b”)と第9還流ダイオードチップ(D1a”)と第10還流ダイオードチップ(D1b”)とを配置し、
第12導体パターン(1b2”)を、絶縁基板(1a)の上面のうち、第11導体パターン(1b1”)の左側に第11導体パターン(1b1”)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)と同一のサイズを有する第11IGBTチップ(Q2a”)を、第12導体パターン(1b2”)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第11IGBTチップ(Q2a”)と同一のサイズを有する第12IGBTチップ(Q2b”)を、第12導体パターン(1b2”)上のうち、第11IGBTチップ(Q2a”)の左側に第11IGBTチップ(Q2a”)に隣接させて配置し、
それにより、第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9還流ダイオードチップ(D1a”)と同一のサイズを有する第11還流ダイオードチップ(D2a”)を、第12導体パターン(1b2”)上のうち、第11IGBTチップ(Q2a”)の前側に第11IGBTチップ(Q2a”)に隣接させて配置し、
それにより、第11IGBTチップ(Q2a”)および第11還流ダイオードチップ(D2a”)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第11還流ダイオードチップ(D2a”)と同一のサイズを有する第12還流ダイオードチップ(D2b”)を、第11導体パターン(1b2”)上のうち、第12IGBTチップ(Q2b”)の前側に第12IGBTチップ(Q2b”)に隣接させて配置し、
それにより、第12IGBTチップ(Q2b”)および第12還流ダイオードチップ(D2b”)が前後方向に配列され、かつ、第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)が左右方向に配列され、
それにより、左右方向に配列された第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)と、左右方向に配列された第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)とが平行になり、
第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)の左右方向寸法と、第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)の左右方向寸法よりも小さい第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)の左右方向寸法との差分に相当する第6隙間部分(1b2a”)が、第11還流ダイオードチップ(D2a”)と第12還流ダイオードチップ(D2b”)との間に形成されるように、第11IGBTチップ(Q2a”)と第12IGBTチップ(Q2b”)と第11還流ダイオードチップ(D2a”)と第12還流ダイオードチップ(D2b”)とを配置し、
第13導体パターン(1b3”)を、絶縁基板(1a)の上面のうち、第12導体パターン(1b2”)の前側に第12導体パターン(1b2”)に隣接させて配置し、
第5スナバ用コンデンサチップ(C1”)の一方の端子(C1a”)を第11導体パターン(1b1”)の第5隙間部分(1b1a”)上に配置し、
第5スナバ用コンデンサチップ(C1”)の他方の端子(C1b”)を第12導体パターン(1b2”)上に配置し、
第6スナバ用コンデンサチップ(C2”)の一方の端子(C2a”)を第12導体パターン(1b2”)の第6隙間部分(1b2a”)上に配置し、
第6スナバ用コンデンサチップ(C2”)の他方の端子(C2b”)を第13導体パターン(1b3”)上に配置し、
第9IGBTチップ(Q1a”)のエミッタ電極と第9還流ダイオードチップ(D1a”)のアノード電極と第12導体パターン(1b2”)とを第17ボンディングワイヤ(4a”)によって電気的に接続すると共に、第10IGBTチップ(Q1b”)のエミッタ電極と第10還流ダイオードチップ(D1b”)のアノード電極と第12導体パターン(1b2”)とを第18ボンディングワイヤ(4b”)によって電気的に接続することにより、第9IGBTチップ(Q1a”)と第9還流ダイオードチップ(D1a”)と第10IGBTチップ(Q1b”)と第10還流ダイオードチップ(D1b”)と第5スナバ用コンデンサチップ(C1”)とを並列接続し、
第11IGBTチップ(Q2a”)のエミッタ電極と第11還流ダイオードチップ(D2a”)のアノード電極と第13導体パターン(1b3”)とを第19ボンディングワイヤ(4c”)によって電気的に接続すると共に、第12IGBTチップ(Q2b”)のエミッタ電極と第12還流ダイオードチップ(D2b”)のアノード電極と第13導体パターン(1b3”)とを第20ボンディングワイヤ(4d”)によって電気的に接続することにより、第11IGBTチップ(Q2a”)と第11還流ダイオードチップ(D2a”)と第12IGBTチップ(Q2b”)と第12還流ダイオードチップ(D2b”)と第6スナバ用コンデンサチップ(C2”)とを並列接続し、
第14導体パターン(1b4”)を、絶縁基板(1a)の上面のうち、第11導体パターン(1b1”)の右側に配置し、
第9IGBTチップ(Q1a”)のゲート電極と第14導体パターン(1b4”)とを第21ボンディングワイヤ(4e”)によって電気的に接続し、
第10IGBTチップ(Q1b”)のゲート電極と第14導体パターン(1b4”)とを第22ボンディングワイヤ(4f”)によって電気的に接続し、
第15導体パターン(1b5”)を、絶縁基板(1a)の上面のうち、第12導体パターン(1b2”)の後側に配置し、
第11IGBTチップ(Q2a”)のゲート電極と第15導体パターン(1b5”)とを第23ボンディングワイヤ(4g”)によって電気的に接続し、
第12IGBTチップ(Q2b”)のゲート電極と第15導体パターン(1b5”)とを第24ボンディングワイヤ(4h”)によって電気的に接続し、
外囲ケース(2)を絶縁基板(1a)上に配置し、
外囲ケース(2)にインサート成形された第1外部導出端子(3a)と第1導体パターン(1b1)とを電気的に接続し、
外囲ケース(2)にインサート成形された第2外部導出端子(3b)と第2導体パターン(1b2)とを電気的に接続し、
外囲ケース(2)にインサート成形された第3外部導出端子(3c)と第3導体パターン(1b3)とを電気的に接続し、
外囲ケース(2)にインサート成形された第4外部導出端子(3d)と第4導体パターン(1b4)とを電気的に接続し、
外囲ケース(2)にインサート成形された第5外部導出端子(3e)と第5導体パターン(1b5)とを電気的に接続し、
外囲ケース(2)にインサート成形された第6外部導出端子(3a’)と第6導体パターン(1b1’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第7外部導出端子(3b’)と第7導体パターン(1b2’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第8外部導出端子(3c’)と第8導体パターン(1b3’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第9外部導出端子(3d’)と第9導体パターン(1b4’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第10外部導出端子(3e’)と第10導体パターン(1b5’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第11外部導出端子(3a”)と第11導体パターン(1b1”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第12外部導出端子(3b”)と第12導体パターン(1b2”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第13外部導出端子(3c”)と第13導体パターン(1b3”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第14外部導出端子(3d”)と第14導体パターン(1b4”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第15外部導出端子(3e”)と第15導体パターン(1b5”)とを電気的に接続し、
第1外部導出端子(3a)と第6外部導出端子(3a’)と第11外部導出端子(3a”)とが高電位側の直流端子に接続可能に構成され、第2外部導出端子(3b)と第7外部導出端子(3b’)と第12外部導出端子(3b”)とが3相交流電圧のうちのいずれか1つの交流端子に接続可能に構成され、第3外部導出端子(3c)と第8外部導出端子(3c’)と第13外部導出端子(3c”)とが低電位側の直流端子に接続可能に構成されていることを特徴とするパワー半導体モジュール(10)。 - 3相ブリッジ回路を構成するパワー半導体モジュール(10)において、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)を、絶縁基板(1a)の上面に形成された第1導体パターン(1b1)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第2IGBTチップ(Q1b)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の前側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1IGBTチップ(Q1a)より小さいサイズを有する第1還流ダイオードチップ(D1a)を、第1導体パターン(1b1)上のうち、第1IGBTチップ(Q1a)の左側に第1IGBTチップ(Q1a)に隣接させて配置し、
それにより、第1IGBTチップ(Q1a)および第1還流ダイオードチップ(D1a)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第2還流ダイオードチップ(D1b)を、第1導体パターン(1b1)上のうち、第2IGBTチップ(Q1b)の左側に第2IGBTチップ(Q1b)に隣接させて配置し、
それにより、第2IGBTチップ(Q1b)および第2還流ダイオードチップ(D1b)が左右方向に配列され、かつ、第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)が前後方向に配列され、
それにより、前後方向に配列された第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)と、前後方向に配列された第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)とが平行になり、
第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法と、第1IGBTチップ(Q1a)および第2IGBTチップ(Q1b)の前後方向寸法よりも小さい第1還流ダイオードチップ(D1a)および第2還流ダイオードチップ(D1b)の前後方向寸法との差分に相当する第1隙間部分(1b1a)が、第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)との間に形成されるように、第1IGBTチップ(Q1a)と第2IGBTチップ(Q1b)と第1還流ダイオードチップ(D1a)と第2還流ダイオードチップ(D1b)とを配置し、
第2導体パターン(1b8)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の後側に第1導体パターン(1b1)に隣接させて配置し、
第1リアクトル(L)の一方の端子(La)を第1導体パターン(1b1)に電気的に接続し、
第1リアクトル(L)の他方の端子(Lb)を第2導体パターン(1b8)に電気的に接続し、
第3導体パターン(1b2)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の左側に第1導体パターン(1b1)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第1IGBTチップ(Q1a)と同一のサイズを有する第3IGBTチップ(Q2a)を、第3導体パターン(1b2)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第3IGBTチップ(Q2a)と同一のサイズを有する第4IGBTチップ(Q2b)を、第3導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の左側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第1還流ダイオードチップ(D1a)と同一のサイズを有する第3還流ダイオードチップ(D2a)を、第3導体パターン(1b2)上のうち、第3IGBTチップ(Q2a)の前側に第3IGBTチップ(Q2a)に隣接させて配置し、
それにより、第3IGBTチップ(Q2a)および第3還流ダイオードチップ(D2a)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第3還流ダイオードチップ(D2a)と同一のサイズを有する第4還流ダイオードチップ(D2b)を、第3導体パターン(1b2)上のうち、第4IGBTチップ(Q2b)の前側に第4IGBTチップ(Q2b)に隣接させて配置し、
それにより、第4IGBTチップ(Q2b)および第4還流ダイオードチップ(D2b)が前後方向に配列され、かつ、第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)が左右方向に配列され、
それにより、左右方向に配列された第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)と、左右方向に配列された第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)とが平行になり、
第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法と、第3IGBTチップ(Q2a)および第4IGBTチップ(Q2b)の左右方向寸法よりも小さい第3還流ダイオードチップ(D2a)および第4還流ダイオードチップ(D2b)の左右方向寸法との差分に相当する第2隙間部分(1b2a)が、第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)との間に形成されるように、第3IGBTチップ(Q2a)と第4IGBTチップ(Q2b)と第3還流ダイオードチップ(D2a)と第4還流ダイオードチップ(D2b)とを配置し、
第4導体パターン(1b3)を、絶縁基板(1a)の上面のうち、第3導体パターン(1b2)の前側に第3導体パターン(1b2)に隣接させて配置し、
第1スナバ用コンデンサチップ(C1)の一方の端子(C1a)を第1導体パターン(1b1)の第1隙間部分(1b1a)上に配置し、
第1スナバ用コンデンサチップ(C1)の他方の端子(C1b)を第3導体パターン(1b2)上に配置し、
第2スナバ用コンデンサチップ(C2)の一方の端子(C2a)を第3導体パターン(1b2)の第2隙間部分(1b2a)上に配置し、
第2スナバ用コンデンサチップ(C2)の他方の端子(C2b)を第4導体パターン(1b3)上に配置し、
第1IGBTチップ(Q1a)のエミッタ電極と第1還流ダイオードチップ(D1a)のアノード電極と第3導体パターン(1b2)とを第1ボンディングワイヤ(4a)によって電気的に接続すると共に、第2IGBTチップ(Q1b)のエミッタ電極と第2還流ダイオードチップ(D1b)のアノード電極と第3導体パターン(1b2)とを第2ボンディングワイヤ(4b)によって電気的に接続することにより、第1IGBTチップ(Q1a)と第1還流ダイオードチップ(D1a)と第2IGBTチップ(Q1b)と第2還流ダイオードチップ(D1b)と第1スナバ用コンデンサチップ(C1)とを並列接続し、
第3IGBTチップ(Q2a)のエミッタ電極と第3還流ダイオードチップ(D2a)のアノード電極と第4導体パターン(1b3)とを第3ボンディングワイヤ(4c)によって電気的に接続すると共に、第4IGBTチップ(Q2b)のエミッタ電極と第4還流ダイオードチップ(D2b)のアノード電極と第4導体パターン(1b3)とを第4ボンディングワイヤ(4d)によって電気的に接続することにより、第3IGBTチップ(Q2a)と第3還流ダイオードチップ(D2a)と第4IGBTチップ(Q2b)と第4還流ダイオードチップ(D2b)と第2スナバ用コンデンサチップ(C2)とを並列接続し、
第5導体パターン(1b4)を、絶縁基板(1a)の上面のうち、第1導体パターン(1b1)の右側に配置し、
第1IGBTチップ(Q1a)のゲート電極と第5導体パターン(1b4)とを第5ボンディングワイヤ(4e)によって電気的に接続し、
第2IGBTチップ(Q1b)のゲート電極と第5導体パターン(1b4)とを第6ボンディングワイヤ(4f)によって電気的に接続し、
第6導体パターン(1b5)を、絶縁基板(1a)の上面のうち、第3導体パターン(1b2)の後側に配置し、
第3IGBTチップ(Q2a)のゲート電極と第6導体パターン(1b5)とを第7ボンディングワイヤ(4g)によって電気的に接続し、
第4IGBTチップ(Q2b)のゲート電極と第6導体パターン(1b5)とを第8ボンディングワイヤ(4h)によって電気的に接続し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)を、絶縁基板(1a)の上面に形成された第7導体パターン(1b1’)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)と同一のサイズを有する第6IGBTチップ(Q1b’)を、第7導体パターン(1b1’)上のうち、第5IGBTチップ(Q1a’)の前側に第5IGBTチップ(Q1a’)に隣接させて配置し、
それにより、第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5IGBTチップ(Q1a’)より小さいサイズを有する第5還流ダイオードチップ(D1a’)を、第7導体パターン(1b1’)上のうち、第5IGBTチップ(Q1a’)の左側に第5IGBTチップ(Q1a’)に隣接させて配置し、
それにより、第5IGBTチップ(Q1a’)および第5還流ダイオードチップ(D1a’)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5還流ダイオードチップ(D1a’)と同一のサイズを有する第6還流ダイオードチップ(D1b’)を、第7導体パターン(1b1’)上のうち、第6IGBTチップ(Q1b’)の左側に第6IGBTチップ(Q1b’)に隣接させて配置し、
それにより、第6IGBTチップ(Q1b’)および第6還流ダイオードチップ(D1b’)が左右方向に配列され、かつ、第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)が前後方向に配列され、
それにより、前後方向に配列された第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)と、前後方向に配列された第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)とが平行になり、
第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)の前後方向寸法と、第5IGBTチップ(Q1a’)および第6IGBTチップ(Q1b’)の前後方向寸法よりも小さい第5還流ダイオードチップ(D1a’)および第6還流ダイオードチップ(D1b’)の前後方向寸法との差分に相当する第3隙間部分(1b1a’)が、第5還流ダイオードチップ(D1a’)と第6還流ダイオードチップ(D1b’)との間に形成されるように、第5IGBTチップ(Q1a’)と第6IGBTチップ(Q1b’)と第5還流ダイオードチップ(D1a’)と第6還流ダイオードチップ(D1b’)とを配置し、
第8導体パターン(1b8’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b1’)の後側に第7導体パターン(1b1’)に隣接させて配置し、
第2リアクトル(L’)の一方の端子(La’)を第7導体パターン(1b1’)に電気的に接続し、
第2リアクトル(L’)の他方の端子(Lb’)を第8導体パターン(1b8’)に電気的に接続し、
第9導体パターン(1b2’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b1’)の左側に第7導体パターン(1b1’)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第5IGBTチップ(Q1a’)と同一のサイズを有する第7IGBTチップ(Q2a’)を、第9導体パターン(1b2’)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第7IGBTチップ(Q2a’)と同一のサイズを有する第8IGBTチップ(Q2b’)を、第9導体パターン(1b2’)上のうち、第7IGBTチップ(Q2a’)の左側に第7IGBTチップ(Q2a’)に隣接させて配置し、
それにより、第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第5還流ダイオードチップ(D1a’)と同一のサイズを有する第7還流ダイオードチップ(D2a’)を、第9導体パターン(1b2’)上のうち、第7IGBTチップ(Q2a’)の前側に第7IGBTチップ(Q2a’)に隣接させて配置し、
それにより、第7IGBTチップ(Q2a’)および第7還流ダイオードチップ(D2a’)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第7還流ダイオードチップ(D2a’)と同一のサイズを有する第8還流ダイオードチップ(D2b’)を、第9導体パターン(1b2’)上のうち、第8IGBTチップ(Q2b’)の前側に第8IGBTチップ(Q2b’)に隣接させて配置し、
それにより、第8IGBTチップ(Q2b’)および第8還流ダイオードチップ(D2b’)が前後方向に配列され、かつ、第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)が左右方向に配列され、
それにより、左右方向に配列された第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)と、左右方向に配列された第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)とが平行になり、
第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)の左右方向寸法と、第7IGBTチップ(Q2a’)および第8IGBTチップ(Q2b’)の左右方向寸法よりも小さい第7還流ダイオードチップ(D2a’)および第8還流ダイオードチップ(D2b’)の左右方向寸法との差分に相当する第4隙間部分(1b2a’)が、第7還流ダイオードチップ(D2a’)と第8還流ダイオードチップ(D2b’)との間に形成されるように、第7IGBTチップ(Q2a’)と第8IGBTチップ(Q2b’)と第7還流ダイオードチップ(D2a’)と第8還流ダイオードチップ(D2b’)とを配置し、
第10導体パターン(1b3’)を、絶縁基板(1a)の上面のうち、第9導体パターン(1b2’)の前側に第9導体パターン(1b2’)に隣接させて配置し、
第3スナバ用コンデンサチップ(C1’)の一方の端子(C1a’)を第7導体パターン(1b1’)の第3隙間部分(1b1a’)上に配置し、
第3スナバ用コンデンサチップ(C1’)の他方の端子(C1b’)を第9導体パターン(1b2’)上に配置し、
第4スナバ用コンデンサチップ(C2’)の一方の端子(C2a’)を第9導体パターン(1b2’)の第4隙間部分(1b2a’)上に配置し、
第4スナバ用コンデンサチップ(C2’)の他方の端子(C2b’)を第10導体パターン(1b3’)上に配置し、
第5IGBTチップ(Q1a’)のエミッタ電極と第5還流ダイオードチップ(D1a’)のアノード電極と第9導体パターン(1b2’)とを第9ボンディングワイヤ(4a’)によって電気的に接続すると共に、第6IGBTチップ(Q1b’)のエミッタ電極と第6還流ダイオードチップ(D1b’)のアノード電極と第9導体パターン(1b2’)とを第10ボンディングワイヤ(4b’)によって電気的に接続することにより、第5IGBTチップ(Q1a’)と第5還流ダイオードチップ(D1a’)と第6IGBTチップ(Q1b’)と第6還流ダイオードチップ(D1b’)と第3スナバ用コンデンサチップ(C1’)とを並列接続し、
第7IGBTチップ(Q2a’)のエミッタ電極と第7還流ダイオードチップ(D2a’)のアノード電極と第10導体パターン(1b3’)とを第11ボンディングワイヤ(4c’)によって電気的に接続すると共に、第8IGBTチップ(Q2b’)のエミッタ電極と第8還流ダイオードチップ(D2b’)のアノード電極と第10導体パターン(1b3’)とを第12ボンディングワイヤ(4d’)によって電気的に接続することにより、第7IGBTチップ(Q2a’)と第7還流ダイオードチップ(D2a’)と第8IGBTチップ(Q2b’)と第8還流ダイオードチップ(D2b’)と第4スナバ用コンデンサチップ(C2’)とを並列接続し、
第11導体パターン(1b4’)を、絶縁基板(1a)の上面のうち、第7導体パターン(1b1’)の右側に配置し、
第5IGBTチップ(Q1a’)のゲート電極と第11導体パターン(1b4’)とを第13ボンディングワイヤ(4e’)によって電気的に接続し、
第6IGBTチップ(Q1b’)のゲート電極と第11導体パターン(1b4’)とを第14ボンディングワイヤ(4f’)によって電気的に接続し、
第12導体パターン(1b5’)を、絶縁基板(1a)の上面のうち、第9導体パターン(1b2’)の後側に配置し、
第7IGBTチップ(Q2a’)のゲート電極と第12導体パターン(1b5’)とを第15ボンディングワイヤ(4g’)によって電気的に接続し、
第8IGBTチップ(Q2b’)のゲート電極と第12導体パターン(1b5’)とを第16ボンディングワイヤ(4h’)によって電気的に接続し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)を、絶縁基板(1a)の上面に形成された第13導体パターン(1b1”)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)と同一のサイズを有する第10IGBTチップ(Q1b”)を、第13導体パターン(1b1”)上のうち、第9IGBTチップ(Q1a”)の前側に第9IGBTチップ(Q1a”)に隣接させて配置し、
それにより、第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9IGBTチップ(Q1a”)より小さいサイズを有する第9還流ダイオードチップ(D1a”)を、第13導体パターン(1b1”)上のうち、第9IGBTチップ(Q1a”)の左側に第9IGBTチップ(Q1a”)に隣接させて配置し、
それにより、第9IGBTチップ(Q1a”)および第9還流ダイオードチップ(D1a”)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9還流ダイオードチップ(D1a”)と同一のサイズを有する第10還流ダイオードチップ(D1b”)を、第13導体パターン(1b1”)上のうち、第10IGBTチップ(Q1b”)の左側に第10IGBTチップ(Q1b”)に隣接させて配置し、
それにより、第10IGBTチップ(Q1b”)および第10還流ダイオードチップ(D1b”)が左右方向に配列され、かつ、第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)が前後方向に配列され、
それにより、前後方向に配列された第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)と、前後方向に配列された第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)とが平行になり、
第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)の前後方向寸法と、第9IGBTチップ(Q1a”)および第10IGBTチップ(Q1b”)の前後方向寸法よりも小さい第9還流ダイオードチップ(D1a”)および第10還流ダイオードチップ(D1b”)の前後方向寸法との差分に相当する第5隙間部分(1b1a”)が、第9還流ダイオードチップ(D1a”)と第10還流ダイオードチップ(D1b”)との間に形成されるように、第9IGBTチップ(Q1a”)と第10IGBTチップ(Q1b”)と第9還流ダイオードチップ(D1a”)と第10還流ダイオードチップ(D1b”)とを配置し、
第14導体パターン(1b8”)を、絶縁基板(1a)の上面のうち、第13導体パターン(1b1”)の後側に第13導体パターン(1b1”)に隣接させて配置し、
第3リアクトル(L”)の一方の端子(La”)を第13導体パターン(1b1”)に電気的に接続し、
第3リアクトル(L”)の他方の端子(Lb”)を第14導体パターン(1b8”)に電気的に接続し、
第15導体パターン(1b2”)を、絶縁基板(1a)の上面のうち、第13導体パターン(1b1”)の左側に第13導体パターン(1b1”)に隣接させて配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第9IGBTチップ(Q1a”)と同一のサイズを有する第11IGBTチップ(Q2a”)を、第15導体パターン(1b2”)上に配置し、
コレクタ電極が下側になり、エミッタ電極およびゲート電極が上側になるように、第11IGBTチップ(Q2a”)と同一のサイズを有する第12IGBTチップ(Q2b”)を、第15導体パターン(1b2”)上のうち、第11IGBTチップ(Q2a”)の左側に第11IGBTチップ(Q2a”)に隣接させて配置し、
それにより、第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)が左右方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第9還流ダイオードチップ(D1a”)と同一のサイズを有する第11還流ダイオードチップ(D2a”)を、第15導体パターン(1b2”)上のうち、第11IGBTチップ(Q2a”)の前側に第11IGBTチップ(Q2a”)に隣接させて配置し、
それにより、第11IGBTチップ(Q2a”)および第11還流ダイオードチップ(D2a”)が前後方向に配列され、
カソード電極が下側になり、アノード電極が上側になるように、第11還流ダイオードチップ(D2a”)と同一のサイズを有する第12還流ダイオードチップ(D2b”)を、第15導体パターン(1b2”)上のうち、第12IGBTチップ(Q2b”)の前側に第12IGBTチップ(Q2b”)に隣接させて配置し、
それにより、第12IGBTチップ(Q2b”)および第12還流ダイオードチップ(D2b”)が前後方向に配列され、かつ、第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)が左右方向に配列され、
それにより、左右方向に配列された第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)と、左右方向に配列された第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)とが平行になり、
第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)の左右方向寸法と、第11IGBTチップ(Q2a”)および第12IGBTチップ(Q2b”)の左右方向寸法よりも小さい第11還流ダイオードチップ(D2a”)および第12還流ダイオードチップ(D2b”)の左右方向寸法との差分に相当する第6隙間部分(1b2a”)が、第11還流ダイオードチップ(D2a”)と第12還流ダイオードチップ(D2b”)との間に形成されるように、第11IGBTチップ(Q2a”)と第12IGBTチップ(Q2b”)と第11還流ダイオードチップ(D2a”)と第12還流ダイオードチップ(D2b”)とを配置し、
第16導体パターン(1b3”)を、絶縁基板(1a)の上面のうち、第15導体パターン(1b2”)の前側に第15導体パターン(1b2”)に隣接させて配置し、
第5スナバ用コンデンサチップ(C1”)の一方の端子(C1a”)を第13導体パターン(1b1”)の第5隙間部分(1b1a”)上に配置し、
第5スナバ用コンデンサチップ(C1”)の他方の端子(C1b”)を第15導体パターン(1b2”)上に配置し、
第6スナバ用コンデンサチップ(C2”)の一方の端子(C2a”)を第15導体パターン(1b2”)の第6隙間部分(1b2a”)上に配置し、
第6スナバ用コンデンサチップ(C2”)の他方の端子(C2b”)を第16導体パターン(1b3”)上に配置し、
第9IGBTチップ(Q1a”)のエミッタ電極と第9還流ダイオードチップ(D1a”)のアノード電極と第15導体パターン(1b2”)とを第17ボンディングワイヤ(4a”)によって電気的に接続すると共に、第10IGBTチップ(Q1b”)のエミッタ電極と第10還流ダイオードチップ(D1b”)のアノード電極と第15導体パターン(1b2”)とを第18ボンディングワイヤ(4b”)によって電気的に接続することにより、第9IGBTチップ(Q1a”)と第9還流ダイオードチップ(D1a”)と第10IGBTチップ(Q1b”)と第10還流ダイオードチップ(D1b”)と第5スナバ用コンデンサチップ(C1”)とを並列接続し、
第11IGBTチップ(Q2a”)のエミッタ電極と第11還流ダイオードチップ(D2a”)のアノード電極と第16導体パターン(1b3”)とを第19ボンディングワイヤ(4c”)によって電気的に接続すると共に、第12IGBTチップ(Q2b”)のエミッタ電極と第12還流ダイオードチップ(D2b”)のアノード電極と第16導体パターン(1b3”)とを第20ボンディングワイヤ(4d”)によって電気的に接続することにより、第11IGBTチップ(Q2a”)と第11還流ダイオードチップ(D2a”)と第12IGBTチップ(Q2b”)と第12還流ダイオードチップ(D2b”)と第6スナバ用コンデンサチップ(C2”)とを並列接続し、
第17導体パターン(1b4”)を、絶縁基板(1a)の上面のうち、第13導体パターン(1b1”)の右側に配置し、
第9IGBTチップ(Q1a”)のゲート電極と第17導体パターン(1b4”)とを第21ボンディングワイヤ(4e”)によって電気的に接続し、
第10IGBTチップ(Q1b”)のゲート電極と第17導体パターン(1b4”)とを第22ボンディングワイヤ(4f”)によって電気的に接続し、
第18導体パターン(1b5”)を、絶縁基板(1a)の上面のうち、第15導体パターン(1b2”)の後側に配置し、
第11IGBTチップ(Q2a”)のゲート電極と第18導体パターン(1b5”)とを第23ボンディングワイヤ(4g”)によって電気的に接続し、
第12IGBTチップ(Q2b”)のゲート電極と第18導体パターン(1b5”)とを第24ボンディングワイヤ(4h”)によって電気的に接続し、
外囲ケース(2)を絶縁基板(1a)上に配置し、
外囲ケース(2)にインサート成形された第1外部導出端子(3a)と第2導体パターン(1b8)とを電気的に接続し、
外囲ケース(2)にインサート成形された第2外部導出端子(3b)と第3導体パターン(1b2)とを電気的に接続し、
外囲ケース(2)にインサート成形された第3外部導出端子(3c)と第4導体パターン(1b3)とを電気的に接続し、
外囲ケース(2)にインサート成形された第4外部導出端子(3d)と第5導体パターン(1b4)とを電気的に接続し、
外囲ケース(2)にインサート成形された第5外部導出端子(3e)と第6導体パターン(1b5)とを電気的に接続し、
外囲ケース(2)にインサート成形された第6外部導出端子(3a’)と第8導体パターン(1b8’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第7外部導出端子(3b’)と第9導体パターン(1b2’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第8外部導出端子(3c’)と第10導体パターン(1b3’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第9外部導出端子(3d’)と第11導体パターン(1b4’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第10外部導出端子(3e’)と第12導体パターン(1b5’)とを電気的に接続し、
外囲ケース(2)にインサート成形された第11外部導出端子(3a”)と第14導体パターン(1b8”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第12外部導出端子(3b”)と第15導体パターン(1b2”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第13外部導出端子(3c”)と第16導体パターン(1b3”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第14外部導出端子(3d”)と第17導体パターン(1b4”)とを電気的に接続し、
外囲ケース(2)にインサート成形された第15外部導出端子(3e”)と第18導体パターン(1b5”)とを電気的に接続し、
第1外部導出端子(3a)と第6外部導出端子(3a’)と第11外部導出端子(3a”)とが高電位側の直流端子に接続可能に構成され、第2外部導出端子(3b)と第7外部導出端子(3b’)と第12外部導出端子(3b”)とが3相交流電圧のうちのいずれか1つの交流端子に接続可能に構成され、第3外部導出端子(3c)と第8外部導出端子(3c’)と第13外部導出端子(3c”)とが低電位側の直流端子に接続可能に構成されていることを特徴とするパワー半導体モジュール(10)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161677A JP5424437B2 (ja) | 2009-07-08 | 2009-07-08 | パワー半導体モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161677A JP5424437B2 (ja) | 2009-07-08 | 2009-07-08 | パワー半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011018740A JP2011018740A (ja) | 2011-01-27 |
JP5424437B2 true JP5424437B2 (ja) | 2014-02-26 |
Family
ID=43596320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009161677A Active JP5424437B2 (ja) | 2009-07-08 | 2009-07-08 | パワー半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5424437B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
KR102047852B1 (ko) * | 2019-10-29 | 2019-11-22 | 현대일렉트릭앤에너지시스템(주) | 모듈형 igbt를 이용한 고속전철용 추진제어장치의 전력스택을 갖는 고속 전철용 추진 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3896940B2 (ja) * | 2002-10-08 | 2007-03-22 | 三菱電機株式会社 | 半導体装置 |
JP2005251839A (ja) * | 2004-03-02 | 2005-09-15 | Fuji Electric Holdings Co Ltd | 電力用半導体モジュールの絶縁基板 |
JP2006196721A (ja) * | 2005-01-14 | 2006-07-27 | Fuji Electric Device Technology Co Ltd | 電力用半導体装置 |
JP4875977B2 (ja) * | 2006-12-27 | 2012-02-15 | 日本インター株式会社 | パワーモジュール |
-
2009
- 2009-07-08 JP JP2009161677A patent/JP5424437B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011018740A (ja) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6708066B2 (ja) | 半導体装置 | |
CN110998838B (zh) | 半导体模块 | |
CN105470248B (zh) | 半导体器件 | |
CN110178304B (zh) | 半导体装置 | |
JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
JP6836201B2 (ja) | 電力変換装置 | |
US10811345B2 (en) | Semiconductor device and method of manufacturing the same | |
CN112543994B (zh) | 半导体装置 | |
CN109417066B (zh) | 半导体装置 | |
US20130119907A1 (en) | Power Module with Current Routing | |
JP2015149883A (ja) | 電力変換装置 | |
CN113557603B (zh) | 半导体装置 | |
CN112582356A (zh) | 半导体器件 | |
US11996344B2 (en) | Semiconductor device | |
JP5424437B2 (ja) | パワー半導体モジュール | |
CN112992845A (zh) | 功率模块及其制造方法 | |
US11887905B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131123 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5424437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |