JP5407707B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5407707B2
JP5407707B2 JP2009225361A JP2009225361A JP5407707B2 JP 5407707 B2 JP5407707 B2 JP 5407707B2 JP 2009225361 A JP2009225361 A JP 2009225361A JP 2009225361 A JP2009225361 A JP 2009225361A JP 5407707 B2 JP5407707 B2 JP 5407707B2
Authority
JP
Japan
Prior art keywords
layer
metal
metal layer
semiconductor light
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009225361A
Other languages
English (en)
Other versions
JP2011077190A (ja
Inventor
聡 和田
実希 守山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2009225361A priority Critical patent/JP5407707B2/ja
Publication of JP2011077190A publication Critical patent/JP2011077190A/ja
Application granted granted Critical
Publication of JP5407707B2 publication Critical patent/JP5407707B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は半導体発光素子及びその製造方法の改良に関する。
半導体素子の製造方法として、基板上に半導体を成長させた後に、半導体層と導電性基板を接合層を介して接合し、レーザリフトオフ法(LLO)やケミカルリフトオフ法(CLO)により成長基板を剥離する方法がある。このような半導体素子の製造方法の例が、特許文献1及び2に開示されている。特許文献1及び2に開示の方法では、共晶系の金属を利用して半導体層と導電性基板を接合している。 また、半導体層や基板の接合に関する技術が特許文献3,4に開示されている。特許文献3には、金属微粒子からなる金属ペーストを焼結して得られるバンプの形成方法が開示されている。特許文献4には、半導体層の上に接合材としてAu製のバンプを形成する方法が開示されている。
特開2004−235506号公報 特開2001−339100号公報 特開2007−19144号公報 特開2005−79550号公報
引用文献1及び2の方法では、接合層が共晶系の金属であるため、融点が低く、その後の工程で高温下での処理ができない。 一方、引用文献3及び4の方法では、バンプを介して接合するため、接合時に高い位置精度が求められる。また、バンプはベタ金属層に比べて接合部材との接合面積が小さいため、高い接合強度が得られない。特に、LLOにより基板を剥離する場合、接合強度の不足によりレーザ照射時に破損する恐れがある。また、多数のバンプを形成しなければならず、コスト高となってしまう。 そこで、本発明は、熱圧着による半導体発光素子への影響が低減され、かつ半導体層や基板の接合部において高い接合強度が得られるLEDチップの製造方法を提供することを目的とする。
この発明は上記課題に鑑みてなされたものである。即ち、 基板を含む半導体発光素子の半導体層を支持基板へ接合し、その後前記半導体発光素子の基板を剥離する工程を含むLEDチップの製造方法において、 前記半導体素子の前記半導体層へ第1の金属層を積層するステップと、 前記支持基板へ第2の金属層を積層するステップと、 前記第1の金属層と前記第2の金属層との間に、平均粒径が0.005μm〜1.0μmであり、前記第1の金属層及び前記第2の金属層と同一及び/又は同種の金属微粒子を含むペーストを介在させるステップと、 前記ペーストを介して、前記第1の金属層と前記第2の金属層とを熱圧着するステップと、を含むことを特徴とするLEDチップの製造方法である。
本発明の第1の局面であるLEDチップの製造方法によれば、半導体層へ積層された第1の金属層と、支持基板へ積層された第2の金属層とが、金属微粒子を含むペーストを接合材として熱圧着される。第1の金属層と第2金属層を直接熱圧着する場合に比べて、低温と低圧で熱圧着できる。これにより、半導体発光素子への熱圧着による影響を低減できる。さらに、第1の金属層と第2の金属層を直接熱圧着する場合は両金属層に十分な厚さが必要なるが、本発明は金属微粒子を含むペーストを接合層として使用するため、第1及び第2の金属層を薄くすることができ、層厚の調整が容易となる。さらに、第1及び第2の金属層を薄くすることにより、コスト面で有利となる。また、バンプにより接合する場合よりも接合面積を広くすることができるため、高い接合強度を得ることができる。当該ペーストを第1の金属層及び第2の金属層との間に介在させることは、バンプを第1の金属層及び第2の金属層との間に所定形状で形成するのに比べて容易であるため、歩留まりが向上する。
図1はLEDチップの製造方法1のフロー図である。 図2はLEDチップの製造方法1による製造工程を示す図である。 図3はLEDチップ5の熱圧着後の接着層19近傍の断面図である。 図4A、B変形例であるLEDチップの実装体10’の製造工程を示す是である。 図5A、Bは実施例であるLEDチップの実装体100の製造工程を示す図である。
本発明のLEDチップの製造方法は、半導体発光素子の半導体層を所定の極性にドープしたSi等の半導体基板や、Cu等の金属基板や、セラミック等からなり表面に配線パターンが設けられた配線基板等の支持基板へ接合した後、半導体発光素子の基板を剥離する工程を含むLEDチップの製造方法である。導体発光素子の基板は、LLO(レーザリフトオフ)やCLO(ケミカルリフトオフ)により半導体層から剥離することができる。
本発明のLEDチップの製造方法では、まず、半導体層へ第1の金属層を積層する(第1のステップ)。第1の金属層を形成する範囲は特に限定されないが、半導体層の略全域に形成することが好ましい。接合面積が十分確保されるからである。第1の金属層の厚さは0.01μm〜10.0μm、好ましくは0.10μm〜5.0μm、更に好ましくは1.0μm〜3.0μmである。このように第1の金属層を薄く形成することにより、コスト面で有利となる。第1の金属層の材質は、金、銀、白金、又はパラジウムから選択される少なくとも一つの金属からなる。中でも金を採用することが好ましい。金は延性及び展性が高く、半導体層と支持基板との熱膨張率差を緩和することができるからである。また、金は反応性が低いため、化学的処理に対して安定性が高いからである。
第1のステップの後に、導電性基板へ第2の金属層を積層する(第2のステップ)。第2の金属層は第1の金属層と同様に形成できる。第2の金属層は第1の金属層と同一の形態であってもよいし、異なる形態であっても良い。
第2のステップの後に、第1の金属層と第2の金属層との間に、平均粒径が0.005μm〜1.0μmであり、第1の金属層及び第2の金属層と同一及び/又は同種の金属微粒子を含むペーストを介在させる(第3のステップ)。ここで使用されるペーストに含まれる金属微粒子は、第1の金属層及び第2の金属層と同一及び/又は同種であって、金、銀、白金、又はパラジウムから選択される少なくとも一つの金属からなることが好ましい。従来、接合材として使用されるはんだや金とスズの合金などは融点が低いため、形成されたLEDチップの封止工程や、実装基板への実装工程などの後工程において、当該融点以上の温度で処理できないという問題がある。一方、金、銀、白金、又はパラジウムは、はんだや金とスズの合金等に比べて融点が高い。これらの金属を当該ペーストに含まれる金属微粒子とすることにより、形成されたLEDチップの後工程において、より高い温度での処理に供することができる。例えば、形成されたLEDチップの封止工程においてガラス封止することが可能である。
ペーストに含まれる金属微粒子は金であることが好ましい。金は延性及び展性が高いため、熱圧着後の接合部における変形が許容されるからである。従来の金スズ合金を接合材として使用した場合には熱圧着後の接合部が硬いために変形が許容されず、LLOによる基板の剥離時にクラックが発生したり、半導体素子に反りが発生するおそれがあったが、当該金属微粒子を金とすることによって接合部における変形が許容され、クラックや反りの発生が防止される。
金属微粒子を含むペーストは、第1の金属層と第2金属層との間の全域に充填されることが好ましい。これにより、当該ペーストと第1及び第2金属層との接触面積が十分確保され、後述の熱圧着後に高い接合強度が得られるからである。
金属微粒子を含むペーストを設ける厚さ(ペースト層の厚さ)は特に限定されない。ただし、当該ペースト層の厚さが厚すぎると、熱伝導性が低下するため好ましくない。なお、ペーストに占める金属粒子の密度はペーストに対して0.45〜0.95倍となっている。一方、当該ペースト層の厚さが薄すぎると十分な接着力が得られないため好ましくない。これらを考慮して、当該ペースト層の厚さは、例えば、約0.5μm〜約20μm、好ましくは約0.8μm〜約10.0μm、さらに好ましくは約1.0μm〜5.0μmとする。金属微粒子を含むペーストを介して第1の金属層と第2の金属層を接合することにより、ベタ金属層同士を直接接合する場合に比べて、弾性異方性が低減され、膨張やせん断が等方的となり、プル強度、シェア強度ともに向上する。
第3のステップ後に、金属微粒子を含むペーストを介して第1の金属層と第2の金属層を熱圧着する(第4のステップ)。当該ペーストは金属微粒子を含むため、熱圧着の条件を比較的低温かつ低圧力とすることができる。これにより、半導体素子に対する、熱圧着時の熱及び圧力の影響を低減することができる。第1及び第2の金属層と当該ペーストの金属微粒子が金からなるとき、熱圧着の温度条件は、例えば約100℃〜約320℃、好ましくは約150℃〜約250℃、より好ましくは約180℃〜約220℃とする。また、圧力条件は約0.1Pa〜約2.0Pa、好ましくは約0.3Pa〜約1.0Pa、より好ましくは約0.5Pa〜約0.8Paとすることができる。
熱圧着するステップ(第4のステップ)は、金属微粒子間に間隙が形成され、かつ金属微粒子の一部が第1及び/又は第2の金属層に侵入するように熱圧着することが好ましい。当該間隙が金属微粒子及び熱圧着で融合した金属微粒子の移動や変形を許容することにより、半導体層と導電性基板との間の熱膨張収縮量の違いや半導体層における格子不整合により生じる内部応力が緩和される。その結果、当該内部応力によるクラックの発生や破損が防止されるからである。
本発明の第2の局面は、半導体層に導電性基板が接合された半導体発光素子であって、半導体層の上に設けられる、層厚0.3μm〜5.0μmの第1の金属層と、導電性基板の上に設けられる、層厚0.3μm〜10μmの第2の金属層と、第1及び第2の金属層の間に設けられ、第1及び第2の金属層を接合する、層厚0.5μm〜20μmの金属製の接合層であって、第1及び第2の金属層と同一及び/又は同種の金属微粒子を接合してなる接合層と、を含む半導体発光素子である。第2の局面の半導体発光素子によれば、第1及び第2の金属層及び接合層が薄く形成されるため、コスト面で有利となり、熱伝導性も向上する。
第2の局面における半導体発光素子の接合層は、金属微粒子間に間隙を有し、かつ金属粒子の一部は前記第1及び/又は第2の金属層に侵入しているが好ましい。当該間隙により接合層の変形が許容されるため、半導体層と導電性基板との間の熱膨張収縮量の違いや半導体層における格子不整合により生じる内部応力が緩和される。その結果、当該内部応力によるクラックの発生や破損が防止されるからである。
第2の局面における第1及び第2の金属層は、金、銀、白金、又はパラジウムから選択される少なくとも一つの金属を含むことが好ましい。形成されたLEDチップの後工程において、高温での処理に供することができるからである。
上記において半導体発光素子には、絶縁性の成長基板の上にP層及びN層を形成したIII族窒化物系化合物半導体発光素子を適用することができる。III族窒化物系化合物半導体素子とは、III族窒化物系化合物半導体からなる発光層を有する発光素子をいう。ここで、III族窒化物系化合物半導体とは、一般式としてAlGaIn1−X−YN(0≦X≦1、0≦Y≦1、0≦X+Y≦1)の四元系で表され、AlN、GaN及びInNのいわゆる2元系、AlGa1−xN、AlIn1−xN及びGaIn1−xN(以上において0<x<1)のいわゆる3元系を包含する。III族元素の少なくとも一部をボロン(B)、タリウム(Tl)等で置換しても良く、また、窒素(N)の少なくとも一部もリン(P)、ヒ素(As)、アンチモン(Sb)、ビスマス(Bi)等で置換できる。III族窒化物系化合物半導体層は任意のドーパントを含むものであっても良い。n型不純物として、Si、Ge、Se、Te、C等を用いることができる。p型不純物として、Mg、Zn、Be、Ca、Sr、Ba等を用いることができる。なお、結晶成長基板には、サファイア(Al)、ガリウムナイトライド(GaN)、炭化ケイ素(SiC)、シリコン(Si)などを用いることができる。
III族窒化物系化合物半導体層は、周知の有機金属気相成長法(MOCVD法)、分子線結晶成長法(MBE法)、ハライド系気相成長法(HVPE法)、スパッタ法、イオンプレーティング法、電子シャワー法等によって形成することができる。 なお、p型不純物をドープした後にIII族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことも可能であるが必須ではない。 発光素子はかかるIII族窒化物系化合物半導体を積層して構成される。発光のための層構成として量子井戸構造(多重量子井戸構造若しくは単一量子井戸構造)を採用することができる。そのほか、シングルへテロ型、ダブルへテロ型、ホモ接合型を採用することもできる。 以下、この発明の実施例について図例を参照しながら説明する。
本発明の実施例であるLEDチップの製造方法のフロー図を図1に示し、LEDチップの製造方法による製造工程を示す図を図2に示す。まず、図2Aに示すように、ウェハ状態の半導体発光素子10を用意する。半導体発光素子10はサファイア製の成長基板11上に、n型AlGaInNからなるn型半導体層12、AlGaInNからなる発光層13、p型AlGaInNからなるp型半導体層14をこの順に積層してなり、P型半導体層のコンタクト電極として厚さ3000ÅのAg層を蒸着により形成し、その上に、厚さ500ÅのNi層、厚さ100ÅのTi層を下からこの順で蒸着により形成する。
次に図2Bに示すように、Ti層の上に第1の金属層15を積層する(図1における第1のステップ1)。第1の金属層15は蒸着で形成される、厚さ約1.0μmのAu製の薄層である。次に、コンタクト層として、厚さ2000ÅのAl層をスパッタにより形成し、その上に厚さ500ÅのTi層、厚さ100ÅのPt層を蒸着により形成したp型シリコン製の導電性基板16を用意し、図2Cに示すように、導電性基板16のPt層の上に第2の金属層17を積層する(図1に示す第2のステップ2)。第2の金属層17は、第1の金属層15と同様に形成され、厚さ約4.0μmのAu製の薄層である。
続いて、図2Dに示すように、第1の金属層15と第2の金属層17との間に金属微粒子を含むペースト層18を介在させる(図1における第3のステップ3)。ペースト層18に含まれる金属微粒子は平均粒子径が約0.1〜0.5μmのAu製の微粒子である。ペースト層18の厚さは約4.0μmである。ペースト層18は第1の金属層15と第2の金属層17との間の全域に充填されて仮焼成される。その後、図2Eに示すように、ペースト層18を介して、第1の金属層15と第2の金属層17とを熱圧着する(図1における第4のステップ)。これにより、ペースト層18は第4のステップ4における熱圧着の条件は、温度約200℃、圧力約0.6Paである。
第4のステップの後、図2Fに示すようにLLOによるレーザ照射で成長基板を剥離する。その後、図2Gに示すようにダイシングして個片化してLEDチップ5を形成する。
LEDチップ5の熱圧着後の接着層19近傍の断面図を図3に示す。図3に示すように、接着層19は、ペースト層18の金属微粒子の一部が互いに融合して粒子塊19aが形成されて一体化して形成される。粒子塊19aは径約1〜2μmであり、ランダムに配置しており、方向性を持たない粒界を形成している。さらに粒子塊の一部(例えば、符号19bで示す粒子塊)は、第1の金属層15に侵入して第1の金属層15と融合している。同様に、粒子塊の一部(例えば、符号19cで示す粒子塊)が第2の金属層17に侵入している。これにより、接合層19により、第1の金属層15と第2の金属層17とが高い接合強度で接合される。その結果、p型半導体層14と導電性基板16とが良好に接合される。また、第1の金属層15と第2の金属層17は金属微粒子を含むペースト層18を介して熱圧着して形成されるため、ベタ金属層の熱圧着に比べて低温、低圧で熱圧着できる。これにより、半導体発光素子10への熱圧着による影響を低減できる。また、第1の金属層15と第2の金属層17を薄くすることができ、コスト面で有利となる。また、ペースト層18を第1の金属層15と第2の金属層17との間に充填することは、バンプを形成するのに比べて容易であるため、歩留まりが向上する。
図3に示すように、接合層19には間隙19dが複数形成されている。これにより、接合層19の変形が許容されるため、p型半導体層14と導電性基板16との間の熱膨張収縮量の違いや半導体発光素子10における格子不整合により生じる内部応力が緩和される。その結果、当該内部応力によるクラックの発生や破損が防止される。
本実施例では支持基板として導電性基板16を使用したが、これに替えてセラミックからなる配線基板を使用し、当該配線基板側の片側に両電極を形成するフリップチップ型であってもよい。当該配線基板を使用する変形例であるLEDチップの実装体10’の製造工程を図4A及び図4Bに示す。配線基板160はアルミナを母材とて配線パターンを有する基板である。配線基板160の表面に厚さ5μmのNi層をメッキにより形成し、その上に第2の金属層17である厚さ0.5μmのAu層をメッキにより形成する。一方、実施例1と同様に成長基板16上にn型半導体層12、発光層13、p型半導体層14をこの順に積層する。一部をエッチングしてn型半導体層12を露出させ、当該露出部にn型半導体層のコンタクト電極として厚さ175ÅのV層、厚さ2μmのAl層からなるn電極21をこの順で蒸着により形成する。そして第1の金属層15となる厚さ0.5μmのAu層をメッキにより形成し、図4Aに示すように実施例1と同様の方法で半導体発光素子が接合される。その後LLOによるレーザ照射で成長基板11を剥離する。これによりLEDチップの実装体10’はフリップチップ実装される。
本発明の他の実施例であるLEDチップの実装体100の製造方法を図5A及び図5Bに示す。なお、実施例1の部材と同等の部材には同一の符号を付してその説明を省略する。LEDチップの実装体100は、その表面に厚さ5μmのNi層をメッキにより形成し、その上に第2の金属層17である厚さ0.5μmのAu層をメッキにより形成した配線パターンを有する母材がアルミナからなる配線基板160に対して、実施例1と同様の方法で半導体発光素子が接合される。その後、LLOによるレーザ照射で成長基板11を剥離し、露出したn層12上にメタルマスクを用いて厚さ200ÅのV層、厚さ2μmのAl層からなるn電極21を隅部に形成する。そして、n電極21と配線基板160をワイヤを介して電気的に接続させる。
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
10 半導体発光素子11 成長基板
12 n型半導体層
13 発光層
14 p型半導体層
15 第1の金属層
16 支持基板
17 第2の金属層
18 ペースト層
19 接合層
19a、19b 粒子塊
19c 間隙
20 封止部材
10’、100 LEDチップ

Claims (9)

  1. 成長基板を含むIII族窒化物化合物半導体発光素子の半導体層を支持基板へ接合し、その後前記半導体発光素子の前記成長基板をLLO(レーザリフトオフ)により剥離する工程を含む半導体発光素子の製造方法において、
    前記半導体素子の前記半導体層の全域へ第1の金属層を積層するステップと、
    前記支持基板の全域へ第2の金属層を積層するステップと、
    前記第1の金属層と前記第2の金属層との間に、平均粒径が0.005μm〜1.0μmであり、前記第1の金属層及び前記第2の金属層に含まれる金属と同一の金属の微粒子を含むペーストを介在させるステップと、
    前記ペーストを介して、前記第1の金属層と前記第2の金属層とを熱圧着するステップと、を含み、前記熱圧着するステップにおいて、前記熱圧着の温度条件は100℃〜320℃であり、圧力条件は0.1Pa〜2.0Paであることを特徴とする半導体発光素子の製造方法。
  2. 前記ペーストは、前記第1の金属層と前記第2の金属層との間の全域に充填される、請求項1に記載の半導体発光素子の製造方法。
  3. 前記第1及び第2の金属層は、金、銀、白金、又はパラジウムから選択される少なくとも一つの金属を含むことを特徴とする、請求項1又は2に記載の半導体発光素子の製造方法。
  4. 前記熱圧着するステップは、前記金属の粒子間に間隙が形成され、かつ前記金属の粒子の一部が前記第1及び/又は第2の金属層に侵入するように熱圧着することを特徴とする、請求項1〜3のいずれか一項に記載の半導体発光素子の製造方法。
  5. 半導体層に導電性基板が接合されたIII族窒化物化合物半導体発光素子であって、
    前記半導体層の全域上に設けられる第1の金属層と、
    前記導電性基板の全域上に設けられる第2の金属層と、
    前記第1及び第2の金属層の間に設けられ、前記第1及び第2の金属層を接合する金属製の接合層であって、平均粒径が0.005μm〜1.0μmであり、前記第1及び第2の金属層に含まれる金属と同一の金属の微粒子を温度条件は100℃〜320℃、圧力条件は0.1Pa〜2.0Paで熱圧着により接合してなる接合層と、
    を含む半導体発光素子。
  6. 前記金属の微粒子間に間隙を有し、かつ前記金属の粒子の一部は前記第1及び/又は第2の金属層に侵入していることを特徴とする、請求項5に記載の半導体発光素子。
  7. 前記第1及び第2の金属層は、金、銀、白金、又はパラジウムから選択される少なくとも一つの金属を含むことを特徴とする、請求項5又は6に記載の半導体発光素子。
  8. 前記第1の金属層を積層するステップにおいて、前記第1の金属層は前記半導体層のp型半導体層上へ積層されることを特徴とする、請求項1〜4のいずれか一項に記載の半導体発光素子の製造方法。
  9. 前記第1の金属層の層厚は0.3μm〜5.0μmであり、前記第2の金属層の層厚は0.3μm〜10μmであり、前記接合層の層厚は0.5μm〜20μmであることを特徴とする、請求項5〜7のいずれか一項に記載の半導体発光素子。
JP2009225361A 2009-09-29 2009-09-29 半導体発光素子及びその製造方法 Active JP5407707B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009225361A JP5407707B2 (ja) 2009-09-29 2009-09-29 半導体発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009225361A JP5407707B2 (ja) 2009-09-29 2009-09-29 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011077190A JP2011077190A (ja) 2011-04-14
JP5407707B2 true JP5407707B2 (ja) 2014-02-05

Family

ID=44020890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009225361A Active JP5407707B2 (ja) 2009-09-29 2009-09-29 半導体発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP5407707B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5148647B2 (ja) * 2010-03-05 2013-02-20 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP2015188035A (ja) * 2014-03-27 2015-10-29 セイコーエプソン株式会社 発光装置の製造方法、発光装置およびプロジェクター

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4246134B2 (ja) * 2003-10-07 2009-04-02 パナソニック株式会社 半導体素子の実装方法、及び半導体素子実装基板
JP4505794B2 (ja) * 2004-03-10 2010-07-21 信越半導体株式会社 発光素子の製造方法
JP2007158111A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd 半導体デバイスの製造方法
JP4638382B2 (ja) * 2006-06-05 2011-02-23 田中貴金属工業株式会社 接合方法
JP4892445B2 (ja) * 2007-10-01 2012-03-07 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法
JP2009065219A (ja) * 2008-12-22 2009-03-26 Panasonic Electric Works Co Ltd 発光装置及びその製造方法

Also Published As

Publication number Publication date
JP2011077190A (ja) 2011-04-14

Similar Documents

Publication Publication Date Title
JP6712579B2 (ja) 発光デバイスを支持基板に取り付ける方法
US6787435B2 (en) GaN LED with solderable backside metal
US9059149B2 (en) Electronic device package and packaging substrate for the same
JP5799165B2 (ja) 発光装置およびその製造方法
JP5752855B2 (ja) 発光装置の製造方法
US20170062683A1 (en) Micro-light emitting diode (micro-led) device
US20140213003A1 (en) Gan type light emitting diode device and method of manufacturing the same
US8487341B2 (en) Semiconductor device having a plurality of bonding layers
JP5802835B2 (ja) 発光装置の製造方法
US20140273318A1 (en) Method of forming metallic bonding layer and method of manufacturing semiconductor light emitting device therewith
JP2004006498A (ja) Iii族窒化物系化合物半導体発光素子
TWI500183B (zh) 發光二極體的製造方法
JP5856293B2 (ja) 発光装置およびその製造方法
JP2010056458A (ja) 発光素子の製造方法
EP1727215A2 (en) Vertical structure semiconductor light emitting device and method for manufacturing the same
KR101172950B1 (ko) 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
JP2010027768A (ja) 発光装置及び発光装置の製造方法
US10046408B2 (en) Device comprising a connecting component and method for producing a connecting component
KR101705389B1 (ko) 전기 절연성을 갖는 다이 에지로의 콘택트 패드들의 확장
JP5407707B2 (ja) 半導体発光素子及びその製造方法
JP2008263130A (ja) AuSn層の形成方法及びAuSn層を有する半導体発光素子の製造方法
JP2007096090A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP5167831B2 (ja) Iii族窒化物半導体素子、およびその製造方法
US20110024775A1 (en) Methods for and devices made using multiple stage growths
WO2013084155A1 (en) Forming thick metal layers on a semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5407707

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150