JP5404494B2 - 多数個取り配線基板の分割溝形成方法 - Google Patents

多数個取り配線基板の分割溝形成方法 Download PDF

Info

Publication number
JP5404494B2
JP5404494B2 JP2010074586A JP2010074586A JP5404494B2 JP 5404494 B2 JP5404494 B2 JP 5404494B2 JP 2010074586 A JP2010074586 A JP 2010074586A JP 2010074586 A JP2010074586 A JP 2010074586A JP 5404494 B2 JP5404494 B2 JP 5404494B2
Authority
JP
Japan
Prior art keywords
wiring board
positioning display
divided
dividing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010074586A
Other languages
English (en)
Other versions
JP2011210784A (ja
Inventor
範高 新納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010074586A priority Critical patent/JP5404494B2/ja
Publication of JP2011210784A publication Critical patent/JP2011210784A/ja
Application granted granted Critical
Publication of JP5404494B2 publication Critical patent/JP5404494B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子収納用パッケージなどに適用される配線基板を製造するための多数個取り配線基板に分割溝を形成する方法に関するものである。
移動体通信分野などに使用される電子機器には、配線基板、金属枠体および蓋体を備え内部に半導体素子を収容するための半導体素子収納用パッケージが用いられている。
半導体素子収納用パッケージを製造するに際しては、まず、複数の配線基板領域を有し、最終的にそれぞれの配線基板領域に分割される多数個取り配線基板が作製される。
この多数個取り配線基板は、セラミック基体の表面および内部にそれぞれの配線基板領域毎に形成された配線層および貫通導体を備えてなるものであって、セラミック粉末に有機バインダ、可塑剤および溶剤等を加えてスラリーとし、ドクターブレード等によりセラミックグリーンシートを形成した後、金属粉末を含有する導体ペーストを印刷するなどしてセラミックグリーンシート上にそれぞれの配線基板領域毎に配線パターンを形成し、次に、配線パターンが形成された複数枚のセラミックグリーンシートを積層して加圧することによりセラミックグリーンシート積層体を得た後、このセラミックグリーンシート積層体を焼成し、その後、焼結した表面および裏面の配線導体にめっき処理することにより得られる。
ここで得られた多数個取り配線基板の一方主面には一般的に、容易にそれぞれの配線基板領域に分割できるように、複数の配線基板領域を区画する断面形状がV字状の分割溝が形成されている。
この分割溝を形成する方法としては、積層後のセラミックグリーンシート積層体にパンチングもしくは印刷などで位置決め表示部を形成した後、多数個取り配線基板の表面の位置決め表示部を検出し、これを基準にして金型やカッター刃等を用いて分割溝を形成した後に、積層体を焼成する方法が知られている。
しかしながら、セラミックグリーンシート積層体の状態で分割溝を形成して複数の配線基板領域を区画した後に焼成を行なうと、焼成収縮による応力を受けて多数個取り配線基板(セラミックグリーンシート積層体の焼成後のもの)が分割溝を起点に割れてしまうことがあるという問題がある。
そこで、これに対して、焼成中の応力負荷による多数個取り配線基板の割れが発生しないように、焼成後のセラミック基体に対して分割溝を形成する分割溝形成方法が採用されている。
このような分割溝形成方法として、図4に概略平面図およびその一部の拡大概略平面図で示すように、多数個取り配線基板の分割溝を形成する位置を決定するために、セラミックグリーンシート積層体91の表面の周縁部に複数の位置決め表示部92を形成しておき、積層体91の焼成後に、分割溝を形成する方向の両端にある位置決め表示部92を結ぶ直線93に沿って分割溝を形成する多数個取り配線基板の分割溝形成方法が提案されている(例えば、特許文献1を参照)。
特開2009−220405号公報
しかしながら、一般に多数個取り配線基板となるセラミックグリーンシート積層体を焼成すると、焼成収縮によって平面視形状が変形した状態で多数個取り配線基板が作製されることとなる。例えば、図4に示すように、図中で上下に位置する対向する1組の辺がそれぞれ中央側で最も膨らむように湾曲し、図中で左右に位置する対向する他の1組の辺がそれぞれ中央側で最も窪むように湾曲した形状の多数個取り配線基板が作製される。また、図示しないが、対向する1組の辺および対向する他の1組の辺がともにそれぞれ中央側で最も膨らむように湾曲した形状の多数個取り配線基板、または対向する1組の辺および対向する他の1組の辺がともにそれぞれ中央側で最も窪むように湾曲した形状の多数個取り配線基板となることもある。
このように変形した多数個取り配線基板に対して特許文献1に記載された分割溝形成方法を適用すると、配線基板領域の一部に要求寸法精度を超える欠け領域94(図4中にハッチングを施して示す)が発生してしまうという問題があった。
本発明は、上記事情に鑑みてなされたものであり、焼成収縮によって変形した多数個取り配線基板に対して、配線基板領域の一部が要求寸法精度を超えて欠けてしまうことのないように分割溝を形成することができる多数個取り配線基板の分割溝形成方法を提供することを目的とする。
本発明は、多数個取り配線基板を各配線基板領域に分割するための分割溝を形成する多数個取り配線基板の分割溝形成方法であって、多数個取り配線基板の表面に分割溝を形成する位置を決定するために表示された複数の位置決め表示部のうち、前記分割溝を形成する方向の両端にある前記位置決め表示部を通る直線と、該直線から最も離れた位置にある前記位置決め表示部との距離を求め、該距離を前記各配線基板領域の要求寸法精度の絶対値で除した値が整数の場合は当該除した値の数だけ前記直線を等分し、前記除した値が整数ではない場合は当該除した値から小数点以下を切り捨てた値に1を加えた数だけ前記直線を等分した後、等分した前記直線に垂直な仮境界線が前記位置決め表示部を横切る場合はこの仮境界線を境界線とし、等分した前記直線に垂直な仮境界線が前記位置決め表示部を横切らない場合はこの仮境界線を前記多数個取り配線基板の前記分割溝を形成する方向の両端のうちのいずれか近い方の前記位置決め表示部を横切る位置まで移動させて境界線として、それぞれの前記境界線で区切られた領域毎に、当該配線基板領域に配置された複数の前記位置決め表示部のうちの両端にある前記位置決め表示部を通る直線状の分割溝を形成することを特徴とするものである。
本発明の多数個取り配線基板の分割溝形成方法によれば、焼成収縮によって変形した多数個取り配線基板における配線基板領域の一部が要求寸法精度を超えて欠けてしまうことのないように分割溝を形成することができ、要求寸法精度を超えた欠けのない個片化した配線基板を高い良品率で効率よく得ることができる。
(a)は本発明に用いられる多数個取り配線基板の例の概略平面図であり、(b)は(a)の一部を拡大した拡大概略平面図である。 (a)〜(c)は、それぞれ本発明の多数個取り配線基板の分割溝形成方法の例の流れを示す説明図である。 本発明に用いられる多数個取り配線基板に分割溝を形成した状態の例を示す概略平面図である。 従来の多数個取り配線基板の分割溝形成方法の例を示す概略平面図およびその一部を拡大した拡大概略平面図である。
以下、本発明の多数個取り配線基板の分割溝形成方法の実施の形態の例について、図面を参照して詳細に説明する。
図1(a)は本発明に用いられる多数個取り配線基板の例の概略平面図であり、図1(b)は(a)の一部の拡大概略平面図である。また、図2(a)〜(c)は、それぞれ本発明の多数個取り配線基板の分割溝形成方法の例の流れを示す説明図である。また、図3は本発明に用いられる多数個取り配線基板に分割溝を形成した状態の例を示す概略平面図である。
本発明は、多数個取り配線基板を各配線基板領域に分割するための分割溝を形成する多数個取り配線基板の分割溝形成方法であり、まず、分割溝を形成する前の多数個取り配線基板を用意する。
本発明に用いられる分割溝を形成する前の多数個取り配線基板は、例えば図1に示すように、複数の配線基板領域11を有するセラミック基体1と、それぞれの配線基板領域11の周縁部に形成された環状導体12とを備えている。
セラミック基体1は、例えばアルミナ、窒化珪素、窒化アルミニウム、炭化珪素、ムライト、フェライト、ガラスセラミックスなどで形成されたセラミック絶縁層が複数積層されてなるもので、たとえば50〜500μmの厚みに形成されたものである。セラミック基体
1には、分割溝をレーザ光の照射によって形成する場合にレーザ光の吸収率を高くするための成分として、Mg、Mn、Co、Cr、Cu、NiおよびFeの群から選ばれる少なくとも1種の金属酸化物が含まれていてもよい。
それぞれの配線基板領域11は、一辺の長さが例えば0.5〜20mm程度に形成されていて
、図1(a)に示すように、セラミック基体1が焼成収縮の影響を受けて変形していることから、それぞれの配線基板領域11もセラミック基体1と同様に変形している。それぞれの配線基板領域11の変形は、セラミック基体1の周縁部に近い位置となるにしたがって大きくなる。すなわち、それぞれの配線基板領域11の理想的な境界である、図中に一点鎖線で示す理想境界線20としては、セラミック基体1の中央付近を横切るものはほぼ直線となっているが、中央付近から離れていくにしたがって曲率半径がより小さくなっていくような曲線的なものとなっている。なお、ここでいう理想境界線20は後述する位置決め表示部3のそれぞれを直線で結ぶものであって、本発明において形成する分割溝はこの理想境界線20と一致して形成されるものではない。
ここで、それぞれの配線基板領域11を囲む理想境界線20のうち対向する1組の理想境界線20は、両者が同じ側に向かって湾曲するか一方が直線で他方が湾曲しているようなものであり、両者が反対側に向かって湾曲することはほとんどない。また、隣接する理想境界線20は大きく形状が異なることはなく、近似した曲率半径の曲線的なものとなっている。
各配線基板領域11に形成された配線導体(図示せず)および環状導体12は、それぞれW、Mo,Cu、Ag、Ptなどを主成分とする導体ペーストが焼成されてなる導体層と、この導体層の表面を被覆するように電解めっきあるいは無電解めっきにて形成されためっ
き層とで構成されている。
それぞれの配線基板領域11は例えば半導体素子収納用パッケージの一部品となるものであり、内部に配線導体(図示せず)が、また領域の外周に沿うように蓋体や枠体(図示せず)をロウ付けなどで接合するための枠状の環状導体12が形成されたものである。配線導体および環状導体12の導体層を被覆するように形成されためっき層は、酸化腐食を防止するとともにロウ付けなどの際の濡れ性向上や接合力強化のためのものである。なお、本実施形態では環状導体12が設けられ、理想境界線20上にもこの環状導体12が設けられた例について述べているが、本発明は環状導体12が設けられたものに限定はされない。
ここで、それぞれの配線基板領域11の角に位置する部位(理想境界線20の交差する部位)には、セラミック基体1を各配線基板領域11に分割する分割溝を形成するための位置決め表示部(アラインメントマーク)3が表示されている。なお、多数個取り配線基板におけるそれぞれの配線基板領域11の角に位置する部位には、配線と下面電極との電気的接続などの目的で、分割後にキャスタレーションとなる直径75〜200μm程度の貫通孔が設け
られていて、このキャスタレーションとなる貫通孔が本例における平面視による位置決め表示部3となる。ただし、位置決め表示部3としては、キャスタレーションとなる貫通孔に限定はされず、セラミック基体1の外枠や収縮変形に合わせた要所に、導体印刷あるいは金型打ち抜き等で位置決め表示部3を形成してもよい。
そして、本発明の多数個取り配線基板の分割溝形成方法においては、図2(a)に示すように、まず、多数個取り配線基板の分割溝を形成する位置を決定するために表示された複数の位置決め表示部3のうち、分割溝を形成する方向の両端にある位置決め表示部31を通る直線21と、直線21から最も離れた位置にある位置決め表示部32との距離dを求める。
直線21および距離dは、例えば画像測定器または工具顕微鏡を用いて画像認識および演算処理を行なうことにより求められる。ここで、焼成収縮によって変形した多数個取り配線基板は、通常、対向する1組の辺がそれぞれ中央側で最も膨らむように湾曲した形状か、または対向する1組の辺がそれぞれ中央側で最も窪むように湾曲した形状となることから、全ての位置決め表示部3の位置をそれぞれ1つずつ読み取ったうえで距離dを求めるのではなく、分割溝を形成する方向の両端にある位置決め表示部31と分割溝を形成する方向の中央付近の位置決め表示部3(32)とを読み取って距離dを求めるようにしてもよい。この方法によれば、全ての位置決め表示部3を読み取るのに比べて、加工時間を短縮することができる。
次に、図2(b)に示すように、距離dを各配線基板領域11の要求寸法精度の絶対値で除した値が整数の場合は、当該除した値の数だけ直線21を等分する。一方、距離dを各配線基板領域11の要求寸法精度の絶対値で除した値が整数ではない場合は、当該除した値から小数点以下を切り捨てた値に1を加えた数だけ直線21を等分する。
例えば、距離dが90μmで要求寸法精度が±30μmである場合は、90を30で除した値が3であるので、直線21を3等分する。また、距離dが75μmで要求寸法精度が±30μmである場合は、75を30で除した値が2.5であるので、2.5から小数点以下を切り捨てた値である2に1を加えた数の3だけ直線21を等分する。このように等分する演算処理も、画像測定器または工具顕微鏡を用いて行なうことができる。
要求寸法精度の値としては、このように基準値からの+側および−側へのずれの許容値の絶対値を用いる。また、距離dおよび要求寸法精度の絶対値は、同じ単位での値を用いる。なお、+側と−側とで許容値の絶対値が異なる場合(例えば要求寸法精度が−30μmかつ+20μmの場合)は、絶対値が大きい方の値(−30μmの30)を用いればよい。
なお、図2(b)において、直線21の等分される境界には、直線21に垂直に仮境界線41を一点鎖線で示している。
次に、等分した直線21に垂直な仮境界線41が位置決め表示部3を横切る場合はこの仮境界線41を境界線4とし、等分した直線21に垂直な仮境界線41が位置決め表示部3を横切らない場合はこの仮境界線41を多数個取り配線基板の分割溝を形成する方向の両端のうちのいずれか近い方の位置決め表示部33を横切る位置まで移動させて境界線4とする。
図2(b)では、等分した直線21に垂直な仮境界線41が位置決め表示部33を横切っているため、この仮境界線41がそのまま境界線(正式な境界線)4となる。
一方、図2(c)では、等分した直線21に垂直な仮境界線41が位置決め表示部3を横切っていない。この場合には、この仮境界線41を、多数個取り配線基板の分割溝を形成する方向の両端のうちのいずれか近い方の位置決め表示部33を横切る位置まで移動させる。具体的には、多数個取り配線基板の分割溝を形成する方向(図の横方向)の左側端部に近い側の仮境界線41aは、左側の位置決め表示部33aを横切る位置まで移動させて、この横切る位置で境界線(正式な境界線)4aとする。また、多数個取り配線基板の分割溝を形成する方向(図の横方向)の右側端部に近い側の仮境界線41bは、右側の位置決め表示部33bを横切る位置まで移動させて、この横切る位置で境界線(正式な境界線)4bとする。図2(c)において、仮境界線41a,41bを一点鎖線で示し、境界線4a,4bを破線で示している。
なお、ここで仮境界線41(41a,41b)をそれぞれセラミック基体1の端の方に移動させるのは、セラミック基体1の端(周縁部)に近い方が焼成収縮による変形が大きく、境界線4をセラミック基体1の端(周縁部)に近い方とすることでこのセラミック基体1の端(周縁部)に近い方の配線基板領域11をより精度よく個片化することができるからである。
このように移動させる(補正する)演算処理も、画像測定器または工具顕微鏡を用いて行なうことができる。なお、仮境界線41および境界線4については、このような考え方に基づいて分割溝を形成するための領域を決定する(演算する)というものであって、多数個取り配線基板の表面に実際に仮境界線41および境界線4を形成するものではない。
次に、図3に示すように、それぞれの境界線4で区切られた領域毎に、当該領域に配置された複数の位置決め表示部3のうちの両端にある位置決め表示部(位置決め表示部31または位置決め表示部33)を通る直線状の分割溝2を形成する。
図3では、多数個取り配線基板は境界線4によって3等分に区切られていて、まず図3に示す左側端部にある位置決め表示部31と左側の位置決め表示部33とを結ぶように直線状の分割溝2が形成され、左側の位置決め表示部33と右側の位置決め表示部33とを結ぶように分割溝2が形成され、右側の位置決め表示部33と右側端部にある位置決め表示部31とを結ぶように分割溝2が形成される。
ここで、分割溝2はレーザ加工装置を用いて形成するのが好ましい。環状導体12の上からレーザ光を照射して環状導体12を貫通するように分割溝2を形成する場合は、紫外線領域の波長の固体レーザを用いるのが、レーザ光の照射により発生する熱の影響を少なくする点で好ましい。なお、紫外線領域の波長のレーザ光は、例えば固体レーザによるパルス周波数が10〜200kHz、パルス幅が5ns以上、加工点出力が1〜100W、好ましくは1〜30W程度のYAGレーザであって、3倍波(波長355nm)のものを用いるのが好まし
い。
なお、前述したように、位置決め表示部のそれぞれを直線で結ぶ理想境界線において、隣接する理想境界線(例えば1列目の理想境界線と2列目の理想境界線)は大きく形状が異なることはなく、近似した曲率半径の曲線的なものとなっていることから、図3に示すように、上記演算によって分割溝2を形成した後、この分割溝2と同じ角度・長さで上記演算を行なわずにピッチ送り(同じ間隔で順次送る)して、1〜7本程度の分割溝22を形成してもよい。その後、上記演算によって分割溝2を形成し、この分割溝2と同じ角度・長さで上記演算を行なわずにピッチ送りして、1〜7本程度の分割溝22を形成する方法を繰り返す。この方法によれば、加工時間を短縮することができる。
なお、多数個取り配線基板の全ての列についての位置決め表示部3の読み取りの後に、分割溝2を形成するレーザ加工を開始するようにしてもよく、1列毎に位置決め表示部3を読み取った後に分割溝2を形成するレーザ加工を開始するようにしてもよい。
このようにして分割溝2の形成された多数個取り配線基板は、分割溝2に機械的な衝撃を加えることで配線基板領域11毎に分割でき、それぞれの配線基板領域11毎に、要求寸法精度を超えた欠けのない個片化した配線基板を高い良品率で効率よく得ることができる。
(実施例1)
本発明の多数個取り配線基板の分割溝形成方法を実施した一例について説明する。
分割溝2が形成される前の多数個取り配線基板として、まず、複数の配線基板領域11を有し、それぞれの配線基板領域11の周縁部に環状導体12の形成されたセラミック基体1を、純度が92%のアルミナセラミックスで作製した。
具体的には、Al粉末92質量%に、SiO粉末3質量%、Mn粉末3.5
質量%、MgO粉末1質量%およびMoO粉末0.5質量%を混合した原料粉末を、有機
溶剤およびバインダとともに混練し、シート状に成形して厚みが150μmのセラミックグ
リーンシートを作製し、このセラミックグリーンシートにおける後述のそれぞれの配線基板領域11の角に位置する部位にパンチング加工にて、位置決め表示部3として利用するキャスタレーション用の貫通孔を設けた後、3枚のセラミックグリーンシートを積層してセラミックグリーンシート積層体を作製した。次に、このセラミックグリーンシート積層体の上面(表面)に、Moを主成分とする導体ペーストを被着形成した。ここで、焼成後の導体の厚みと、後述のNiめっき層の厚み4μmおよびAuめっき層の厚み0.4μmと、
Mo導体の厚みとの合計が34μmとなるような厚みに導体ペーストを塗布したものをそれぞれ用意した。
次に、このセラミックグリーンシート積層体をフォーミングガス雰囲気中1350℃で18時間かけて焼成した。
次に、めっき層として、Niめっき層を4μmの厚みに形成し、Auめっき層を0.4μ
mの厚みに形成して、上面にめっき層を有する環状導体12を備えたセラミック基体1を作製した。
それぞれの焼成後の配線基板領域11は、短辺方向が1.25mmとなり、長辺方向が1.65mmとなるように形成されていて、配線基板領域11が1500個形成され、配線基板領域11の短辺方向がセラミック基体1の長辺と平行で、配線基板領域11の長辺方向がセラミック基体1の短辺と平行になるように、またセラミック基体1の外寸が長辺に67mmとなり、短辺
が55mmとなる長方形状になるように形成した。このときのセラミック基体1は、図1に示すような形状に、焼成収縮の影響を受けて変形した。
次に、セラミック基体1の対向する短辺の近傍(最外周)に配置された位置決め表示部3同士(分割溝2を形成する方向の両端にある位置決め表示部31)の中心を通るように直線21で結び、この直線21から最も離れた位置にある位置決め表示部32との距離dを測定したところ56μmであることを画像測定器にて確認し、距離dを配線基板領域11の要求寸法精度である±30μmの絶対値で除した値から小数点以下を切り捨てた値に1を加えた数である2で直線21を等分(2等分)した。
ここで、2等分した直線21に垂直な仮境界線41が位置決め表示部3を横切らなかったため、この仮境界線41をセラミック基体1の分割溝2を形成する方向の両端のうちのいずれか近い方の位置決め表示部33を横切る位置まで移動させて境界線4として、分割溝2でセラミック基体1の両端に位置する位置決め表示部31から位置決め表示部33を通るように加工するものとした。
このとき、1列目についての位置決め表示部31および位置決め表示部33を画像測定器で読み取った後に、2〜4列目については1.25mmピッチの送りで飛ばし、また、5列目についての位置決め表示部31および位置決め表示部33を画像測定器で読み取った後に、6〜8列目についても同じ送りで飛ばし、というような方法を繰り返して、セラミック基体1の短辺方向に配列された全ての位置決め表示部31および位置決め表示部33の位置を読み取った。
次に、セラミック基体1の対向する長辺の近傍(最外周)に配置された位置決め表示部3同士(分割溝2を形成する方向の両端にある位置決め表示部31)の中心を通るように直線21で結び、この直線21から最も離れた位置にある位置決め表示部32との距離dを測定したところ87μmであることを画像測定器にて確認し、距離dを配線基板領域11の要求寸法精度である±30μmの絶対値で除した値から小数点以下を切り捨てた値に1を加えた数である3で直線21を等分(3等分)した。
ここで、3等分した直線21に垂直な仮境界線41が位置決め表示部3を横切らなかったため、この仮境界線41をセラミック基体1の分割溝2を形成する方向の両端のうちのいずれか近い方の位置決め表示部33を横切る位置まで移動させて境界線4として、分割溝2で位置決め表示部33を結ぶように、分割溝2でセラミック基体1の両端に位置する位置決め表示部31から位置決め表示部33を通るように加工するものとした。
このとき、1列目についての位置決め表示部31および位置決め表示部33を画像測定器で読み取った後に、2〜4列目については1.65mmピッチの送りで飛ばし、また、5列目についての位置決め表示部31および位置決め表示部33を画像測定器で読み取った後に、6〜8列目を同じ送りで飛ばし、というような方法を繰り返して、セラミック基体1の長辺方向に配列された全ての位置決め表示部31および位置決め表示部33の位置を読み取った。
次に、セラミック基体1を加工用のステージに吸着保持した状態で、このセラミック基体1の表面上に対して、3倍高調波のYAGレーザから発振されたレーザ光の加工点を10μmに絞り、加工点出力が6.5Wで、パルス周波数が50kHz、パルス幅が50nsになる
ように調整し、加工点を50mm/sで移動させて、分割溝2を形成した。
次に、このようにして表面に分割溝2を形成したセラミック基体1の裏面にも、表面の分割溝2の形状と同様の分割溝2を形成した。このとき、表面の分割溝2の形状を記憶させておき、裏面の位置決め表示部3を読み取ることなく、セラミック基体1に対して表面
の分割溝2と裏面の分割溝2とが線対称となるように互いに対向させて形成した。
得られた多数個取り配線基板について、3点支持曲げの原理を利用した割断装置を用いて各配線領域11毎に割断したところ、割れや要求寸法精度を超えた欠けなどがなく、最も大きな欠けの寸法が24μmと要求寸法精度を満たした個片化された配線基板を1500個得ることができた。
(実施例2)
本発明の多数個取り配線基板の分割溝形成方法を実施した他の例について説明する。
分割溝2が形成される前の多数個取り配線基板として、まず、複数の配線基板領域11を有し、それぞれの配線基板領域11の周縁部に環状導体12の形成されたセラミック基体1を純度が96%のアルミナセラミックスで作製した。
具体的には、Al粉末96質量%に、SiO粉末2質量%、Mn粉末0.5
質量%、MgO粉末0.5質量%およびMoO粉末1質量%を混合した原料粉末を、有機
溶剤およびバインダとともに混練し、シート状に成形して厚みが120μmのセラミックグ
リーンシートを作製し、このセラミックグリーンシートにおける後述のそれぞれの配線基板領域11の角に位置する部位にパンチング加工にて、位置決め表示部3として利用するキャスタレーション用の貫通孔を設けた後、2枚のセラミックグリーンシートを積層してセラミックグリーンシート積層体を作製した。次に、このセラミックグリーンシート積層体の上面(表面)に、Wを主成分とする導体ペーストを被着形成した。ここで、焼成後の導体の厚みと、後述のNiめっき層の厚み4μmおよびAuめっき層の厚み0.4μmと、W
導体の厚みとの合計が43μmとなるような厚みに導体ペーストを塗布したものをそれぞれ用意した。
次に、このセラミックグリーンシート積層体を水素還元雰囲気中1500℃で17時間かけて焼成した。
次に、めっき層として、Niめっき層を6μmの厚みに形成し、Auめっき層を0.74μmの厚みに形成して、上面にめっき層を有する環状導体12を備えたセラミック基体1を作製した。
それぞれの焼成後の配線基板領域11は、短辺方向が1.0mmとなり、長辺方向が1.2mmとなるように形成されていて、配線基板領域11が2000個形成され、配線基板領域11の短辺方向がセラミック基体1の長辺と平行で、配線基板領域11の長辺方向がセラミック基体1の短辺と平行になるように、またセラミック基体1の外寸が一辺55mmの正方形状になるように形成した。このときのセラミック基体1は、焼成収縮の影響を受けて、4辺とも外側に向かって膨らむように湾曲したものとなった(図示せず)。
次に、セラミック基体1の対向する辺の近傍(最外周)に配置された位置決め表示部3同士(分割溝2を形成する方向の両端にある位置決め表示部31)の中心を通るように直線21で結び、この直線21から最も離れた位置にある位置決め表示部32との距離dを測定したところ54μmであることを画像測定器にて確認し、距離dを配線基板領域11の要求寸法精度である±20μmの絶対値で除した値から小数点以下を切り捨てた値に1を加えた数である3で直線21を等分(3等分)した。
ここで、3等分した直線21に垂直な仮境界線41が位置決め表示部3を横切らなかったため、この仮境界線41をセラミック基体1の分割溝2を形成する方向の両端のうちのいずれか近い方の位置決め表示部33を横切る位置まで移動させて境界線4として、分割溝2でセ
ラミック基体1の両端に位置する位置決め表示部31から位置決め表示部33を通るように加工するものとした。
このとき、1列目についての位置決め表示部31および位置決め表示部33を画像測定器で読み取った後に、3倍高調波のYAGレーザから発振されたレーザ光の加工点を10μmに絞り、加工点出力が6.5Wで、パルス周波数が50kHz、パルス幅が50nsになるように
調整し、加工点を65mm/sで移動させて分割溝2を形成した。そして、2〜4列目については、位置決め表示部31および位置決め表示部33を画像測定器で読み取ることなく、1.0mmピッチの送りで同様に分割溝2を形成した。その後、同様に5列目についての位置
決め表示部31および位置決め表示部33を画像測定器で読み取った後に、3倍高調波のYAGレーザから発振されたレーザ光の加工点を10μmに絞り、加工点出力が6.5Wで、パル
ス周波数が50kHz、パルス幅が50nsになるように調整し、加工点を65mm/sで移動させて分割溝2を形成し、6〜8列目については、位置決め表示部31および位置決め表示部33を画像測定器で読み取ることなく、1.0mmピッチの送りで同様に分割溝2を形成し
た。
このような方法を繰り返して、セラミック基体1の表面に全ての分割溝2を形成した。
次に、このようにして表面に分割溝2を形成したセラミック基体1の裏面にも、表面の分割溝2の形状と同様の分割溝2を形成した。このとき、裏面の位置決め表示部3を表面の位置決め表示部3と同様に読み取って、裏面の分割溝2を形成した。
得られた多数個取り配線基板について、3点支持曲げの原理を利用した割断装置を用いて各配線領域11毎に割断したところ、割れや要求寸法精度を超えた欠けなどがなく、最も大きな欠けの寸法が24μmと要求寸法精度を満たした個片化された配線基板を2000個得ることができた。
1 セラミック基体
11 配線基板領域
12 環状導体
2,22 分割溝
20 理想境界線
21 直線
3,31,32,33,33a,33b 位置決め表示部
4,4a,4b 境界線
41,41a,41b 仮境界線

Claims (1)

  1. 多数個取り配線基板を各配線基板領域に分割するための分割溝を形成する多数個取り配線基板の分割溝形成方法であって、多数個取り配線基板の表面に分割溝を形成する位置を決定するために表示された複数の位置決め表示部のうち、前記分割溝を形成する方向の両端にある前記位置決め表示部を通る直線と、該直線から最も離れた位置にある前記位置決め表示部との距離を求め、該距離を前記各配線基板領域の要求寸法精度の絶対値で除した値が整数の場合は当該除した値の数だけ前記直線を等分し、前記除した値が整数ではない場合は当該除した値から小数点以下を切り捨てた値に1を加えた数だけ前記直線を等分した後、等分した前記直線に垂直な仮境界線が前記位置決め表示部を横切る場合はこの仮境界線を境界線とし、等分した前記直線に垂直な仮境界線が前記位置決め表示部を横切らない場合はこの仮境界線を前記多数個取り配線基板の前記分割溝を形成する方向の両端のうちのいずれか近い方の前記位置決め表示部を横切る位置まで移動させて境界線として、それぞれの前記境界線で区切られた領域毎に、当該領域に配置された複数の前記位置決め表示部のうちの両端にある前記位置決め表示部を通る直線状の分割溝を形成することを特徴とする多数個取り配線基板の分割溝形成方法。
JP2010074586A 2010-03-29 2010-03-29 多数個取り配線基板の分割溝形成方法 Expired - Fee Related JP5404494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010074586A JP5404494B2 (ja) 2010-03-29 2010-03-29 多数個取り配線基板の分割溝形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010074586A JP5404494B2 (ja) 2010-03-29 2010-03-29 多数個取り配線基板の分割溝形成方法

Publications (2)

Publication Number Publication Date
JP2011210784A JP2011210784A (ja) 2011-10-20
JP5404494B2 true JP5404494B2 (ja) 2014-01-29

Family

ID=44941571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010074586A Expired - Fee Related JP5404494B2 (ja) 2010-03-29 2010-03-29 多数個取り配線基板の分割溝形成方法

Country Status (1)

Country Link
JP (1) JP5404494B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006013004A (ja) * 2004-06-23 2006-01-12 Murata Mfg Co Ltd 板状部材の分割方法および該分割方法を用いて製造された基板
JP4511336B2 (ja) * 2004-12-24 2010-07-28 京セラ株式会社 多数個取り配線基板および電子装置の製造方法
JP5327070B2 (ja) * 2010-01-19 2013-10-30 三星ダイヤモンド工業株式会社 スクライブ装置及びスクライブ方法

Also Published As

Publication number Publication date
JP2011210784A (ja) 2011-10-20

Similar Documents

Publication Publication Date Title
JP4424420B2 (ja) 電子部品モジュール
JP5448400B2 (ja) セラミック部品の製造方法
JP2010021386A (ja) セラミック部品の製造方法
JP6317115B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP2005123288A (ja) 積層電子部品の製造方法
JP5404494B2 (ja) 多数個取り配線基板の分割溝形成方法
JPH0766076A (ja) 積層チップ部品の製造方法と積層チップ部品
JP2017092289A (ja) 多数個取り用パッケージおよびセラミックパッケージおよびこれらの製造方法
JP4525733B2 (ja) 積層型電子部品の製造方法
JP2008135524A (ja) 多数個取り配線基板
WO2013058287A1 (ja) 連結配線基板の製造方法および連結配線基板
JP6029173B2 (ja) セラミックパッケージ及びその製造方法
JP5197407B2 (ja) 多数個取り配線基板
JP4315293B2 (ja) 集合基板の製造方法
JP2005072210A (ja) 積層基板の製造方法およびパッケージの製造方法ならびに積層基板およびパッケージ
JP4549156B2 (ja) 多数個取り配線基板
JP5733039B2 (ja) 回路基板の製造方法
JP2022149755A (ja) 多数個取り基板及び配線基板並びに電子部品
JP4317856B2 (ja) 個別基板の製造方法
JP2005136174A (ja) 配線基板の製造方法
JP5511603B2 (ja) 多数個取り配線基板
JP2023151388A (ja) 多数個取りセラミック基板、及びその製造方法
JP5723187B2 (ja) 多数個取り基板
JP4667150B2 (ja) 多数個取り配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404494

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees