JP5404140B2 - テンプレート及び半導体装置の製造方法 - Google Patents

テンプレート及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5404140B2
JP5404140B2 JP2009088884A JP2009088884A JP5404140B2 JP 5404140 B2 JP5404140 B2 JP 5404140B2 JP 2009088884 A JP2009088884 A JP 2009088884A JP 2009088884 A JP2009088884 A JP 2009088884A JP 5404140 B2 JP5404140 B2 JP 5404140B2
Authority
JP
Japan
Prior art keywords
template
pattern
mask
recess
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009088884A
Other languages
English (en)
Other versions
JP2010245094A (ja
Inventor
良市 稲浪
信二 三上
拓也 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009088884A priority Critical patent/JP5404140B2/ja
Priority to US12/727,038 priority patent/US8647106B2/en
Publication of JP2010245094A publication Critical patent/JP2010245094A/ja
Application granted granted Critical
Publication of JP5404140B2 publication Critical patent/JP5404140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00Treatment by energy or chemical effects
    • B32B2310/08Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0831Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using UV radiation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Fluid Mechanics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Description

本発明は、テンプレート及び半導体装置に関する。
従来の技術として、インプリント用のテンプレートと半導体基板にそれぞれ形成されたアライメントマークによって位置合わせを行うインプリントリソグラフィの位置合わせ方法が知られている(例えば、特許文献1参照。)。
このテンプレートには、マスクとなるパターンを半導体基板上に形成するためのパターン領域が形成され、そのパターン領域とアライメントマークの間には、アライメントマークにレジスト材が充填されないようにする溝が形成されている。
このため、テンプレートパターンの転写時においてレジストがテンプレートの溝に吸収されることにより、レジストに覆われない半導体基板領域が存在することになる。その後、レジストパターンをマスクに半導体基板をエッチング加工する際等において、レジストパターンの疎密の影響等により、所望の寸法のパターンが得られない場合がある。
また、他の従来技術として、基板上のマークパターン形成領域上にもレジストを塗布してインプリントを行う技術が知られている。この技術では、複数の第1の凹部により構成される第1のパターン領域と、複数の第2の凹部により構成され、アライメントマークとして利用するための第2のパターン領域と、を有するインプリント用モールドであって、第1及び第2のパターン領域の最表面の高さは互いに等しく、第1及び第2の凹部は、互いに深さが異なり、且つ第1及び第2のパターン領域の周期は互いに等しいことを特徴とするインプリント用モールドを用いる(例えば、特許文献2参照。)。
しかしながら、このインプリントモールドを用いてレジストパターンを形成する際、既に形成した下層のパターンやマークに対して位置を合わせる必要があるが、テンプレートのアライメント部のパターン全体にレジストが充填されてしまうため、高精度のアライメントを実施することができない場合がある。
米国特許第6916584号明細書 特開2007−230229号公報
本発明の目的は、インプリント用のテンプレートと半導体基板との位置合わせの精度を向上させ、所望寸法のパターンを形成できるテンプレート及び半導体装置の製造方法を提供することにある。
本発明の一態様は、光透過性の材料から形成され、マスク材料に接触する接触面と、前記接触面に形成され、前記マスク材料が充填されて硬化後にマスク部分を形成するマスク用凹部と、前記接触面に形成され、前記マスク部分の光学的な位置合わせに用いられる位置合わせ用凹部と、を備え、前記位置合わせ用凹部は、前記マスク用凹部が前記マスク材料によって充填されたとき、未充填領域が形成されるように、開口の面積が底部の面積よりも広い形状、又は前記マスク用凹部の深さよりも深い形状を有するテンプレートを提供する。
本発明の他の一態様は、光透過性の材料から形成され、マスク材料に接触する接触面と、前記接触面に形成され、前記マスク材料が充填されて硬化後にマスク部分を形成するマスク用凹部と、前記接触面に形成され、前記マスク部分の光学的な位置合わせに用いられる位置合わせ用凹部と、を備え、前記位置合わせ用凹部は、底部側に第1の幅寸法を有する第1の凹部と、開口側に前記第1の凹部に連通するように前記第1の幅寸法よりも大きい第2の幅寸法を有する第2の凹部と、から形成されたテンプレートを提供する。
本発明の他の一態様は、マスク用凹部と位置合わせ用凹部を備えたテンプレートと被加工材の相対移動によって、前記被加工材上に配置されたマスク材料と前記テンプレートを接触させ、前記マスク部分の光学的な位置合わせに用いられる前記位置合わせ用凹部に充填領域及び未充填領域が形成されるように、前記マスク用凹部に前記マスク材料を充填する工程と、を含む半導体装置の製造方法を提供する。
本発明の他の一態様は、マスク材料が充填されて硬化後にマスク部分を形成するテンプレートのマスク用凹部に対応する被加工材上の第1の領域に、第1の量のマスク材を配置する工程と、前記マスク部分の光学的な位置合わせに用いられる前記テンプレートの位置合わせ用凹部に対応する前記被加工材上の第2の領域に、前記第1の量よりも少ない第2の量の前記マスク材を配置する工程と、を含む半導体装置の製造方法を提供する。
本発明によれば、インプリント用のテンプレートと半導体基板との位置合わせの精度を向上させ、所望寸法のパターンを形成できるテンプレート及び半導体装置の製造方法を提供することができる。
図1(a)は、本発明の第1の実施の形態に係るテンプレートの接触面の概略図であり、(b)は、加工装置にセットされた半導体基板とテンプレートの要部断面図である。 図2は、本発明の第1の実施の形態に係る加工装置の概略の構成を示し、(a)は加工前の状態を示す全体図、(b)は加工中の状態を示す要部断面図である。 図3(a)〜(d)は、本発明の第1の実施の形態に係るテンプレートの製造工程を示す要部断面図である。 図4(a)〜(f)は、本発明の第1の実施の形態に係る半導体装置の製造方法の工程を示す要部断面図である。 図5(a)〜(d)は、本発明の第2の実施の形態に係るテンプレートの製造工程を示す要部断面図である。 図6(a)〜(f)は、本発明の第3の実施の形態に係る半導体装置の製造方法の工程を示す要部断面図である。 図7(a)〜(d)は、本発明の変形例に係るマークパターン部の形状に関する変形例である。
[第1の実施の形態]
図1(a)は、本発明の第1の実施の形態に係るテンプレートの接触面の概略図であり、(b)は、加工装置にセットされた半導体基板とテンプレートの要部断面図である。図1(b)は、図1(a)に示すI―I線における半導体基板とテンプレートの断面を示している。
このインプリント用テンプレートとしてのテンプレート1は、図1(a)及び(b)に示すように、レジスト材4に接触する接触面12と、接触面12に形成され、レジスト材4が充填されて硬化後にマスク部分を形成するマスク用凹部としての主要パターン部10と、接触面12に形成され、マスク部分の光学的な位置合わせに用いられる位置合わせ用凹部としてのマークパターン部11と、を備えて概略構成されている。
テンプレート1は、紫外線に対して光透過性を有する材料、例えば、石英材料等から形成される。
主要パターン部10は、例えば、半導体素子の回路パターン等を形成するためのマスクの型となり、図1(b)に示すように、深さa1が20〜100nm、幅b1が10〜50nm、間隔c1が幅b1とほぼ等しい10〜50nmで並ぶ複数の凹部100を含んで構成されている。本実施の形態では、深さa1=50nm、幅b1=20nm及び間隔c1=20nmとした。
マークパターン部11は、例えば、主要パターン部10の周囲に複数形成される。また、マークパターン部11は、図1(b)に示すように、例えば、接触面12を上にしたときの底部側に、第1の幅寸法b2が0.8〜1.2μmである第1の凹部としての凹部112を複数有する上部パターン110と、凹部112の接触面12側の開口部側に、上部パターン110が基板平面方向で連通させる、第1の幅寸法b2よりも大きい第2の幅寸法dが1.5〜15μmである第2の凹部としてとしての下部パターン111と、を備えて概略構成されている。このマークパターン部11は、例えば、接触面12側から見て、複数の線が等間隔に並ぶパターンとなっている。本実施の形態では、第1の幅寸法b2=1μm、第2の幅寸法d=12μmとした。
上部パターン110の凹部112は、図1(b)に示すように、例えば、下部パターン111の上部からの深さa3が20〜100nm、間隔c2が第1の幅寸法b2とほぼ等しい0.8〜1.2μmとなるように形成される。本実施の形態では、深さa3=50nm、間隔c2=1μmとした。
下部パターン111は、図1(b)に示すように、例えば、接触面12からの深さa2が20〜100nmとなるように形成される。本実施の形態では、この下部パターン111の深さa2は、主要パターン部10の凹部100の深さa1と同一であり、深さa2=50nmとした。
半導体基板2は、例えば、シリコン系材料からなり、複数の基板側マークパターン部20が形成されている。この基板側マークパターン部20の凹部の幅や間隔は、例えば、上部パターン110の凹部112の幅と間隔に略同一である。
被加工材としての被加工膜3は、例えば、シリコン窒化物、シリコン酸化物、及び金属材料等からなり、単膜又は複数の膜からなる。なお、被加工材は、被加工膜3に限定されず、半導体基板2であっても良い。
レジスト材4は、例えば、紫外線硬化型レジストであり、紫外線の照射によって硬化する紫外線硬化樹脂からなる。なお、レジスト材4は、紫外線硬化型レジストに限定されず、例えば、熱を加えることによって硬化するレジスト材料や、エネルギー線を照射した後、熱を加えることによって硬化するレジスト材料等のテンプレート1に充填された状態で硬化処理を行うことによって硬化するレジスト材料であれば良い。
図2は、本発明の第1の実施の形態に係る加工装置の概略の構成を示し、(a)は加工前の状態を示す全体図、(b)は加工中の状態を示す要部断面図である。なお、図2(a)において、X、Y、Zは、互いに直交する方向を示す。
この加工装置5は、図2(a)に示すように、ベース定盤501と天板503とを支柱502によって連結した構造を有する。ベース定盤501上には、XYステージ504が配置され、XYステージ504上には、半導体基板2を静電吸着、真空吸着等によって固定するチャック505が配置されている。
天板503には、上部ステージ506を複数のガイドバー507によってZ方向に昇降させる複数のアクチュエータ508が取り付けられている。ガイドバー507の上端部は、ガイドプレート509によって連結されている。XYステージ504は、チャック505をX方向及びY方向に移動させる。
上部ステージ506には、テンプレート1を静電吸着、真空吸着等によって固定するテンプレートチャック510が取り付けられている。また、天板503の下面には、半導体基板2上に形成されたレジスト材4にハーフミラー513、上部ステージ506、テンプレートチャック510及びテンプレート1を介して紫外線7を照射する照射部511が配置されている。上部ステージ506及びテンプレートチャック510には、図2(b)に示すように、照射部511から照射された紫外線7を透過させるための開口506a、510aが形成されている。
また、照射部511は、紫外線7の他に、主要パターン部10の光学的な位置合わせに用いられる後述するアライメント光を出射する。このアライメント光は、例えば、可視光領域の光である。
アクチュエータ512は、XYステージ504に取り付けられ、テンプレート1と半導体基板2の光学的な位置合わせの際、XYステージ504をX方向及びY方向に移動させることができる。
なお、テンプレート1の裏面を流体(液体又は気体)を介して半導体基板2側に押し付けてもよい。これにより、テンプレート1の裏面の平坦度の影響を少なくすることができる。
また、加工装置5は、照射部511と上部ステージ506の間にハーフミラー513を有する。このハーフミラー513は、半導体基板2、被加工膜3、レジスト材4及びテンプレート1から反射したアライメント光を測定装置6に導く。この測定装置6は、例えば、測定装置6に入射するアライメント光によって形成される干渉縞を測定する。
マークパターン部11は、図2(b)に示すように、主要パターン部10がレジスト材4によって充填されたとき、未充填領域112aが形成されるように、下部パターン111によって接触面12に形成された開口の面積が、上部パターン110の凹部112の底部の面積よりも広い形状、又は主要パターン部10の深さよりも深い形状を有するものである。
以下に、本実施の形態に係るテンプレートの製造方法の一例について説明する。
(テンプレートの製造方法)
図3(a)〜(d)は、本発明の第1の実施の形態に係るテンプレートの製造工程を示す要部断面図である。
まず、図3(a)に示すように、テンプレート1の接触面12上にレジスト材を塗布し、フォトリソグラフィ法によって主要パターン部10を形成するための主要パターン領域41、及び下部パターン部111を形成するためのマークパターン領域42aを有するレジストパターン40を形成する。
次に、図3(b)に示すように、レジストパターン40をマスクとしたRIE(Reactive Ion Etching)法等によるエッチングによって、主要パターン部10及び下部パターン111を形成し、レジストパターン40を除去する。
次に、図3(c)に示すように、テンプレート1上にレジスト材を塗布し、フォトリソグラフィ法によって下部パターン111に上部パターン110を形成するためのマークパターン領域42bを有するレジストパターン43を形成する。
次に、図3(d)に示すように、レジストパターン43をマスクとしたRIE法等のエッチングによって、上部パターン110を形成し、レジストパターン43を除去して、主要パターン部10及びマークパターン部11が接触面12に形成されたテンプレート1を得る。
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明する。
(半導体装置の製造方法)
図4(a)〜(f)は、本発明の第1の実施の形態に係る半導体装置の製造方法の工程を示す要部断面図である。
まず、チャック505に固定された半導体基板2に形成された被加工膜3上に、例えば、液滴状のレジスト材4を配置する。このレジスト材4は、例えば、それぞれの液滴が、同じ量となるように、被加工膜3上に配置される。
次に、加工装置5のテンプレートチャック510に、テンプレート1の主要パターン部10及びマークパターン部11が形成された接触面12が、XYステージ504側となるように固定する。続いて、図4(a)に示すように、テンプレート1の接触面12と半導体基板2を対向させる。
次に、図4(b)に示すように、アクチュエータ508によって上部ステージ506を下降させ、液滴状のレジスト材4にテンプレート1を押し付ける。レジスト材4とテンプレート1が押し付けられることによって、図4(c)に示すように、毛細管現象に基づいて、主に、主要パターン部10の凹部100、及びマークパターン部11の下部パターン111にレジスト材4が充填される。なお、レジスト材4の硬化前の状態によっては、テンプレート1をレジスト材4に接触させる程度でも良い。
このとき、マークパターン部11には、レジスト材4が充填した充填領域111aと、レジスト材4が充填されない未充填領域112aと、が形成される。また、テンプレート1と半導体基板2の間、下部パターン111、及び凹部100に充填されたレジスト材4によってレジスト材膜4aが形成される。
次に、図4(d)に示すように、照射部511から半導体基板2に、上部ステージ506、テンプレートチャック510及びテンプレート1を介してアライメント光8を照射し、テンプレート1と半導体基板2の位置合わせを行う。
具体的には、例えば、アライメント光8を照射することによって、テンプレート1のマークパターン部11と、主に半導体基板2の基板側マークパターン部20で反射するアライメント光8によって形成される干渉縞を測定装置6で測定し、干渉縞が等間隔になるように、アクチュエータ512を駆動してXYステージ504を移動させ、半導体基板2の位置を調整する。なお、テンプレート1と半導体基板2の位置合わせは、テンプレート1側を移動させて行っても良く、また、テンプレート1又は半導体基板2を傾けたり、圧力を付加して歪ませたり等によって調整しても良い。
次に、図4(e)に示すように、テンプレート1と半導体基板2との位置合わせが終了した後、照射部511からレジスト材膜4aに、ハーフミラー513、上部ステージ506、テンプレートチャック510及びテンプレート1を介して紫外線7を照射する。
次に、図4(f)に示すように、レジスト材膜4aを硬化させた後、アクチュエータ508を駆動して上部ステージ506を上昇させると、被加工膜3上に、テンプレート1に形成された主要パターン部10及び下部パターン111等が転写されたレジストパターン4bが形成される。このレジストパターン4bは、基板側マークパターン部20上にも形成されるので、レジストパターンが基板側マークパターン部上に形成されない場合に比べて、加工処理後に形成されたパターンの寸法精度を向上させることができ、また、主要パターン部10の領域を大きく形成することができる。
続いて、このレジストパターン4bを、エッチバックして被加工膜3の一部を露出させた後、残存するレジストパターンをマスクとしてエッチングを行う工程等を経て所望の半導体装置を得る。
(第1の実施の形態の効果)
第1の実施の形態のインプリント用テンプレート及び半導体装置の製造方法によれば、以下の効果が得られる。
レジストが基板側マークパターン部20上にも形成されるので、レジストが基板側マークパターン部上に形成されない場合に比べて、加工処理後に形成されたパターンの寸法精度を向上させることができ、また、主要パターン部10の領域を大きく形成することができる。さらにこれに加えて、既に形成されたパターン等との位置あわせ時において、テンプレートのマークパターン部11に未充填領域112aが形成されるので、マークパターン部に未充填領域が形成されない場合に比べて、アライメント光に対する屈折率に差が生じ、位置合わせの測定が容易となり、位置合わせの精度が向上する。なお、マークパターン部にレジスト材が充填されないようするモート(堀)等をテンプレートに形成する必要がなく、主要パターン部10とマークパターン部11のレイアウトの自由度が向上することで、1枚の半導体基板から製造される半導体チップが増えるので、生産性を向上させることができる。位置合わせの精度や、加工処理後に形成されたパターンの寸法精度が向上するので、製造する半導体装置の歩留まりを向上させることができ、さらに、製造する半導体装置の性能を向上させることができる。
[第2の実施の形態]
第2の実施の形態は、テンプレートの製造方法が異なる点において第1の実施の形態と異なっている。なお、以下の各実施の形態において、同一の機能及び構成を有する部分については、第1の実施の形態と同じ符号を付し、その説明は省略する。
以下に、本実施の形態に係るテンプレートの製造方法の一例について説明する。
(テンプレートの製造方法)
図5(a)〜(d)は、本発明の第2の実施の形態に係るテンプレートの製造工程を示す要部断面図である。
まず、図5(a)に示すように、テンプレート1の接触面12上にレジスト材を塗布し、フォトリソグラフィ法によって主要パターン部10を形成するための主要パターン領域41、及び上部パターン110となる凹部113を形成するためのマークパターン領域42cを有するレジストパターン44を形成する。
次に、図5(b)に示すように、レジストパターン40をマスクとしたRIE法等によるエッチングによって、主要パターン部10に凹部100、及びマークパターン領域42cに凹部113を形成し、レジストパターン40を除去する。この主要パターン部10の凹部100と、マークパターン領域42cの凹部113は、接触面12からの深さが同じとなる。
次に、図5(c)に示すように、テンプレート1上にレジスト材を塗布し、フォトリソグラフィ法によって下部パターン111を形成するためのマークパターン領域42dを有するレジストパターン45を形成する。
次に、図5(d)に示すように、レジストパターン45をマスクとしたRIE法等のエッチングによって、下部パターン111を形成し、レジストパターン45を除去して、主要パターン部10及びマークパターン部11が接触面12に形成されたテンプレート1を得る。
(第2の実施の形態の効果)
第2の実施の形態に係るテンプレートによると、下部パターン111と同時に主要パターン部10を形成する場合に比べて、主要パターン部10と、位置合わせの際に使用される上部パターン部110となる部分を同時に形成するので、主要パターン部10とマークパターン部11との位置ずれの誤差がなくなり、テンプレート1と半導体基板2の位置合わせの精度を向上させることができるので、半導体装置の歩留まり、及び性能が向上する。
[第3の実施の形態]
第3の実施の形態は、配置されるレジスト材の量が主要パターン部とマークパターン部に対応する半導体基板上で異なる点において上記の実施の形態と異なっている。
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明する。
(半導体装置の製造方法)
図6(a)〜(f)は、本発明の第3の実施の形態に係る半導体装置の製造方法の工程を示す要部断面図である。
まず、チャック505に固定された半導体基板2に形成された被加工膜3上に、例えば、液滴状のレジスト材4c及び4dを配置する。ここで、第1の量で配置されるレジスト材4cは、レジスト材4dよりも1つの液滴当りの量が多く、第1の領域としての主要パターン部10に対応する被加工膜3上に配置される。また、第2の量で配置されるレジスト材4dは、レジスト材4cよりも1つの液滴当りの量が少なく、第2の領域としてのマークパターン部11に対応する被加工膜3上に配置される。なお、1つの液滴当りの量を同量として、主要パターン部10とマークパターン部11に対応する被加工膜3上に配置される間隔等を調整して、配置されるレジスト材の量を調整しても良い。
次に、加工装置5のテンプレートチャック510に、テンプレート1の主要パターン部10及びマークパターン部11が形成された接触面12が、XYステージ504側となるように固定する。続いて、図6(a)に示すように、テンプレート1の接触面12と半導体基板2を対向させる。
次に、図6(b)に示すように、アクチュエータ508によって上部ステージ506を下降させ、液滴状のレジスト材4c、4dにテンプレート1を押し付ける。レジスト材4c、4dとテンプレート1が押し付けられることによって、図6(c)に示すように、毛細管現象に基づいて、主に、主要パターン部10の凹部100にレジスト材が充填される。
ここで、主要パターン部10がレジスト材によって充填されたとき、マークパターン部11に未充填領域112aが形成される。
次に、図6(d)に示すように、照射部511から半導体基板2に、上部ステージ506、テンプレートチャック510及びテンプレート1を介してアライメント光8を照射し、テンプレート1と半導体基板2の位置合わせを行う。
次に、図6(e)に示すように、テンプレート1と半導体基板2との位置合わせが終了した後、照射部511からレジスト材膜4eに、ハーフミラー513、上部ステージ506、テンプレートチャック510及びテンプレート1を介して紫外線7を照射する。
次に、図6(f)に示すように、レジスト材膜4eを硬化させた後、アクチュエータ508を駆動して上部ステージ506を上昇させると、被加工膜3上に、テンプレート1に形成された主要パターン部10等が転写されたレジストパターン4fが形成される。続いて、このレジストパターン4fを、エッチバックして被加工膜3の一部を露出させた後、残存するレジストパターンをマスクとしてエッチングを行う工程等を経て所望の半導体装置を得る。
(第3の実施の形態の効果)
第3の実施の形態に係る半導体装置の製造方法によれば、以下の効果が得られる。
1 半導体基板上に同じ量のレジスト材を配置する場合と比べて、配置されるレジスト材の量を主要パターン部10とマークパターン部11に対応する半導体基板2上で変えることで、マークパターン部11に未充填領域112aを容易に形成することができる。
2 半導体基板上に同じ量のレジスト材を配置する場合と比べて、マスクとなるパターン以外のレジスト材の膜を均一にすることができるので、エッチバックして被加工膜3の一部を露出させた際、被加工膜2の加工を行う部分のみにパターンが形成されるので、パターンの寸法精度が向上し、また、製造する半導体装置の歩留まりを向上させることができ、さらに、製造する半導体装置の性能を向上させることができる。
3 配置されるレジスト材の量を変えることで、レジスト材の消費を抑えることができ、半導体装置の製造コストを下げることができる。
[変形例]
以下に、マークパターン部の形状の変形例について説明する。
図7(a)〜(d)は、本発明の変形例に係るマークパターン部の形状に関する変形例である。マークパターン部の断面形状の変形例を以下に示す。
図7(a)に示すマークパターン部11は、例えば、複数の凹部114から構成されている。それぞれの凹部114は、その上側に第1の幅寸法を有する上部115と、接触面12側に第1の幅寸法よりも大きい第2の幅寸法を有する下部116を備えている。このマークパターン部11は、主要パターン部10よりも、レジスト材が充填されにくいので、主要パターン部10がレジスト材によって充填されたとき、マークパターン部11には、レジスト材の未充填領域が形成される。
また、図7(b)に示すマークパターン部11は、例えば、第1の幅寸法を有する凹部117と、凹部117と連続するように形成され、第1の幅寸法よりも大きい第2の幅寸法を有する凹部118と、を複数個備えている。このマークパターン部11は、主要パターン部10よりも、レジスト材が充填されにくいので、主要パターン部10がレジスト材によって充填されたとき、マークパターン部11には、レジスト材の未充填領域が形成される。
また、図7(c)に示すマークパターン部11は、例えば、主要パターン部10の凹部100よりも、幅及び深さが大きい凹部119が形成される。このマークパターン部11は、主要パターン部10よりも、レジスト材が充填されにくいので、主要パターン部10がレジスト材によって充填されたとき、マークパターン部11には、レジスト材の未充填領域が形成される。
また、図7(d)に示すマークパターン部11は、例えば、図7(a)で示す凹部114から上部パターン110を形成し、さらに、第2の実施の形態におけるテンプレートの製造方法によって下部パターン111を形成したものである。このマークパターン部11は、その上側に第1の幅寸法を有する凹部117と、接触面12側に、第1の幅寸法よりも大きい第2の幅寸法を有する下部パターン111を備えている。このマークパターン部11は、主要パターン部10よりも、レジスト材が充填されにくいので、主要パターン部10がレジスト材によって充填されたとき、マークパターン部11には、レジスト材の未充填領域が形成される。
図7(a)〜(d)に示したマークパターン部11は、主要パターン部10がレジスト材によって充填されたとき、いずれの場合であっても、マークパターン部11には、未充填領域が形成されるので、上記した実施の形態の効果を得ることができる。また、マークパターン部の断面形状は、上記した実施の形態及び変形例に限定されず、主要パターン部10がレジスト材によって充填されたとき、マークパターン部に未充填領域を形成することができる形状であれば良い。
なお、本発明は、上記した実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々の変形および組み合わせが可能である。
例えば、マークパターン部は、テンプレートの接触面側から見て、複数の線が等間隔に並ぶパターンであったが、これに限定されず、円形状のパターンや、矩形状のパターンであっても良い。
1…テンプレート、3…被加工膜、4、4c、4d…レジスト材、10…主要パターン部、11…マークパターン部、12…接触面、112a…未充填領域

Claims (4)

  1. 光透過性の材料から形成され、マスク材料に接触する接触面と、
    前記接触面に形成され、前記マスク材料が充填されて硬化後にマスク部分を形成するマスク用凹部と、
    前記接触面に形成され、前記マスク部分の光学的な位置合わせに用いられる位置合わせ用凹部と、
    を備え、
    前記位置合わせ用凹部は、開口の面積が底部の面積よりも広く、かつ、前記マスク用凹部の深さよりも深い形状を有するテンプレート。
  2. 光透過性の材料から形成され、マスク材料に接触する接触面と、
    前記接触面に形成され、前記マスク材料が充填されて硬化後にマスク部分を形成するマスク用凹部と、
    前記接触面に形成され、前記マスク部分の光学的な位置合わせに用いられる位置合わせ用凹部と、
    を備え、
    前記位置合わせ用凹部は、底部側に第1の幅寸法を有する第1の凹部と、開口側に前記第1の凹部に連通するように前記第1の幅寸法よりも大きい第2の幅寸法を有する第2の凹部と、から形成されたテンプレート。
  3. マスク用凹部と位置合わせ用凹部を備えたテンプレートと被加工材の相対移動によって、前記被加工材上に配置されたマスク材料と前記テンプレートを接触させ、前記マスク部分の光学的な位置合わせに用いられる前記位置合わせ用凹部に充填領域及び未充填領域が形成されるように、前記マスク用凹部に前記マスク材料を充填する工程と、
    を含む半導体装置の製造方法。
  4. 請求項1又は2に記載の前記テンプレートを用いた半導体装置の製造方法。
JP2009088884A 2009-04-01 2009-04-01 テンプレート及び半導体装置の製造方法 Active JP5404140B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009088884A JP5404140B2 (ja) 2009-04-01 2009-04-01 テンプレート及び半導体装置の製造方法
US12/727,038 US8647106B2 (en) 2009-04-01 2010-03-18 Template and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009088884A JP5404140B2 (ja) 2009-04-01 2009-04-01 テンプレート及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010245094A JP2010245094A (ja) 2010-10-28
JP5404140B2 true JP5404140B2 (ja) 2014-01-29

Family

ID=42825207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009088884A Active JP5404140B2 (ja) 2009-04-01 2009-04-01 テンプレート及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8647106B2 (ja)
JP (1) JP5404140B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5451450B2 (ja) * 2010-02-24 2014-03-26 キヤノン株式会社 インプリント装置及びそのテンプレート並びに物品の製造方法
JP5662767B2 (ja) * 2010-11-18 2015-02-04 株式会社ニューフレアテクノロジー インプリント・リソグラフィ用マスク
US20130251945A1 (en) * 2010-12-14 2013-09-26 3M Innovative Properties Company Images and method of making the same
JP5707990B2 (ja) * 2011-02-07 2015-04-30 大日本印刷株式会社 インプリント用モールド、およびインプリント方法
US9149958B2 (en) 2011-11-14 2015-10-06 Massachusetts Institute Of Technology Stamp for microcontact printing
JP5615311B2 (ja) 2012-03-16 2014-10-29 株式会社東芝 テンプレートの製造方法
US9283784B2 (en) 2012-04-02 2016-03-15 Toshiba Tec Kabushiki Kaisha Printer
JP6019685B2 (ja) * 2012-04-10 2016-11-02 大日本印刷株式会社 ナノインプリント方法及びナノインプリント装置
JP2013222791A (ja) * 2012-04-16 2013-10-28 Fujifilm Corp ナノインプリント方法およびナノインプリント用基板並びにそれらを用いたパターン化基板の製造方法
JP2014049658A (ja) * 2012-08-31 2014-03-17 Toshiba Corp パターン形成方法及びテンプレート
JP5851442B2 (ja) 2013-03-25 2016-02-03 株式会社東芝 モールド及びその製造方法
US9202799B2 (en) 2013-12-04 2015-12-01 Taiwan Semiconductor Manufactruing Company, Ltd. Temporary bonding scheme
JP6446943B2 (ja) * 2014-09-24 2019-01-09 大日本印刷株式会社 インプリント用テンプレート及びインプリント方法
US9681029B2 (en) 2014-10-02 2017-06-13 Gopro, Inc. Swivel camera mount
US9989845B2 (en) * 2015-04-16 2018-06-05 Samsung Display Co., Ltd. Imprint lithography method, method for manufacturing master template using the method and master template manufactured by the method
US11131922B2 (en) 2016-06-06 2021-09-28 Canon Kabushiki Kaisha Imprint lithography template, system, and method of imprinting
US10744684B2 (en) * 2016-07-28 2020-08-18 Samsung Display Co., Ltd. Method of preparing patterned cured product and patterned cured product obtained using the method
US10991582B2 (en) 2016-12-21 2021-04-27 Canon Kabushiki Kaisha Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
US10606170B2 (en) * 2017-09-14 2020-03-31 Canon Kabushiki Kaisha Template for imprint lithography and methods of making and using the same
USD890835S1 (en) 2017-12-28 2020-07-21 Gopro, Inc. Camera
WO2020033389A1 (en) 2018-08-07 2020-02-13 Gopro, Inc. Camera and camera mount
USD905786S1 (en) 2018-08-31 2020-12-22 Gopro, Inc. Camera mount
USD894256S1 (en) 2018-08-31 2020-08-25 Gopro, Inc. Camera mount
US10886233B2 (en) * 2019-01-31 2021-01-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10809448B1 (en) * 2019-04-18 2020-10-20 Facebook Technologies, Llc Reducing demolding stress at edges of gratings in nanoimprint lithography
USD920419S1 (en) 2019-09-17 2021-05-25 Gopro, Inc. Camera
JP7336373B2 (ja) * 2019-12-10 2023-08-31 キヤノン株式会社 型を製造する方法、型、インプリント方法、インプリント装置及び物品の製造方法
JP2021150481A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 テンプレート、テンプレートの製造方法、および半導体装置の製造方法
USD946074S1 (en) 2020-08-14 2022-03-15 Gopro, Inc. Camera

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696220B2 (en) * 2000-10-12 2004-02-24 Board Of Regents, The University Of Texas System Template for room temperature, low pressure micro-and nano-imprint lithography
US6916584B2 (en) * 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US7371975B2 (en) * 2002-12-18 2008-05-13 Intel Corporation Electronic packages and components thereof formed by substrate-imprinting
EP1584820B1 (de) * 2004-04-07 2006-06-14 Frideco AG Schraubenzentrifugalradpumpe
JP2006245072A (ja) * 2005-02-28 2006-09-14 Canon Inc パターン転写用モールドおよび転写装置
JP4330168B2 (ja) * 2005-09-06 2009-09-16 キヤノン株式会社 モールド、インプリント方法、及びチップの製造方法
US7878791B2 (en) * 2005-11-04 2011-02-01 Asml Netherlands B.V. Imprint lithography
US8011915B2 (en) * 2005-11-04 2011-09-06 Asml Netherlands B.V. Imprint lithography
US7690910B2 (en) * 2006-02-01 2010-04-06 Canon Kabushiki Kaisha Mold for imprint, process for producing minute structure using the mold, and process for producing the mold
JP5213335B2 (ja) * 2006-02-01 2013-06-19 キヤノン株式会社 インプリント用モールド、該モールドによる構造体の製造方法
US8850980B2 (en) * 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
JP2008091782A (ja) * 2006-10-04 2008-04-17 Toshiba Corp パターン形成用テンプレート、パターン形成方法、及びナノインプリント装置
JP2008132722A (ja) * 2006-11-29 2008-06-12 Toshiba Corp ナノインプリント用モールドおよびその作成方法、ならびにデバイスの製造方法
JP5188192B2 (ja) * 2007-02-20 2013-04-24 キヤノン株式会社 モールド、モールドの製造方法、インプリント装置及びインプリント方法、インプリント方法を用いた構造体の製造方法
JP5123059B2 (ja) * 2008-06-09 2013-01-16 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100252188A1 (en) 2010-10-07
JP2010245094A (ja) 2010-10-28
US8647106B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
JP5404140B2 (ja) テンプレート及び半導体装置の製造方法
JP4330168B2 (ja) モールド、インプリント方法、及びチップの製造方法
JP4448195B2 (ja) モールド、インプリント方法、及びチップの製造方法
JP5703600B2 (ja) インプリント用モールド、アライメント方法、インプリント方法、およびインプリント装置
KR100743289B1 (ko) 몰드, 패턴형성방법 및 패턴형성장치
KR101435250B1 (ko) 형, 임프린트 방법 및 물품의 제조 방법
JP5395757B2 (ja) パターン形成方法
KR20080114678A (ko) 임프린트 리소그래피 시스템
JP6019685B2 (ja) ナノインプリント方法及びナノインプリント装置
JP5284212B2 (ja) 半導体装置の製造方法
JP5942551B2 (ja) ナノインプリント用マスターテンプレート及びレプリカテンプレートの製造方法
JP2017204539A (ja) 位置検出装置、位置検出方法、インプリント装置及び物品の製造方法
JP5935453B2 (ja) 基板の製造方法、および、ナノインプリントリソグラフィ用テンプレートの製造方法
JP4823346B2 (ja) テンプレートおよびパターン形成方法
JP6281592B2 (ja) レプリカテンプレートの製造方法
JP6579233B2 (ja) インプリント用モールドおよびインプリント方法
TW201937550A (zh) 壓印方法、壓印裝置、模具之製造方法及物品之製造方法
KR101118409B1 (ko) 식별 마크를 갖는 템플릿 및 그 제조 방법
JP5707990B2 (ja) インプリント用モールド、およびインプリント方法
TW201609355A (zh) 壓印用模具及壓印方法以及線柵偏光元件及其製造方法
JP5900589B2 (ja) インプリント用モールド、アライメント方法、インプリント方法、およびインプリント装置
JP5284423B2 (ja) テンプレートおよびパターン形成方法
JP5327421B2 (ja) インプリント用スタンパ
JP2013225616A (ja) インプリント方法、それを用いた物品の製造方法
JP6197900B2 (ja) インプリント用モールド、アライメント方法、インプリント方法、およびインプリント装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100928

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110922

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R151 Written notification of patent or utility model registration

Ref document number: 5404140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350