JP5404027B2 - プレリリース構造デバイス - Google Patents
プレリリース構造デバイス Download PDFInfo
- Publication number
- JP5404027B2 JP5404027B2 JP2008329124A JP2008329124A JP5404027B2 JP 5404027 B2 JP5404027 B2 JP 5404027B2 JP 2008329124 A JP2008329124 A JP 2008329124A JP 2008329124 A JP2008329124 A JP 2008329124A JP 5404027 B2 JP5404027 B2 JP 5404027B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laminate
- stack
- release
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 125000006850 spacer group Chemical group 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 69
- 238000005530 etching Methods 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000001459 lithography Methods 0.000 claims description 10
- 238000005304 joining Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000007789 sealing Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 169
- 239000000758 substrate Substances 0.000 description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004873 anchoring Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00912—Treatments or methods for avoiding stiction of flexible or moving parts of MEMS
- B81C1/0092—For avoiding stiction during the manufacturing process of the device, e.g. during wet etching
- B81C1/00944—Maintaining a critical distance between the structures to be released
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2201/00—Manufacture or treatment of microstructural devices or systems
- B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
- B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
- B81C2201/019—Bonding or gluing multiple substrate layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Sewage (AREA)
- Floor Finish (AREA)
Description
− 少なくとも1つの第1の材料を基礎とする少なくとも1つの第1層を有する少なくとも1つの第1の積層体であり、少なくとも1つの第2の材料を基礎とする少なくとも1つの第2層を有する第2の積層体の上に、あるいはそれに対向して配置された、少なくとも1つの第1の積層体、
− 第1及び/又は第2の積層体内に形成された少なくとも1つの、例えば閉じた、空洞であり、第1の積層体の、解放前の構造を形成する部分と第2の積層体との間に配置された、少なくとも1つの閉じた空洞、
− 空洞内に配置され、且つ第1の積層体の前記部分と第2の積層体との間に延在する、すなわち、第1の積層体の前記部分を第2の積層体に連結あるいは接続する、少なくとも1つのスペーサ、
を有する。
− 少なくとも1つの第1の材料を基礎とする少なくとも1つの第1層を有する第1の積層体内に、且つ/或いは少なくとも1つの第2の材料を基礎とする少なくとも1つの第2層を有する第2の積層体内に、少なくとも1つの凹部を、該凹部内に少なくとも1つの突起を残存させながら形成する形成工程、
− 第1の積層体を第2の積層体の上に、あるいはそれに対向させて接合する接合工程であり、凹部が、第1の積層体の、解放前の構造を形成する部分と第2の積層体との間に配置された、例えば閉じた、空洞を形成し、突起が、第1の積層体の前記部分と第2の積層体との間に延在する、すなわち、第1の積層体の前記部分を第2の積層体に連結するスペーサを形成する、接合工程、
を有する。
− 上述の、解放前の構造を有するデバイスを製造する方法を実行する工程、
− 空洞への少なくとも1つのアクセスを形成する工程、
− スペーサを第1若しくは第2の積層体に機械的に連結している、第1若しくは第2の積層体の少なくとも1つの部分、及び/又はスペーサの全て若しくは一部をエッチングする工程であり、第1の積層体の前記部分を第2の積層体から解放する工程、
を有する。
− 空洞への少なくとも1つのアクセスを形成する工程、
− スペーサを第1若しくは第2の積層体に機械的に連結している、第1若しくは第2の積層体の少なくとも1つの部分、及び/又はスペーサの全て若しくは一部をエッチングする工程であり、第1の積層体の前記部分を第2の積層体から解放する工程;
を有する。
図面において、次の図へ進むことを容易にするよう、相異なる図の類似部分又は等価部分には同一の参照符号を付する。また、図をみやすいものとするため、図示される様々な部分は必ずしも同一の尺度で示していない。
102、204、1014 第1層(ユースフル層)
104、1002 第2層(基板)
106、1004 誘電体層
108 基板
112、1006 空洞(凹部)
114、214、1020 第1層の部分
116、116a、116b、1008 スペーサ(突起)
118、1018 アクセス(トレンチ)
1012 弱められた領域
Claims (18)
- 第1の積層体の一部が第2の積層体から解放されるように意図されたデバイスの解放前の構造を有するデバイスであって:
少なくとも1つの第1の材料を基礎とする少なくとも1つの第1層を有する少なくとも1つの第1の積層体であり、少なくとも1つの第2の材料を基礎とする少なくとも1つの第2層を有する第2の積層体に対向配置された、少なくとも1つの第1の積層体、
前記第1及び/又は第2の積層体内に形成された少なくとも1つの閉じた空洞であり、前記第1の積層体の前記解放前の構造を形成する部分と前記第2の積層体との間に配置された、少なくとも1つの閉じた空洞、
前記空洞内に配置され、且つ前記第1の積層体の前記部分を前記第2の積層体に連結する、少なくとも1つのスペーサ、
を有するデバイス。 - 前記第1及び/又は第2の積層体は更に、前記第1層と前記第2層との間に配置された少なくとも1つの中間層を有し、前記空洞は、前記中間層、前記第1層、及び/又は前記第2層に形成されている、請求項1に記載のデバイス。
- 前記中間層は誘電体材料を基礎とする、請求項2に記載のデバイス。
- 複数のグループのスペーサを有し、各グループの前記スペーサは、前記第1層、前記第2層又は中間層の主面に平行な面内で、その他のグループの前記スペーサとは異なる断面を有する、請求項1乃至3の何れか一項に記載のデバイス。
- 隣接し合う2つのスペーサ間の距離が前記第1の積層体の前記部分の厚さの50倍より小さくなるように前記空洞内に散在する複数のスペーサを有する、請求項1乃至4の何れか一項に記載のデバイス。
- 前記第1の材料は半導体材料である、請求項1乃至5の何れか一項に記載のデバイス。
- 前記第2の材料は半導体材料又は誘電体材料である、請求項1乃至6の何れか一項に記載のデバイス。
- 前記第1及び/又は第2の積層体内に、前記第1及び/又は第2の積層体の薄層化を後に実行することを可能にする少なくとも1つの弱められた領域を有する、請求項1乃至7の何れか一項に記載のデバイス。
- 第1の積層体の一部が第2の積層体から解放されるように意図されたデバイスの解放前の構造を有するデバイスを製造する方法であって:
少なくとも1つの第1の材料を基礎とする少なくとも1つの第1層を有する第1の積層体内に、且つ/或いは少なくとも1つの第2の材料を基礎とする少なくとも1つの第2層を有する第2の積層体内に、少なくとも1つの凹部を、該凹部内に少なくとも1つの突起を残存させながら形成する形成工程、
前記第1の積層体を前記第2の積層体に対向させて接合する接合工程であり、前記凹部が、前記第1の積層体の、前記解放前の構造を形成する部分と前記第2の積層体との間に配置された閉じた空洞を形成し、前記突起が、前記第1の積層体の前記部分を前記第2の積層体に連結するスペーサを形成する、接合工程、
を有する方法。 - 前記第1及び/又は第2の積層体は更に、少なくとも1つの中間層を有し、前記凹部は、前記中間層、前記第1層、及び/又は前記第2層に形成され、且つ前記中間層は、前記接合工程の後、前記第1層と前記第2層との間に配置される、請求項9に記載の方法。
- 前記凹部を形成する前記形成工程は、複数のグループの突起を残存させ、各グループの前記突起は、前記第1層、前記第2層又は前記中間層の主面に平行な面内で、その他のグループの前記突起とは異なる断面を有し、前記突起は、前記接合工程の後、前記第1の積層体の前記部分と前記第2の積層体との間に延在するスペーサを形成する、請求項9又は10に記載の方法。
- 前記第1及び/又は第2の積層体を薄くする薄層化工程を更に有する請求項9乃至11の何れか一項に記載の方法。
- 前記第1及び/又は第2の積層体内に少なくとも1つの弱められた領域を形成する工程を更に有し、前記薄層化工程は、前記弱められた領域の位置で少なくとも1つの破砕工程を行うことによって実行される、請求項12に記載の方法。
- 前記凹部及び前記突起は、前記第1及び/又は第2の積層体に少なくとも1つのリソグラフィ工程及び少なくとも1つのエッチング工程を行うことによって形成される、請求項9乃至13の何れか一項に記載の方法。
- 前記接合工程は、前記第1の積層体と前記第2の積層体との間で行われる分子結合又は陽極封止である、請求項9乃至14の何れか一項に記載の方法。
- デバイス内に構造を形成する方法であって:
請求項9乃至15の何れか一項に記載の、第1の積層体の一部が第2の積層体から解放されるように意図されたデバイスの解放前の構造を有するデバイスを製造する方法を実行する工程、
前記空洞への少なくとも1つの経路を形成する工程、
前記スペーサを前記第1若しくは第2の積層体に機械的に連結している、前記第1若しくは第2の積層体の少なくとも1つの部分、及び/又は前記スペーサの全て若しくは一部をエッチングする工程であり、前記第1の積層体の前記解放前の構造を形成する部分を前記第2の積層体から解放する工程、
を有する方法。 - 請求項1乃至8の何れか一項に記載のデバイスの構造を解放する方法であって:
前記空洞への少なくとも1つの経路を形成する工程、
前記スペーサを前記第1若しくは第2の積層体に機械的に連結している、前記第1若しくは第2の積層体の少なくとも1つの部分、及び/又は前記スペーサの全て若しくは一部をエッチングする工程であり、前記第1の積層体の前記解放前の構造を形成する部分を前記第2の積層体から解放する工程;
を有する方法。 - 前記空洞への前記経路を形成する工程は、少なくとも1つのリソグラフィ工程及び少なくとも1つのエッチング工程によって行われる、請求項16又は17に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0760400A FR2925888A1 (fr) | 2007-12-27 | 2007-12-27 | Dispositif a structure pre-liberee |
FR0760400 | 2007-12-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009154289A JP2009154289A (ja) | 2009-07-16 |
JP5404027B2 true JP5404027B2 (ja) | 2014-01-29 |
Family
ID=39765021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008329124A Expired - Fee Related JP5404027B2 (ja) | 2007-12-27 | 2008-12-25 | プレリリース構造デバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US8138556B2 (ja) |
EP (1) | EP2075223B1 (ja) |
JP (1) | JP5404027B2 (ja) |
FR (1) | FR2925888A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2923650B1 (fr) | 2007-11-08 | 2010-09-03 | Commissariat Energie Atomique | Composant electronique a connexions par billes decouplees mecaniquement. |
JPWO2011096353A1 (ja) * | 2010-02-05 | 2013-06-10 | 株式会社フジクラ | 微細構造の形成方法および微細構造を有する基体 |
US20120107992A1 (en) * | 2010-10-28 | 2012-05-03 | Freescale Semiconductor, Inc. | Method of producing layered wafer structure having anti-stiction bumps |
US9290380B2 (en) | 2012-12-18 | 2016-03-22 | Freescale Semiconductor, Inc. | Reducing MEMS stiction by deposition of nanoclusters |
FR3006808B1 (fr) * | 2013-06-06 | 2015-05-29 | St Microelectronics Rousset | Dispositif de commutation integre electriquement activable |
FR3076292B1 (fr) * | 2017-12-28 | 2020-01-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile sur un substrat support |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4022495A1 (de) * | 1990-07-14 | 1992-01-23 | Bosch Gmbh Robert | Mikromechanischer drehratensensor |
US5314572A (en) * | 1990-08-17 | 1994-05-24 | Analog Devices, Inc. | Method for fabricating microstructures |
WO1996023230A1 (de) * | 1995-01-24 | 1996-08-01 | Siemens Aktiengesellschaft | Mikromechanisches bauelement |
FR2736934B1 (fr) | 1995-07-21 | 1997-08-22 | Commissariat Energie Atomique | Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche |
JPH10284771A (ja) * | 1997-04-07 | 1998-10-23 | Nissan Motor Co Ltd | 微小装置の製造方法および微小装置 |
JP4081868B2 (ja) * | 1998-08-10 | 2008-04-30 | 日産自動車株式会社 | 微小装置の製造方法 |
JP2001091262A (ja) * | 1999-09-21 | 2001-04-06 | Toyota Motor Corp | 半導体センサの製造方法、及び半導体センサ |
JP2001102597A (ja) * | 1999-09-30 | 2001-04-13 | Fuji Electric Co Ltd | 半導体構造およびその製造方法 |
DE10024266B4 (de) * | 2000-05-17 | 2010-06-17 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelements |
WO2002061827A1 (fr) * | 2001-01-31 | 2002-08-08 | Sony Corporation | DISPOSITIF à SEMI-CONDUCTEUR ET SON PROCEDE DE FABRICATION |
DE102004027501A1 (de) * | 2004-06-04 | 2005-12-22 | Robert Bosch Gmbh | Mikromechanisches Bauelement mit mehreren Kavernen und Herstellungsverfahren |
DE102005015584B4 (de) * | 2005-04-05 | 2010-09-02 | Litef Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauteils |
JP4713990B2 (ja) * | 2005-09-13 | 2011-06-29 | 株式会社東芝 | 半導体装置とその製造方法 |
US7393758B2 (en) * | 2005-11-03 | 2008-07-01 | Maxim Integrated Products, Inc. | Wafer level packaging process |
FR2898597B1 (fr) * | 2006-03-16 | 2008-09-19 | Commissariat Energie Atomique | Encapsulation dans une cavite hermetique d'un compose microelectronique, notamment d'un mems |
DE102006049259A1 (de) * | 2006-10-19 | 2008-04-30 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikromechanischen Bauelementes mit einer Dünnschicht-Verkappung |
-
2007
- 2007-12-27 FR FR0760400A patent/FR2925888A1/fr active Pending
-
2008
- 2008-12-18 US US12/338,174 patent/US8138556B2/en active Active
- 2008-12-22 EP EP08172569.9A patent/EP2075223B1/fr active Active
- 2008-12-25 JP JP2008329124A patent/JP5404027B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090261431A1 (en) | 2009-10-22 |
EP2075223A3 (fr) | 2012-06-27 |
JP2009154289A (ja) | 2009-07-16 |
FR2925888A1 (fr) | 2009-07-03 |
US8138556B2 (en) | 2012-03-20 |
EP2075223B1 (fr) | 2014-12-17 |
EP2075223A2 (fr) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5404027B2 (ja) | プレリリース構造デバイス | |
US9458009B2 (en) | Semiconductor devices and methods of forming thereof | |
KR101074581B1 (ko) | 이중 박막을 갖는 마이크로공학적 박막 센서 및 그 제조 방법 | |
KR100692593B1 (ko) | Mems 구조체, 외팔보 형태의 mems 구조체 및밀봉된 유체채널의 제조 방법. | |
US8030112B2 (en) | Method for fabricating MEMS device | |
JP6108793B2 (ja) | 少なくとも1つの複数の厚さを有する活性部を備える構造を形成するための方法 | |
JP5602761B2 (ja) | 分離した微細構造を有する微小電気機械システムデバイス及びその製造方法 | |
KR100421217B1 (ko) | 점착 방지 미세 구조물 제조 방법 | |
US9096427B2 (en) | Method for making a suspended part of a microelectronic and/or nanoelectronic structure in a monolithic part of a substrate | |
US9802817B2 (en) | Method for making suspended elements with different thicknesses for a MEMS and NEMS structure | |
EP1770056B1 (en) | Method for manufacturing a micro-electro-mechanical structure | |
TWI616394B (zh) | 增強之微機電系統裝置及其製造方法 | |
KR100817813B1 (ko) | 실리콘 기판 상에 상이한 수직 단차를 갖는 미세구조물의제조 방법 | |
JP2008080444A (ja) | Mems素子製造方法およびmems素子 | |
JP2006224219A (ja) | Mems素子の製造方法 | |
US9452923B2 (en) | Method for manufacturing a micromechanical system comprising a removal of sacrificial material through a hole in a margin region | |
Guerre et al. | Low-cost AFM cantilever manufacturing technology | |
JP2010123679A (ja) | 中空封止体及び中空封止体の製造方法 | |
Muller et al. | Electrical isolation process for molded, high-aspect-ratio polysilicon microstructures | |
US11915924B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4774902B2 (ja) | Mems素子の製造方法 | |
JP2006095632A (ja) | Mems素子の製造方法およびmems素子 | |
KR100701151B1 (ko) | 미세기전집적시스템용 부양 구조물 제조 방법 | |
TW202124256A (zh) | 微機械系統的製造方法和微機械系統 | |
JP2004069542A (ja) | 可動部を有する力学量センサの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130611 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |