JP5404000B2 - 半導体モジュールおよび撮像装置 - Google Patents

半導体モジュールおよび撮像装置 Download PDF

Info

Publication number
JP5404000B2
JP5404000B2 JP2008281950A JP2008281950A JP5404000B2 JP 5404000 B2 JP5404000 B2 JP 5404000B2 JP 2008281950 A JP2008281950 A JP 2008281950A JP 2008281950 A JP2008281950 A JP 2008281950A JP 5404000 B2 JP5404000 B2 JP 5404000B2
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
signal
electrode
camera shake
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008281950A
Other languages
English (en)
Other versions
JP2009141330A (ja
Inventor
聡 野呂
智文 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2008281950A priority Critical patent/JP5404000B2/ja
Priority to TW097143468A priority patent/TWI442544B/zh
Priority to CN2008101753915A priority patent/CN101436589B/zh
Priority to KR1020080113217A priority patent/KR101003568B1/ko
Priority to US12/271,459 priority patent/US20090127694A1/en
Publication of JP2009141330A publication Critical patent/JP2009141330A/ja
Application granted granted Critical
Publication of JP5404000B2 publication Critical patent/JP5404000B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は、半導体モジュールおよびこれを搭載する撮像装置に関する。
近年、電子機器の小型化・高機能化に伴い、電子機器に使用される半導体モジュールのさらなる小型化、集積化が求められている。このような要求に応えるために、基板上に複数の半導体チップを搭載したMCM(マルチチップモジュール)が開発されている。
MCMにおいて半導体チップを搭載する構造として、複数の半導体チップが積層された多段スタック構造が知られている。多段スタック構造のMCMでは、各半導体チップの周囲に外部電極が設けられ、各外部電極と基板上の電極パッドとがボンディングワイヤにより電気的に接続される。
このようなMCMは、たとえば、CCDカメラに組み込まれ、各半導体チップに独自の機能が付与される。たとえば、ロジック素子として機能する半導体チップには制御回路が組み込まれ、ドライバ素子として機能する半導体チップにCCDを駆動するモータに電流を供給する回路が組み込まれる。
特開2006−286824号公報
多段スタック構造を採用したMCMにおいて、ドライバ素子として機能する半導体素子のボンディングワイヤを流れる信号がロジック素子として機能する半導体素子のノイズとなり、ロジック素子として機能する半導体素子の動作信頼性が低減し、ひいては半導体モジュールの動作信頼性が低下する可能性があった。
また、デジタルカメラなどの撮像装置はさらなる小型化が求められており、従来の多段スタック構造を採用したMCMを搭載した撮像装置においては、上述した半導体素子の動作信頼性の低下が顕著となり、撮像装置の動作不良を招くおそれがあるという課題があった。
本発明はこうした課題に鑑みてなされたものであり、その目的は、複数の半導体素子を有する半導体モジュールにおいて、一方の半導体素子のボンディングワイヤを流れる信号が他方の半導体素子のノイズとなることを抑制し、半導体モジュールの動作信頼性を向上させる技術の提供にある。また、本発明の他の目的は、複数の半導体素子を有する半導体モジュールが組み込まれた撮像装置の動作信頼性を向上させる技術の提供にある。
本発明のある態様は、半導体モジュールである。当該半導体モジュールは、一方の主表面に基板電極が設けられた配線基板と、配線基板に搭載され、ロジック信号を入力または出力するためのロジック信号用電極を有する第1の半導体素子と、第1の半導体素子の上に搭載され、大電流を出力するための電流出力用電極を有する第2の半導体素子と、ロジック信号用電極とこれに対応する基板電極とを電気的に接続する第1のボンディングワイヤと、電流出力用電極とこれに対応する基板電極とを電気的に接続する第2のボンディングワイヤと、を備え、配線基板の主表面側から見て、第1のボンディングワイヤは、第2のボンディングワイヤが横切る第2の半導体素子の辺と対応しない第1の半導体素子の辺を横切っていることを特徴とする。
この態様によれば、第1の半導体素子に設けられたロジック信号用電極に接続された第1のボンディングワイヤが、第2の半導体素子に設けられた電流出力用電極に接続された第2のボンディングワイヤから離れた位置に存在しているため、第2のボンディングワイヤを流れる大電流の影響により、第1の半導体素子にノイズが生じることが抑制される。この結果、第1の半導体素子の動作信頼性を向上させ、ひいては半導体モジュールの動作信頼性を向上させることができる。
電流出力用電極は、第2のボンディングワイヤが横切る第2の半導体素子の辺に沿って設けられていてもよい。
第1の半導体素子は、撮像装置の手振れ補正用の手振れ補正信号を出力し、第2の半導体素子は、手振れ補正信号に従って撮像装置のレンズを駆動する駆動手段に供される大電流を出力してもよい。この場合において、駆動手段は、ボイスコイルモータ(VCM)であってもよい。また、ロジック信号用電極は、第2のボンディングワイヤが横切る第2の半導体素子の辺と対応しない第1の半導体素子の辺に沿って設けられていてもよい。
本発明の他の態様は撮像装置である。当該撮像装置は、上述したいずれかの態様の半導体モジュールを備えることを特徴とする。
本発明によれば、複数の半導体素子を有する半導体モジュールにおいて、一方の半導体素子のボンディングワイヤを流れる信号が他方の半導体素子のノイズとなることを抑制し、半導体モジュールの動作信頼性を向上させることができる。
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様の構成要素には同様の符号を付し、以下の説明において詳細な説明を適宜省略する。
実施の形態に係る半導体モジュールは、手振れ補正機能を有するデジタルカメラなどの撮像装置に好適に用いられる。図1は、実施の形態に係る半導体モジュールを有する撮像装置の回路構成を示すブロック図である。デジタルカメラは、信号増幅部10および手振れ補正部20を有する。信号増幅部10は、入力された信号を所定の増幅率で増幅して手振れ補正部20に出力する。手振れ補正部20は、入力された角速度信号およびレンズの位置信号に基づいて、レンズの位置を制御して手振れ補正を行うための信号を信号増幅部10に出力する。
以下、デジタルカメラの回路構成についてより具体的に説明する。
ジャイロセンサ50は、デジタルカメラのXYの2軸方向の角速度を検出する。ジャイロセンサ50によって得られたアナログの角速度信号は、増幅回路12により増幅された後、ADC(アナログデジタルコンバータ)22に出力される。ADC22は、増幅回路12により増幅された角速度信号をデジタルの角速度信号に変換する。ADC22から出力された角速度信号は、ジャイロイコライザ24に出力される。
ジャイロイコライザ24において、まず、ADC22から出力されたデジタルの角速度信号がHPF(ハイパスフィルタ)26に入力される。HPF26は、ジャイロセンサ50から出力された角速度信号のうち、手振れによる周波数成分より低い周波数成分を除去する。一般的に、手振れによる周波数成分は、1〜20Hzであるため、たとえば、角速度信号から0.7Hz以下の周波数成分が除去される。
パン・チルト判定回路28は、HPF26が出力する角速度信号に基づいて、撮像装置のパン動作、チルト動作を検出する。被写体の移動などに応じて撮像装置を移動させる場合に、ジャイロセンサ50はその移動に応じた角速度信号を出力する。しかし、パン動作またはチルト動作による角速度信号の変動は、手振れによるものではないため、レンズ60などの光学系を補正する必要がない場合がある。パン・チルト判定回路28は、パン動作またはチルト動作による角速度信号の変動に依存することなく、手振れ補正を行うために設けられる。具体的には、パン・チルト判定回路28は、一定期間連続して角速度信号が所定値となることを検出したときに、パン動作またはチルト動作中であると判定する。なお、被写体の移動などに応じて撮像装置を水平方向に動かすことをパン動作といい、垂直方向に移動させることをチルト動作という。
ゲイン調整回路30は、パン・チルト判定回路28の判定結果に応じて、HPF26から出力される角速度信号の増幅率を変更する。たとえば、パン動作またはチルト動作中でない場合には、ゲイン調整回路30はHPF26が出力する角速度信号のゲイン調整を行う。また、パン動作またはチルト動作中の場合には、ゲイン調整回路30は、HPF26が出力する角速度信号の強度を減衰して出力が0となるようなゲイン調整を行う。
LPF(ローパスフィルタ)32は積分回路の役目を果たし、ゲイン調整回路30が出力した角速度信号を積分して、撮像装置の移動量を示す角度信号を生成する。たとえば、LPF32は、デジタルフィルタを用いたフィルタ処理を行うことによって角度信号、つまり撮像装置の移動量を求める。
センタリング処理回路34は、LPF32から出力される角度信号に対して、所定の値を減算する。撮像装置において手振れ補正処理を行う場合、補正処理を継続して実行するうちにレンズの位置が基準位置から徐々に離れていき、レンズの可動範囲の限界点付近に達する場合がある。このとき、手振れ補正処理を継続すると、レンズはある一方の方向には移動できるが、他方には移動できなくなる。センタリング処理回路はこれを防止するために設けられるものであり、角度信号から所定の値を減算することによって、レンズの可動範囲の限界点に近づきにくいように制御する。
センタリング処理回路34から出力された角度信号は、ゲイン調整回路36によりホール素子70の信号の範囲に調整される。ゲイン調整回路36によって調整された角度信号は、ホールイコライザ40に出力される。
ホール素子70は、ホール効果を利用した磁気センサであり、レンズ60のXおよびY方向の位置検出手段として機能する。ホール素子70によって得られたレンズ60の位置情報を含むアナログの位置信号は、増幅回路14により増幅された後、ADC22に送信される。ADC22は、増幅回路14により増幅されたアナログの位置信号をデジタルの位置信号に変換する。なお、ADC22は、増幅回路12および増幅回路14のアナログの出力を時分割でデジタル値に変換する。
ADC22から出力された位置信号は、ホールイコライザ40に出力される。ホールイコライザ40において、まず、ADC22から出力された位置信号は、加算回路42に入力される。また、加算回路42には、ゲイン調整回路36によって調整された角度信号が入力される。加算回路42は、入力された位置信号と角度信号とを加算する。加算回路42から出力された信号は、サーボ回路44に出力される。サーボ回路44は、サーボ回路44に出力された信号に基づいて、VCM80の駆動を制御する信号を生成する。当該信号の電流(VCM駆動電流)は、一般的に、200〜300mAである。なお、サーボ回路44において、サーボ回路デジタルフィルタ用いたフィルタ処理が行われてもよい。
サーボ回路44から出力されたVCM駆動信号は、DAC(デジタルアナログコンバータ)46によりデジタル信号からアナログ信号に変換される。アナログのVCM駆動信号は、増幅回路16により増幅された後、VCM80に出力される。VCM80は、VCM駆動信号に基づいてレンズ60のXおよびY方向の位置を移動させる。
ここで手振れがない場合と手振れがある場合の本実施の形態の撮像装置の回路の動作について説明する。
(手振れがない場合の動作)
手振れのない場合には、撮像装置に角速度が生じないため、ジャイロイコライザ24の出力する信号は“0”となる。VCM80によって駆動されるレンズ60の位置は、その光軸と撮像装置に備えられるCCDなどの撮像素子(図示せず)の中心が一致するため、ホール素子70および増幅回路14によるアナログの位置信号は、ADC22により“0”を示すデジタルの位置信号に変換された後、ホールイコライザ40に出力される。サーボ回路44は、位置信号の値が“0”のとき、現在のレンズ60の位置を維持するようにVCM80を制御する信号を出力する。
また、レンズ60の位置と撮像素子の中心が一致しない場合、ホール素子70および増幅回路14によるアナログの位置信号は、ADC22により“0”と異なる値を示すデジタルの位置信号に変換された後、ホールイコライザ40に出力される。サーボ回路44は、ADC22の出力するデジタルの位置信号の値に応じて、位置信号の値が“0”となるようにVCM80を制御する。
このような動作を繰り返すことによって、レンズ60の位置と撮像素子の中心が一致するように、レンズ60の位置が制御される。
(手振れがある場合の動作)
VCM80によって駆動されるレンズ60の位置は、その光軸と撮像装置に備えられる撮像素子の中心が一致するため、ホール素子70および増幅回路14によるアナログの位置信号は、ADC22により“0”を示すデジタルの位置信号に変換された後、ホールイコライザ40に出力される。
一方、手振れによって撮像装置が移動するため、LPF32およびセンタリング処理回路34は、ジャイロセンサ50で検出された角速度信号に基づいて、撮像装置の移動量を示す角度信号を出力する。
サーボ回路44は、ADC22が出力する“0”を示す位置信号と、センタリング処理回路が出力する角度信号と、を加算した信号に応じて、VCMの駆動信号を生成する。このとき、位置信号は“0”であるにも関わらず、“0”でない角度信号が加算されているため、サーボ回路44はレンズ60を移動させる補正信号を生成する。
なお、本実施の形態の手振れ補正は、CCDの画像を一度メモリに読み込み、次の画像との比較から手振れの要素を排除する、いわゆる電子式手振れ補正ではなく、上述のとおり、レンズを光学的にシフトさせるレンズシフト方式やCCDをシフトさせるCCDシフト方式などのような光学式手振れ補正である。
したがって、電子式手振れ補正機構を採用した場合に生じる課題、即ち、予め大きめにとった画像をトリミングすることに起因する画質の劣化や、CCDサイズの制約による補正範囲や撮像倍率の限界があること、さらには、1コマ1コマの静止画の触れが補正でき
ないという課題を光学式手振れ補正は解決できるという効果を有する。特に、高画質ビデオの映像から静止画を取り出す場合は、光学式手振れ補正が有効である。
サーボ回路44が出力する補正信号に基づいて、VCM80はレンズ60を移動させるため、撮像装置に備えられた撮像素子は手振れによる被写体のぶれを抑制した信号を得ることができる。このような制御を繰り返すことによって、手振れ補正制御が実現される。
図2は、実施の形態に係る半導体モジュールの概略構成を示す平面図である。また、図3は、実施の形態に係る半導体モジュールの概略構成を示す断面図である。なお、図2において、後述する封止樹脂150は省略されている。
半導体モジュール100は、配線基板110、第1の半導体素子120、第2の半導体素子130、第3の半導体素子140、封止樹脂150およびはんだボール160を備える。
配線基板110は、絶縁樹脂層112を介して第1の配線層114および第2の配線層116を有する。第1の配線層114と第2の配線層116とは、絶縁樹脂層112を貫通するビア117により電気的に接続されている。第2の配線層116にはんだボール160が接続されている。
絶縁樹脂層112を構成する材料としては、たとえば、BTレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。半導体モジュール100の放熱性向上の観点から、絶縁樹脂層112は高熱伝導性を有することが望ましい。このため、絶縁樹脂層112は、銀、ビスマス、銅、アルミニウム、マグネシウム、錫、亜鉛およびこれらの合金などを高熱伝導性フィラーとして含有することが好ましい。
第1の配線層114および第2の配線層116を構成する材料としては、たとえば、銅が挙げられる。
配線基板110の主表面S1上に、第1の半導体素子120および第3の半導体素子140が搭載されている。第1の半導体素子120の上に積層されるように第2の半導体素子130が搭載されている。第1の半導体素子120はロジック素子であり、図1に示した手振れ補正部20に該当する。また、第2の半導体素子130はドライバ素子あるいはパワー素子であり、図1に示した信号増幅部10に該当する。第1の半導体素子120、第2の半導体素子130および第3の半導体素子140は、封止樹脂150によって封止され、パッケージ化されている。封止樹脂150は、たとえば、トランスファーモールド法により形成される。
第1の半導体素子120には、ロジック信号を入力または出力するためのロジック信号用電極122が設けられている。第1の半導体素子120に入力されるロジック信号として、上述した角速度信号、位置信号が挙げられる。ロジック信号の電流は、典型的には、2mAである。また、第1の半導体素子120から出力されるロジック信号として、手振れ補正信号が挙げられる。ロジック信号用電極122は、金線などのボンディングワイヤ124を介して、第1の配線層114に設けられた基板電極118aと電気的に接続されている。
第2の半導体素子130には、大電流を出力するための電流出力用電極132が設けられている。第2の半導体素子130から出力される大電流として、VCMを駆動するための電流(200〜300mA)が挙げられる。電流出力用電極132は、金線などのボン
ディングワイヤ134を介して、第1の配線層114に設けられた基板電極118bと電気的に接続されている。また、第2の半導体素子130には、電流出力用電極132の他に、他の半導体素子との信号の入出力に用いられるチップ電極136が設けられている。チップ電極136は、金線などのボンディングワイヤ137を介して、第1の配線層114に設けられた基板電極118cと電気的に接続されている。なお、ボンディングワイヤ124、134、137による結線は、第1の半導体素子120を配線基板110に搭載し、さらに、第1の半導体素子120の上に第2の半導体素子130を搭載した後に実施することができる。
図2に示すように、配線基板110の主表面S1側から見て、ボンディングワイヤ134は、第2の半導体素子130の辺E1を横切っている。第1の半導体素子120に接続されたボンディングワイヤ124は、第2の半導体素子130の辺E1と対応する第1の半導体素子の辺F1以外の辺、すなわち、第1の半導体素子120の辺F2、F3、F4を横切っている。電流出力用電極132は、ボンディングワイヤ134が横切る第2の半導体素子130の辺E1に沿って設けられている。なお、第1の半導体素子120および第2の半導体素子130の「辺」は、一辺の「縁」または「端部」と言い換えることができる。
また、第2の半導体素子130の辺E1は、第1の半導体素子120の辺F1の上方においてせり出している。言い換えると、第2の半導体素子130の辺E1は、第1の半導体素子120の辺F1から突出し、第2の半導体素子130の辺E1の下部近傍に隙間が生じている。本実施の形態では、電流出力用電極132は、第1の半導体素子120の辺F1に対して第2の半導体素子130がせり出した領域に設けられている。なお、本実施の形態の半導体モジュール100では、第1の半導体素子120の辺F1の側に電極パッドが設けられておらず、第2の半導体素子130を第1の半導体素子120の上に搭載する場合に、第1の半導体素子120の辺F1の側に障害となるものがない。このため、第1の半導体素子120の辺F1の側における第2の半導体素子130の配置に制約が生じないので、第2の半導体素子130の辺E1が、第1の半導体素子120の辺F1の上方においてせり出すことができる。
第3の半導体素子140は、EEPROMなどのメモリ素子である。第3の半導体素子140には、たとえば、手振れ補正制御に必要なデータが保持される。第3の半導体素子140は、第2の半導体素子130の電流出力用電極132およびボンディングワイヤ134が配置された辺E1とは反対側の配線基板110の辺に近接して設けられている。より好ましくは、第3の半導体素子140は、第2の半導体素子130の電流出力用電極132およびボンディングワイヤ134が形成された辺側とは反対側の配線基板110の角部近傍に設けられている。
以上説明した半導体モジュール100によれば、第1の半導体素子120に設けられたロジック信号用電極122に接続されたボンディングワイヤ124が、第2の半導体素子130に設けられた電流出力用電極132に接続されたボンディングワイヤ134から離れた位置に存在しているため、ボンディングワイヤ134を流れる大電流の影響による第1の半導体素子120へのノイズ発生が抑制される。この結果、第1の半導体素子120の動作信頼性を向上させ、ひいては半導体モジュール100の動作信頼性を向上させることができる。
また、第2の半導体素子130の辺E1は、第1の半導体素子120の辺F1からせり出しているため、第2の半導体素子130に接続されたボンディングワイヤ134の位置が、第1の半導体素子120からより離れた位置になっている。このため、ボンディングワイヤ134を流れる大電流の第1の半導体素子120への影響をより一層抑制すること
ができる。
また、第2の半導体素子130は、辺E1が第1の半導体素子120の辺F1の上方においてせり出した状態で、半導体素子120の上に積層されているため、第2の半導体素子130の設置位置が第1の半導体素子120の設置領域に制約されない。このため、半導体モジュール100における多段スタック構造の設計を容易にすることができる。
また、第3の半導体素子140が第2の半導体素子130の電流出力用電極132およびボンディングワイヤ134から離れた位置に設けられているため、第3の半導体素子140にノイズが生じることが抑制される。この結果、第3の半導体素子140の動作信頼性を向上させ、ひいては半導体モジュール100の動作信頼性を向上させることができる。

なお、上述の実施の形態においては、配線基板110と、その表面に設けられた第1の配線層114、第2の配線層116及び半田ボール160を用いた場合の例を示したが、本願は、それらに代えて、金属からなるリードフレームを用いても同様の効果を奏することができる。
図4は、上述の実施形態に係る半導体モジュールを有するデジタルカメラの透過斜視図である。デジタルカメラは、ジャイロセンサ50、レンズ60、ホール素子70、VCM80、および半導体モジュール100を有する。半導体モジュール100は、図2および図3で示したように、第1の半導体素子120の上に第2の半導体素子130が積層された構造を有する。なお、図4に示した半導体モジュール100では、第1の半導体素子120および第2の半導体素子130以外の構成が簡略化され適宜省略されている。
これによれば、第1の半導体素子120と第2の半導体素子130とが積層された半導体モジュール100を用いることにより、動作信頼性の低下を招くことなくデジタルカメラのさらなる小型化を実現することができる。
本発明は、上述の実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
本願において撮像装置は、上述のデジタルカメラに限定されるものではなく、ビデオカメラや携帯電話に搭載されたカメラ、監視カメラ等でもよく、デジタルカメラと同様の効果を奏するものである。
実施の形態に係る半導体モジュールを有する撮像装置の回路構成を示すブロック図である。 実施の形態に係る半導体モジュールの概略構成を示す平面図である。 実施の形態に係る半導体モジュールの概略構成を示す断面図である。 実施形態に係る半導体モジュールを有するデジタルカメラの透過斜視図である。
符号の説明
10 信号増幅部、12,14,16 増幅回路、20 手振れ補正部、22 ADC、24 ジャイロイコライザ、26 HPF、28 パン・チルト判定回路、30 ゲイン調整回路、32 LPF、34 センタリング処理回路、36 ゲイン調整回路、40 ホールイコライザ、42 加算回路、44 サーボ回路、46 DAC、50 ジャイロ
センサ、60 レンズ、70 ホール素子、80 VCM、100 半導体モジュール、110 配線基板、120 第1の半導体素子、130 第2の半導体素子、140 第3の半導体素子、150 封止樹脂、160 はんだボール。

Claims (5)

  1. 一方の主表面に基板電極が設けられた配線基板と、
    前記配線基板に搭載され、ロジック信号を入力または出力するためのロジック信号用電極を有する第1の半導体素子と、
    前記第1の半導体素子の上に搭載され、大電流を出力するための電流出力用電極を有する第2の半導体素子と、
    前記ロジック信号用電極とこれに対応する前記基板電極とを電気的に接続する第1のボンディングワイヤと、
    前記電流出力用電極とこれに対応する前記基板電極とを電気的に接続する第2のボンディングワイヤと、
    前記第1の半導体素子と前記配線基板の上に並設して搭載されたメモリ素子と、
    を備え、
    前記第2の半導体素子の一辺が、当該一辺と対応する前記第1の半導体素子の一辺の上方においてせり出しており、
    前記電流出力用電極が前記第2の半導体素子が前記第1の半導体素子からせり出した領域のみに形成されており、
    前記ロジック信号用電極は、前記第1の半導体素子に対してせり出していない前記第2の半導体素子の辺と対応する前記第1の半導体素子の辺に沿ってのみ設けられており、
    前記配線基板の前記主表面側から見て、前記メモリ素子は、前記第2のボンディングワイヤが横切る前記第2の半導体素子の辺の対辺側に位置していることを特徴とする半導体モジュール。
  2. 前記メモリ素子は、前記配線基板の角部近傍に設けられていることを特徴とする請求項1に記載の半導体モジュール。
  3. 前記第1の半導体素子は、撮像装置の手振れ補正用の手振れ補正信号を出力し、
    前記第2の半導体素子は、前記手振れ補正信号に従って前記撮像装置のレンズを駆動する駆動手段に供される大電流を出力することを特徴とする請求項1または2に記載の半導体モジュール。
  4. 前記駆動手段は、ボイスコイルモータであることを特徴とする請求項3に記載の半導体モジュール。
  5. 請求項1乃至のいずれか1項に記載の半導体モジュールを備えることを特徴とする撮像装置。
JP2008281950A 2007-11-14 2008-10-31 半導体モジュールおよび撮像装置 Expired - Fee Related JP5404000B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008281950A JP5404000B2 (ja) 2007-11-14 2008-10-31 半導体モジュールおよび撮像装置
TW097143468A TWI442544B (zh) 2007-11-14 2008-11-11 半導體模組及攝像裝置
CN2008101753915A CN101436589B (zh) 2007-11-14 2008-11-12 半导体模块及摄像装置
KR1020080113217A KR101003568B1 (ko) 2007-11-14 2008-11-14 반도체 모듈 및 촬상 장치
US12/271,459 US20090127694A1 (en) 2007-11-14 2008-11-14 Semiconductor module and image pickup apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007296146 2007-11-14
JP2007296146 2007-11-14
JP2008281950A JP5404000B2 (ja) 2007-11-14 2008-10-31 半導体モジュールおよび撮像装置

Publications (2)

Publication Number Publication Date
JP2009141330A JP2009141330A (ja) 2009-06-25
JP5404000B2 true JP5404000B2 (ja) 2014-01-29

Family

ID=40710930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008281950A Expired - Fee Related JP5404000B2 (ja) 2007-11-14 2008-10-31 半導体モジュールおよび撮像装置

Country Status (3)

Country Link
JP (1) JP5404000B2 (ja)
CN (1) CN101436589B (ja)
TW (1) TWI442544B (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000081646A (ja) * 1998-06-26 2000-03-21 Ricoh Co Ltd 手振れ補正機能付きカメラ
JP2002057270A (ja) * 2000-08-08 2002-02-22 Sharp Corp チップ積層型半導体装置
JP2004158536A (ja) * 2002-11-05 2004-06-03 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP4580730B2 (ja) * 2003-11-28 2010-11-17 ルネサスエレクトロニクス株式会社 オフセット接合型マルチチップ半導体装置
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
JP4509052B2 (ja) * 2005-03-29 2010-07-21 三洋電機株式会社 回路装置
JP4748648B2 (ja) * 2005-03-31 2011-08-17 ルネサスエレクトロニクス株式会社 半導体装置
JP4756932B2 (ja) * 2005-06-27 2011-08-24 キヤノン株式会社 撮像装置及び交換レンズ
KR100665217B1 (ko) * 2005-07-05 2007-01-09 삼성전기주식회사 반도체 멀티칩 패키지

Also Published As

Publication number Publication date
JP2009141330A (ja) 2009-06-25
TW200931635A (en) 2009-07-16
CN101436589A (zh) 2009-05-20
CN101436589B (zh) 2012-05-30
TWI442544B (zh) 2014-06-21

Similar Documents

Publication Publication Date Title
JP5164533B2 (ja) 半導体モジュールおよび撮像装置
WO2017122449A1 (ja) 半導体装置および撮像装置
US20090141137A1 (en) Semiconductor device and imaging capturing apparatus
JP2014082682A (ja) 撮像モジュールおよび撮像装置
JP5164532B2 (ja) 半導体モジュールおよび撮像装置
KR101003568B1 (ko) 반도체 모듈 및 촬상 장치
JP5086039B2 (ja) 半導体モジュールおよび撮像装置
JP5404000B2 (ja) 半導体モジュールおよび撮像装置
JP5073457B2 (ja) 半導体モジュールおよび撮像装置
JP5094371B2 (ja) 半導体モジュールおよび撮像装置
US8564676B2 (en) Semiconductor device with anti-shake control function
JP2009158607A (ja) 半導体モジュールおよび撮像装置
US8553098B2 (en) Semiconductor device and imaging capturing apparatus
JP5357480B2 (ja) 半導体装置および撮像装置
JP5329161B2 (ja) 半導体装置および撮像装置
JP2008193359A (ja) 撮像モジュール及び撮像素子パッケージ
JPH0831584B2 (ja) 固体撮像装置およびその製造方法
WO2020045241A1 (ja) 撮像ユニット及び撮像装置
JP5329162B2 (ja) 半導体装置および撮像装置
WO2006080359A1 (ja) 撮像装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees