WO2020045241A1 - 撮像ユニット及び撮像装置 - Google Patents

撮像ユニット及び撮像装置 Download PDF

Info

Publication number
WO2020045241A1
WO2020045241A1 PCT/JP2019/032894 JP2019032894W WO2020045241A1 WO 2020045241 A1 WO2020045241 A1 WO 2020045241A1 JP 2019032894 W JP2019032894 W JP 2019032894W WO 2020045241 A1 WO2020045241 A1 WO 2020045241A1
Authority
WO
WIPO (PCT)
Prior art keywords
image height
imaging
sensor chip
image sensor
imaging unit
Prior art date
Application number
PCT/JP2019/032894
Other languages
English (en)
French (fr)
Inventor
和也 真弓
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Priority to JP2020539394A priority Critical patent/JP6990317B2/ja
Priority to CN201980056441.4A priority patent/CN112640110A/zh
Publication of WO2020045241A1 publication Critical patent/WO2020045241A1/ja
Priority to US17/183,732 priority patent/US20210185195A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Definitions

  • the present invention relates to an imaging unit and an imaging device.
  • an imaging element such as a CCD (Charge Coupled Device) image sensor or a CMOS (Complementary Metal OXide Semiconductor) image sensor
  • a mobile phone such as a digital still camera, a digital video camera, a smartphone, a tablet terminal, or an endoscope.
  • Demand for information devices having an imaging function is rapidly increasing.
  • an electronic device having the above-described imaging function is referred to as an imaging device.
  • the imaging device includes an imaging unit including an imaging element chip that is a semiconductor chip, a package that houses the imaging element chip, and a circuit board on which the package is mounted.
  • Patent Document 1 discloses a configuration in which the center of the back surface of the image sensor chip is bonded to the package substrate, and a configuration in which the four corner portions on the light receiving surface side of the image sensor chip are bonded to the package substrate. ing.
  • Patent Document 2 discloses a configuration in which a concave portion is formed on a mounting surface of a package substrate on which an image sensor chip is mounted, and the image sensor chip and the package substrate are bonded to each other by an adhesive filled in the concave portion. It has been disclosed.
  • JP-A-2017-139258 Japanese Patent Application Laid-Open No. 2008-098262
  • the unit When mounting a package board containing a semiconductor chip on a circuit board, the unit is placed in a high temperature state in a step of electrically connecting the package board and the circuit board by soldering.
  • the temperature of the unit decreases after the completion of this step, warpage occurs due to the bimetal effect due to the difference in the linear expansion coefficients of the components of the unit.
  • the present invention has been made in view of the above circumstances, and an object of the present invention is to provide an imaging unit capable of improving image quality by preventing warpage of an imaging element chip, and an imaging apparatus including the imaging unit. .
  • the image pickup unit of the present invention includes an image pickup device chip, a package substrate on which the image pickup device chip is mounted, a back surface opposite to a light receiving surface of the image pickup device chip, and a mounting of the image pickup device chip on the package substrate.
  • An adhesive member that adheres to the mounting surface; and a circuit board that is adhered to a back surface opposite to the mounting surface on the package substrate, wherein the adhesive member has a center that adheres to a central portion of the imaging element chip.
  • the image forming device is configured by an adhesive portion and a peripheral adhesive portion that adheres to a peripheral portion of the image sensor chip that is separated from the central portion.
  • An imaging device includes the above-described imaging unit.
  • an image pickup unit capable of preventing a warp of an image pickup device and improving image pickup image quality
  • an image pickup apparatus including the image pickup unit.
  • FIG. 1 is a diagram illustrating a schematic configuration of a digital camera 100 which is an embodiment of an imaging device of the present invention.
  • FIG. 2 is a schematic sectional view of an imaging unit 50 in the digital camera 100 shown in FIG. 1.
  • FIG. 2 is an exploded perspective view schematically showing an imaging unit 50 in the digital camera 100 shown in FIG.
  • FIG. 4 is a schematic plan view of the image sensor chip 1 of the image pickup unit 50 shown in FIGS. 2 and 3 when viewed from a back surface opposite to the light receiving surface 10 in a direction perpendicular to the light receiving surface 10. It is a figure which shows the 1st modification of the shape of the peripheral part 1B shown in FIG. It is a figure which shows the 2nd modification of the shape of the peripheral part 1B shown in FIG. FIG.
  • FIG. 9 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of verification example A.
  • FIG. 9 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of verification example B.
  • FIG. 11 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of verification example C.
  • FIG. 9 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of verification example A.
  • FIG. 9 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of verification example D.
  • FIG. 11 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of verification example E.
  • FIG. 11 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of verification example F. It is a figure showing the adhesion field with adhesion member 5 set up in the back of imaging element chip 1 in imaging unit 50 of comparative verification example G1.
  • FIG. 9 is a diagram showing the results of simulation of the amount of warpage of the image sensor chip 1 for each image height in verification examples A to F and comparative verification examples G1 to G4.
  • FIG. 9 is a diagram illustrating simulation results of the distribution of warpage in the plane of the image sensor chip 1 in verification examples A, C, and E.
  • FIG. 9 is a diagram illustrating simulation results of the distribution of warpage in the plane of the image sensor chip 1 in verification examples B, D, and F.
  • FIG. 1 is a diagram showing a schematic configuration of a digital camera 100 which is an embodiment of the imaging apparatus of the present invention.
  • the digital camera 100 shown in FIG. 1 includes a lens device 40 including an imaging lens 41, an aperture 42, a lens driving unit 43, an aperture driving unit 44, and a lens control unit 45.
  • the lens device 40 may be detachable from the main body of the digital camera 100, or may be integrated with the main body of the digital camera 100.
  • the imaging lens 41 includes a focus lens or a zoom lens that can move in the optical axis direction.
  • the lens control unit 45 of the lens device 40 is configured to be able to communicate with the system control unit 11 of the digital camera 100 by wire or wirelessly.
  • the lens control unit 45 changes the position of the principal point of the focus lens by driving the focus lens included in the imaging lens 41 via the lens drive unit 43 according to a command from the system control unit 11,
  • the aperture amount of the diaphragm 42 is controlled via 44.
  • the digital camera 100 further includes an imaging unit 50 for imaging an object through an imaging optical system, a system control unit 11, and an operation unit 14.
  • the imaging unit 50 includes an imaging device 51 such as a CCD image sensor or a CMOS image sensor, and a circuit board 52 on which the imaging device 51 is mounted.
  • an imaging device 51 such as a CCD image sensor or a CMOS image sensor
  • a circuit board 52 on which the imaging device 51 is mounted.
  • the imaging element 51 has a light receiving surface (light receiving surface 10 in FIG. 3 described later) in which a plurality of pixels are arranged two-dimensionally, and converts the subject image formed on the light receiving surface 10 by an imaging optical system into the plurality of pixels. Are converted into electric signals (pixel signals) by the pixels and output.
  • the system control unit 11 drives the imaging element 51 to output a subject image captured through the imaging optical system of the lens device 40 as a captured image signal.
  • An instruction signal from a user is input to the system control unit 11 through the operation unit 14.
  • the system control unit 11 controls the entire digital camera 100, and has a hardware structure of various processors that execute programs to perform processing.
  • a programmable logic (CPU) Central Processing Unit
  • CPU Central Processing Unit
  • FPGA Field Programmable Gate Array
  • a dedicated electrical circuit or the like which is a processor having a circuit configuration designed to execute a specific process such as a device (Programmable Logic Device: PLD) or an ASIC (Application Specific Integrated Circuit), is included.
  • PLD Processor Logic Device
  • ASIC Application Specific Integrated Circuit
  • the system control unit 11 may be configured by one of various processors, or configured by a combination of two or more processors of the same type or different types (for example, a combination of a plurality of FPGAs or a combination of a CPU and an FPGA). May be done.
  • the electric control system of the digital camera 100 includes a main memory 16 composed of a RAM (Random Access Memory), and a memory control unit 15 that controls data storage in the main memory 16 and data read from the main memory 16.
  • a digital signal processing unit 17 that performs digital signal processing on a captured image signal output from the imaging unit 50 to generate captured image data according to various formats such as a JPEG (Joint Photographics Experts Group) format, and a storage medium
  • a table configured by an external memory control unit 20 that controls storage of data in the memory 21 and reading of data from the storage medium 21, and an organic EL (electroluminescence) display or a liquid crystal display. It comprises a section 23, a display control unit 22 for controlling the display of the display unit 23.
  • FIG. 2 is a schematic cross-sectional view of the imaging unit 50 in the digital camera 100 shown in FIG.
  • FIG. 3 is an exploded perspective view schematically showing the imaging unit 50 in the digital camera 100 shown in FIG.
  • the imaging unit 50 includes an imaging device 51 and a circuit board 52 bonded to the back surface of the imaging device 51.
  • the imaging element 51 has a plate-like bottom (a rectangular plate in the example of FIGS. 2 and 3) such as a rectangular plate or a circular plate, and a rectangular frame or a circular frame standing upright at an end of the bottom 2 a.
  • a package substrate 2 having a frame-like (rectangular frame-like in the example of FIGS. 2 and 3) wall 2b.
  • the package substrate 2 has a configuration having a concave portion 2c in a portion surrounded by the wall portion 2b.
  • the image pickup device 51 is further fixed to the image pickup device chip 1 fixed to the bottom surface 2d of the concave portion 2c of the package substrate 2 and the upper surface of the wall portion 2b of the package substrate 2 by an adhesive 4.
  • a protective cover 3 made of a light-transmissive member such as resin or glass that seals the imaging element chip 1 by closing.
  • the bottom surface 2d of the package substrate 2 constitutes a mounting surface on which the image sensor chip 1 is mounted.
  • the image pickup device chip 1 is a semiconductor chip including a light receiving surface 10 on which a photoelectric conversion element such as a photodiode and a readout circuit for converting electric charge accumulated in the photoelectric conversion element into a signal and reading out the signal are formed.
  • the imaging element chip 1 has a rectangular planar shape and is adhered to the bottom surface 2d of the package substrate 2 by an adhesive member 5 such as a resin used as a die bonding material.
  • the semiconductor substrate of the image sensor chip 1 is made of, for example, silicon.
  • the adhesive member 5 includes a central adhesive portion 5a that adheres to a central portion of the image sensor chip 1 and a peripheral adhesive portion 5b that adheres to a peripheral portion of the image sensor chip 1 that is separated from the central portion. It is configured.
  • the linear expansion coefficient of the bonding member 5 is larger than those of the package substrate 2 and the circuit substrate 52.
  • the package substrate 2 is made of an insulating material such as alumina ceramic, or has a multilayer structure in which a conductive layer made of a conductive material such as tungsten and an insulating layer made of an insulating material such as alumina ceramic are laminated. Is used.
  • the linear expansion coefficient of the package substrate 2 is larger than the linear expansion coefficient of the image sensor chip 1.
  • a large number of terminals are formed on the bottom surface 2d of the concave portion 2c of the package substrate 2, and these terminals and the electrode pads formed on the image sensor chip 1 are electrically connected by conductive wires (not shown). Connected. Terminals electrically connected to the terminals formed on the bottom surface 2d of the concave portion 2c of the package substrate 2 are exposed on the back surface 2e of the package substrate 2 opposite to the side to which the protective cover 3 is fixed. I have.
  • the circuit board 52 is bonded and fixed to the back surface 2 e of the package board 2 by a plurality of conductive members 7.
  • the conductive member 7 is in contact with each of the plurality of terminals exposed on the back surface 2e of the package substrate 2.
  • the conductive member 7 may be made of a conductive material having an adhesive function, and for example, a solder made of an alloy of lead and tin or a solder made of an alloy of tin and copper is used.
  • the circuit board 52 is a plate-shaped member. On the circuit board 52, a circuit for driving the image sensor chip 1, a circuit for processing a signal output from the image sensor chip 1, and the like are formed. On the surface 52a of the circuit board 52 on the side fixed to the package board 2, terminals of these circuits are formed at positions where they contact the conductive member 7. Therefore, the terminals of the circuit included in the circuit board 52 and the terminals formed on the back surface of the package board 2 are electrically connected by the conductive member 7.
  • the circuit board 52 is made of, for example, glass epoxy resin and copper or the like, and has a coefficient of linear expansion larger than that of the package board 2.
  • the difference in the coefficient of linear expansion between the circuit board 52 and the package board 2 is a main factor that causes the image sensor chip 1 to warp due to the bimetal effect described above.
  • FIG. 4 is a schematic plan view of the image pickup device chip 1 of the image pickup unit 50 shown in FIGS. 2 and 3 viewed from a back surface opposite to the light receiving surface 10 in a direction perpendicular to the light receiving surface 10.
  • FIG. 4 shows a central portion 1A of the image sensor chip 1 that adheres to the central adhesive portion 5a of the adhesive member 5, a peripheral portion 1B of the image sensor chip 1 that adheres to the peripheral adhesive portion 5b of the adhesive member 5, and an image sensor chip.
  • 1 shows a peripheral edge 1C and a center 1P of the imaging element chip 1. The center 1P coincides with the center of the light receiving surface 10.
  • the central portion 1A is a rectangular, polygonal, or circular region centered on the center 1P on the back surface of the imaging element chip 1.
  • the central portion 1A has a rectangular shape.
  • the central portion 1A is line-symmetric with respect to a straight line extending through the center 1P and extending in the direction along the long side of the imaging element chip 1, and extending in the direction passing through the center 1P and along the short side of the imaging element chip 1. It is desirable that the region is symmetric with respect to the straight line.
  • the peripheral portion 1B is a region on the back surface of the imaging element chip 1 that is separated from the central portion 1A and is adjacent to the peripheral edge 1C.
  • the peripheral portion 1B is a ring-shaped (square frame in the example of FIG. 4) region extending along the peripheral edge 1C, and the outer peripheral edge of the peripheral portion 1B coincides with the peripheral edge 1C.
  • the inventor has determined that the bonding member 5 of the imaging unit 50 has the center bonding portion 5a bonded to the center portion 1A having the above configuration and the peripheral bonding portion bonded to the peripheral portion 1B having the above configuration. 5b can reduce the warpage of the image sensor chip 1 caused by the bimetal effect described above.
  • an adhesive region adhered to the package substrate 2 is formed on the back surface of the image pickup device chip 1;
  • the non-adhesion region not adhered to the package substrate 2 and the adhesion region adhered to the package substrate 2 are arranged from the center 1P toward the peripheral edge 1C.
  • the warpage of the imaging element chip 1 can be caused by being bonded to the package substrate 2. That is, the bonding member 5 itself becomes a cause of generation of stress that may cause warpage.
  • the amount of warpage at a position separated by a predetermined distance r from the center 1P of the image sensor chip 1 is proportional to the square of the predetermined distance r in the bonding region (the center portion 1A and the peripheral portion 1B) bonded to the package substrate 2.
  • the non-adhesion region (the portion other than the center portion 1A and the peripheral portion 1B) that is not adhered to the package substrate 2 is proportional to the predetermined distance r. .
  • the image height at the position of the periphery of the light receiving surface 10 with respect to the center 1 P of the image sensor chip 1 is set as the reference image height
  • the image height is about 50% of the reference image height. It is important to reduce the amount of warpage at a certain position and the amount of warpage at a position where the image height is around 80% of the reference image height, in order to prevent the quality of a captured image from deteriorating.
  • the quality of the picked-up image is degraded by not providing an adhesive area between the position where the image height is around 50% of the reference image height and the position where the image height is around 80% of the reference image height. Can be prevented most effectively.
  • the central portion 1A shown in FIG. 4 is a region inside (at the center 1P side) a position where the image height is 45% or less of the reference image height
  • the peripheral portion 1B shown in FIG. Is preferably a region from the position where the image height is 85% or more of the reference image height to the peripheral edge 1C of the image sensor chip 1.
  • the inventor has determined that the peripheral portion 1B shown in FIG. 4 is not an annular region surrounding the center portion 1A but four corners of the image sensor chip 1, and the image sensor generated by the bimetal effect is also obtained. It has been found that the warpage of the chip 1 can be reduced.
  • the corner of the imaging element chip 1 refers to a rectangular, polygonal, or circular area adjacent to the corner of the periphery 1C and in contact with two sides of the periphery 1C extending from the corner.
  • FIG. 5 is a diagram showing a first modification of the shape of the peripheral portion 1B shown in FIG.
  • each of the four corners of the image sensor chip 1 is a peripheral portion 1B.
  • FIG. 5 shows an example in which the corner of the imaging element chip 1 is rectangular including the corner of the peripheral edge 1C.
  • FIG. 6 is a view showing a second modification of the shape of the peripheral portion 1B shown in FIG.
  • each of the four corners of the image sensor chip 1 is a peripheral portion 1B.
  • FIG. 6 shows an example in which the corner of the image sensor chip 1 is L-shaped including the corner of the peripheral edge 1C.
  • the peripheral portions 1B are separated from each other, and a non-adhesion region exists between the adjacent peripheral portions 1B. For this reason, at the position where the image height is 80% of the reference image height, the range in which the adhesive region exists can be smaller than that in the example shown in FIG. Therefore, at least the position where the image height is close to 50% of the reference image height does not include the adhesive region, so that the quality degradation of the captured image can be most effectively prevented.
  • the central portion 1A shown in FIGS. 5 and 6 is preferably an area inside the position where the image height is 45% or less of the reference image height, and the peripheral portion shown in FIGS. 1B is preferably provided in a region from the position where the image height is 55% of the reference image height to the peripheral edge 1C of the image sensor chip 1.
  • the total value of the areas of the four peripheral portions 1B shown in FIGS. 5 and 6 be equal to the area of the peripheral portion 1B shown in FIG.
  • the peripheral portion 1B shown in FIG. 4 is a region from the position where the image height is 85% or more of the reference image height to the peripheral edge 1C of the image sensor chip 1, the peripheral portion 1B shown in FIG.
  • the total value of the areas of the two peripheral portions 1B is the same as the area of the region from the peripheral edge 1C to a position where the image height is 85% or more of the reference image height.
  • FIG. 7 is a schematic diagram for explaining the image height set on the back surface of the image sensor chip 1 in the simulation.
  • the image height at the position of the periphery of the light receiving surface 10 with respect to the center 1P of the image sensor chip 1 is set as the reference image height.
  • the image height at the position of the peripheral edge 1C of the image sensor chip 1 is 103% of the reference image height.
  • the image height at the position of the rectangular frame Z1 shown in FIG. 7 is 92% of the reference image height.
  • the image height at the position of the rectangular frame Z2 shown in FIG. 7 is 80% of the reference image height.
  • the image height at the position of the rectangular frame Z3 shown in FIG. 7 is 65% of the reference image height.
  • the image height at the position of the rectangular frame Z4 shown in FIG. 7 is 45% of the reference image height.
  • the outer shapes of the peripheral edge 1C, the light receiving surface 10, the rectangular frame Z1, the rectangular frame Z2, the rectangular frame Z3, and the rectangular frame Z4 are similar to each other with the center 1P as the center.
  • the area of the region inside the rectangular frame Z4 on the back surface of the image sensor chip 1, the area of the region between the rectangular frame Z4 and the rectangular frame Z3 on the back surface of the image sensor chip 1, and the rectangular frame Z3 on the back surface of the image sensor chip 1 Area between the rectangular frame Z2 and the rectangular frame Z2, the area between the rectangular frame Z2 and the rectangular frame Z1 on the rear surface of the image sensor chip 1, and the area between the rectangular frame Z1 and the peripheral edge 1C on the rear surface of the image sensor chip 1.
  • the area of the region is the same.
  • D verification examples E and F corresponding to the configuration shown in FIG. 6, and comparative verification examples G1 to G4
  • the amount of warpage of the image sensor chip 1 was simulated.
  • the material property values of the adhesive member 5 were the same.
  • FIG. 8 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of the verification example A.
  • the area inside the rectangular frame Z4 is defined as the central portion 1A
  • the area between the rectangular frame Z1 and the peripheral edge 1C is defined as the peripheral portion 1B.
  • FIG. 9 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of the verification example B.
  • the central portion 1A in the verification example B has a configuration obtained by reducing the central portion 1A in the verification example A of FIG.
  • the peripheral portion 1B in the verification example B has a configuration in which the peripheral portion 1B in the verification example A in FIG. 8 is enlarged.
  • the total value of the area of the central portion 1A and the peripheral portion 1B shown in FIG. 9 is set to be the same as the total value of the area of the central portion 1A and the peripheral portion 1B shown in FIG.
  • the image height at the position of the periphery of the central portion 1A in the verification example B is 35% of the reference image height.
  • the image height at the position of the inner peripheral edge of the peripheral portion 1B in the verification example B is 87% of the reference image height.
  • FIG. 10 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of the verification example C.
  • the area inside the rectangular frame Z4 is defined as the central part 1A
  • the four corners (the rectangular area including the corner of the peripheral edge 1C) of the image sensor chip 1 are defined as the peripheral part 1B.
  • Each peripheral portion 1B in the verification example C is located closer to the peripheral edge 1C than the position where the image height is 63% of the reference image height.
  • the total area of the four peripheral portions 1B shown in FIG. 10 is the same as the area of the peripheral portion 1B in FIG.
  • FIG. 11 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of the verification example D.
  • the central portion 1A in the verification example D has a configuration in which the central portion 1A in the verification example C is reduced.
  • the peripheral portion 1B in the verification example D has a configuration in which the peripheral portion 1B in the verification example C is enlarged.
  • Each peripheral portion 1B in the verification example D is located closer to the peripheral edge 1C than the position where the image height is 55% of the reference image height.
  • the image height at the position of the peripheral edge of the central portion 1A in the verification example D is 35% of the reference image height.
  • the sum of the areas of the four peripheral portions 1B shown in FIG. 11 is the same as the area of the peripheral portion 1B in FIG.
  • FIG. 12 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of the verification example E.
  • the area inside the rectangular frame Z4 is defined as the central part 1A
  • the four corners (L-shaped area including the corner of the peripheral edge 1C) of the image sensor chip 1 are defined as the peripheral part 1B.
  • Each peripheral portion 1B in the verification example E is located closer to the peripheral edge 1C than the rectangular frame Z3.
  • the total value of the area of the four peripheral portions 1B shown in FIG. 12 is the same as the area of the peripheral portion 1B in FIG.
  • FIG. 13 is a diagram showing a central portion 1A and a peripheral portion 1B set on the back surface of the image sensor chip 1 in the image pickup unit 50 of the verification example F.
  • the central part 1A in the verification example F has a configuration in which the central part 1A in the verification example E is reduced.
  • the peripheral portion 1B in the verification example F has a configuration in which the peripheral portion 1B in the verification example E is enlarged.
  • Each peripheral portion 1B in the verification example F is located closer to the peripheral edge 1C than the rectangular frame Z3.
  • the total area of the four peripheral portions 1B shown in FIG. 13 is the same as the area of the peripheral portion 1B in FIG.
  • FIG. 14 is a diagram illustrating an adhesion region between the adhesion member 5 and the back surface of the imaging element chip 1 in the imaging unit 50 of the comparative verification example G1.
  • the comparative verification example G1 only the area inside the rectangular frame Z3 is the bonding area 1D to be bonded to the bonding member 5.
  • the area of the bonding region 1D shown in FIG. 14 is set to be the same as the total value of the areas of the central portion 1A and the peripheral portion 1B shown in FIG.
  • FIG. 15 is a diagram illustrating an adhesion region between the adhesion member 5 and the back surface of the imaging element chip 1 in the imaging unit 50 of the comparative verification example G2.
  • the bonding region 1E is set to be equal to the total value of the areas of the central portion 1A and the peripheral portion 1B shown in FIG.
  • FIG. 16 is a diagram illustrating an adhesion region between the adhesion member 5 and the back surface of the imaging element chip 1 in the imaging unit 50 of the comparative verification example G3.
  • the comparative verification example G3 only the region between the rectangular frame Z3 and the rectangular frame Z1 is set as the bonding region 1F where the bonding member 5 is bonded.
  • the area of the bonding region 1F shown in FIG. 16 is set to be the same as the total value of the areas of the central portion 1A and the peripheral portion 1B shown in FIG.
  • FIG. 17 is a diagram illustrating an adhesion region between the adhesion member 5 and the back surface of the imaging element chip 1 in the imaging unit 50 of the comparative verification example G4.
  • the comparative verification example G4 only the region between the rectangular frame Z2 and the peripheral edge 1C is the bonding region 1G to be bonded to the bonding member 5.
  • the area of the bonding region 1G shown in FIG. 17 is set to be the same as the total value of the areas of the central portion 1A and the peripheral portion 1B shown in FIG.
  • FIG. 18 is a diagram showing the results of simulation of the amount of warpage at each image height of the image sensor chip 1 in verification examples A to F and comparative verification examples G1 to G4.
  • the horizontal axis of FIG. 18 indicates the image height ratio when the reference image height is 100%.
  • the vertical axis of FIG. 18 indicates the amount of warpage of the image sensor chip 1 based on the position of the center 1P in the direction perpendicular to the light receiving surface 10.
  • the imaging units 50 of the verification examples A to F having the central portion 1A and the peripheral portion 1B are different from the imaging unit 50 of the comparative verification example G1 having only the central portion 1A and only the frame-shaped bonding region. It can be seen that the amount of warpage of the imaging element chip 1 can be suppressed as a whole as compared with the imaging units 50 of the comparative verification examples G2 to G4.
  • FIG. 19 is a diagram summarizing the amount of warpage of each verification example at 50% image height and 80% image height of the results shown in FIG.
  • the amount of warpage at a 50% image height is smaller than the allowable upper limit value of 25 ⁇ m, and 80.
  • the warpage at the% image height is lower than the allowable upper limit of 50 ⁇ m.
  • the amount of warpage at the 50% image height and the amount of warpage at the 80% image height that affect the quality of the captured image are both equal to or less than the allowable upper limit. Thus, it is possible to prevent the quality of the captured image from deteriorating.
  • the central portion 1A is an area inside the position where the image height is 45% of the reference image height
  • the peripheral portion 1B is from the position where the image height is 92% of the reference image height. This is a region up to the peripheral edge 1C.
  • the central portion 1A is a region inside the position where the image height is 35% of the reference image height
  • the peripheral portion 1B is an image height of 87% of the reference image height. It is a region from the position to the peripheral edge 1C. Therefore, from the results of verification examples A and B shown in FIG. 19, in the configuration shown in FIG.
  • the central portion 1A is located inside the position where the image height is 45% or less of the reference image height and the peripheral portion 1A
  • the fact that 1B is the position where the image height is equal to or more than 85% of the reference image height and the area up to the peripheral edge 1C proves that the quality of the captured image can be effectively prevented from deteriorating.
  • the central portion 1A is an area inside the position where the image height is 45% of the reference image height
  • the peripheral portion 1B is the image height of 63% of the reference image height. It is in the area from the position to the peripheral edge 1C.
  • the central portion 1A is an area inside the position where the image height is 35% of the reference image height
  • the peripheral portion 1B is the image height of 55% of the reference image height. It is in the area from the position to the peripheral edge 1C.
  • the central portion 1A is an area inside the position where the image height is 45% of the reference image height
  • the peripheral portion 1B is an image height of 65% of the reference image height.
  • the central portion 1A is a region inside the position where the image height is 35% of the reference image height
  • the peripheral portion 1B is an image height of 65% of the reference image height. It is on the periphery 1C side from the position.
  • the central portion 1A is located inside the position where the image height is 45% or less of the reference image height, and It has been proved that the peripheral portion 1B is located in a region from the position where the image height is 55% of the reference image height to the peripheral edge 1C, so that the quality of the captured image can be effectively prevented from deteriorating.
  • FIG. 20 is a diagram showing simulation results of the distribution of warpage in the plane of the image sensor chip 1 in the verification examples A, C, and E.
  • FIG. 21 is a diagram illustrating a simulation result of the distribution of warpage in the plane of the image sensor chip 1 in the verification examples B, D, and F.
  • the hatched areas are areas where the smaller the hatching, the greater the amount of warpage.
  • the vertical direction is a direction along one of two orthogonal sides of the image sensor chip 1
  • the horizontal direction is along the other side of the two sides of the image sensor chip 1. Direction.
  • the amount of warpage in the direction along each of the two sides of the image sensor chip 1 can be substantially equalized. Therefore, even if the light receiving surface 10 is warped, a high-quality captured image with less noticeable distortion can be obtained.
  • An image sensor chip A package substrate on which the image sensor chip is mounted; A back surface opposite to the light receiving surface of the image sensor chip, and an adhesive member for bonding the mounting surface of the image sensor chip on the package substrate, A circuit board adhered to the back surface opposite to the mounting surface on the package substrate,
  • An image pickup unit comprising: a central adhesive portion that adheres to a central portion of the image sensor chip; and a peripheral adhesive portion that adheres to a peripheral portion of the image sensor chip that is separated from the central portion.
  • the imaging unit according to (4) When the image height at the position of the periphery of the light receiving surface with respect to the center of the imaging element chip is set as the reference image height, the center portion is located at an image height of 45% or less of the reference image height.
  • the imaging unit which is an area inside the image sensor, wherein the four corners are located from the periphery of the imaging element chip to a position at which the image height is 55% of the reference image height.
  • the imaging unit according to (5) The sum of the areas of the four corners when viewed from the direction perpendicular to the light receiving surface is the area of the region from the periphery of the image sensor chip to a position at which the image height is 85% or more of the reference image height.
  • An imaging device comprising the imaging unit according to any one of (1) to (6).
  • the present invention is highly convenient and effective when applied to an electronic device having an imaging function such as a digital camera, a smartphone, a tablet terminal, a personal computer, a robot, or an endoscope.
  • an imaging function such as a digital camera, a smartphone, a tablet terminal, a personal computer, a robot, or an endoscope.
  • Reference Signs List 100 digital camera 11 system control unit 14 operation unit 41 imaging lens 42 aperture 43 lens drive unit 44 aperture drive unit 45 lens control unit 50 imaging unit 51 imaging element 52 circuit board 52a surface 15 memory control unit 16 main memory 17 digital signal processing unit Reference Signs List 20 external memory control unit 21 storage medium 22 display control unit 23 display unit 1 imaging element chip 10 light receiving surface 1A central portion 1B peripheral portion 1C peripheral edge 1P center 1D, 1E, 1F, 1G bonding region Z1 rectangular frame (92% image height) Z2 rectangular frame (80% image height) Z3 rectangular frame (65% image height) Z4 rectangular frame (45% image height) 2 Package substrate 2a Bottom 2b Wall 2c Recess 2d Bottom 2e Back 3 Protective cover 4 Adhesive 5 Adhesive 5a Center adhesive 5b Peripheral adhesive 7 Conductive member

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

撮像素子の反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供する。　撮像ユニット（５０）は、撮像素子チップ（１）と、撮像素子チップ（１）が載置されたパッケージ基板（２）と、撮像素子チップ（１）の受光面（１０）とは反対側の裏面と、パッケージ基板（２）の撮像素子チップ（１）の載置面である底面（２ｄ）とを接着する接着部材（５）と、パッケージ基板（２）の底面（２ｄ）と反対側の裏面に接着された回路基板（５２）と、を備え、接着部材（５）は、撮像素子チップ（１）の中心部分（１Ａ）と接着する中心接着部（５ａ）と、撮像素子チップ（１）の中心部分（１Ａ）から離間している周辺部分（１Ｂ）と接着する周辺接着部（５ｂ）と、により構成されている。

Description

撮像ユニット及び撮像装置
　本発明は、撮像ユニット及び撮像装置に関する。
　ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）イメージセンサ又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　ＯＸｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ等の撮像素子の高解像度化に伴い、デジタルスチルカメラ、デジタルビデオカメラ、スマートフォン等の携帯電話機、タブレット端末、又は内視鏡等の撮像機能を有する情報機器の需要が急増している。なお、以上のような撮像機能を有する電子機器を撮像装置と称する。
　撮像装置は、半導体チップである撮像素子チップと、この撮像素子チップを収容するパッケージと、このパッケージが実装される回路基板と、を含む撮像ユニットを備える。
　特許文献１には、撮像素子チップの裏面中央部とパッケージ基板とが接着される構成と、撮像素子チップの受光面側の４つのコーナー部とパッケージ基板とが接着される構成と、が開示されている。
　特許文献２には、撮像素子チップが載置されるパッケージ基板の載置面に凹部が形成され、この凹部内に充填された接着剤によって、撮像素子チップとパッケージ基板とが接着される構成が開示されている。
日本国特開２０１７－１３９２５８号公報 日本国特開２００８－０９８２６２号公報
　半導体チップを収容するパッケージ基板を回路基板に実装する際には、パッケージ基板と回路基板とを半田によって電気的に接続する工程において、ユニットが高温状態に置かれる。この工程の終了後、ユニットの温度が低下すると、ユニットの構成部品の線膨張係数の違いによって、バイメタル効果による反りが発生する。
　半導体チップが撮像素子チップである場合には、バイメタル効果による反りによって撮像素子チップの受光面の平坦性が確保できなくなる。このように受光面が反ると、受光面の周辺においては焦点がずれることになり、撮像画質に影響を与える。撮像素子チップのサイズが例えばフルサイズ等のように大きい場合には、バイメタル効果による反りへの対策が特に重要となる。特許文献１、２では、こういった撮像素子チップの反りの課題については認識していない。
　本発明は、上記事情に鑑みてなされたものであり、撮像素子チップの反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供することを目的とする。
　本発明の撮像ユニットは、撮像素子チップと、上記撮像素子チップが載置されたパッケージ基板と、上記撮像素子チップの受光面とは反対側の裏面と、上記パッケージ基板の上記撮像素子チップの載置面とを接着する接着部材と、上記パッケージ基板の上記載置面と反対側の裏面に接着された回路基板と、を備え、上記接着部材は、上記撮像素子チップの中心部分と接着する中心接着部と、上記撮像素子チップの上記中心部分から離間している周辺部分と接着する周辺接着部と、により構成されているものである。
　本発明の撮像装置は、上記撮像ユニットを備えるものである。
　本発明によれば、撮像素子の反りを防いで撮像画質を向上させることのできる撮像ユニットと、この撮像ユニットを備える撮像装置を提供することができる。
本発明の撮像装置の一実施形態であるデジタルカメラ１００の概略構成を示す図である。 図１に示すデジタルカメラ１００における撮像ユニット５０の断面模式図である。 図１に示すデジタルカメラ１００における撮像ユニット５０を模式的に示す分解斜視図である。 図２及び図３に示す撮像ユニット５０の撮像素子チップ１を受光面１０とは反対側の裏面側から受光面１０に垂直な方向に見た平面模式図である。 図４に示す周辺部分１Ｂの形状の第一の変形例を示す図である。 図４に示す周辺部分１Ｂの形状の第二の変形例を示す図である。 シミュレーションにおいて撮像素子チップ１の裏面に設定した像高を説明するための模式図である。 検証例Ａの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。 検証例Ｂの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。 検証例Ｃの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。 検証例Ｄの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。 検証例Ｅの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。 検証例Ｆの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。 比較検証例Ｇ１の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。 比較検証例Ｇ２の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。 比較検証例Ｇ３の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。 比較検証例Ｇ４の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。 検証例Ａ～Ｆと比較検証例Ｇ１～Ｇ４における撮像素子チップ１の像高毎の反り量をシミュレーションした結果を示す図である。 図１８に示した結果のうちの５０％像高と８０％像高における各検証例の反り量をまとめた図である。 検証例Ａ、Ｃ、Ｅにおける撮像素子チップ１の面内での反りの分布のシミュレーション結果を示す図である。 検証例Ｂ、Ｄ、Ｆにおける撮像素子チップ１の面内での反りの分布のシミュレーション結果を示す図である。
　図１は、本発明の撮像装置の一実施形態であるデジタルカメラ１００の概略構成を示す図である。
　図１に示すデジタルカメラ１００は、撮像レンズ４１と、絞り４２と、レンズ駆動部４３と、絞り駆動部４４と、レンズ制御部４５と、を有するレンズ装置４０を備える。
　レンズ装置４０は、デジタルカメラ１００本体に着脱可能なものであってもよいし、デジタルカメラ１００本体と一体化されたものであってもよい。
　撮像レンズ４１は光軸方向に移動可能なフォーカスレンズ又はズームレンズ等を含む。
　レンズ装置４０のレンズ制御部４５は、デジタルカメラ１００のシステム制御部１１と有線又は無線によって通信可能に構成される。
　レンズ制御部４５は、システム制御部１１からの指令にしたがい、レンズ駆動部４３を介して撮像レンズ４１に含まれるフォーカスレンズを駆動してフォーカスレンズの主点の位置を変更したり、絞り駆動部４４を介して絞り４２の開口量を制御したりする。
　デジタルカメラ１００は、更に、撮像光学系を通して被写体を撮像するための撮像ユニット５０と、システム制御部１１と、操作部１４と、を備える。
　撮像ユニット５０は、ＣＣＤ型イメージセンサ又はＣＭＯＳ型イメージセンサ等の撮像素子５１と、撮像素子５１が実装された回路基板５２と、を備える。
　撮像素子５１は、複数の画素が二次元状に配置された受光面（後述の図３の受光面１０）を有し、撮像光学系によってこの受光面１０に結像される被写体像をこの複数の画素によって電気信号（画素信号）に変換して出力する。
　システム制御部１１は、撮像素子５１を駆動し、レンズ装置４０の撮像光学系を通して撮像した被写体像を撮像画像信号として出力させる。システム制御部１１には、操作部１４を通してユーザからの指示信号が入力される。
　システム制御部１１は、デジタルカメラ１００全体を統括制御するものであり、ハードウェア的な構造は、プログラムを実行して処理を行う各種のプロセッサである。
　各種のプロセッサとしては、プログラムを実行して各種処理を行う汎用的なプロセッサであるＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｓｅｓｓｉｎｇ　Ｕｎｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）等の製造後に回路構成を変更可能なプロセッサであるプログラマブルロジックデバイス（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ：ＰＬＤ）、又はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）等の特定の処理を実行させるために専用に設計された回路構成を有するプロセッサである専用電気回路等が含まれる。これら各種のプロセッサの構造は、より具体的には、半導体素子等の回路素子を組み合わせた電気回路である。
　システム制御部１１は、各種のプロセッサのうちの１つで構成されてもよいし、同種又は異種の２つ以上のプロセッサの組み合わせ（例えば、複数のＦＰＧＡの組み合わせ又はＣＰＵとＦＰＧＡの組み合わせ）で構成されてもよい。
　更に、このデジタルカメラ１００の電気制御系は、ＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｓｅｓｓ　Ｍｅｍｏｒｙ）から構成されるメインメモリ１６と、メインメモリ１６へのデータ記憶及びメインメモリ１６からのデータ読み出しの制御を行うメモリ制御部１５と、撮像ユニット５０から出力される撮像画像信号に対しデジタル信号処理を行ってＪＰＥＧ（Ｊｏｉｎｔ　Ｐｈｏｔｏｇｒａｐｈｉｃ　Ｅｘｐｅｒｔｓ　Ｇｒｏｕｐ）形式等の各種フォーマットにしたがった撮像画像データを生成するデジタル信号処理部１７と、記憶媒体２１へのデータ記憶及び記憶媒体２１からのデータ読み出しの制御を行う外部メモリ制御部２０と、有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ又は液晶ディスプレイ等で構成される表示部２３と、表示部２３の表示を制御する表示制御部２２と、を備える。
　図２は、図１に示すデジタルカメラ１００における撮像ユニット５０の断面模式図である。図３は、図１に示すデジタルカメラ１００における撮像ユニット５０を模式的に示す分解斜視図である。
　図２及び図３に示すように、撮像ユニット５０は、撮像素子５１と、撮像素子５１の背面に接着された回路基板５２と、を備える。
　撮像素子５１は、矩形板状又は円形板状等の板状（図２及び図３の例では矩形板状）の底部２ａと、底部２ａの端部に立設された矩形枠状又は円形枠状等の枠状（図２及び図３の例では矩形枠状）の壁部２ｂと、を有するパッケージ基板２を備える。パッケージ基板２は、壁部２ｂで囲まれる部分に凹部２ｃを有する構成である。
　撮像素子５１は、更に、パッケージ基板２の凹部２ｃの底面２ｄに固定された撮像素子チップ１と、パッケージ基板２の壁部２ｂの上面に接着剤４により固定され、パッケージ基板２の凹部２ｃを塞いで撮像素子チップ１を封止する樹脂又はガラス等の透光性部材で構成された保護カバー３と、を備える。パッケージ基板２の底面２ｄは撮像素子チップ１が載置される載置面を構成する。
　撮像素子チップ１は、フォトダイオード等の光電変換素子、及び、光電変換素子に蓄積された電荷を信号に変換して読み出す読み出し回路等が形成された受光面１０を含む半導体チップである。撮像素子チップ１は、平面形状が矩形であり、ダイボンド材として用いられる樹脂等の接着部材５によってパッケージ基板２の底面２ｄに接着されている。撮像素子チップ１の半導体基板は、例えばシリコンによって構成されている。
　詳細は後述するが、接着部材５は、撮像素子チップ１の中心部分と接着する中心接着部５ａと、撮像素子チップ１におけるこの中心部分から離間した周辺部分と接着する周辺接着部５ｂと、によって構成されている。接着部材５の線膨張係数は、パッケージ基板２及び回路基板５２よりも大きい。
　パッケージ基板２は、アルミナセラミック等の絶縁材料で構成されたもの、又は、タングステン等の導電性部材からなる導電層とアルミナセラミック等の絶縁材料からなる絶縁層とが積層された多層構造のもの等が用いられる。パッケージ基板２の線膨張係数は、撮像素子チップ１の線膨張係数よりも大きい。
　パッケージ基板２の凹部２ｃの底面２ｄには、図示省略の多数の端子が形成されており、これら端子と、撮像素子チップ１に形成されている電極パッドとが図示省略の導電性ワイヤ等によって電気的に接続されている。また、パッケージ基板２の保護カバー３が固定される側と反対側の背面２ｅには、パッケージ基板２の凹部２ｃの底面２ｄに形成された各端子と電気的に接続された端子が露出している。
　回路基板５２は、パッケージ基板２の背面２ｅに、複数の導電性部材７によって接着されて固定されている。パッケージ基板２のこの背面２ｅに露出した上記の複数の端子の各々に、この導電性部材７が接触している。
　導電性部材７は、接着機能を持つ導電性材料で構成されていればよく、例えば、鉛と錫の合金からなるハンダ又は錫と銅の合金からなるハンダ等が用いられる。
　回路基板５２は板状の部材である。回路基板５２には、撮像素子チップ１を駆動する回路及び撮像素子チップ１から出力される信号を処理する回路等が形成されている。回路基板５２のパッケージ基板２と固定されている側の面５２ａには、導電性部材７と接触する位置に、これら回路の端子が形成されている。したがって、回路基板５２に含まれる回路の端子と、パッケージ基板２の背面に形成された端子とは、導電性部材７によって電気的に接続されている。
　回路基板５２は、例えばガラスエポキシ樹脂と銅等を含んで構成されており、その線膨張係数は、パッケージ基板２の線膨張係数よりも大きい。回路基板５２とパッケージ基板２の線膨張係数の差が、上述したバイメタル効果による撮像素子チップ１の反りを招く主要因となる。
　図４は、図２及び図３に示す撮像ユニット５０の撮像素子チップ１を受光面１０とは反対側の裏面側から受光面１０に垂直な方向に見た平面模式図である。図４には、接着部材５の中心接着部５ａと接着する撮像素子チップ１の中心部分１Ａと、接着部材５の周辺接着部５ｂと接着する撮像素子チップ１の周辺部分１Ｂと、撮像素子チップ１の周縁１Ｃと、撮像素子チップ１の中心１Ｐとが示されている。中心１Ｐは、受光面１０の中心と一致している。
　中心部分１Ａは、撮像素子チップ１の裏面における中心１Ｐを中心とした矩形状、多角形状、又は円形状等の領域である。図４の例においては、中心部分１Ａは矩形状となっている。中心部分１Ａは、中心１Ｐを通り且つ撮像素子チップ１の長辺に沿う方向に延びる直線に対して線対称であり、且つ、中心１Ｐを通り且つ撮像素子チップ１の短辺に沿う方向に延びる直線に対して線対称の領域であることが望ましい。
　周辺部分１Ｂは、撮像素子チップ１の裏面における中心部分１Ａから離間した領域であって、周縁１Ｃに隣接する領域である。図４の例では、周辺部分１Ｂは、周縁１Ｃに沿って延びる環状（図４の例では四角の枠状）の領域であり、周辺部分１Ｂの外周縁が周縁１Ｃと一致している。
　発明者は、検証の結果、撮像ユニット５０における接着部材５を、以上の構成の中心部分１Ａと接着する上記の中心接着部５ａと、以上の構成の周辺部分１Ｂと接着する上記の周辺接着部５ｂと、によって構成することで、上記のバイメタル効果によって生じる撮像素子チップ１の反りを低減できることを見出した。
　撮像素子チップ１の中心部分１Ａと周辺部分１Ｂが接着部材５によってパッケージ基板２に接着されることで、撮像素子チップ１の裏面には、パッケージ基板２と接着されている接着領域と、パッケージ基板２と接着されていない非接着領域と、パッケージ基板２と接着されている接着領域とが、中心１Ｐから周縁１Ｃに向かって並ぶことになる。
　撮像素子チップ１の反りは、パッケージ基板２と接着されていることで生じ得る。つまり、接着部材５そのものが反りを生じさせ得る応力の発生原因となる。
　実際に、撮像素子チップ１における中心１Ｐから所定距離ｒ離れた位置での反り量は、パッケージ基板２と接着された接着領域（中心部分１Ａと周辺部分１Ｂ）においては所定距離ｒの二乗に比例し、パッケージ基板２と接着されていない非接着領域（中心部分１Ａと周辺部分１Ｂ以外の部分）においては所定距離ｒに比例することが、後述する図１８のシミュレーションの結果から明らかになっている。
　撮像素子チップ１においては、撮像素子チップ１の中心１Ｐを基準としたときの受光面１０の周縁の位置における像高を基準像高とした場合に、基準像高の５０％付近の像高となる位置における反り量と、基準像高の８０％付近の像高となる位置における反り量を小さくすることが、撮像画像の品質低下を防ぐ上で重要となる。
　したがって、基準像高の５０％付近の像高となる位置から基準像高の８０％付近の像高となる位置の間には接着領域を設けないようにすることで、撮像画像の品質低下を最も効果的に防ぐことができる。具体的には、図４に示す中心部分１Ａは、基準像高の４５％以下の像高となる位置よりも内側（中心１Ｐ側）の領域とすることが好ましく、図４に示す周辺部分１Ｂは、基準像高の８５％以上の像高となる位置から撮像素子チップ１の周縁１Ｃまでの領域とするのが好ましい。
　また、発明者は、検証の結果、図４に示す周辺部分１Ｂを、中心部分１Ａを取り囲む環状の領域ではなく、撮像素子チップ１の４つの角部とすることでも、バイメタル効果によって生じる撮像素子チップ１の反りを低減できることを見出した。撮像素子チップ１の角部とは、周縁１Ｃの角に隣接し且つこの角から延びる周縁１Ｃの２辺に接する矩形状、多角形状、又は円形状等の領域を言う。
　図５は、図４に示す周辺部分１Ｂの形状の第一の変形例を示す図である。図５に示す例では、撮像素子チップ１の４つの角部の各々が周辺部分１Ｂとなっている。図５では、撮像素子チップ１の角部が、周縁１Ｃの角を含む矩形状である例を示している。
　図６は、図４に示す周辺部分１Ｂの形状の第二の変形例を示す図である。図６に示す例では、撮像素子チップ１の４つの角部の各々が周辺部分１Ｂとなっている。図６では、撮像素子チップ１の角部が、周縁１Ｃの角を含むＬ字状である例を示している。
　図５及び図６に示す変形例においては、周辺部分１Ｂ同士が離間しており、隣接する周辺部分１Ｂ同士の間に非接着領域が存在する。このため、基準像高の８０％の像高となる位置において、接着領域が存在する範囲は、図４に示す例よりも少なくすることができる。したがって、少なくとも、基準像高の５０％付近の像高となる位置には接着領域が存在しないようにすることで、撮像画像の品質低下を最も効果的に防ぐことができる。
　具体的には、図５及び図６に示す中心部分１Ａは、基準像高の４５％以下の像高となる位置よりも内側の領域とすることが好ましく、図５及び図６に示す周辺部分１Ｂは、基準像高の５５％の像高となる位置から撮像素子チップ１の周縁１Ｃまでの間の領域に設けることが好ましい。
　また、図５及び図６に示す４つの周辺部分１Ｂの面積の合計値は、図４に示す周辺部分１Ｂの面積と同じにすることが好ましい。上述したように、図４に示す周辺部分１Ｂは、基準像高の８５％以上の像高となる位置から撮像素子チップ１の周縁１Ｃまでの領域であるため、図５及び図６に示す４つの周辺部分１Ｂの面積の合計値は、周縁１Ｃから基準像高の８５％以上の像高となる位置までの領域の面積と同じとすることが好ましい。
　以下では、撮像ユニット５０における撮像素子チップ１の反り量を、有限要素法を用いたシミュレーションにより検証した結果を説明する。
　図７は、シミュレーションにおいて撮像素子チップ１の裏面に設定した像高を説明するための模式図である。本シミュレーションにおいては、撮像素子チップ１の中心１Ｐを基準としたときの受光面１０の周縁の位置における像高を基準像高としている。
　撮像素子チップ１の周縁１Ｃの位置における像高は、基準像高の１０３％となっている。図７に示す矩形枠Ｚ１の位置における像高は、基準像高の９２％となっている。図７に示す矩形枠Ｚ２の位置における像高は、基準像高の８０％となっている。図７に示す矩形枠Ｚ３の位置における像高は、基準像高の６５％となっている。図７に示す矩形枠Ｚ４の位置における像高は、基準像高の４５％となっている。
　周縁１Ｃ、受光面１０、矩形枠Ｚ１、矩形枠Ｚ２、矩形枠Ｚ３、及び矩形枠Ｚ４の各々の外形は、中心１Ｐを中心とする相似形となっている。撮像素子チップ１の裏面における矩形枠Ｚ４の内側の領域の面積と、撮像素子チップ１の裏面における矩形枠Ｚ４と矩形枠Ｚ３の間の領域の面積と、撮像素子チップ１の裏面における矩形枠Ｚ３と矩形枠Ｚ２の間の領域の面積と、撮像素子チップ１の裏面における矩形枠Ｚ２と矩形枠Ｚ１の間の領域の面積と、撮像素子チップ１の裏面における矩形枠Ｚ１と周縁１Ｃの間の領域の面積と、は同じになっている。
　撮像ユニット５０の撮像素子チップ１の裏面における接着部材５と接着する領域の構成として、図４に示した構成に相当する検証例Ａ、Ｂと、図５に示した構成に相当する検証例Ｃ、Ｄと、図６に示した構成に相当する検証例Ｅ、Ｆと、比較検証例Ｇ１～Ｇ４について、撮像素子チップ１の反り量をシミュレーションした。検証例Ａ～Ｆと比較検証例Ｇ１～Ｇ４を含む全ての検証例において、接着部材５の材料物性値は同一とした。
　図８は、検証例Ａの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ａでは、矩形枠Ｚ４の内側の領域を中心部分１Ａとし、矩形枠Ｚ１と周縁１Ｃとの間の領域を周辺部分１Ｂとしている。
　図９は、検証例Ｂの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｂにおける中心部分１Ａは、図８の検証例Ａにおける中心部分１Ａを縮小した構成である。検証例Ｂにおける周辺部分１Ｂは、図８の検証例Ａにおける周辺部分１Ｂを拡大した構成である。図９に示した中心部分１Ａと周辺部分１Ｂの面積の合計値は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。
　検証例Ｂにおける中心部分１Ａの周縁の位置における像高は基準像高の３５％となっている。検証例Ｂにおける周辺部分１Ｂの内周縁の位置における像高は、基準像高の８７％となっている。
　図１０は、検証例Ｃの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｃでは、矩形枠Ｚ４の内側の領域を中心部分１Ａとし、撮像素子チップ１の４つの角部（周縁１Ｃの角を含む矩形状の領域）を周辺部分１Ｂとしている。検証例Ｃにおける各周辺部分１Ｂは、基準像高の６３％の像高となる位置よりも周縁１Ｃ側に位置している。図１０に示した４つの周辺部分１Ｂの面積の合計値は、図８の周辺部分１Ｂの面積と同じになっている。
　図１１は、検証例Ｄの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｄにおける中心部分１Ａは、検証例Ｃにおける中心部分１Ａを縮小した構成である。検証例Ｄにおける周辺部分１Ｂは、検証例Ｃにおける周辺部分１Ｂを拡大した構成である。検証例Ｄにおける各周辺部分１Ｂは、基準像高の５５％の像高となる位置よりも周縁１Ｃ側に位置している。検証例Ｄにおける中心部分１Ａの周縁の位置における像高は基準像高の３５％となっている。図１１に示した４つの周辺部分１Ｂの面積の合計値は、図９の周辺部分１Ｂの面積と同じになっている。
　図１２は、検証例Ｅの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｅでは、矩形枠Ｚ４の内側の領域を中心部分１Ａとし、撮像素子チップ１の４つの角部（周縁１Ｃの角を含むＬ字状の領域）を周辺部分１Ｂとしている。検証例Ｅにおける各周辺部分１Ｂは、矩形枠Ｚ３よりも周縁１Ｃ側に位置している。図１２に示した４つの周辺部分１Ｂの面積の合計値は、図８の周辺部分１Ｂの面積と同じになっている。
　図１３は、検証例Ｆの撮像ユニット５０における撮像素子チップ１の裏面に設定した中心部分１Ａと周辺部分１Ｂを示す図である。検証例Ｆにおける中心部分１Ａは、検証例Ｅにおける中心部分１Ａを縮小した構成である。検証例Ｆにおける周辺部分１Ｂは、検証例Ｅにおける周辺部分１Ｂを拡大した構成である。検証例Ｆにおける各周辺部分１Ｂは、矩形枠Ｚ３よりも周縁１Ｃ側に位置している。図１３に示した４つの周辺部分１Ｂの面積の合計値は、図９の周辺部分１Ｂの面積と同じになっている。
　図１４は、比較検証例Ｇ１の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。比較検証例Ｇ１では、矩形枠Ｚ３の内側の領域のみを、接着部材５と接着する接着領域１Ｄとしている。図１４に示した接着領域１Ｄの面積は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。
　図１５は、比較検証例Ｇ２の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。比較検証例Ｇ２では、矩形枠Ｚ４と矩形枠Ｚ２との間の領域のみを、接着部材５と接着する接着領域１Ｅとしている。図１５に示した接着領域１Ｅの面積は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。
　図１６は、比較検証例Ｇ３の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。比較検証例Ｇ３では、矩形枠Ｚ３と矩形枠Ｚ１との間の領域のみを、接着部材５と接着する接着領域１Ｆとしている。図１６に示した接着領域１Ｆの面積は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。
　図１７は、比較検証例Ｇ４の撮像ユニット５０における撮像素子チップ１の裏面に設定した接着部材５との接着領域を示す図である。比較検証例Ｇ４では、矩形枠Ｚ２と周縁１Ｃとの間の領域のみを、接着部材５と接着する接着領域１Ｇとしている。図１７に示した接着領域１Ｇの面積は、図８に示した中心部分１Ａと周辺部分１Ｂの面積の合計値と同じに設定されている。
　図１８は、検証例Ａ～Ｆと比較検証例Ｇ１～Ｇ４における撮像素子チップ１の像高毎の反り量をシミュレーションした結果を示す図である。図１８の横軸は、基準像高を１００％としたときの像高割合を示している。図１８の縦軸は、受光面１０に垂直な方向における中心１Ｐの位置を基準としたときの撮像素子チップ１の反り量を示している。
　図１８に示すように、中心部分１Ａと周辺部分１Ｂを持つ検証例Ａ～Ｆの撮像ユニット５０は、中心部分１Ａのみを持つ比較検証例Ｇ１の撮像ユニット５０と、枠状の接着領域のみを持つ比較検証例Ｇ２～Ｇ４の撮像ユニット５０と比べると、撮像素子チップ１の反り量が全体的に抑制できていることが分かる。
　図１９は、図１８に示した結果のうちの５０％像高と８０％像高における各検証例の反り量をまとめた図である。図１９に示すように、中心部分１Ａと周辺部分１Ｂを持つ検証例Ａ～Ｆの撮像ユニット５０は、５０％像高における反り量が許容上限値である２５μｍよりも下回っており、且つ、８０％像高における反り量が許容上限値である５０μｍよりも下回っている。このように、検証例Ａ～Ｆの撮像ユニット５０によれば、撮像画像の品質に影響のある５０％像高における反り量と８０％像高における反り量を両方とも許容上限値以下とすることができ、撮像画像の品質低下を防ぐことができる。
　図８に示す検証例Ａは、中心部分１Ａが基準像高の４５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の９２％の像高となる位置から周縁１Ｃまでの領域である。また、図９に示す検証例Ｂは、中心部分１Ａが基準像高の３５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の８７％の像高となる位置から周縁１Ｃまでの領域である。したがって、図１９に示す検証例Ａ，Ｂの結果から、図４に示す構成においては、中心部分１Ａが基準像高の４５％以下の像高となる位置よりも内側にあり、且つ、周辺部分１Ｂが基準像高の８５％以上の像高となる位置と周縁１Ｃまでの領域であることで、撮像画像の品質低下を効果的に防げることが証明された。
　また、図１０に示す検証例Ｃは、中心部分１Ａが基準像高の４５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の６３％の像高となる位置から周縁１Ｃまでの領域にある。また、図１１に示す検証例Ｄは、中心部分１Ａが基準像高の３５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の５５％の像高となる位置から周縁１Ｃまでの領域にある。また、図１２に示す検証例Ｅは、中心部分１Ａが基準像高の４５％の像高となる位置よりも内側の領域であり、且つ、周辺部分１Ｂが基準像高の６５％の像高となる位置よりも周縁１Ｃ側にある。また、図１３に示す検証例Ｆは、中心部分１Ａが基準像高の３５％の像高となる位置よりも内側の領域であり、周辺部分１Ｂが基準像高の６５％の像高となる位置よりも周縁１Ｃ側にある。
　したがって、図１９に示す検証例Ｃ～Ｆの結果から、図５及び図６に示す構成においては、中心部分１Ａが基準像高の４５％以下の像高となる位置よりも内側にあり、且つ、周辺部分１Ｂが基準像高の５５％の像高となる位置から周縁１Ｃまでの領域にあることで、撮像画像の品質低下を効果的に防げることが証明された。
　図２０は、検証例Ａ、Ｃ、Ｅにおける撮像素子チップ１の面内での反りの分布のシミュレーション結果を示す図である。図２１は、検証例Ｂ、Ｄ、Ｆにおける撮像素子チップ１の面内での反りの分布のシミュレーション結果を示す図である。図２０及び図２２においてハッチングを付した領域は、薄いハッチングが付されているものほど、反り量が大きい領域となっている。図２０及び図２２において、上下方向は撮像素子チップ１の直交する２辺のうちの一方の辺に沿う方向であり、左右方向は撮像素子チップ１のこの２辺のうちの他方の辺に沿う方向である。
　図２０及び図２１に示すように、検証例Ａと検証例Ｂの構成によれば、撮像素子チップ１の上記の２辺の各々に沿った方向における反り量をほぼ均等にすることができる。このため、受光面１０に反りが生じていても、歪みの目立たない高品質の撮像画像を得ることができる。
　以上説明してきたように、本明細書には以下の事項が開示されている。
（１）
　撮像素子チップと、
　上記撮像素子チップが載置されたパッケージ基板と、
　上記撮像素子チップの受光面とは反対側の裏面と、上記パッケージ基板の上記撮像素子チップの載置面とを接着する接着部材と、
　上記パッケージ基板の上記載置面と反対側の裏面に接着された回路基板と、を備え、
　上記接着部材は、上記撮像素子チップの中心部分と接着する中心接着部と、上記撮像素子チップの上記中心部分から離間している周辺部分と接着する周辺接着部と、により構成されている撮像ユニット。
（２）
　（１）記載の撮像ユニットであって、
　上記周辺部分は、上記撮像素子チップの周縁に沿って延びる環状の領域である撮像ユニット。
（３）
　（２）記載の撮像ユニットであって、
　上記撮像素子チップの中心を基準としたときの上記受光面の周縁の位置における像高を基準像高とした場合に、上記中心部分は、上記基準像高の４５％以下の像高となる位置よりも内側の領域であり、上記周辺部分は、上記基準像高の８５％以上の像高となる位置から上記撮像素子チップの上記周縁までの領域である撮像ユニット。
（４）
　（１）記載の撮像ユニットであって、
　上記周辺部分は、上記撮像素子チップの４つの角部である撮像ユニット。
（５）
　（４）記載の撮像ユニットであって、
　上記撮像素子チップの中心を基準としたときの上記受光面の周縁の位置における像高を基準像高とした場合に、上記中心部分は、上記基準像高の４５％以下の像高となる位置よりも内側の領域であり、上記４つの角部は、上記撮像素子チップの上記周縁から上記基準像高の５５％の像高となる位置までの領域にある撮像ユニット。
（６）
　（５）記載の撮像ユニットであって、
　上記受光面に垂直な方向からみた状態における上記４つの角部の面積の合計値は、上記撮像素子チップの上記周縁から上記基準像高の８５％以上の像高となる位置までの領域の面積と同じである撮像ユニット。
（７）
　（１）～（６）のいずれか１つに記載の撮像ユニットを備える撮像装置。
　以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例又は修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。また、発明の趣旨を逸脱しない範囲において、上記実施の形態における各構成要素を任意に組み合わせてもよい。
　なお、本出願は、２０１８年８月３１日出願の日本特許出願（特願２０１８－１６３２１０）に基づくものであり、その内容は本出願の中に参照として援用される。
　本発明は、デジタルカメラ、スマートフォン、タブレット端末、パーソナルコンピュータ、ロボット、又は内視鏡等の撮像機能を有する電子機器に適用して利便性が高く、有効である。
１００　デジタルカメラ
１１　システム制御部
１４　操作部
４１　撮像レンズ
４２　絞り
４３　レンズ駆動部
４４　絞り駆動部
４５　レンズ制御部
５０　撮像ユニット
５１　撮像素子
５２　回路基板
５２ａ　面
１５　メモリ制御部
１６　メインメモリ
１７　デジタル信号処理部
２０　外部メモリ制御部
２１　記憶媒体
２２　表示制御部
２３　表示部
１　撮像素子チップ
１０　受光面
１Ａ　中心部分
１Ｂ　周辺部分
１Ｃ　周縁
１Ｐ　中心
１Ｄ、１Ｅ、１Ｆ、１Ｇ　接着領域
Ｚ１　矩形枠（９２％像高）
Ｚ２　矩形枠（８０％像高）
Ｚ３　矩形枠（６５％像高）
Ｚ４　矩形枠（４５％像高）
２　パッケージ基板
２ａ　底部
２ｂ　壁部
２ｃ　凹部
２ｄ　底面
２ｅ　背面
３　保護カバー
４　接着剤
５　接着部材
５ａ　中心接着部
５ｂ　周辺接着部
７　導電性部材
 

Claims (7)

  1. 　撮像素子チップと、
    　前記撮像素子チップが載置されたパッケージ基板と、
    　前記撮像素子チップの受光面とは反対側の裏面と、前記パッケージ基板の前記撮像素子チップの載置面とを接着する接着部材と、
    　前記パッケージ基板の前記載置面と反対側の裏面に接着された回路基板と、を備え、
    　前記接着部材は、前記撮像素子チップの中心部分と接着する中心接着部と、前記撮像素子チップの前記中心部分から離間している周辺部分と接着する周辺接着部と、により構成されている撮像ユニット。
  2. 　請求項１記載の撮像ユニットであって、
    　前記周辺部分は、前記撮像素子チップの周縁に沿って延びる環状の領域である撮像ユニット。
  3. 　請求項２記載の撮像ユニットであって、
    　前記撮像素子チップの中心を基準としたときの前記受光面の周縁の位置における像高を基準像高とした場合に、前記中心部分は、前記基準像高の４５％以下の像高となる位置よりも内側の領域であり、前記周辺部分は、前記基準像高の８５％以上の像高となる位置から前記撮像素子チップの前記周縁までの領域である撮像ユニット。
  4. 　請求項１記載の撮像ユニットであって、
    　前記周辺部分は、前記撮像素子チップの４つの角部である撮像ユニット。
  5. 　請求項４記載の撮像ユニットであって、
    　前記撮像素子チップの中心を基準としたときの前記受光面の周縁の位置における像高を基準像高とした場合に、前記中心部分は、前記基準像高の４５％以下の像高となる位置よりも内側の領域であり、前記４つの角部は、前記撮像素子チップの前記周縁から前記基準像高の５５％の像高となる位置までの領域にある撮像ユニット。
  6. 　請求項５記載の撮像ユニットであって、
    　前記受光面に垂直な方向からみた状態における前記４つの角部の面積の合計値は、前記撮像素子チップの前記周縁から前記基準像高の８５％以上の像高となる位置までの領域の面積と同じである撮像ユニット。
  7. 　請求項１～６のいずれか１項記載の撮像ユニットを備える撮像装置。
     
PCT/JP2019/032894 2018-08-31 2019-08-22 撮像ユニット及び撮像装置 WO2020045241A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020539394A JP6990317B2 (ja) 2018-08-31 2019-08-22 撮像ユニット及び撮像装置
CN201980056441.4A CN112640110A (zh) 2018-08-31 2019-08-22 摄像单元及摄像装置
US17/183,732 US20210185195A1 (en) 2018-08-31 2021-02-24 Imaging unit and imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018163210 2018-08-31
JP2018-163210 2018-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/183,732 Continuation US20210185195A1 (en) 2018-08-31 2021-02-24 Imaging unit and imaging device

Publications (1)

Publication Number Publication Date
WO2020045241A1 true WO2020045241A1 (ja) 2020-03-05

Family

ID=69644230

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/032894 WO2020045241A1 (ja) 2018-08-31 2019-08-22 撮像ユニット及び撮像装置

Country Status (4)

Country Link
US (1) US20210185195A1 (ja)
JP (1) JP6990317B2 (ja)
CN (1) CN112640110A (ja)
WO (1) WO2020045241A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243637A (ja) * 2002-02-20 2003-08-29 Sharp Corp 固体撮像装置、その製造方法およびその製造方法において使用するマスク
JP2004335628A (ja) * 2003-05-06 2004-11-25 Nikon Corp 光電変換装置の製造方法及び光電変換装置
JP2006269784A (ja) * 2005-03-24 2006-10-05 Konica Minolta Opto Inc 撮像装置
JP2012095177A (ja) * 2010-10-28 2012-05-17 Sony Corp 撮像素子パッケージ、撮像素子パッケージの製造方法、及び、電子機器
JP2015032653A (ja) * 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
WO2016132883A1 (ja) * 2015-02-16 2016-08-25 ソニー株式会社 カメラモジュール、及び、電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224109A (ja) * 1992-02-14 1993-09-03 Kyocera Corp 画像装置の製造方法
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
KR100394809B1 (ko) * 2001-08-09 2003-08-14 삼성전자주식회사 반도체 패키지 및 그 제조 방법
TWI459512B (zh) * 2005-12-22 2014-11-01 Alpha & Omega Semiconductor 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
JP5082542B2 (ja) * 2007-03-29 2012-11-28 ソニー株式会社 固体撮像装置
JP6067262B2 (ja) * 2012-07-06 2017-01-25 キヤノン株式会社 半導体装置およびその製造方法、ならびにカメラ
JP6024481B2 (ja) * 2013-01-28 2016-11-16 オムロン株式会社 半導体圧力センサ
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
JP2015046435A (ja) * 2013-08-27 2015-03-12 株式会社ニコン 固体撮像装置及び電子カメラ
KR102256719B1 (ko) * 2014-05-12 2021-05-28 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20170345862A1 (en) * 2016-05-26 2017-11-30 Semiconductor Components Industries, Llc Semiconductor package with interposer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243637A (ja) * 2002-02-20 2003-08-29 Sharp Corp 固体撮像装置、その製造方法およびその製造方法において使用するマスク
JP2004335628A (ja) * 2003-05-06 2004-11-25 Nikon Corp 光電変換装置の製造方法及び光電変換装置
JP2006269784A (ja) * 2005-03-24 2006-10-05 Konica Minolta Opto Inc 撮像装置
JP2012095177A (ja) * 2010-10-28 2012-05-17 Sony Corp 撮像素子パッケージ、撮像素子パッケージの製造方法、及び、電子機器
JP2015032653A (ja) * 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
WO2016132883A1 (ja) * 2015-02-16 2016-08-25 ソニー株式会社 カメラモジュール、及び、電子機器

Also Published As

Publication number Publication date
JPWO2020045241A1 (ja) 2021-08-10
US20210185195A1 (en) 2021-06-17
CN112640110A (zh) 2021-04-09
JP6990317B2 (ja) 2022-01-12

Similar Documents

Publication Publication Date Title
US8902356B2 (en) Image sensor module having image sensor package
CN102376731B (zh) 图像拾取模块和照相机
JP2007116560A (ja) 撮像装置及びその製造方法
US8952412B2 (en) Method for fabricating a solid-state imaging package
WO2020039733A1 (ja) 半導体装置、電子機器、および半導体装置の製造方法
US9111826B2 (en) Image pickup device, image pickup module, and camera
WO2016203923A1 (ja) モジュール、モジュールの製造方法、及び、電子機器
US10972642B2 (en) Imager and imaging device
US11019292B2 (en) Imager and imaging device
WO2020045241A1 (ja) 撮像ユニット及び撮像装置
JP7214870B2 (ja) 撮像素子ユニット及び撮像装置
US11064099B2 (en) Imager and imaging device
JP2007194441A (ja) イメージセンサ用半導体装置およびその製造方法
KR102574875B1 (ko) 이미지 센서 패키지
WO2022085326A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
KR102465230B1 (ko) 하이브리드 커넥션 카메라 패키징 장치
JP2024037400A (ja) パッケージ、電子部品および機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19854531

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020539394

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19854531

Country of ref document: EP

Kind code of ref document: A1