JP5400419B2 - メモリ制御装置及び遊技機 - Google Patents

メモリ制御装置及び遊技機 Download PDF

Info

Publication number
JP5400419B2
JP5400419B2 JP2009039887A JP2009039887A JP5400419B2 JP 5400419 B2 JP5400419 B2 JP 5400419B2 JP 2009039887 A JP2009039887 A JP 2009039887A JP 2009039887 A JP2009039887 A JP 2009039887A JP 5400419 B2 JP5400419 B2 JP 5400419B2
Authority
JP
Japan
Prior art keywords
data
cpu
ram
rom
control cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009039887A
Other languages
English (en)
Other versions
JP2010193979A (ja
Inventor
敦志 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoraku Industrial Co Ltd
Original Assignee
Kyoraku Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoraku Industrial Co Ltd filed Critical Kyoraku Industrial Co Ltd
Priority to JP2009039887A priority Critical patent/JP5400419B2/ja
Publication of JP2010193979A publication Critical patent/JP2010193979A/ja
Application granted granted Critical
Publication of JP5400419B2 publication Critical patent/JP5400419B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、メモリ制御装置及び遊技機に関し、より特定的には、CPUがより高速にデータにアクセスするためのメモリ制御装置及びこれを備える遊技機に関する。
近年、遊技機は、遊技者の期待感を高めるため、様々な視覚的演出や聴覚的演出を行っており、このような視聴覚的演出は複雑かつ高度になっている。このような遊技機においては、視聴覚的演出に利用される画像や音声を処理するための制御CPUや各種データを格納するためのROMを有しており、より複雑かつ高度な演出のためには、制御CPUからROMへのアクセスを高速にする必要がある。CPUからROMへのアクセスの高速化を実現するために、起動時にROMに格納されたデータをROMよりも高速に動作するRAMにコピーする技術が存在する。例えば、特許文献1に記載の技術では、電源投入後のリセット期間中にメモリアクセスコントローラを用いてROMに格納されたデータをRAMにコピーし、コピー終了後システムの起動が行われる。起動後は、CPUはRAMにアクセスする。
特開2003−337746号公報
しかしながら、上記特許文献1に記載の技術では、以下の問題があった。すなわち、特許文献1に記載の技術は、システムの起動後、RAMにコピーされたデータとROMに格納されたデータとの整合性を維持するための機能を有していない。従って、RAMにコピーされたデータが何らかの原因で変更されたり消えたりした場合、CPUは誤ったデータをRAMから取得し、その取得したデータに基づいて処理を行うことになる。
それ故、本発明の目的は、データの整合性を維持しつつCPUが高速にデータにアクセス可能なメモリ制御装置及びこれを備える遊技機を提供することを目的とする。
本発明は、上記の課題を解決するために、以下の構成を採用した。なお、括弧内の参照符号および補足説明等は、本発明の理解を助けるために後述する実施形態との対応関係の一例を示したものであって、本発明を何ら限定するものではない。
第1の局面は、コピー手段(701)と、制御手段(703)と、セルフチェック手段(704)とを備えるメモリ制御装置(バス/コピーコントローラ700)である。メモリ制御装置は、第1の制御CPU(CPU501)と、ROM(502)と、RAM(710)とに接続される。コピー手段は、ROMに格納された第1のデータを取得し、RAMに該第1のデータをコピーする。制御手段は、第1の制御CPUからの上記第1のデータへのアクセスに応じて、上記RAMにコピーしたデータをRAMから取得し、取得したデータを第1の制御CPUに出力する。セルフチェック手段は、第1の制御CPUからの要求(上記第1のデータへのアクセス要求、及び、所定の処理を実行させるための実行要求)の有無を判定し、判定結果に応じて所定の処理を行う。セルフチェック手段は、所定の処理として、RAMにコピーされたデータに誤りがないか否かの検査、又は、ROMからRAMに第1のデータのコピーを再度実行する。
第2の局面では、メモリ制御装置は、リセット解除手段(702)をさらに備えてもよい。リセット解除手段は、第1の制御CPUのリセット解除をする。この場合において、コピー手段は、電源投入後リセット期間中に、上記RAMに上記第1のデータをコピーする。そして、リセット解除手段は、コピー手段による上記第1のデータのコピーが終了後、第1の制御CPUのリセット解除をする。
第3の局面では、セルフチェック手段は、第1の制御CPUからの上記第1のデータへのアクセスが所定の時間無い場合に、上記所定の処理を実行してもよい。
第4の局面では、セルフチェック手段は、上記所定の処理を実行中、上記第1の制御CPUに対してアクセスを抑止するためのウェイト信号を送信してもよい。
第5の局面では、メモリ制御装置は、第1の制御CPUとは異なる第2の制御CPU(CPU401)にさらに接続されてもよい。この場合において、制御手段は、第2の制御CPUからの要求に応じて、ROMに格納された、第1のデータとは異なる第2のデータを取得し、取得したデータを第2の制御CPUに出力する。
第6の局面は、上記メモリ制御装置を備えた遊技機(1)である。
本発明によれば、データの整合性を維持しつつCPUが高速にデータにアクセス可能なメモリ制御装置及びそれを備えた遊技機を提供することができる。
本発明の一実施形態に係る遊技機1の一例を示す概略正面図 遊技機1に配設された表示器3の一例を示す説明図 遊技者からの操作を受け付ける演出ボタン57および演出キー58を示す部分平面図 遊技機1に設けられた制御装置の構成の一例を示すブロック図 バス/コピーコントローラ700の構成を示すブロック図 複数のCPUがバス/コピーコントローラ700を介して各データにアクセスする場合について説明するための説明図
(遊技機の説明)
以下、図面を参照して本発明の実施形態について説明する。まず、図1〜図4を参照して、本発明の一実施形態に係る遊技機について説明する。図1は、本発明の一実施形態に係る遊技機1の一例を示す概略正面図である。
図1において、遊技機1は、例えば遊技者の指示操作により打ち出された遊技球が入賞すると賞球を払い出すように構成されたパチンコ遊技機である。この遊技機1は、遊技球が打ち出される遊技盤2と、遊技盤2を囲む枠部材5とを備えている。
遊技盤2は、その前面に、遊技球により遊技を行うための遊技領域20が形成されている。遊技領域20には、後述する発射装置211(図4参照)から発射された遊技球が遊技盤2の主面に沿って上昇して遊技領域20の上部位置へ向かう通路を形成するレール部材(図示せず)と、上昇した遊技球を遊技領域20の右側に案内する案内部材(図示せず)とを備えている。
また、遊技盤2には、遊技者により視認され易い位置に、各種演出のための画像を表示する画像表示部21が配設されている。画像表示部21は、遊技者によるゲームの進行に応じて、例えば、装飾図柄を表示することによって図柄抽選結果(図柄変動結果)を遊技者に報知したり、キャラクタの登場やアイテムの出現による予告演出を表示したりする。なお、画像表示部21は、液晶表示装置、EL(Electro Luminescence:電界発光)表示装置、LED(Light Emitting Diode:発光ダイオード)ドット表示装置、および7セグメントディスプレイ(以下、7セグ表示装置と記載する)等によって構成されるが、他の任意の表示装置を利用してもよい。さらに、遊技盤2の前面には、各種の演出に用いられる可動役物22および盤ランプ23が設けられている。可動役物22は、遊技盤2に対して可動に構成され、遊技者によるゲームの進行に応じて所定の動作で移動させることによって各種の演出を行う。また、盤ランプ23は、遊技者によるゲームの進行に応じて発光することによって光による各種の演出を行う。
遊技領域20には、遊技球が下方へ落下する方向を変化させる遊技くぎおよび風車(共に、図示せず)等が配設されている。また、遊技領域20には、入賞や抽選に関する種々の役物が所定の位置に配設されている。なお、図1においては、入賞や抽選に関する種々の役物の一例として、始動口25、ゲート27、大入賞口28、および普通入賞口29が遊技盤2に配設されている。さらに、遊技領域20には、遊技領域20に打ち出された遊技球のうち入賞口に入賞しなかった遊技球を、遊技領域20の外に排出する排出口24が配設されている。
始動口25は、遊技球が入ると入賞して特別図柄抽選(大当たり抽選)が始動する。始動口25は、予め定められた特別電動役物(大入賞口28)および/または予め定められた特別図柄表示器(例えば、後述する特別図柄表示器31)を作動させることとなる、遊技球の入賞に係る入賞口である。ゲート27は、遊技球が通過すると普通図柄抽選(開閉抽選)が始動する。
始動口25は、普通電動役物の一例として、遊技球の入口近傍に電動チューリップ26を備えている。電動チューリップ26は、チューリップの花を模した一対の羽根部を有しており、後述する電動チューリップ開閉部112(例えば、電動ソレノイド)の駆動によって当該一対の羽根部が左右に開閉し、開閉動作と共に点灯または点滅する。電動チューリップ26は、一対の羽根部が閉じていると、始動口25の入口へ案内される開口幅が相対的に狭いため、遊技球が始動口25へ入り難い。一方、電動チューリップ26は、一対の羽根部が左右に開くと、始動口25の入口へ案内される開口幅が拡大するため、遊技球が始動口25へ入り易くなるように構成されている。そして、電動チューリップ26は、ゲート27を遊技球が通過することによって普通図柄抽選に当選すると、点灯または点滅しながら一対の羽根部が規定時間(例えば、6秒間)開き、規定回数(例えば、3回)だけ開閉する。
大入賞口28は、始動口25の下方に位置し、特別図柄抽選の結果に応じて開放する。大入賞口28は、通常は閉状態であり遊技球が入ることがない状態となっているが、特別図柄抽選の結果に応じて遊技盤2の主面から突出傾斜して開状態となって遊技球が入り易い状態となる。例えば、大入賞口28は、所定条件(例えば、30秒経過または遊技球10個の入賞や開放累積時間が1.8秒以内)を満たすまで開状態が維持されるラウンドを、所定回数(例えば、15回または2回)だけ繰り返す。また、普通入賞口29は、遊技球が入賞しても抽選が始動しない。
また、遊技盤2の所定位置(例えば、右下)に、上述した特別図柄抽選や普通図柄抽選の結果や保留数に関する表示を行う表示器3が配設されている。図2は、遊技機1に配設された表示器3の一例を示す説明図である。図2に示されるように、表示器3は、特別図柄表示器31、特別図柄保留表示器32、普通図柄表示器33、普通図柄保留表示器34、および遊技状態表示器35を備えている。
特別図柄表示器31は、始動口25に遊技球が入賞することに対応して表示図柄が変動し、その抽選結果を表示する。普通図柄表示器33は、ゲート27を遊技球が通過することに対応して表示図柄が変動し、その抽選結果を表示する。特別図柄保留表示器32は、特別図柄抽選を保留している回数を表示する。普通図柄保留表示器34は、普通図柄抽選を保留している回数を表示する。遊技状態表示器35は、遊技機1の電源投入時点における遊技状態を表示する。遊技機1には複数の遊技状態(例えば、通常遊技状態、確変遊技状態、時短遊技状態、潜伏遊技状態)が設定されている。
図1に戻り、遊技機1の前面となる枠部材5には、ハンドル51、レバー52、停止ボタン53、スピーカ55、枠ランプ56、演出ボタン57、演出キー58等が設けられている。
遊技者がハンドル51に触れてレバー52を時計方向に回転させる操作を行うと、その操作角度に応じた打球力にて所定の時間間隔(例えば、1分間に100個)で、発射装置211(図5参照)が遊技球を電動発射する。
停止ボタン53は、ハンドル51の下部側面に設けられ、ハンドル51に遊技者が触れてレバー52を時計方向に回転させている状態であっても、遊技者に押下されることによって遊技球の発射を一時的に停止させる。
スピーカ55および枠ランプ56は、それぞれ遊技機1の遊技状態や状況を告知したり各種の演出を行ったりする。スピーカ55は、楽曲や音声、効果音による各種の演出を行う。また、枠ランプ56は、点灯/点滅によるパターンや発光色の違い等によって光による各種の演出を行う。なお、枠ランプ56は、光の照射方向を変更可能にして、当該照射方向を変えることによる演出を行ってもかまわない。
図3は、遊技者からの操作を受け付ける演出ボタン57および演出キー58を示す部分平面図である。演出ボタン57および演出キー58は、それぞれ遊技者が演出に対する入力を行うために設けられている。演出キー58は、中央キーと略十字に配列された複数のキーとを有する。演出ボタン57および演出キー58は、それぞれ遊技者に押下されることによって所定の演出が行われる。例えば、遊技者は、演出キー58の4つの周囲キー及び中央キーを操作することにより、画像表示部21に表示されている複数の画像のいずれかを選ぶことが可能である。
次に、図4を参照して、遊技機1での動作制御や信号処理を行う制御装置について説明する。図4は、遊技機1に設けられた制御装置の構成の一例を示すブロック図である。
図4に示されるように、遊技機1の制御装置は、メイン制御部100、発射制御部200、払出制御部300、演出制御部400、画像音響制御部500、およびランプ制御部600を備えている。
メイン制御部100は、CPU(Central Processing Unit;中央処理装置)101、ROM(Read Only Memory)102、およびRAM(Random Access Memory)103を備えている。CPU101は、内部抽選および当選の判定等の払い出し賞球数に関連する各種制御を行う際の演算処理を行う。ROM102は、CPU101にて実行されるプログラムや各種データ等が記憶され、RAM103は、CPU101の作業用メモリ等として用いられる。以下、メイン制御部100の主な機能について説明する。
メイン制御部100は、始動口25に遊技球が入賞すると特別図柄抽選を行い、特別図柄抽選での当選か否かを示す判定結果データを演出制御部400に送る。また、メイン制御部100は、特別図柄抽選に応じて決定した当選確率の変動設定(例えば300分の1から30分の1への変動設定)および特別図柄変動時間の短縮設定を示すデータや、普通図柄抽選に応じて決定した普通図柄変動時間の短縮設定を示すデータを、演出制御部400に送る。また、詳述はしないが、メイン制御部100は、電動チューリップ26の開閉制御、特別図柄抽選の結果に応じた大入賞口28の開閉制御、遊技球が入賞した場所(始動口25、大入賞口28、および普通入賞口29)に応じた払出制御部300対する指示、遊技球の発射に関する発射制御部200の制御等を行う。
上述した機能を実現するために、メイン制御部100には、始動口スイッチ111、電動チューリップ開閉部112、ゲートスイッチ113、大入賞口スイッチ114、大入賞口開閉部115、普通入賞口スイッチ116、特別図柄表示器31、特別図柄保留表示器32、普通図柄表示器33、および普通図柄保留表示器34が接続されている。
始動口スイッチ111は、始動口25へ遊技球が入賞したことを検出して、その検出信号をメイン制御部100へ送る。電動チューリップ開閉部112は、メイン制御部100から送られる制御信号に応じて、電動チューリップ26の一対の羽根部を開閉する。ゲートスイッチ113は、ゲート27を遊技球が通過したことを検出して、その検出信号をメイン制御部100へ送る。大入賞口スイッチ114は、大入賞口28へ遊技球が入賞したことを検出して、その検出信号をメイン制御部100へ送る。大入賞口開閉部115は、メイン制御部100から送られる制御信号に応じて、大入賞口28を開閉する。普通入賞口スイッチ116は、普通入賞口29へ遊技球が入賞したことを検出して、その検出信号をメイン制御部100へ送る。
また、メイン制御部100は、始動口25への遊技球の入賞により始動した特別図柄抽選の結果を、特別図柄表示器31に表示する。メイン制御部100は、始動口25への遊技球の入賞に応じて抽選を保留にしている保留回数を、特別図柄保留表示器32に表示する。メイン制御部100は、ゲート27への遊技球の通過により始動した普通図柄抽選の結果を、普通図柄表示器33に表示する。そして、メイン制御部100は、ゲート27への遊技球の通過に応じて抽選を保留にしている保留回数を、普通図柄保留表示器34に表示する。
発射制御部200は、CPU201、ROM202、およびRAM203を備えている。CPU201は、発射装置211に関連する各種制御を行う際の演算処理を行う。ROM202は、CPU201にて実行されるプログラムや各種データ等が記憶され、RAM203は、CPU201の作業用メモリ等として用いられる。
レバー52は、その位置が中立位置にある場合、信号を出力せずに発射停止状態となる。そして、レバー52は、時計方向に回転操作されると、その回転角度に応じた信号を打球発射指令信号として発射制御部200に出力する。発射制御部200は、打球発射指令信号に基づいて、発射装置211の発射動作を制御する。
払出制御部300は、CPU301、ROM302、およびRAM303を備えている。CPU301は、払出球の払い出しを制御する際の演算処理を行う。ROM302は、CPU301にて実行されるプログラムや各種データ等が記憶され、RAM303は、CPU301の作業用メモリ等として用いられる。そして、払出制御部300は、メイン制御部100から送られたコマンドに基づいて、払出球の払い出しを制御する。
具体的には、払出制御部300は、メイン制御部100から、遊技球が入賞した場所に応じた所定数の賞球を払い出すコマンドを取得する。そして、コマンドに指定された数だけの賞球を払い出すように払出駆動部311を制御する。ここで、払出駆動部311は、遊技球の貯留部(球タンク)から遊技球を送り出す駆動モータ等で構成される。
演出制御部400は、CPU401、ROM402、RAM403、およびRTC(リアルタイムクロック)404を備えている。CPU401は、演出を制御する際の演算処理を行う。ROM402は、CPU401にて実行されるプログラムや各種データ等が記憶され、RAM403は、CPU401の作業用メモリ等として用いられる。RTC404は、現時点の日時を計測する。なお、詳細は後述するが、ROM402は、ROM502の一部に置き換えられ、ROM402に格納されるべきプログラムや各種データ等は、ROM502に格納されてもよい。この場合、後述するバス/コピーコントローラ700によって、CPU401から上記データ等へのアクセスが行われる(後述する図5)。
演出制御部400は、メイン制御部100から送られる特別図柄抽選結果等を示すデータに基づいて、演出内容を設定する。その際、演出制御部400は、遊技者によって演出ボタン57または演出キー58が押下操作された場合、当該操作入力に応じて演出内容を設定する場合もある。また、演出制御部400は、遊技機1に対する遊技が所定期間以上中断された場合、演出の1つとして客待ち用の演出を設定する。さらに、メイン制御部100が、特別図柄抽選時の当選確率を変動させたことを示すデータを出力した場合、特別図柄抽選時の特別図柄変動時間を短縮させたことを示すデータを出力した場合、および普通図柄抽選時の普通図柄変動時間を短縮させたことを示すデータを出力した場合、演出制御部400は、それぞれ出力されたデータが示す内容に対応させて、演出内容を設定する。そして、演出制御部400は、設定した演出内容の実行を指示するコマンドを画像音響制御部500およびランプ制御部600にそれぞれ送る。
画像音響制御部500は、CPU501、ROM502、およびRAM503を備えている。CPU501は、演出内容を表現する画像および音響を制御する際の演算処理を行う。ROM502は、CPU501にて実行されるプログラムや各種データ等が記憶され、RAM503は、CPU501の作業用メモリ等として用いられる。なお、詳細は後述するが、ROM502に格納されたプログラムやデータは、遊技機1の電源投入時にバス/コピーコントローラ700によってRAM710にコピーされる(後述する図5)。そして、CPU501は、バス/コピーコントローラ700を介してRAM710にアクセスし、RAM710にコピーされたプログラムやデータ等を取得する。
画像音響制御部500は、演出制御部400から送られたコマンドに基づいて、画像表示部21に表示する画像およびスピーカ55から出力する音響を制御する。具体的には、画像音響制御部500のROM502には、画像表示部21において遊技中に表示する図柄画像や背景画像、遊技者に抽選結果を報知するための装飾図柄、遊技者に予告演出を表示するためのキャラクタやアイテム等といった画像データが記憶されている。また、画像音響制御部500のROM502には、画像表示部21に表示される画像と同期させて、または表示される画像とは独立に、スピーカ55から出力させる楽曲や音声、さらにはジングル等の効果音等の各種音響データが記憶されている。画像音響制御部500のCPU501は、ROM502に記憶された画像データや音響データの中から、演出制御部400から送られたコマンドに対応したものを選択して読み出す。そして、CPU501は、読み出した画像データを用いて、背景画像表示、図柄画像表示、図柄画像変動、およびキャラクタ/アイテム表示等のための画像処理を行う。また、CPU501は、読み出した音響データを用いて音声処理を行う。そして、CPU501は、画像処理された画像データが示す画像を画像表示部21に表示する。また、CPU501は、音声処理された音響データが示す音響をスピーカ55から出力する。
ランプ制御部600は、CPU601、ROM602、およびRAM603を備えている。CPU601は、盤ランプ23や枠ランプ56の発光、および可動役物22の動作を制御する際の演算処理を行う。ROM602は、CPU601にて実行されるプログラムや各種データ等が記憶され、RAM603は、CPU601の作業用メモリ等として用いられる。
ランプ制御部600は、演出制御部400から送られたコマンドに基づいて、盤ランプ23や枠ランプ56の点灯/点滅や発光色等を制御する。また、ランプ制御部600は、演出制御部400から送られたコマンドに基づいて、可動役物22の動作を制御する。
(メモリ制御装置に関する説明)
次に、図5を参照して、本発明の実施形態に係るバス/コピーコントローラ(メモリ制御装置)について説明する。図5は、バス/コピーコントローラ700の構成を示すブロック図である。
図5に示されるように、バス/コピーコントローラ700は、CPU501と、ROM502と、RAM710と、リセットIC720とに接続される。具体的には、バス/コピーコントローラ700は、A/Dバス(アドレスバス及びデータバス)、CS(チップセレクト)信号線70、及び、リード(READ)信号線80でCPU501と接続される。同様に、バス/コピーコントローラ700は、A/Dバス、CS信号線71、及び、リード信号線81でROM502と接続される。バス/コピーコントローラ700からのリード信号線81は、途中で分岐し、RAM710に接続される。さらに、バス/コピーコントローラ700は、A/Dバス、CS信号線72、及び、ライト(WRITE)信号線82でRAM710と接続される。
上述したように、CPU501は、ROM502に格納されたプログラムを実行することにより、画像表示部21に表示する画像およびスピーカ55から出力する音響を制御する。RAM710は、高速に読み書き可能なメモリであり、具体的にはSRAMである。RAM710には、ROM502に格納されたプログラムや各種データ等がコピーされる。リセットIC720は、各CPUや図示しないメモリコントローラ、I/Oコントローラ等のICのリセット処理を実行するためのものであり、遊技機1の電源投入後に、各種ICに対してリセット処理を制御する。リセットIC720は、所定のリセット期間が終了後、各IC(各CPUやその他のIC)に対してリセット解除を行う。リセット解除された各ICは、起動する。
バス/コピーコントローラ700は、所定の処理を実行する回路で構成され、例えば、CPU501が実装された基板と同一の基板上に実装される。具体的には、図5に示されるように、バス/コピーコントローラ700は、コピー手段701と、リセット解除手段と702、制御手段703と、セルフチェック手段704とを備えることにより、所定の処理を行う。コピー手段701は、ROM502に格納されたプログラムや各種データ等をRAM710にコピーする。リセット解除手段702は、コピー手段701によるコピーが終了後、CPU501に対してリセット解除を行う。制御手段703は、CPU501からのROM502(に格納されたデータ)へのアクセスをRAM710に切り替える。セルフチェック手段704は、CPU501からのアクセスの有無を監視し、アクセスの有無に応じて所定の処理を実行する。以下、各手段について詳細に説明する。
コピー手段701は、遊技機1の電源が投入された後リセット期間中に、ROM502の最下位番地から最上位番地までのデータを読み込み、読み込んだデータをRAM710に書き込む。具体的には、コピー手段701は、CS信号線71を介してチップセレクト信号を、リード信号線81を介してリード信号をROM502に送信し、ROM502に格納されたデータを読み込む。次に、コピー手段701は、CS信号線72を介してチップセレクト信号を、ライト信号線82を介してライト信号をRAM710に送信し、ROM502から読み込んだデータをRAM710に書き込む。ここで、コピー手段701は、ROM502の各番地に対応させてRAM710にデータを書き込む。例えば、コピー手段701は、ROM502の最下位番地のデータを、RAM710の最下位番地に書き込む。同様に、コピー手段701は、ROM502の最上位番地のデータを、RAM710の最上位番地に書き込む(ROM502とRAM710とが同じ容量の場合)。なお、コピー手段701は、遊技機1が起動後に強制的にリセットされた場合、上記コピー処理を行わない。
リセット解除手段702は、コピー手段701によるRAM710へのデータの書き込み終了後、リセットIC720に対してCPU501のリセット解除のためのリセット解除信号を送信する。信号を受信したリセットIC720は、CPU501に対してリセット解除を行う。また、リセット解除手段702は、遊技機1が起動後に強制的にリセットされた場合(電源を切らずにリセットボタン(図示せず)によってリセットされた場合)、リセットIC720に対してCPU501のリセット解除のためのリセット解除信号を送信する。そして、リセット解除信号を受信したリセットIC720は、CPU501のリセット解除を行い、CPU501が動作を開始する。なお、リセット解除手段702が直接CPU501に対してリセット解除を行ってもよい。
次に、CPU501は、ROM502に格納されたプログラムや各種データ等を読み込み、プログラムに従った処理の実行を開始する。ここで、CPU501は、ROM502に格納されたプログラムや各種データ等を読み込むために、バス/コピーコントローラ700に対して、CS信号線70を介してチップセレクト信号、及び、リード信号線80を介してリード信号を送信する。また、CPU501は、アドレスバスを介して、取得すべきデータが格納されたアドレスをバス/コピーコントローラ700に送信する。CPU501からのチップセレクト信号を受信したバス/コピーコントローラ700は、制御手段703を用いて、所定の処理を実行する。
具体的には、制御手段703は、RAM710に対して、CS信号線72を介してチップセレクト信号、及びリード信号線81を介してリード信号を送信するとともに、CPU501から受信したアドレスを指定する。そして、制御手段703は、RAM710の指定したアドレスに格納されたデータを、データバスを介して取得し、当該データをCPU501に送信する。データを受信したCPU501は、受信したプログラムや各種データ等を用いて所定の処理を実行する。
このように、CPU501は、バス/コピーコントローラ700を介して、RAM710にコピーされたデータ(ROM502に格納されたデータ)にアクセスすることができる。これにより、ROMへのアクセスに比べてRAMへのアクセスの方がより高速であるため、CPU501は、ROM502にアクセスする場合と比べてより高速にデータにアクセスすることができる。また、バス/コピーコントローラ700を介することにより、CPU501は、ROM502にアクセスする場合と全く変わらず、RAM710にアクセスすることができる。
セルフチェック手段704は、CPU501からのアクセスの有無を判定し、アクセスが無いと判定した場合、RAM710に書き込まれたデータを正しいデータ(ROM502に格納されたデータと等しいデータ)に維持するための所定の処理を行う。具体的には、セルフチェック手段704は、所定の処理として、例えば、ROM502の最下位番地から最上位番地までのデータを読み込み、読み込んだデータをRAM710に再度書き込む。また、セルフチェック手段704は、ROM502に格納されたデータとRAM710に書き込まれたデータとを比較することにより、RAM710に書き込まれたデータが正しいデータか否かの検査を実行してもよい。RAM710に書き込まれたデータが正しいデータでなければ、セルフチェック手段704は、ROM502からRAM710にデータのコピーを実行する。
セルフチェック手段704は、CPU501からのアクセスの有無の判定を次のようにして行う。すなわち、セルフチェック手段704は、バス/コピーコントローラ700の内部又は外部に存在するタイマー(例えばRTC404)を参照し、CPU501からの前回アクセス時から所定の時間が経過している場合は、CPU501からのアクセスが無いと判定する。そして、セルフチェック手段704は、CPU501からのアクセスが無いと判定した場合、CPU501に対して、バス/コピーコントローラ700へのアクセス(RAM710へのデータの読み込みのためのアクセス)を抑止するための信号(ウェイト信号)を送信する。このウェイト信号は、セルフチェック手段704がCPU501に対して割り込みを行うことによって送信される。ウェイト信号を受信したCPU501は、抑止が解除されるまでバス/コピーコントローラ700へのアクセスを行わない。次に、セルフチェック手段704は、上述したRAM710への再コピーやデータの検査を行い、処理が終了後、CPU501に対して抑止を解除する。なお、セルフチェック手段704は、CPU501からの上記所定の処理を実行させるための要求(データの再コピー又は検査の実行要求)があった場合に、RAM710への上記再コピーやデータの検査を行ってもよい。また、セルフチェック手段704による再コピーやデータの検査の際、バス/コピーコントローラ700は、バス調停によりROM502やRAM710への同時アクセスを制御してもよい。すなわち、セルフチェック手段704による再コピーやデータの検査の間、CPU501からのアクセス要求をバス/コピーコントローラ700が一旦受け取り、セルフチェック手段704による再コピーやデータの検査後(又は所定時間経過後に再コピーやデータの検査を中断して)、CPU501からのアクセス要求に従ってバス/コピーコントローラ700がRAM710にアクセスしてもよい。又は、バス/コピーコントローラ700とは異なるバス調停回路が、上記のようにバス調停を行ってもよい。
このように、セルフチェック手段704がCPU501からのアクセスの有無を監視することによって、CPU501からデータへのアクセスが無い場合に、RAM710のデータを正しいデータに更新することができる。これにより、RAM710に書き込まれたデータを正しいデータに維持することができる。また、CPU501からデータへのアクセスが有る場合には、このようなデータの再コピーや検査が実行されないため、バス/コピーコントローラ700は、CPU501からのアクセスに対する処理(制御手段703によるRAM710へのアクセスの切り替え処理)を実行することができる。
(変形例)
次に、本発明の変形例について説明する。図6は、複数のCPUがバス/コピーコントローラ700を介して各データにアクセスする場合について説明するための説明図である。図6に示されるように、バス/コピーコントローラ700は、CS信号線73及びリード信号線83を介して、演出制御部400のCPU401にも接続されている。なお、図6において、図5の各部と同一の部分については同一の符号を付し、説明を省略する。以下、変形例に係るバス/コピーコントローラ700の動作について説明する。
CPU401は、バス/コピーコントローラ700を介して、ROM502に格納されたデータにアクセスする。ここで、ROM502には、CPU401及びCPU501に実行されるプログラムや各種データ等が格納されている。すなわち、ROM502の一部には、ROM402に格納されるべきデータ(CPU401に実行されるプログラムや各種データ等)が格納されている。
まず、バス/コピーコントローラ700は、遊技機1の電源が投入された後、コピー手段701を用いて、ROM502のデータの一部をRAM710にコピーする。具体的には、コピー手段701は、ROM502に格納されたデータのうち、CPU501に実行されるプログラムや各種データ等(以下、CPU501のデータAと称する)を読み込み、RAM710にコピーする。ここで、コピー手段701は、CPU501のデータAが格納されたアドレスの範囲を予め記憶している。例えば、コピー手段701は、CPU501のデータAの先頭を示す番地とデータ量とを予め記憶している。従って、図6に示されるように、RAM710には、コピー手段701のコピー処理により、CPU501のデータAのみが書き込まれる。一方、ROM502に格納されたデータのうち、CPU401に実行されるプログラムや各種データ等(以下、CPU401のデータBと称する)は、RAM710にはコピーされない。
次に、リセット解除手段702によるリセット解除の後、バス/コピーコントローラ700の制御手段703は、CPU401及びCPU501からのアクセスを受け付ける。具体的には、制御手段703は、CPU501からチップセレクト信号、リード信号、及び、アドレス情報を受信することにより、CPU501のデータAへのアクセスをCPU501から受信する。制御手段703がCPU501のデータAへのアクセスを受信した場合、制御手段703は、受信したアドレスを指定して、CS信号線72を介してチップセレクト信号、及び、リード信号線81を介してリード信号をRAM710に対して送信することによりRAM710にコピーされたデータAにアクセスする。ここで、制御手段703は、必要に応じて受信したアドレスの変換を行い、変換したアドレスを指定してRAM710からデータを取得する。すなわち、コピー手段701が、CPU501のデータAをRAM710の先頭番地から順次RAM710にコピーした場合は、制御手段703は、受信したアドレスを変換する必要はないが、コピー手段701が、CPU501のデータAを先頭番地以外の所定の番地から順次RAM710にコピーした場合は、制御手段703は、受信したアドレスを、RAM710上の絶対番地に変換する必要がある。これにより、CPU501は、所望のデータ(データAの一部又は全部)をバス/コピーコントローラ700を介して取得する。
一方、同様に、制御手段703は、CPU401からチップセレクト信号、リード信号、及び、アドレス情報を受信することにより、CPU401のデータBへのアクセスをCPU401から受信する。制御手段703がCPU401のデータBへのアクセスを受信した場合、制御手段703は、受信したアドレスを変換して、CS信号線71を介してチップセレクト信号、及び、リード信号線81を介してリード信号をROM502に対して送信することにより、ROM502に格納されたデータBにアクセスする。具体的には、制御手段703は、CPU401のデータBの先頭を示す番地を予め記憶しており、受信したアドレスをROM502上の絶対番地に変換する。そして、制御手段703は、ROM502に格納されたCPU401のデータBの一部(又は全部)のデータを取得し、取得したデータをCPU401に対して送信する。これにより、CPU401は、所望のデータ(データBの一部又は全部)をバス/コピーコントローラ700を介して取得する。
以上のようにして、各CPUがバス/コピーコントローラ700を介してROM502及びRAM710にアクセスすることにより、本来別々のROMに格納されるべき上記CPU501のデータA及びCPU401のデータBを同一のROMに格納しておくことができる。これにより、遊技機1で使用するROMの数を削減することができる。
また、画像音響制御部500のCPU501は、画像や音声等の大容量のデータを処理するため、高速にデータにアクセスする必要がある。上述したように、CPU501のデータAをRAM710にコピーすることにより、高速にデータにアクセスすることができる。これに対して、演出制御部400のCPU401は、大容量のデータを処理する必要がないため、データへのアクセスが比較的低速であっても問題はない。従って、バス/コピーコントローラ700を用いて、用途及び目的に応じてCPUからのアクセスを切り替えることによって、より柔軟に各種データを配置することができる。
なお、他の実施形態では、バス/コピーコントローラ700は、ROM502を内蔵したものでもよく、ROM502及びRAM710を内蔵したものでもよい。
また、他の実施形態では、バス/コピーコントローラ700が複数のROMのデータを1つのRAMにコピーし、複数のCPUからの当該データへのアクセスを制御してもよい。また、各CPUに利用される各ROMのデータを1つの大容量のROMに格納しておき、バス/コピーコントローラ700が各ROMのデータをRAMにコピーし、各CPUからの各データへのアクセスを制御してもよい。
また、上記実施形態では、CPU501に利用されるデータをROMからRAMにコピーしたが、他のCPUに利用されるデータをRAMにコピーしてもよい。
また、本発明は、遊技機に限らず他の情報処理装置においても利用することができる。例えば、本発明は、パーソナルコンピュータやゲーム機等にも利用することができる。
1 遊技機
2 遊技盤
3 表示器
5 枠部材
20 遊技領域
21 画像表示部
22 可動役物
23 盤ランプ
24 排出口
25 始動口
26 電動チューリップ
27 ゲート
28 大入賞口
29 普通入賞口
31 特別図柄表示器
32 特別図柄保留表示器
33 普通図柄表示器
34 普通図柄保留表示器
35 遊技状態表示器
51 ハンドル
52 レバー
53 停止ボタン
55 スピーカ
56 枠ランプ
57 演出ボタン
58 演出キー
100 メイン制御部
101、201、301、401、501、601 CPU
102、202、302、402、502、602 ROM
103、203、303、403、503、603、710 RAM
111 始動口スイッチ
112 電動チューリップ開閉部
113 ゲートスイッチ
114 大入賞口スイッチ
115 大入賞口開閉部
116 普通入賞口スイッチ
200 発射制御部
211 発射装置
300 払出制御部
311 払出駆動部
400 演出制御部
404 RTC
500 画像音響制御部
600 ランプ制御部
70、71、72、73 CS信号線
700 バス/コピーコントローラ
701 コピー手段
702 リセット解除手段
703 制御手段
704 セリフチェック手段
720 リセットIC
80、81。83 リード信号線
82 ライト信号線

Claims (4)

  1. 第1の制御CPUとROMとRAMとにより、演出画像を表示手段に表示させる表示処理を実行する画像制御手段と、
    前記ROMに格納された第1のデータを取得し、前記RAMに該第1のデータをコピーするコピー手段と、
    前記第1の制御CPUからの前記第1のデータへのアクセスに応じて、前記RAMにコピーしたデータを前記RAMから取得し、取得したデータを前記第1の制御CPUに出力する制御手段と、
    前記第1の制御CPUからの要求の有無を判定し、判定結果に応じて所定の処理を実行するセルフチェック手段とを備え、
    前記セルフチェック手段は、前記第1の制御CPUからの前記第1のデータへのアクセスが所定の時間無い場合に、前記所定の処理として、前記RAMにコピーされたデータに誤りがないか否かの検査、又は、前記ROMから前記RAMに前記第1のデータのコピーを再度実行することを特徴とする、遊技機
  2. 前記第1の制御CPUのリセット解除をするリセット解除手段をさらに備え、
    前記コピー手段は、電源投入後リセット期間中に、前記RAMに前記第1のデータをコピーし、
    リセット解除手段は、前記コピー手段による前記第1のデータのコピーが終了後、前記第1の制御CPUのリセット解除をすることを特徴とする、請求項1に記載の遊技機
  3. 前記セルフチェック手段は、前記所定の処理を実行中、前記第1の制御CPUに対してアクセスを抑止するためのウェイト信号を送信することを特徴とする、請求項1又は2に記載の遊技機
  4. 記第1の制御CPUとは異なる第2の制御CPUさらに備え
    前記制御手段は、前記第2の制御CPUからの要求に応じて、前記ROMに格納された、前記第1のデータとは異なる第2のデータを取得し、取得したデータを前記第2の制御CPUに出力することを特徴とする、請求項1からのいずれか1項に記載の遊技機
JP2009039887A 2009-02-23 2009-02-23 メモリ制御装置及び遊技機 Expired - Fee Related JP5400419B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009039887A JP5400419B2 (ja) 2009-02-23 2009-02-23 メモリ制御装置及び遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009039887A JP5400419B2 (ja) 2009-02-23 2009-02-23 メモリ制御装置及び遊技機

Publications (2)

Publication Number Publication Date
JP2010193979A JP2010193979A (ja) 2010-09-09
JP5400419B2 true JP5400419B2 (ja) 2014-01-29

Family

ID=42819354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009039887A Expired - Fee Related JP5400419B2 (ja) 2009-02-23 2009-02-23 メモリ制御装置及び遊技機

Country Status (1)

Country Link
JP (1) JP5400419B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5793986B2 (ja) * 2011-06-23 2015-10-14 富士ゼロックス株式会社 画像形成装置および情報処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209609A (ja) * 2000-01-25 2001-08-03 Hitachi Ltd マイクロコンピュータシステム
JP2001109708A (ja) * 1999-10-14 2001-04-20 Hitachi Ltd マイクロコンピュータ
JP2002127460A (ja) * 2000-10-25 2002-05-08 Seiko Epson Corp プリンタ用カートリッジ及びプリンタ
JP2003067261A (ja) * 2001-08-27 2003-03-07 Olympus Optical Co Ltd データファイル装置
JP4938944B2 (ja) * 2001-09-12 2012-05-23 東芝エレベータ株式会社 エレベータの情報伝送制御装置
JP2003337746A (ja) * 2002-05-22 2003-11-28 Hitachi Ltd 情報処理装置の高速起動
JP2007316871A (ja) * 2006-05-24 2007-12-06 Fujitsu Ltd プロセッサユニット
JP5159151B2 (ja) * 2007-04-20 2013-03-06 株式会社大一商会 パチンコ遊技機

Also Published As

Publication number Publication date
JP2010193979A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5009178B2 (ja) 遊技機
JP6169059B2 (ja) 遊技機
JP4811802B2 (ja) 遊技機
JP4319512B2 (ja) 遊技機
JP2017080125A (ja) 遊技台
JP2009172302A (ja) 遊技機
JP2011212293A (ja) 遊技機
JP2005131125A5 (ja)
JP2005131125A (ja) 遊技機
JP5449917B2 (ja) 遊技機
JP5117174B2 (ja) 遊技機
JP2009100786A (ja) 遊技機
JP5400419B2 (ja) メモリ制御装置及び遊技機
JP6027991B2 (ja) 遊技機
JP2009207692A (ja) 遊技機
JP2008125765A (ja) 遊技機
JP2010154922A (ja) メモリ制御装置及び遊技機
JP5689083B2 (ja) パチンコ遊技機
JP5628513B2 (ja) 遊技機
JP2009100977A (ja) 遊技機
JP2008200249A (ja) 遊技機
JP2017080124A (ja) 遊技台
JP5689082B2 (ja) パチンコ遊技機
JP5805478B2 (ja) パチンコ遊技機
JP2020081581A (ja) 遊技機

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110829

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131025

R150 Certificate of patent or registration of utility model

Ref document number: 5400419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees