JP5394428B2 - デジタルｐｗｍ生成器及び発光素子の駆動装置 - Google Patents

Description

本発明はＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）バックライトユニット（ＢＬＵ）などに適用されることができ、精密制御ができるように製作されたデジタルＰＷＭ生成器及び発光素子の駆動装置に関する。

一般的に、ＬＥＤなどのような発光素子は、その輝度を調節するために、ＰＷＭ駆動回路を使用することができる。ここで、ＰＷＭ方式は、ＰＷＭ制御信号の１周期内のハイ区間を０％から１００％に調節して発光素子に流れる電流を調節することができる。

このように、ＰＷＭ方式を利用する従来のＬＥＤ駆動装置は、ＰＷＭ信号の１周期内のオン区間の比率が高くなるほど、ＬＥＤにおける光の明るさが向上する。

即ち、所望する輝度を有するように調節されたデューティ比を有するＰＷＭ信号を生成し、スイッチング手段に提供することで、ＬＥＤの光の明るさを調節することができる。

このような動作のために、ＬＥＤ駆動装置は、ＬＥＤに流れる電流を調節する駆動回路と、所望する輝度に合うデューティ比を有するＰＷＭ信号を生成するＰＷＭ信号生成部とを含む。

しかし、従来のＰＷＭ駆動回路では、小型化のためにＰＷＭ信号生成部を駆動回路内に内在させると、次のような問題点がある。

即ち、従来の内部ＰＷＭ方式では、小型化及び低廉化のために、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を使用しないと、クロック周波数のラックキングが正確に行われないため、画面上に縞模様が流れるウォーターフォール（Ｗａｔｅｒｆａｌｌ）現象が発生するという問題がある。

また、ウォーターフォール（ｗａｔｅｒｆａｌｌ）現象をなくすために、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を使用すると、ウォーターフォール現象は改善されるが、正確な周波数ロッキングのためにＰＬＬを使用することによって、ＰＬＬに自体周波数オフセットが存在し、これにより、システムのクロックとＰＷＭ信号間の周波数オフセットが存在するという問題がある。

また、ＰＷＭ信号を生成するために用いられる比較器が有するオフセットや回答速度などの制限要素により、細かいデューティー制御に限界があるという問題がある。

韓国公開特許第１０−２００７−００７５７７４号公報 米国特許出願公開第２００６／０１６４３６６号明細書

本発明の課題は上記の従来技術の問題点を解決するためのものであり、本発明は、入力電圧をＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換したデジタル信号に基づいてＰＷＭ信号を生成することで、精密なＰＷＭ信号を生成することができ、適用されるシステムの精密な制御が可能なデジタルＰＷＭ生成器及び発光素子の駆動装置を提供するものである。

上記の本発明の課題を解決するための本発明の第１技術的な側面は、予め設定された基準電圧を予め設定された第１設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧の大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するＡ／Ｄ変換部と、予め設定された基準クロックの１周期区間の間、予め設定された高速カウントクロックをカウントし、カウント数を提供する周波数選択部と、上記Ａ／Ｄ変換部からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部からのカウント数を利用して上記基準クロックのデューティ比が調節されたＰＷＭ信号を生成するＰＷＭ信号生成部を含むデジタルＰＷＭ生成器を提案することである。

また、本発明の第２技術的な側面は、複数の発光素子を含む発光部に流れる電流を制御する定電流回路部と、予め設定された基準電圧を予め設定された第１設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧の大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するＡ／Ｄ変換部と、予め設定された基準クロックの１周期区間の間、予め設定された高速カウントクロックをカウントしてカウント数を提供する周波数選択部と、上記Ａ／Ｄ変換部からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部からのカウント数を利用し、上記基準クロックのデューティ比が調節されたＰＷＭ信号を生成して上記定電流回路部に提供するＰＷＭ信号生成部を含む発光素子の駆動装置を提案することである。

本発明の第１及び第２技術的な側面における上記第１設定値は、上記Ａ／Ｄ変換部のＡ／Ｄ変換解像度に該当する値に設定されることを特徴とする。

上記周波数選択部は、上記高速カウントクロックの周期が上記基準クロックの周期より短く設定されたことを特徴とする。

上記ＰＷＭ信号生成部は、上記Ａ／Ｄ変換部からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部からのカウント数を掛け算して生成される値に該当する区間を、上記基準クロックの１周期内のハイ区間と設定し、上記基準クロックの１周期の残り区間をロー区間と設定したＰＷＭ信号を生成することを特徴とする。

上記ＰＷＭ信号生成部は、上記ＰＷＭ信号のハイ区間を、上記カウント数と上記比率値を掛けた値を整数化した数である高速カウントクロック数を含む区間と設定し、上記ＰＷＭ信号のロー区間を、上記基準クロックの１周期区間の全カウント数から上記ハイ区間の高速カウントクロック数を引いた数の高速カウントクロック数を含む区間と設定することを特徴とする。

上記ＰＷＭ信号生成部は、上記Ａ／Ｄ変換部のフルスケールレンジに対する入力電圧の比率を演算する比率演算部と、上記比率演算部からの比率値と上記周波数選択部からのカウント数を掛け算する掛け算部と、上記掛け算部により計算された掛け算値をハイ区間の幅と定め、ＰＷＭの１周期で上記ハイ区間の幅分だけハイレベルを維持し、上記ＰＷＭの１周期の残り区間をローレベルで維持するＰＷＭ信号を生成するＰＷＭ生成器を含むことを特徴とする。

また、本発明の第２技術的な側面における上記定電流回路部は、動作電源の供給を受ける電源端に連結された一端及び他端を有する上記発光部の他端に連結されたドレインと、ゲート及びソースを有する第１ＭＯＳトランジスタと、上記第１ＭＯＳトランジスタのソースと接地の間に連結された第１抵抗と、上記第１抵抗により検出される電圧の入力を受ける第１入力端子と、予め設定された電圧の供給を受ける第２入力端子と、上記第１入力端子を通じた電圧と上記第２入力端子を通じた電圧の差である差電圧を出力する出力端子を有する増幅器を含むことを特徴とする。

また、上記発部の発光素子はＬＥＤ素子からなることを特徴とする。

本発明によると、入力電圧をＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換したデジタル信号に基づいてＰＷＭ信号を生成することで、精密なＰＷＭ信号を生成することができるため、適用されるシステムの精密な制御が可能で、簡素化される効果がある。

本発明の第１実施例によるデジタルＰＷＭ生成器のブロック図である。 本発明のＰＷＭ信号生成部の構成図である。 本発明の第２実施例による発光素子の駆動装置のブロック図である。 本発明の実施例によるデジタルＰＷＭ生成器の動作説明図である。

以下では、本発明の実施例を添付の図面を参照して説明する。

本発明は説明する実施例に限定されず、本発明の実施例は本発明の技術的思想を理解しやすくするために用いられる。本発明に参照された図面において、実質的に同じ構成と機能を有する構成要素には同じ符号を用いる。

図１は、本発明の第１実施例によるデジタルＰＷＭ生成器のブロック図である。

図１を参照して説明すると、本発明の第１実施例によるデジタルＰＷＭ生成器は、予め設定された基準電圧Ｖｒｅｆを予め設定された第１設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧Ｖｉｎの大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するＡ／Ｄ変換部１００と、予め設定された基準クロックＣＬＫの１周期区間の間、予め設定された高速カウントクロックＨＣＬＫをカウントしてカウント数ＣＴＮを提供する周波数選択部２００と、上記Ａ／Ｄ変換部１００からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部２００からのカウント数ＣＴＮを利用し、上記基準クロックＣＬＫのデューティ比が調節されたＰＷＭ信号Ｓｐｗｍを生成するＰＷＭ信号生成部３００とを含むことができる。

上記第１設定値は、上記Ａ／Ｄ変換部１００のＡ／Ｄ変換解像度に該当する値に設定されることができる。

図２は本発明のＰＷＭ信号生成部の構成図である。

図２を参照して説明すると、上記ＰＷＭ信号生成部３００は、上記Ａ／Ｄ変換部１００のフルスケールレンジＦＳＲに対する入力電圧Ｖｉｎの比率（Ｖｉｎ／ＦＳＲ＝ＤＲＶ）を演算する比率演算部３１０と、上記比率演算部３１０からの比率値ＤＲＶと上記周波数選択部２００からのカウント数ＣＴＮを掛け算する掛け算部３２０と、上記掛け算部３２０により計算された掛け算値をハイ区間の幅と定め、ＰＷＭの１周期で上記ハイ区間の幅分だけハイレベルを維持し、上記ＰＷＭの１周期の残り区間をローレベルで維持するＰＷＭ信号を生成するＰＷＭ生成器３３０とを含むことができる。

図３は、本発明の第２実施例による発光素子の駆動装置のブロック図である。

図３を参照して説明すると、本発明の第２実施例による発光素子の駆動装置は、複数の発光素子を含む発光部５０に流れる電流を制御する定電流回路部８０と、予め設定された基準電圧Ｖｒｅｆを予め設定された第１設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧Ｖｉｎの大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するＡ／Ｄ変換部１００と、予め設定された基準クロックＣＬＫの１周期区間の間、予め設定された高速カウントクロックＨＣＬＫをカウントしてカウント数ＣＴＮを提供する周波数選択部２００と、上記Ａ／Ｄ変換部１００からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部２００からのカウント数ＣＴＮを利用し、上記基準クロックＣＬＫのデューティ比が調節されたＰＷＭ信号Ｓｐｗｍを生成して上記定電流回路部８０に提供するＰＷＭ信号生成部３００とを含むことができる。

上記定電流回路部８０は、動作電源Ｖｄｄの供給を受ける電源端に連結された一端及び他端を有する上記発光部５０の他端に連結されたドレインと、ゲート及びソースを有する第１ＭＯＳトランジスタＭ１と、上記第１ＭＯＳトランジスタＭ１のソースと接地の間に連結された第１抵抗Ｒ１を含む。また、上記発光部５０の一端と他端の間には複数のＬＥＤが直列、または並列または直並列に連結されることができる。

また、上記定電流回路部８０は、上記第１抵抗Ｒ１により検出される電圧の入力を受ける第１入力端子と、予め設定された電圧ＶＤＣ１の供給を受ける第２入力端子と、上記第１入力端子を通じた電圧と上記第２入力端子を通じた電圧の差である差電圧を出力する出力端子を有する増幅器８１とを含むことができる。

図１及び図３を参照して説明するが、上記周波数選択部２００は、上記高速カウントクロックＨＣＬＫの周期が上記基準クロックＣＬＫの周期より短く設定されることができる。

上記ＰＷＭ信号生成部３００は、上記Ａ／Ｄ変換部１００からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と上記周波数選択部２００からのカウント数ＣＴＮを掛け算して生成される値に該当する区間を、上記基準クロックＣＬＫの１周期内のハイ区間と設定し、上記基準クロックＣＬＫの１周期の残り区間をロー区間と設定したＰＷＭ信号Ｓｐｗｍを生成するように形成されることができる。

上記ＰＷＭ信号生成部３００は、上記ＰＷＭ信号Ｓｐｗｍのハイ区間を、上記カウント数ＣＴＮと上記比率値を掛けた値を整数化した数である高速カウントクロックＨＣＬＫ数を含む区間と設定し、上記ＰＷＭ信号Ｓｐｗｍのロー区間を、上記基準クロックＣＬＫの１周期区間の全カウント数から上記ハイ区間の高速カウントクロックＨＣＬＫ数を引いた数の高速カウントクロックＨＣＬＫ数を含む区間と設定するように形成されることができる。

図３を参照して説明すると、上記発光部５０の発光素子はＬＥＤ素子からなることができる。

図４は本発明の実施例によるデジタルＰＷＭ生成器の動作説明図である。図４は、上記Ａ／Ｄ変換部１００で上記基準電圧Ｖｒｅｆを５Ｖ、入力電圧Ｖｉｎを３．５Ｖに設定し、３ビット解像度を有する場合の上記Ａ／Ｄ変換部１００の動作を説明する図面である。

このとき、上記ＰＷＭ信号生成部３００で、上記Ａ／Ｄ変換部１００のフルスケールレンジＦＳＲに該当する基準電圧Ｖｒｅｆ ５Ｖを３ビット解像度で区分すると、８つの区間（２^３）に分かれ、入力電圧Ｖｉｎ ３．５Ｖは上記８つの区間のうち６番目に高い区間に該当するため、上記比率値ＤＲＶは６／８となる。

図４は、また、上記周波数選択部２００で、高速カウントクロックＨＣＬＫの周期を上記基準クロックＣＬＫの２５倍と設定した場合の上記周波数選択部２００の動作を説明する図面である。

このとき、上記基準クロックＣＬＫの１周期に、上記高速カウントクロックＨＣＬＫの２５個のパルスが含まれる。

また、上記ＰＷＭ信号生成部３００で、上記周波数選択部２００からのカウント数ＣＴＮが２５で、上記ＰＷＭ信号生成部３００の比率値が６／８の場合、上記ＰＷＭ信号生成部３００は上記基準クロックＣＬＫの１周期内のハイ区間を全区間の２５個のパルスのうち１８個のパルスの区間の間、ハイレベルを有するＰＷＭ信号Ｓｐｗｍを生成する。

以下では、本発明の作用及び効果を添付の図面に基づいて説明する。

図１から図３を参照し、本発明の第１及び第２実施例によるデジタルＰＷＭ生成器１００について説明する。

図１を参照して説明すると、本発明の第１及び第２実施例によるＡ／Ｄ変換部１００は、予め設定された基準電圧Ｖｒｅｆを予め設定された第１設定値の数の複数の区間に分け、上記複数の区間のうち入力電圧Ｖｉｎの大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換してＰＷＭ信号生成部３００に提供する。

また、本発明の第１及び第２実施例による周波数選択部２００は、予め設定された基準クロックＣＬＫの１周期区間の間、予め設定された高速カウントクロックＨＣＬＫをカウントしてカウント数ＣＴＮを上記ＰＷＭ信号生成部３００に提供する。

より具体的には、上記周波数選択部２００で、上記高速カウントクロックＨＣＬＫの周期が上記基準クロックＣＬＫの周期より短く設定される。例えば、図４に示したように、高速カウントクロックＨＣＬＫの周期を上記基準クロックＣＬＫの２５倍と設定する。

また、本発明の第１及び第２実施例によるＰＷＭ信号生成部３００は、上記Ａ／Ｄ変換部１００からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値ＤＲＶに変換し、この比率値ＤＲＶと上記周波数選択部２００からのカウント数を利用し、上記基準クロックＣＬＫのデューティ比が調節されたＰＷＭ信号Ｓｐｗｍを生成する。

より具体的には、上記ＰＷＭ信号生成部３００は、上記Ａ／Ｄ変換部１００からのデジタル信号を上記基準電圧に対応するデジタル値に対する比率である比率値に変換し、上記比率値と上記周波数選択部２００からのカウント数ＣＴＮを掛け算して生成される値に該当する区間を、上記基準クロックＣＬＫの１周期内のハイ区間と設定し、上記基準クロックＣＬＫの１周期の残り区間をロー区間と設定したＰＷＭ信号Ｓｐｗｍを生成することができる。

例えば、上記ＰＷＭ信号生成部３００は、上記ＰＷＭ信号Ｓｐｗｍのハイ区間を、上記カウント数ＣＴＮと上記比率値ＤＲＶを掛けた値を整数化した数である高速カウントクロックＨＣＬＫ数を含む区間と設定し、上記ＰＷＭ信号Ｓｐｗｍのロー区間を、上記基準クロックＣＬＫの１周期区間の全カウント数から上記ハイ区間の高速カウントクロックＨＣＬＫ数を引いた数の高速カウントクロックＨＣＬＫ数を含む区間と設定することができる。

図２を参照し、本発明のＰＷＭ信号生成部３００に対する一具現例を説明する。

図２を参照して説明すると、上記ＰＷＭ信号生成部３００は、比率演算部３１０、掛け算部３２０及びＰＷＭ生成器３３０を含んで具現されることができ、この場合、上記比率演算部３１０は上記Ａ／Ｄ変換部１００のフルスケールレンジＦＳＲに対する入力電圧Ｖｉｎの比率（Ｖｉｎ／ＦＳＲ＝ＤＲＶ）を演算することができる。

また、上記掛け算部３２０は、上記比率演算部３１０からの比率値ＤＲＶと上記周波数選択部２００からのカウント数ＣＴＮを掛け算する。

また、上記ＰＷＭ生成器３３０は、上記掛け算部３２０により計算された掛け算値をハイ区間の幅と定め、ＰＷＭの１周期で上記ハイ区間の幅分だけハイレベルを維持し、上記ＰＷＭの１周期の残り区間をローレベルで維持するＷＭ信号を生成する。

一方、図３を参照して説明すると、本発明の第２実施例による発光素子の駆動装置における定電流回路部８０は、複数の発光素子を含む発光部５０に流れる電流を制御する。

より具体的に、上記定電流回路部８０について説明する。

図３を参照すると、動作電源Ｖｄｄにより上記発光部５０に電流が流れ、この電流は第１抵抗Ｒ１により電圧として検出され増幅器８１の第１入力端子に供給される。

このとき、上記増幅器８１の第１入力端子を通じて入力される電圧と、第２入力端子を通じて入力される予め設定された電圧ＶＤＣ１との差である差電圧が上記発光部５０と抵抗Ｒ１の間に連結された第１ＭＯＳトランジスタＭ１のゲートに供給される。

これにより、上記第１ＭＯＳトランジスタＭ１は上記増幅器８１からの差電圧に従って上記発光部５０に流れる電流を調節することができる。

また、上記増幅器８１は、上記ＰＷＭ信号Ｓｐｗｍにより動作オンまたは動作オフされることができる。例えば、上記ＰＷＭ信号Ｓｐｗｍのハイレベルでは上記増幅器８１が動作オンされ、上記ＰＷＭ信号Ｓｐｗｍのローレベルでは上記増幅器８１が動作オフされる。

図４を参照し、本発明の第１及び第２実施例によるデジタルＰＷＭ生成器１００に対する具体的な一具現例を説明する。

図４を参照すると、上記Ａ／Ｄ変換部１００で上記基準電圧Ｖｒｅｆを５Ｖ、入力電圧Ｖｉｎを３．５Ｖと設定し、３ビット解像度を有する場合、上記ＰＷＭ信号生成部３００は上記基準電圧Ｖｒｅｆ ５Ｖを３ビット解像度で分けた８個の区間のうち、入力電圧Ｖｉｎ ３．５Ｖが該当する比率値６／８を生成する。

即ち、上記Ａ／Ｄ変換部１００のデジタル信号は、基準電圧Ｖｒｅｆ ５Ｖを３ビット解像度で分けると、８個の区間２^３に分かれ、入力電圧Ｖｉｎ ３．５Ｖは上記８個の区間のうち６番目に高い区間に該当するため、上記ＰＷＭ信号生成部３００の比率値は６／８となる。

また、上記周波数選択部２００で、高速カウントクロックＨＣＬＫの周期を上記基準クロックＣＬＫの２５倍と設定した場合、上記基準クロックＣＬＫの１周期に上記高速カウントクロックＨＣＬＫの２５個のパルスが含まれる。

従って、上記周波数選択部２００は、上記基準クロックＣＬＫの１周期の間、上記高速カウントクロックＨＣＬＫのパルス個数をカウントしてカウント数ＣＴＮ ２５をＰＷＭ信号生成部３００に提供する。

また、上記ＰＷＭ信号生成部３００は、上記周波数選択部２００からのカウント数ＣＴＮが２５で、上記比率値が６／８であるため、上記基準クロックＣＬＫの１周期内のハイ区間を全区間２５個のパルスのうち、１８個のパルスの区間の間と設定されたＰＷＭ信号Ｓｐｗｍを生成して上記増幅器８１に提供することができる。

上述のような本発明において、Ａ／Ｄ変換部の電圧入力範囲を、例えば、−ＦＳ／２から＋ＦＳ／２とする場合、＋ＦＳ／２の最高電圧が印加されると、デューティ比は１００％となり、−ＦＳ／２の最低電圧が印加されると、デューティ比は０％となる。このように電圧を調節してデューティ比が０％〜１００％のＰＷＭ信号を生成することができ、この信号で定電流回路部８０を動作させ、ＬＥＤを正確なデューティ比で点滅させることができる。

このとき、輝度調節の解像度はＡ／Ｄ変換部のＡ／Ｄ変換解像度に従うため、このＡ／Ｄ解像度を高めると、デューティ比をさらに微細に調節することができる。

５０ 発光部
８０ 定電流回路部
８１ 増幅器
１００ Ａ／Ｄ変換部
２００ 周波数選択部
３００ ＰＷＭ信号生成部
Ｍ１ 第１ＭＯＳトランジスタ
Ｒ１ 第１抵抗
ＤＲＶ 比率値
ＣＬＫ 基準クロック
ＨＣＬＫ 高速カウントクロック
ＣＴＮ カウント数
Ｓｐｗｍ ＰＷＭ信号

Claims (14)

1. 予め設定された基準電圧を予め設定された第１設定値の数の複数の区間に分け、前記複数の区間のうち入力電圧の大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するＡ／Ｄ変換部と、
   予め設定された基準クロックの１周期区間の間、周期が前記基準クロックの周期より短く設定された高速カウントクロックをカウントし、カウント数を提供する周波数選択部と、
   前記Ａ／Ｄ変換部からのデジタル信号を前記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と前記周波数選択部からのカウント数を利用し、前記基準クロックのデューティ比が調節されたＰＷＭ信号を生成するＰＷＭ信号生成部と、
   を含み、
   前記ＰＷＭ信号生成部は、
   前記Ａ／Ｄ変換部からのデジタル信号を前記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と前記周波数選択部からのカウント数を掛け算して生成される値に該当する区間を、前記基準クロックの１周期内のハイ区間と設定し、前記基準クロックの１周期の残りの区間をロー区間と設定したＰＷＭ信号を生成するデジタルＰＷＭ生成器。
2. 前記第１設定値は、
   前記Ａ／Ｄ変換部のＡ／Ｄ変換解像度に該当する値に設定されることを特徴とする請求項１に記載のデジタルＰＷＭ生成器。
3. 前記周波数選択部は、
   前記高速カウントクロックの周期が前記基準クロックの周期より短く設定されたことを特徴とする請求項１に記載のデジタルＰＷＭ生成器。
4. 前記周波数選択部の基準クロックは、
   外部の可変クロックと内部の固定クロックの何れか１つが選択されたことを特徴とする請求項１に記載のデジタルＰＷＭ生成器。
5. 前記ＰＷＭ信号生成部は、
   前記ＰＷＭ信号のハイ区間を、前記カウント数と前記比率値を掛けた値を整数化した数である高速カウントクロック数を含む区間と設定し、
   前記ＰＷＭ信号中ロー区間を、前記基準クロックの１周期区間の全体カウント数から前記ハイ区間の高速カウントクロック数を引いた数の高速カウントクロック数を含む区間と設定することを特徴とする請求項１に記載のデジタルＰＷＭ生成器。
6. 前記ＰＷＭ信号生成部は、
   前記Ａ／Ｄ変換部のフルスケールレンジに対する入力電圧の比率を演算する比率演算部と、
   前記比率演算部からの比率値と前記周波数選択部からのカウント数を掛け算する掛け算部と、
   前記掛け算部により計算された掛け算値をハイ区間の幅と定め、ＰＷＭの１周期で前記ハイ区間の幅分だけハイレベルを維持し、前記ＰＷＭの１周期の残り区間をローレベルで維持するＰＷＭ信号を生成するＰＷＭ生成器を含むことを特徴とする請求項１に記載のデジタルＰＷＭ生成器。
7. 複数の発光素子を含む発光部に流れる電流を制御する定電流回路部と、
   予め設定された基準電圧を予め設定された第１設定値の数の複数の区間に分け、前記複数の区間のうち入力電圧の大きさが該当する区間を検索し、検索された区間に相応する値をデジタル信号に変換するＡ／Ｄ変換部と、
   予め設定された基準クロックの１周期区間の間、予め設定された高速カウントクロックをカウントしてカウント数を提供する周波数選択部と、
   前記Ａ／Ｄ変換部からのデジタル信号を前記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と前記周波数選択部からのカウント数を利用し、前記基準クロックのデューティ比が調節されたＰＷＭ信号を生成して前記定電流回路部に提供するＰＷＭ信号生成部を含み、
   前記ＰＷＭ信号生成部は、
   前記Ａ／Ｄ変換部からのデジタル信号を前記基準電圧に対応するデジタル値に対する比率である比率値に変換し、この比率値と前記周波数選択部からのカウント数を掛け算して生成される値に該当する区間を、前記基準クロックの１周期内のハイ区間と設定し、前記基準クロックの１周期の残り区間をロー区間と設定したＰＷＭ信号を生成する発光素子の駆動装置。
8. 前記第１設定値は、
   前記Ａ／Ｄ変換部のＡ／Ｄ変換解像度に該当する値に設定されることを特徴とする請求項７に記載の発光素子の駆動装置。
9. 前記周波数選択部は、
   前記高速カウントクロックの周期が前記基準クロックの周期より短く設定されたことを特徴とする請求項８に記載の発光素子の駆動装置。
10. 前記周波数選択部の基準クロックは、
    外部の可変クロックと内部の固定クロックの何れか１つが選択されたことを特徴とする請求項８に記載の発光素子の駆動装置。
11. 前記ＰＷＭ信号生成部は、
    前記ＰＷＭ信号のハイ区間を、前記カウント数と前記比率値を掛けた値を整数化した数である高速カウントクロック数を含む区間と設定し、
    前記ＰＷＭ信号中ロー区間を、前記基準クロックの１周期区間の全カウント数から前記ハイ区間の高速カウントクロック数を引いた数の高速カウントクロック数を含む区間と設定することを特徴とする請求項９に記載の発光素子の駆動装置。
12. 前記ＰＷＭ信号生成部は、
    前記Ａ／Ｄ変換部のフルスケールレンジに対する入力電圧の比率を演算する比率演算部と、
    前記比率演算部からの比率値と前記周波数選択部からのカウント数を掛け算する掛け算部と、
    前記掛け算部により計算された掛け算値をハイ区間の幅と定め、ＰＷＭの１周期で前記ハイ区間の幅分だけハイレベルを維持し、前記ＰＷＭの１周期の残り区間をローレベルで維持するＰＷＭ信号を生成するＰＷＭ生成器を含むことを特徴とする請求項１０に記載の発光素子の駆動装置。
13. 前記定電流回路部は、
    動作電源の供給を受ける電源端に連結された一端及び他端を有する前記発光部の他端に連結されたドレインと、ゲート及びソースを有する第１ＭＯＳトランジスタと、
    前記第１ＭＯＳトランジスタのソースと接地の間に連結された第１抵抗と、
    前記第１抵抗により検出される電圧の入力を受ける第１入力端子と、予め設定された電圧の供給を受ける第２入力端子と、前記第１入力端子を通じた電圧と前記第２入力端子を通じた電圧の差である差電圧を出力する出力端子を有する増幅器と、
    を含むことを特徴とする請求項７から請求項１２の何れか１つに記載の発光素子の駆動装置。
14. 前記発光部の発光素子は、ＬＥＤ素子であることを特徴とする請求項７に記載の発光素子の駆動装置。

Images