KR20120072734A

KR20120072734A - 디지털 ｐｗｍ 생성기 및 발광소자 구동 장치

Info

Publication number: KR20120072734A
Application number: KR1020100134613A
Authority: KR
Inventors: 김정현; 황보현; 권정선; 공승곤; 이재신; 성준엽
Original assignee: 삼성전기주식회사
Priority date: 2010-12-24
Filing date: 2010-12-24
Publication date: 2012-07-04
Also published as: US20120161662A1; US8519637B2; KR101179413B1; CN102548117A; JP5394428B2; JP2012138334A

Abstract

본 발명의 제1 실시 예에 따른 디지털 PWM 생성기는, 미리 설정된 기준전압(Vref)을 미리 설정된 제1 설정값에 해당되는 복수의 구간으로 분할하고, 상기 복수의 구간중 입력전압(Vin)의 크기가 해당되는 구간에 상응하는 디지털신호으로 변환하는 A/D 변환부(100)와, 미리 설정된 기준 클럭(CLK)의 한 주기 구간 동안, 미리 설정된 고속 카운팅 클럭(HCLK)을 카운트하여 카운팅 수(CTN)를 제공하는 주파수 선택부(200)와, 상기 A/D 변환부(100)로부터의 디지털신호를 비율값을 변환하고, 이 비율값과 상기 주파수 선택부(200)로부터의 카운팅 수(CTN)를 이용하여 상기 기준 클럭(CLK)의 듀티비가 조절된 PWM 신호(Spwm)를 생성하는 PWM 신호 생성부(300)를 포함할 수 있다.

Description

디지털 ＰＷＭ 생성기 및 발광소자 구동 장치{DIGITAL PWM GENERATOR, AND DRIVING APPARATUS OF LIGHT EMITTING DISPLAY}

본 발명은 LED(Light Emitting Diode) 백라이트 유니트(BLU) 등에 적용될 수 있고, 정밀 제어가 가능하도록 제작된 디지털 PWM 생성기 및 발광소자 구동 장치에 관한 것이다.

일반적으로, LED 등과 같은 발광소자는 그 휘도를 조절하기 위해서 PWM 구동 회로를 사용할 수 있다. 여기서, PWM 방식은 PWM 제어신호의 한 주기 내에 하이구간을 0% 내지 100%로 조절하여 발광소자에 흐르는 전류를 조절할 수 있다.

이와 같이, PWM 방식을 이용하는 종래 LED 구동 장치는, PWM 신호의 한 주기 내의 온 구간의 비율이 높아질수록 LED에서의 광 밝기는 밝아진다.

즉, 원하는 휘도를 갖도록 조절된 듀티비를 갖는 PWM 신호를 생성하여 스위칭 수단에 제공하여 결국 LED의 광 밝기를 조절할 수 있다.

이와 같은 동작을 위해서는, LED 구동 장치는, LED 구동을 위해서, LED에 흐르는 전류를 조절하는 구동 회로와, 원하는 휘도에 맞는 듀티비를 갖는 PWM 신호를 생성하는 PWM 신호 생성부를 포함한다.

그런데, 종래 PWM 구동 회로는, 소형화를 위해서 PWM 신호 생성부를 구동 회로내에 내재화 할 경우에는 다음과 같은 문제점이 있다.

즉, 종래의 내부 PWM 방식인 경우, 소형화 및 저렴화를 위해 PLL(Phase Locked Loop)을 사용하지 않으면 클럭 주파수의 락킹이 정확하게 이루어지지 않으므로 화면상에서 줄무늬가 흘려내리는 워터폴(Waterfall) 현상이 발생되는 문제점이 있다.

또한, 워터폴(waterfall) 현상을 없애기 위해 PLL(Phase Locked Loop)을 사용해하면 워터폴 현상은 개선될 수 있으나, 정확한 주파수 락킹을 위한 PLL의 사용으로 인하여, PLL에 자체 주파수 오프셋이 존재하므로, 이로 인하여 시스템의 클럭과 PWM 신호 사이의 주파수 오프셋이 존재하는 문제점이 있다.

게다가, PWM 신호의 생성을 위해서 사용되는 비교기가 갖는 오프셋이나 응답속도 등의 제한요소로 인해 세밀한 듀티 제어에 한계가 있는 문제점이 있다.

본 발명의 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 본 발명은, 입력전압을 A/D(Analog/Digital) 변환한 디지털신호에 기초해서 PWM 신호를 생성함으로써, 정밀한 PWM 신호의 생성이 가능하고, 이에 따라 적용되는 시스템의 정말한 제어가 가능한 디지털 PWM 생성기 및 발광소자 구동 장치를 제공한다.

상기한 본 발명의 과제를 해결하기 위한 본 발명의 제1 기술적인 측면은,

미리 설정된 기준전압을 미리 설정된 제1 설정값에 해당되는 복수의 구간으로 분할하고, 상기 복수의 구간중 입력전압의 크기가 해당되는 구간에 상응하는 디지털신호으로 변환하는 A/D 변환부;

미리 설정된 기준 클럭의 한 주기 구간 동안, 미리 설정된 고속 카운팅 클럭을 카운트하여 카운팅 수를 제공하는 주파수 선택부; 및

상기 A/D 변환부로부터의 디지털신호를 비율값을 변환하고, 이 비율값과 상기 주파수 선택부로부터의 카운팅 수를 이용하여 상기 기준 클럭의 듀티비가 조절된 PWM 신호를 생성하는 PWM 신호 생성부

를 포함하는 디지털 PWM 생성기를 제안하는 것이다.

또한, 본 발명의 제2 기술적인 측면은,

복수의 발광소자를 포함하는 발광부에 흐르는 전류를 제어하는 정전류 회로부;

상기 A/D 변환부로부터의 디지털신호를 비율값을 변환하고, 이 비율값과 상기 주파수 선택부로부터의 카운팅 수를 이용하여 상기 기준 클럭의 듀티비가 조절된 PWM 신호를 생성하여 상기 정전류 회로부에 제공하는 PWM 신호 생성부

를 포함하는 발광소자 구동 장치를 제안하는 것이다.

본 발명의 제1 및 제2 기술적인 측면에서, 상기 제1 설정값은, 상기 A/D 변환부의 A/D 변환 해상도에 해당되는 값으로 설정되는 것을 특징으로 한다.

상기 주파수 선택부는, 상기 고속 카운팅 클럭의 주기가 상기 기준 클럭의 주기보다 짧도록 설정된 것을 특징으로 한다.

상기 PWM 신호 생성부는, 상기 주파수 선택부로부터의 카운팅 수와 상기 A/D 변환부로부터의 디지털신호를 곱하여 생성되는 값에 해당되는 구간을, 상기 기준 클럭의 한 주기내의 하이구간으로 설정하고, 상기 기준 클럭의 한 주기중 그 나머지 구간을 로우구간으로 설정한 PWM 신호를 생성하는 것을 특징으로 한다.

상기 PWM 신호 생성부는, 상기 PWM 신호중 하이구간을, 상기 카운팅 수와 상기 비율값을 곱한 값에서 정수에 해당되는 고속 카운팅 클럭 수를 포함하는 구간으로 설정하고, 상기 PWM 신호중 로우구간을, 상기 기준 클럭의 한 주기 구간의 전체 카운트 수에서 상기 하이구간의 고속 카운팅 클럭 수를 뺀 값에 해당되는 고속 카운팅 클럭 수를 포함하는 구간으로 설정하는 것을 특징으로 한다.

상기 PWM 신호 생성부는, 상기 A/D 변환부의 풀스케일 레인지분의 입력전압의 비율을 연산하는 비율연산부; 상기 비율연산부로부터의 비율값과 상기 주파수 선택부(200)로부터의 카운팅수를 곱셈하는 곱셈부; 및 상기 곱셈부에 의해 계산된 곱셈값을 하이구간의 폭으로 결정하고, PWM의 1주기에서 상기 하이구간의 폭만큼 하이레벨을 유지되고, 상기 PWM의 1주기의 나머지 구간을 로우레벨로 유지되는 PWM 신호를 생성하는 PWM 생성기를 포함하는 것을 특징으로 한다.

또한, 본 발명의 제2 기술적인 측면에서, 상기 전류 회로부는, 동작전원을 공급받는 전원단에 연결된 일단 및 타단을 갖는 상기 발광부의 타단에 연결된 드레인과, 게이트 및 소오스를 갖는 제1 MOS 트랜지스터; 상기 제1 MOS 트랜지스터의 소오스와 접지 사이에 연결된 제1 저항; 및 상기 제1 저항에 의해 검출되는 전압을 입력받는 제1 입력 단자와, 미리 설정된 전압을 공급받는 제2 입력 단자와, 상기 제1 입력 단자를 통한 전압과 상기 제2 입력단자를 통한 전압의 오차에 해당되는 차전압을 출력하는 출력단자를 갖는 증폭기를 포함하는 것을 특징으로 한다.

그리고, 상기 발광부의 발광소자는, LED 소자로 이루어진 것을 특징으로 한다.

본 발명에 의하면, 입력전압을 A/D(Analog/Digital) 변환한 디지털신호에 기초해서 PWM 신호를 생성함으로써, 정밀한 PWM 신호의 생성이 가능하고, 이에 따라 적용되는 시스템의 정말한 제어가 가능하고 간소화되는 효과가 있다.

도 1은 본 발명의 제1 실시 예에 따른 디지털 PWM 생성기의 블록도.
도 2는 본 발명의 PWM 신호 생성부의 구성도.
도 3은 본 발명의 제2 실시 예에 따른 발광소자 구동 장치의 블럭도.
도 4는 본 발명의 실시 예들에 따른 디지털 PWM 생성기의 동작 설명도.

이하, 본 발명의 실시 예를 첨부한 도면을 참조하여 설명한다.

본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 실시 예는 본 발명의 기술적 사상에 대한 이해를 돕기 위해서 사용된다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.

도 1은 본 발명의 제1 실시 예에 따른 디지털 PWM 생성기의 블럭도이다.

도 1을 참조하면, 본 발명의 제1 실시 예에 따른 디지털 PWM 생성기는, 미리 설정된 기준전압(Vref)을 미리 설정된 제1 설정값에 해당되는 복수의 구간으로 분할하고, 상기 복수의 구간중 입력전압(Vin)의 크기가 해당되는 구간에 상응하는 디지털신호으로 변환하는 A/D 변환부(100)와, 미리 설정된 기준 클럭(CLK)의 한 주기 구간 동안, 미리 설정된 고속 카운팅 클럭(HCLK)을 카운트하여 카운팅 수(CTN)를 제공하는 주파수 선택부(200)와, 상기 A/D 변환부(100)로부터의 디지털신호를 비율값을 변환하고, 이 비율값과 상기 주파수 선택부(200)로부터의 카운팅 수(CTN)를 이용하여 상기 기준 클럭(CLK)의 듀티비가 조절된 PWM 신호(Spwm)를 생성하는 PWM 신호 생성부(300)를 포함할 수 있다.

여기서, 상기 제1 설정값은 상기 A/D 변환부(100)의 A/D 변환 해상도에 해당되는 값으로 설정될 수 있다.

도 2는 본 발명의 PWM 신호 생성부의 구성도이다.

도 2를 참조하면, 상기 PWM 신호 생성부(300)는, 상기 A/D 변환부(100)의 풀스케일 레인지(FSR)분의 입력전압(Vin)의 비율(Vin/FSR=DRV)을 연산하는 비율연산부(310)와, 상기 비율연산부(310)로부터의 비율값(DRV)과 상기 주파수 선택부(200)로부터의 카운팅수(CTN)를 곱셈하는 곱셈부(320)와, 상기 곱셈부(320)에 의해 계산된 곱셈값을 하이구간의 폭으로 결정하고, PWM의 1주기에서 상기 하이구간의 폭만큼 하이레벨을 유지되고, 상기 PWM의 1주기의 나머지 구간을 로우레벨로 유지되는 PWM 신호를 생성하는 PWM 생성기(330)를 포함할 수 있다.

도 3은 본 발명의 제2 실시 예에 따른 발광소자 구동 장치의 블록도이다.

도 3을 참조하면, 본 발명의 제2 실시 예에 따른 발광소자 구동 장치는, 복수의 발광소자를 포함하는 발광부(50)에 흐르는 전류를 제어하는 정전류 회로부(80)와, 미리 설정된 기준전압(Vref)을 미리 설정된 제1 설정값에 해당되는 복수의 구간으로 분할하고, 상기 복수의 구간중 입력전압(Vin)의 크기가 해당되는 구간에 상응하는 디지털신호으로 변환하는 A/D 변환부(100)와, 미리 설정된 기준 클럭(CLK)의 한 주기 구간 동안, 미리 설정된 고속 카운팅 클럭(HCLK)을 카운트하여 카운팅 수(CTN)를 제공하는 주파수 선택부(200)와, 상기 A/D 변환부(100)로부터의 디지털신호를 비율값을 변환하고, 이 비율값과 상기 주파수 선택부(200)로부터의 카운팅 수(CTN)를 이용하여 상기 기준 클럭(CLK)의 듀티비가 조절된 PWM 신호(Spwm)를 생성하여 상기 정전류 회로부(80)에 제공하는 PWM 신호 생성부(300)를 포함할 수 있다.

상기 전류 회로부(80)는, 동작전원(Vdd)을 공급받는 전원단에 연결된 일단 및 타단을 갖는 상기 발광부(50)의 타단에 연결된 드레인과, 게이트 및 소오스를 갖는 제1 MOS 트랜지스터(M1)와, 상기 제1 MOS 트랜지스터(M1)의 소오스와 접지 사이에 연결된 제1 저항(R1)을 포함한다. 여기서, 상기 발광부(50)의 일단과 타단 사이에는 복수의 LED가 직렬, 또는 병렬 또는 직병렬로 연결될 수 있다.

또한, 상기 전류 회로부(80)는, 상기 제1 저항(R1)에 의해 검출되는 전압을 입력받는 제1 입력 단자와, 미리 설정된 전압(VDC1)을 공급받는 제2 입력 단자와, 상기 제1 입력 단자를 통한 전압과 상기 제2 입력단자를 통한 전압의 오차에 해당되는 차전압을 출력하는 출력단자를 갖는 증폭기(81)를 포함할 수 있다.

도 1 및 도 3을 참조하면, 상기 주파수 선택부(200)는, 상기 고속 카운팅 클럭(HCLK)의 주기가 상기 기준 클럭(CLK)의 주기보다 짧도록 설정될 수 있다.

상기 PWM 신호 생성부(300)는, 상기 A/D 변환부(100)로부터의 디지털신호를 비율값을 변환하고, 이 비율값과 상기 주파수 선택부(200)로부터의 카운팅 수(CTN)를 곱하여 생성되는 값에 해당되는 구간을, 상기 기준 클럭(CLK)의 한 주기내의 하이구간으로 설정하고, 상기 기준 클럭(CLK)의 한 주기중 그 나머지 구간을 로우구간으로 설정한 PWM 신호(Spwm)를 생성하도록 이루어질 수 있다.

상기 PWM 신호 생성부(300)는, 상기 PWM 신호(Spwm)중 하이구간을, 상기 카운팅 수(CTN)와 상기 비율값을 곱한 값에서 정수에 해당되는 고속 카운팅 클럭(HCLK) 수를 포함하는 구간으로 설정하고, 상기 PWM 신호(Spwm)중 로우구간을, 상기 기준 클럭(CLK)의 한 주기 구간의 전체 카운트 수에서 상기 하이구간의 고속 카운팅 클럭(HCLK) 수를 뺀 값에 해당되는 고속 카운팅 클럭(HCLK) 수를 포함하는 구간으로 설정하도록 이루어질 수 있다.

도 3을 참조하면, 상기 발광부(50)의 발광소자는, LED 소자로 이루어질 수 있다.

도 4는 본 발명의 실시 예들에 따른 디지털 PWM 생성기의 동작 설명도이다. 도 4에서, 상기 A/D 변환부(100)에서, 상기 기준전압(Vref)을 5V로 설정하고, 입력전압(Vin)을 3.5V로 설정하여, 3비트 해상도를 갖는 경우에, 상기 A/D 변환부(100)의 동작을 설명하는 도면이다.

이때, 상기 PWM 신호 생성부(300)에서, 상기 A/D 변환부(100)의 풀스케일 레인지(FSR)에 해당되는 기준전압(Vref) 5V를 3비트 해상도로 구분하면 8개 구간(2³)으로 구분되고, 상기 복수의 구간중 입력전압(Vin) 3.5V는 상기 8개 구간중 6번째로 높은 구간에 해당되므로, 상기 비율값(DRV)은 6/8이 된다.

또한, 상기 주파수 선택부(200)에서, 상기 기준 클럭(CLK)보다 고속 카운팅 클럭(HCLK)의 주기를 25배로 설정한 경우에, 상기 주파수 선택부(200)의 동작을 설명하는 도면이다.

이때, 상기 기준 클럭(CLK)의 한 주기에 상기 고속 카운팅 클럭(HCLK)의 25개 펄스가 포함될 수 있다.

그리고, 상기 PWM 신호 생성부(300)에서, 상기 주파수 선택부(200)로부터의 카운팅 수(CTN)가 25이고, 상기 PWM 신호 생성부(300)의 비율값이 6/8인 경우에, 상기 PWM 신호 생성부(300)는, 상기 기준 클럭(CLK)의 한 주기내의 하이구간을 전체 구간 25개 펄스중에서 18개 펄스에 해당되는 구간동안 하이레벨을 갖는 PWM 신호(Spwm)를 생성한다.

이하, 본 발명의 작용 및 효과를 첨부한 도면에 의거하여 설명한다.

도 1 내지 도 3을 참조하여 본 발명의 제1 및 제2 실시 예에 따른 디지털 PWM 생성기(100)에 대해 설명한다.

도 1을 참조하면, 본 발명의 제1 및 제2 실시 예에 따른 A/D 변환부(100)는, 미리 설정된 기준전압(Vref)을 미리 설정된 제1 설정값에 해당되는 복수의 구간으로 분할하고, 상기 복수의 구간중 입력전압(Vin)의 크기가 해당되는 구간에 상응하는 디지털신호으로 변환하여 PWM 신호 생성부(300)에 제공한다.

또한, 본 발명의 제1 및 제2 실시 예에 따른 주파수 선택부(200)는, 미리 설정된 기준 클럭(CLK)의 한 주기 구간 동안, 미리 설정된 고속 카운팅 클럭(HCLK)을 카운트하여 카운팅 수(CTN)를 상기 PWM 신호 생성부(300)에 제공한다.

보다 구체적으로는, 상기 주파수 선택부(200)에서, 상기 고속 카운팅 클럭(HCLK)의 주기가 상기 기준 클럭(CLK)의 주기보다 짧도록 설정될 수 있으며, 예를 들면, 도 4에 도시한 바와 같이, 상기 기준 클럭(CLK)보다 고속 카운팅 클럭(HCLK)의 주기를 25배로 설정할 수 있다.

그리고, 본 발명의 제1 및 제2 실시 예에 따른 PWM 신호 생성부(300)는, 상기 주파수 선택부(200)로부터의 카운팅 수(CTN)와 상기 A/D 변환부(100)로부터의 디지털신호를 비율값(DRV)을 변환하고, 이 비율값(DRV)을 이용하여 상기 기준 클럭(CLK)의 듀티비가 조절된 PWM 신호(Spwm)를 생성한다.

보다 구체적으로는, 상기 PWM 신호 생성부(300)는, 상기 A/D 변환부(100)로부터의 디지털신호를 비율값으로 변환하고, 상기 비율값과 상기 주파수 선택부(200)로부터의 카운팅 수(CTN)를 곱하여 생성되는 값에 해당되는 구간을, 상기 기준 클럭(CLK)의 한 주기내의 하이구간으로 설정하고, 상기 기준 클럭(CLK)의 한 주기중 그 나머지 구간을 로우구간으로 설정한 PWM 신호(Spwm)를 생성할 수 있다.

예를 들어, 상기 PWM 신호 생성부(300)는, 상기 PWM 신호(Spwm)중 하이구간을, 상기 카운팅 수(CTN)와 상기 비율값(DRV)을 곱한 값에서 정수에 해당되는 고속 카운팅 클럭(HCLK) 수를 포함하는 구간으로 설정하고, 상기 PWM 신호(Spwm)중 로우구간을, 상기 기준 클럭(CLK)의 한 주기 구간의 전체 카운트 수에서 상기 하이구간의 고속 카운팅 클럭(HCLK) 수를 뺀 값에 해당되는 고속 카운팅 클럭(HCLK) 수를 포함하는 구간으로 설정할 수 있다.

도 2를 참조하여 본 발명의 PWM 신호 생성부(300)에 대한 일 구현 예를 설명한다.

도 2를 참조하면, 상기 PWM 신호 생성부(300)는, 비율연산부(310), 곱셈부(320) 및 PWM 생성기(330)를 포함하여 구현될 수 있으며, 이 경우, 상기 비율연산부(310)는 상기 A/D 변환부(100)의 풀스케일 레인지(FSR)분의 입력전압(Vin)의 비율(Vin/FSR=DRV)을 연산할 수 있다.

또한, 상기 곱셈부(320)는, 상기 비율연산부(310)로부터의 비율값(DRV)과 상기 주파수 선택부(200)로부터의 카운팅수(CTN)를 곱셈한다.

그리고, 상기 PWM 생성기(330)는 상기 곱셈부(320)에 의해 계산된 곱셈값을 하이구간의 폭으로 결정하고, PWM의 1주기에서 상기 하이구간의 폭만큼 하이레벨을 유지되고, 상기 PWM의 1주기의 나머지 구간을 로우레벨로 유지되는 PWM 신호를 생성할 수 있다.

한편, 도 3을 참조하면, 본 발명의 제2 실시 예에 따른 발광소자 구동 장치에서, 본 발명의 제2 실시 예에 따른 정전류 회로부(80)는, 복수의 발광소자를 포함하는 발광부(50)에 흐르는 전류를 제어한다.

보다 구체적으로, 상기 정전류 회로부(80)에 대해 설명한다.

도 3을 참조하면, 동작전원(Vdd)에 의해서 상기 발광부(50)에 전류가 흐르게 되고, 이 전류는 제1 저항(R1)에 의해 전압으로 검출되어 증폭기(81)의 제1 입력단자에 공급된다.

이때, 상기 증폭기(81)의 제1 입력단자를 통해 입력되는 전압과, 제2 입력단자를 통해 입력되는 미리 설정된 전압(VDC1)과의 오차에 해당되는 차전압이 상기 발광부(50)와 저항(R1) 사이에 연결된 제1 MOS 트랜지스터(M1)의 게이트에 공급된다.

이에 따라, 상기 제1 MOS 트랜지스터(M1)는 상기 증폭기(81)로부터의 차전압에 따라 상기 발광부(50)에 흐르는 전류를 조절할 수 있다.

또한, 상기 증폭기(81)는 상기 PWM 신호(Spwm)에 따라 동작온 또는 동작 오프 될 수 있다. 예를 들어, 상기 PWM 신호(Spwm)의 하이 레벨에서는 상기 증폭기(81)가 동작온되고, 상기 PWM 신호(Spwm)의 로우레벨에서는 상기 증폭기(81)가 동작오프될 수 있다.

도 4를 참조하여 본 발명의 제1 및 제2 실시 예에 따른 디지털 PWM 생성기(100)에 대해 구체적인 하나의 구현 예를 설명한다.

도 4를 참조하면, 상기 A/D 변환부(100)에서, 상기 기준전압(Vref)을 5V로 설정하고, 입력전압(Vin)을 3.5V로 설정하고, 3비트 해상도를 갖는 경우에, 상기 PWM 신호 생성부(300)는, 상기 기준전압(Vref) 5V를 3비트 해상도로 분해한 8개 구간중에서 입력전압(Vin) 3.5V가 해당되는 비율값 6/8을 생성한다.

즉, 상기 A/D 변환부(100)의 디지털신호는 기준전압(Vref) 5V를 3비트 해상도으로 구분하면 8개 구간(2³)으로 구분되고, 상기 복수의 구간중 입력전압(Vin) 3.5V는 상기 8개 구간중 6번째로 높은 구간에 해당되므로, 상기 PWM 신호 생성부(300)의 비율값은 6/8이 된다.

또한, 상기 주파수 선택부(200)에서, 상기 기준 클럭(CLK)보다 고속 카운팅 클럭(HCLK)의 주기를 25배로 설정한 경우에, 상기 기준 클럭(CLK)의 한 주기에 상기 고속 카운팅 클럭(HCLK)의 25개 펄스가 포함된다.

따라서, 상기 주파수 선택부(200)는, 상기 기준 클럭(CLK)의 1주기 동안에 상기 고속 카운팅 클럭(HCLK)의 펄스 개수를 카운트하여 카운팅 수(CTN) 25를 PWM 신호 생성부(300)에 제공한다.

그리고, 상기 PWM 신호 생성부(300)는, 상기 주파수 선택부(200)로부터의 카운팅 수(CTN)가 25이고, 상기 비율값이 6/8이므로, 상기 기준 클럭(CLK)의 한 주기내의 하이구간을 전체 구간 25개 펄스중에서 18개 펄스에 해당되는 구간동안으로 설정된 PWM 신호(Spwm)를 생성하여 상기 증폭기(81)에 제공할 수 있다.

전술한 바와 같은 본 발명에서, A/D 변환부의 전압 입력범위를, 예를 들어 -FS/2부터 +FS/2라 할 때 +FS/2로 꽉 찬 전압이 인가될 경우, 듀티비는 100%가 되며, -FS/2인 최저 전압이 인가될 경우에는 0%가 된다. 이와 같이 전압을 조절하여 듀티비 0%~100%인 PWM 신호를 생성할 수 있으며, 이 신호로 정전류 회로부(80)를 동작시켜 LED를 정확한 듀티비로 점멸시킬 수 있다.

이때, 휘도 조절의 해상도는 A/D 변환부의 A/D변환 해상도를 따르며, 이 A/D 해상도를 높일 경우 듀티비는 더욱 미세하게 조절될 수 있다.

50 : 발광부 80 : 정전류 회로부
81 : 증폭기 100 : A/D 변환부
200 : 주파수 선택부 300 : PWM 신호 생성부
M1 : 제1 MOS 트랜지스터 R1 : 제1 저항
DRV : 비율값 CLK : 기준 클럭
HCLK : 고속 카운팅 클럭 CTN : 카운팅 수
Spwm : PWM 신호

Claims

미리 설정된 기준전압을 미리 설정된 제1 설정값에 해당되는 복수의 구간으로 분할하고, 상기 복수의 구간중 입력전압의 크기가 해당되는 구간에 상응하는 디지털신호으로 변환하는 A/D 변환부;
미리 설정된 기준 클럭의 한 주기 구간 동안, 주기가 상기 기준 클럭의 주기보다 짧게 설정된 고속 카운팅 클럭을 카운트하여 카운팅 수를 제공하는 주파수 선택부; 및
상기 A/D 변환부로부터의 디지털신호를 비율값을 변환하고, 이 비율값과 상기 주파수 선택부로부터의 카운팅 수를 이용하여 상기 기준 클럭의 듀티비가 조절된 PWM 신호를 생성하는 PWM 신호 생성부
를 포함하는 디지털 PWM 생성기.
제1항에 있어서, 상기 제1 설정값은
상기 A/D 변환부의 A/D 변환 해상도에 해당되는 값으로 설정되는 것을 특징으로 하는 디지털 PWM 생성기.
제1항에 있어서, 상기 주파수 선택부는,
상기 고속 카운팅 클럭의 주기가 상기 기준 클럭의 주기보다 짧도록 설정된 것을 특징으로 하는 디지털 PWM 생성기.
제1항에 있어서, 상기 주파수 선택부의 기준 클럭은
외부의 가변 클럭과 내부의 고정 클럭중에서 어느 하나가 선택된 것을 특징으로 하는 디지털 PWM 생성기.
제3항에 있어서, 상기 PWM 신호 생성부는,
상기 기준 클럭의 한 주기내의 듀티중 하이구간을 조절하여 PWM 신호를 생성하는 것을 특징으로 디지털 PWM 생성기.
제5에 있어서, 상기 PWM 신호 생성부는,
상기 A/D 변환부로부터의 디지털신호를 비율값으로 변환하고, 이 비율값과 상기 주파수 선택부로부터의 카운팅 수를 곱하여 생성되는 값에 해당되는 구간을, 상기 기준 클럭의 한 주기내의 하이구간으로 설정하고, 상기 기준 클럭의 한 주기중 그 나머지 구간을 로우구간으로 설정한 PWM 신호를 생성하는 것을 특징으로 하는 디지털 PWM 생성기.
제6에 있어서, 상기 PWM 신호 생성부는,
상기 PWM 신호중 하이구간을, 상기 카운팅 수와 상기 비율값을 곱한 값에서 정수에 해당되는 고속 카운팅 클럭 수를 포함하는 구간으로 설정하고,
상기 PWM 신호중 로우구간을, 상기 기준 클럭의 한 주기 구간의 전체 카운트 수에서 상기 하이구간의 고속 카운팅 클럭 수를 뺀 값에 해당되는 고속 카운팅 클럭 수를 포함하는 구간으로 설정하는 것을 특징으로 하는 디지털 PWM 생성기.
제6항에 있어서, 상기 PWM 신호 생성부는,
상기 A/D 변환부의 풀스케일 레인지분의 입력전압의 비율을 연산하는 비율연산부;
상기 비율연산부로부터의 비율값과 상기 주파수 선택부로부터의 카운팅수를 곱셈하는 곱셈부; 및
상기 곱셈부에 의해 계산된 곱셈값을 하이구간의 폭으로 결정하고, PWM의 1주기에서 상기 하이구간의 폭만큼 하이레벨을 유지되고, 상기 PWM의 1주기의 나머지 구간을 로우레벨로 유지되는 PWM 신호를 생성하는 PWM 생성기
를 포함하는 것을 특징으로 하는 디지털 PWM 생성기.
복수의 발광소자를 포함하는 발광부에 흐르는 전류를 제어하는 정전류 회로부;
미리 설정된 기준전압을 미리 설정된 제1 설정값에 해당되는 복수의 구간으로 분할하고, 상기 복수의 구간중 입력전압의 크기가 해당되는 구간에 상응하는 디지털신호으로 변환하는 A/D 변환부;
미리 설정된 기준 클럭의 한 주기 구간 동안, 미리 설정된 고속 카운팅 클럭을 카운트하여 카운팅 수를 제공하는 주파수 선택부; 및
상기 A/D 변환부로부터의 디지털신호를 비율값을 변환하고, 이 비율값과 상기 주파수 선택부로부터의 카운팅 수를 이용하여 상기 기준 클럭의 듀티비가 조절된 PWM 신호를 생성하여 상기 정전류 회로부에 제공하는 PWM 신호 생성부
를 포함하는 발광소자 구동 장치.
제9항에 있어서, 상기 제1 설정값은
상기 A/D 변환부의 A/D 변환 해상도에 해당되는 값으로 설정되는 것을 특징으로 하는 발광소자 구동 장치.
제10항에 있어서, 상기 주파수 선택부는,
상기 고속 카운팅 클럭의 주기가 상기 기준 클럭의 주기보다 짧도록 설정된 것을 특징으로 하는 발광소자 구동 장치.
제10항에 있어서, 상기 주파수 선택부의 기준 클럭은
외부의 가변 클럭과 내부의 고정 클럭중에서 어느 하나가 선택된 것을 특징으로 하는 발광소자 구동 장치.
제11항에 있어서, 상기 PWM 신호 생성부는,
상기 기준 클럭의 한 주기내의 듀티중 하이구간을 조절하여 PWM 신호를 생성하는 것을 특징으로 발광소자 구동 장치.
제11항에 있어서, 상기 PWM 신호 생성부는,
상기 A/D 변환부로부터의 디지털신호를 비율값으로 변환하고, 이 비율값과 상기 주파수 선택부로부터의 카운팅 수를 곱하여 생성되는 값에 해당되는 구간을, 상기 기준 클럭의 한 주기내의 하이구간으로 설정하고, 상기 기준 클럭의 한 주기중 그 나머지 구간을 로우구간으로 설정한 PWM 신호를 생성하는 것을 특징으로 하는 발광소자 구동 장치.
제11항에 있어서, 상기 PWM 신호 생성부는,
상기 PWM 신호중 하이구간을, 상기 카운팅 수와 상기 비율값을 곱한 값에서 정수에 해당되는 고속 카운팅 클럭 수를 포함하는 구간으로 설정하고,
상기 PWM 신호중 로우구간을, 상기 기준 클럭의 한 주기 구간의 전체 카운트 수에서 상기 하이구간의 고속 카운팅 클럭 수를 뺀 값에 해당되는 고속 카운팅 클럭 수를 포함하는 구간으로 설정하는 것을 특징으로 하는 발광소자 구동 장치.
제12항에 있어서, 상기 PWM 신호 생성부는,
상기 A/D 변환부의 풀스케일 레인지분의 입력전압의 비율을 연산하는 비율연산부;
상기 비율연산부로부터의 비율값과 상기 주파수 선택부로부터의 카운팅수를 곱셈하는 곱셈부; 및
상기 곱셈부에 의해 계산된 곱셈값을 하이구간의 폭으로 결정하고, PWM의 1주기에서 상기 하이구간의 폭만큼 하이레벨을 유지되고, 상기 PWM의 1주기의 나머지 구간을 로우레벨로 유지되는 PWM 신호를 생성하는 PWM 생성기
를 포함하는 것을 특징으로 하는 발광소자 구동 장치.
제9항 내지 제16항중 어느 하나의 항에 있어서, 상기 전류 회로부는,
동작전원을 공급받는 전원단에 연결된 일단 및 타단을 갖는 상기 발광부의 타단에 연결된 드레인과, 게이트 및 소오스를 갖는 제1 MOS 트랜지스터;
상기 제1 MOS 트랜지스터의 소오스와 접지 사이에 연결된 제1 저항; 및
상기 제1 저항에 의해 검출되는 전압을 입력받는 제1 입력 단자와, 미리 설정된 전압을 공급받는 제2 입력 단자와, 상기 제1 입력 단자를 통한 전압과 상기 제2 입력단자를 통한 전압의 오차에 해당되는 차전압을 출력하는 출력단자를 갖는 증폭기
를 포함하는 것을 특징으로 하는 발광소자 구동 장치.
제9항에 있어서, 상기 발광부의 발광소자는,
LED 소자인 것을 특징으로 하는 발광소자 구동 장치.