KR102508683B1 - 오토 캘리브레이션 회로 - Google Patents

Abstract

출력 핀에서 싱크되는 정전류가 주위 환경에 영향을 받지 않도록 하는 오토 캘리브레이션 회로 및 그 기능이 제시된다.

Description

오토 캘리브레이션 회로{AUTOMATIC CALIBRATION CIRCUIT}

본 발명은 오토 캘리브레이션 회로에 관한 것으로 출력 핀의 싱크 전류를 일정하게 유지하고, 내부의 오실레이션 주파수 역시도 일정하게 유지할 수 있도록 하는 회로에 대한 발명이다.

각종 IT기기나 전자제품에 들어가는 반도체 부품은 정밀한 전압, 또는 정밀한 전류를 공급해야 하는 경우가 많다. 특히 모바일 IT기기나 대형 디스플레이 기기에 있어서도 이는 매우 중요한데, 디스플레이에 공급되는 전압이나 전류의 차이로 인해 색감의 차이가 생길 수 있기 때문이다. LCD나 OLED 디스플레이 구동은 대개 그 내부의 픽셀 트랜지스터의 전류를 공급함으로써 이루어지므로 보다 정밀하게 제어되거나, 외부 환경의 변화에도 불구하고 일정한 전류값을 상시적으로 공급해야 하는 반도체 부품들이 필수적으로 요구된다.

그러나 부품으로서의 반도체 회로 역시도 제조 공정상의 변동, 전원전압의 변동, 온도의 변동 등으로 인하여 일정한 전압이나 전류를 공급하는데 어려움이 있다. 이들 변동을 제공하는 변수들, 즉,제조 공정( P rocess), 전압( V oltage) 및 온도( T emperature)의 영어 약자를 따서 'PVT'로 부르고 별도의 관리를 하기도 한다. 이들 변수에 의한 변동을 줄이기 위하여 밴드갭 레퍼런스(BGR, B and G ap R eference) 회로처럼 특수한 단위 회로들이 개발되고 또 많이 사용되고 있긴 하지만 극히 정밀한 전류 값을 유지하기 위한 회로들은 여전히 필요로 하는 실정이다.

본 발명이 해결하고자 하는 과제는, 각 채널별 출력 핀의 전류를 싱크함에 있어서 주위 환경의 변화에도 불구하고 항상 일정한 전류를 싱크할 수 있도록 하는 회로를 제공하는데 있다.

본 발명이 해결하고자 하는 다른 과제는, 출력 싱크 전류뿐만 아니라 내부의 오실레이션 주파수 역시도 고정된 값으로부터 벗어나지 않도록 자동적으로 제어되는 오토 캘리브레이션 회로를 제공하는데 있다.

본 발명의 오토 캘리브레이션 회로는, 오실레이터부; 직렬 데이터 입력을 수신하는 PWM 제너레이터부; 상기 오실레이터부의 출력 주파수가 일정하게 유지되도록 하는 주파수 트리밍부; 상기 PWM 제너레이터부에 의해 채널별로 구동되는 출력 전류 구동부; 상기 출력 전류 구동부에 의해 정전류가 싱크되는 채널 출력 포트; 를 포함하는 것을 특징으로 한다.

본 발명의 오토 캘리브레이션 회로는, 직렬 데이터 입력을 수신하여 각 채널별 신호로 분리하여 저장하는 제 1 기능, 상기 저장된 신호의 연동하여 대응되는 채널별 출력 전류 구동부가 동작하는 제 2 기능, 상기 동작에 의하여 채널 출력 포트에서 전류가 싱크될 때 싱크 전류값을 일정하게 유지하도록 하는 제 3 기능을 포함하는 것을 특징으로 한다.

본 발명의 오토 캘리브레이션 회로는, 직렬 데이터 입력 포트; 상기 직렬 데이터 입력 포트와 전기적으로 연결된 직렬 데이터 출력 포트; 다수 개의 채널 출력 포트; 오실레이터 부; PWM 제너레이터부; 상기 오실레이터부의 출력 주파수가 일정하게 유지되도록 하는 주파수 트리밍부; 상기 PWM 제너레이터부에 의해 채널별로 구동되는 출력 전류 구동부; 상기 출력 전류 구동부에 의해 정전류가 싱크되는 채널 출력 포트;를 포함하는 것을 특징으로 한다.

본 발명의 일 실시예에 따르면, LED와 같은 소자를 전류 구동함에 있어서 항상 일정한 싱크 전류를 제공하는 효과가 있다.

본 발명의 일 실시예에 의하여 전류에 의한 LED와 같은 소자의 발광이 항상 일정하여 보는 이들로 하여금 색의 변동을 최소화할 수 있도록 하는 효과가 있다.

도 1은 본 발명을 개략적으로 나타낸 블록도이다.
도 2는 파워 온 리셋 후에 직렬 데이터가 입력되는 것을 도시한 것이다.
도 3은 PWM 제너레이터의 블록도이다.
도 4는 주파수 트리밍부를 도시한 것이다.
도 5는 출력 전류 구동부를 도시한 것이다.

이하, 첨부한 도면들을 참고하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 상세히 설명하기로 한다. 각 도면에 제시된 참조부호들 중 동일한 참조부호는 동일한 부재를 나타낸다.

본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

도 1은 전체적인 구성을 개략적으로 나타내는 블럭도(100)이다. 이를 참조로 하여 본 발명의 각 구성요소들을 설명한다.

직렬 데이터 입력(Din, 110)은 포트(Port)에 직렬로 입력되는 데이터 신호를 말하는 것으로 때로는 포트 대신 핀(Pin), 노드(Node), 패드(Pad) 등을 부르기도 한다. 본 발명에서는 여러 채널의 디지털 데이터들이 순차적으로 입력된다.

직렬 데이터 출력(Dout,120)은 본 발명의 회로가 포함된 반도체 칩이 다수 개 반복될 때 다음 번의 본 발명의 직렬 데이터 입력(Din)과 데이지 체인(Daisy Chain)의 형태로 연결되어 포트로 출력되는 신호를 말한다. 데이지 체인이란, 예를 들어 본 발명의 회로 2개가 반복적으로 배치될 때, 본 발명의 첫번째 회로의 데이터 출력 포트(Dout)가 본 발명의 두번째 회로의 직렬 데이터 입력 포트(Din)에 연결되는 방식이다. 입출력 인터페이스부(115)는 전술한 데이지 체인 연결을 위한 블록을 나타내는 것으로 본 발명의 회로가 포함된 반도체 칩에서 필요한 양만큼의 직렬 데이터 입력(Din)을 획득하기 위한 구성이다. 데이터 획득이 충분하면 더 이상의 데이터 획득을 중지하고 다음 번의 반도체 칩으로 하여금 같은 동작을 수행하게끔 하는 것이다.

파워 온 리셋부(POR, P ower O n R eset,130)는 본 발명의 회로 동작을 시작하는 기준 시점을 제공할 수 있는 회로이다. 또한 본 발명의 회로에 전원 전압이 인가되기 시작할 때 적절한 전압이 형성되기 이전까지는 여타 회로의 오동작을 방지할 수 있도록 리셋(reset) 상태, 또는 초기 상태를 유지할 수 있게 하는 회로이다. 본 발명에서는 파워 온 리셋부(130)에 대한 동작만 설명되고 구체적인 회로도는 제시되지 않는다.

기준전압 발생부(140,Reference Voltage Generator)는 주위 환경과 무관하게 일정한 전압(Vref)을 발생시키는 회로로, 예를 들어 잘 알려진 밴드갭 레퍼런스(BGR, B and G ap R eference)와 같은 회로가 될 수 있다. 적절한 기준전압이 외부로부터 공급될 때에는 기준전압 발생회로(140)는 본 발명의 오토 캘리브레이션 회로에 필수적으로 포함되지 않을 수도 있다.

파워 온 리셋부(130)와 기준전압 발생부(140)는 본 발명의 다른 회로들에 두루 영향을 미치는 것이어서 굳이 도 1의 블록도에서는 연결관계를 표시할 필요가 없어 생략되어 있음을 유의하여야 한다.

또한 본 발명의 회로가 반도체 칩으로 만들어질 때에서는 전원전압 단자와 접지단자가 필요함은 당연한 것이므로 이 또한 도 1에서 그 표시가 생략되었다.

오실레이터부(150)는 발진(Oscillation)에 의해 일정한 주파수의 신호를 생성하는 회로로, 본 발명의 회로에서 사용될 클럭 신호가 만들어 진다. 오실레이터부는 여러 종류의 발진 회로 가운데 하나를 선택하여 설계될 수 있다. 본 발명에서는 저항( R esistor)과 커패시터( C apacitor)를 이용한 RC 오실레이터를 일 실시 예로 들어 설명한다.

PWM( P ulse W idth M odulation) 제너레이터부(170)는 직렬 데이터 입력(Din)이 연결되어 있고, 내부에는 다수 개의 PWM 디코더들와 다수 개의 PWM 펄스 발생기들이 포함된다. 만약 직렬 데이터 입력(Din)이 도 2에 예시된 것처럼 각 8비트의 3개의 채널의 데이터(CH1~CH3)로 구성되어 있다면, 도 3에 도시된 것처럼 PWM 디코더들(171, 173, 175) 및 PWM 펄스 발생기들(172, 174, 176) 역시 채널의 숫자에 대응하여 3개로 구성되며, 그 각각은 입력된 직렬 데이터를 8비트를 단위로 하여 저장하고 처리할 수 있으면 된다. 즉 첫 8비트의 직렬 데이터 입력은 첫번째 PWM 디코더(171)로, 다음 8비트의 직렬 데이터 입력은 두번째 PWM 디코더(173)로, 마지막 8비트의 직렬 데이터 입력은 세번째 PWM 디코더(175)로 순차적으로 입력되어 처리된다.

PWM 디코더들(171, 173, 175)에게로 직렬로 연속 입력된 신호는 8비트씩 각 채널별로 각 PWM 디코더 내부에 래치(latch)되어 병렬로 변환되고, 각 채널별 PWM 펄스 발생기(172, 174, 176)를 거쳐 출력 전류 구동부(191~193)로 전달된다.

주파수 트리밍부(180)의 구성 및 동작은 후술하여 설명한다.

채널별로 존재하는 각 출력 전류 구동부(191~193)는 동일한 회로 구성으로 되어 있고, 각 채널 출력(161~163)에 정전류를 공급, 또는 싱크(sink)할 수 있도록 설계되어 있다.

이하, 도 4를 참조로 하여 본 발명의 오토 캘리브레이션 동작에 대하여 설명한다. 설명의 편의상 각 구성요소들과 이들의 동작관계에 대한 설명 및 상세한 회로가 적절히 제시된다. 또한 설명에 있어서 주파수, 전압, 전류, 데이터의 비트 수 등 여러 수치들이 제시될 수 있다. 이러한 수치들은 본 발명의 동작 설명을 위하여 예로서 제시된 것일 뿐이므로 이들 구체적 수치에 의해 본 발명의 권리범위를 제한하고자 하는 것이 아니다.

오실레이터부(150)는 전술한 바와 같이 RC로 구성된 회로를 포함할 수 있다. 본 발명에서는 오실레이터부(150)에 가변 저항(Rvar)과 가변 커패시터(Cvar)가 포함된다. 오실레이터부(150)의 동작 초기, 예컨대 파워 온 리셋이 된 이후 적절한 시간이 지난 시점에는 가변 저항(Rvar)과 가변 커패시터(Cvar)의 초기 설정값에 의해서 오실레이터부(150)의 출력 주파수(fosc)는 9.6MHz라고 설정되어 있다고 가정한다.

오실레이터부(150)의 출력 주파수(fosc)는 주파수 트리밍부(180) 내부에 있는 주파수 저감기(Frequency Down Converter, 181)를 통해 직렬 데이터 입력(Din)의 주파수와 동일하게 800KHz로 변환된다. 9.6MHz의 주파수가 800KHz의 주파수로 변환되는 것은 120분의 1로 저감되는 것이므로 주파수 저감기(Fdown,181)가 120회의 계수(count)를 하는 기능을 가지고 있거나, 800KHz의 역수인 1.25 마이크로초(μs)로 샘플링하는 기능을 가지고 있으면 된다. 저감된 주파수(fosc_d)는 비교기(COMP, 182)의 한 입력으로, 직렬 데이터 입력(Din) 신호는 비교기(COMP,182)의 다른 입력으로 제공되어 비교기(COMP, 182)에 의해 비교되고, 비교기(COMP,182)의 출력은 두 입력 주파수의 차이에 비례하는 출력(COMP_out)을 내보낸다. 비교는 두 입력의 주파수 성분을 비교하는 것이 적절하므로 직렬 데이터 입력(Din)으로부터 주파수 성분만을 검출하여 이를 카운트하는 것이 바람직하다. 그러므로 도 4에서는 직렬 데이터 입력(Din)과 비교기(182) 사이에는 이러한 기능을 가진 구성인 검출 및 카운터부(Detector & Counter A)가 존재할 수 있다. 또한 전술하여 설명한 바와 같이, 주파수 저감기(181)의 저감된 주파수(fosc_d) 역시 또 다른 카운터(Counter B, 189)를 거쳐 비교기COMP,182)의 다른 입력으로 제공된다. 만약 외부 환경의 변화로 인하여 오실레이터부(150)의 출력 주파수(fosc)가 9.6MHz보다 작다면 주파수 저감기(181)에서 계수(counting)된 값이 120에 미치지 못하거나, 혹은 800KHz의 역수인 1.25 μs보다 언더 샘플링(under sampling)될 것이므로 비교기의 출력은 증가한다. 오실레이터부(150)의 출력 주파수(fosc)가 9.6MHz보다 크다면 주파수 저감기(181)에서 카운팅 된 값이 120을 초과하거나, 1.25 μs보다 오버 샘플링(over sampling)될 것이므로 비교기의 출력은 감소한다. 비교기(182)는 그 출력의 증가 또는 감소의 방향보다는 비교기(181)의 두 입력값이 보이는 차이의 절대값에 그 출력 값이 비례한다는 점이 보다 중요하다.

비교기(182)의 출력(COMP_out)은 데이터 변환기(Data Converter, 183)에 의해 멀티 비트(m_bit, n_bit)의 디지털 신호로 바뀌어 오실레이터부(150)의 가변 저항(Rvar)과 가변 커패시터(Cvar)의 값을 제어한다. 제어에 의한 변화의 방향은 출력 주파수(fosc)가 9.6MHz에 맞추어 지도록 자동적으로 캘리브레이션하는 것이다. 멀티 비트인 m_bit와 n_bit는 설계상 편의에 따라 바뀔 수 있고, 서로 동일하거나 각각 다른 값을 가질 수 있다.

예를 들어 데이터 변환기(183)의 멀티비트 출력이 각각 4bit라면 가변 저항(Rvar)과 가변 커패시터(Cvar)의 값은 2⁴=16 단계의 분해능으로 제어될 수 있다. 결국 오실레이터부(150)의 출력 주파수(fosc)는 정해진 주파수, 예컨대 9.6MHz에 고정(locked), 또는 일정하게 유지될 수 있도록 오토 캘리브레이션 동작이 수행되는 것이다. 이러한 견지에서, 주파수 트리밍부(180)과 오실레이터부(150)은 서로 피드백을 주고받는 네거티브 피드백 루프가 형성된다.

편의에 따라서 파워 온 리셋(POR)이 들어온 이후에는 출력 주파수(fosc)를 빠르게 안정화하기 위해서는 가변 저항(Rvar)과 가변 커패시터(Cvar) 모두의 최초 설정값을 적절히 선택하는 것이 바람직하다. 또한 어느 정도 출력 주파수(fosc)가 안정화된 이후에는 다소간의 변동은 가변 저항(Rvar) 또는 가변 커패시터(Cvar) 가운데 하나만을 제어하더라도 충분할 수 있다. 예를 들어 온도의 변화에 따른 출력 주파수(fosc)의 변동은 가변 커패시터(Cvar)의 값만으로 제어하는 것이다.

본 발명에 있어서, 오토 캘리브레이션 동작은 출력 전류 구동부(191~193)에도 영향을 미친다. 이하, 이러한 동작을 도 5에 도시한 한 채널(CH1)을 담당하는 출력 전류 구동부(191)를 예시로 하여 설명한다. 출력 전류 구동부(191)에는 채널 출력 핀(CH1_out), 또는 포트가 연결되어 정전류(Io)가 싱크(sink)될 수 있도록 설계되어 있다. 만약 채널 출력 핀(CH1_out)에 LED와 같은 소자를 연결할 경우에 적절한 정전류의 값은 5mA 정도이나, 이 값은 채널 출력 핀(CH1_out)에 부하(load)로 연결될 소자가 요구하는 정도에 따라 바뀔 수 있다. 출력 전류 구동부(191)의 전류 구동 능력 또한 이에 따라 적절히 변경될 수 있음은 물론이다.

비교기의 출력(COMP_out)은 디지털-아날로그 전압변환기(DAC, 1911)에 의해 적절한 전압으로 바뀌어 증폭기(A1)의 비반전 입력으로 제공된다. 증폭기(A1)의 반전 입력으로는 출력 구동 트랜지스터(M1)를 흐르는 전류(Io)에 의해 감지 저항(Rsense) 양단에 의해 형성되는 전압이 제공된다. 증폭기(A1), 출력 구동 트랜지스터(M1) 및 감지 저항(Rsense)는 네거티브 피드백 루프를 형성하는데 이는 채널 출력 핀(CH1_out), 또는 포트에서 정전류가 항상 일정한 값을 유지하도록 하는데 도움이 된다. 예를 들어 반도체 소자의 제조 공정 상 변화, 공급 전압의 변화 및 온도의 변화 등에 의해 정전류의 값이 설정된 5mA보다 커질 경우 감지 저항(Rsense)양단의 전압 역시 증가하여 증폭기(A1)의 반전 단자의 입력 전압과 비반전 단자 사이의 전압 차이가 줄어든다. 이로 인해 출력 구동 트랜지스터(M1)의 게이트에는 보다 낮은 전압이 인가되므로 전류(Io)는 감소하게 되어 정전류가 유지된다. 정전류의 값이 설정된 5mA보다 작아질 경우에는 이와는 반대로 작동할 것이므로 구체적인 설명은 생략한다. 출력 구동 트랜지스터(M1)의 게이트에는 PWM 스위치(1913)이 연결되고, 이 스위치는 PWM 제너레이터부(170)의 출력 신호에 의해 제어된다.

한편, 본 발명의 오토 캘리브레이션 동작에 의해 오실레이터부(150)의 출력 주파수(fosc)의 변동이 생기더라도 채널 출력 핀(CH1_out)에서 싱크(sink)되는 정전류의 값은 일정하게 유지된다. 전술하여 설명한 바와 같이 출력 주파수(fosc)의 변동은 비교기(182) 출력(COMP_out)의 변화를 가져온다. 비교기(182) 출력(COMP_out)은 출력 전류 구동부(191)의 디지털-아날로그 전압 변환기(DAC, 1911)에도 연결되어 있으므로 비교기(182) 출력(COMP_out)에 따라 증폭기(A1)의 비반전단자의 입력 전압을 증가하거나 감소한다. 그러므로 전술하여 설명한 네거티브 피드백 루프의 동작에 의해 정전류(Io)의 값은 유지된다.

본 발명의 오토 캘리브레이션 동작을 다시 간단히 요약하면, 싱크되는 정전류의 변동은 증폭기(A1)의 반전 단자에 영향을 미치지만 네거티브 피드백 루프에 의해 그 변동이 최소화되도록 즉시 고정되고, 주파수의 변동은 증폭기(A1)의 비반전 단자에 영향을 미치지만 이 역시 네거티브 피드백 루프에 의해 그 변동이 최소화되도록 즉시 고정된다.

본 발명의 회로 내부에서는 각 채널 단위의 데이터로 처리된다. 본 발명에서는 3개의 채널을 가진 것으로 예시되어 있지만, 본 발명의 핵심적인 사상은 채널의 수와는 관계없이 적용된다.

또한 당연하지만 순차적으로 입력되고 처리되는 상기 동작은 오실레이터부(150)에 기반을 둔 내부의 디지털 클럭 신호와 동기된다.

본 발명의 회로가 디스플레이 장치의 백라이트 유닛에 적용되기 위해서는 직렬 데이터 입력이 하나 또는 그 이상의 채널 데이터로 구성될 수 있고, LED 광원 블록이나 소자들의 전류 편차가 최소화되도록 구동하며, 편차 또한 보정한다.

본 발명의 회로가 디스플레이 장치에 사용 또는 응용될 경우, 3개의 채널 데이터는 예컨대 RGB(Red, Green, Blue)처럼 3원색의 데이터일 수 있다.

본 발명은 도면들에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이들로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

1. 오실레이터부;
   직렬 데이터 입력을 수신하는 PWM 제너레이터부;
   상기 오실레이터부의 출력 주파수가 일정하게 유지되도록 하는 주파수 트리밍부;
   상기 PWM 제너레이터부에 의해 채널별로 구동되는 출력 전류 구동부;
   상기 출력 전류 구동부에 의해 정전류가 싱크되는 채널 출력 포트;
   를 포함하되,
   상기 주파수 트리밍부는, 상기 오실레이터부의 출력 주파수와 상기 직렬 데이터 입력 신호에 포함된 주파수를 서로 비교하여 비교 결과에 상응하는 값을 출력하고,
   상기 비교는, 상기 오실레이터부의 상기 출력 주파수를 낮춘 이후 실행하는것을 특징으로 하는 오토 캘리브레이션 회로.
2. 제 1항에 있어서 상기 오실레이터부는,
   가변 저항과 가변 커패시터를 포함하는 것을 특징으로 하는 오토 캘리브레이션 회로.
3. 삭제
4. 삭제
5. 제 1항에 있어서 상기 비교 결과에 상응하는 값은,
   멀티 비트의 디지털 값인 것을 특징으로 하는 오토 캘리브레이션 회로.
6. 제 1항에 있어서 상기 주파수 트리밍부의 구성은,
   주파수 저감기, 비교기 및 데이터 변환기를 포함하는 것을 특징으로 하는 오토 캘리브레이션 회로.
7. 제 6항에 있어서 상기 주파수 저감기는,
   상기 오실레이터부의 상기 출력 주파수를 카운트하는 기능을 포함하는 것을 특징으로 하는 오토 캘리브레이션 회로.
8. 제 2항에 있어서 상기 가변 저항의 저항값 및 상기 가변 커패시터의 용량값은,
   상기 주파수 트리밍부에 포함된 데이터 변환기의 출력 디지털 값에 의해 변동되는 것을 특징으로 하는 오토 캘리브레이션 회로.
9. 제 1항에 있어서 상기 출력 전류 구동부는,
   채널 출력 핀으로부터 일정한 전류를 싱크(sink)하는 것을 특징으로 하는 오토 캘리브레이션 회로.
10. 제 9항에 있어서 상기 출력 전류 구동부는,
    전압 변환기, 증폭기, 출력 구동 트랜지스터 및 감지 저항을 포함하는 것을 특징으로 하는 오토 캘리브레이션 회로.
11. 제 10항에 있어서 상기 출력 전류 구동부는,
    상기 증폭기, 상기 출력 구동 트랜지스터 및 상기 감지 저항에 의해 네거티브 피드백 루프를 구성하는 것을 특징으로 하는 오토 캘리브레이션 회로.
12. 제 1항에 있어서,
    파워 온 리셋부와 기준 전압 발생부를 더 포함하는 것을 특징으로 하는 오토 캘리브레이션 회로.
13. 제 1항에 있어서 상기 PWM 제너레이터부는,
    상기 직렬 데이터 입력을 각 채널별로 병렬로 정렬하여 PWM 신호를 출력하는 기능을 포함하는 것을 특징으로 하는 오토 캘리브레이션 회로.
14. 직렬 데이터 입력을 수신하여 각 채널별 신호로 분리하여 저장하는 제 1 기능,
    상기 저장된 신호의 연동하여 대응되는 채널별 출력 전류 구동부가 동작하는 제 2 기능,
    상기 동작에 의하여 채널 출력 포트에서 전류가 싱크될 때 싱크 전류값을 일정하게 유지하도록 하는 제 3 기능,
    내부에 포함된 오실레이터부에 의해 출현된 출력 주파수(fosc)가 일정하게 유지될 수 있도록 주파수 트리밍 기능을 포함하되,
    상기 주파수 트리밍 기능은,
    상기 출력 주파수(fosc)를 일정 비율로 저감하고, 상기 저감된 신호를 상기 직렬 데이터 입력과 비교하고, 상기 비교 결과를 데이터 변환하여 멀티 비트의 디지털 신호를 생성함에 의해 실행되는 것을 특징으로 하는 오토 캘리브레이션 회로.
15. 삭제
16. 삭제
17. 제 14항에 있어서 상기 제 3 기능은,
    상기 비교 결과를 네거티브 피드백함에 의해 실행되는 것을 특징으로 하는 오토 캘리브레이션 회로.
18. 제 14항에 있어서 상기 제 3 기능은,
    상기 직렬 데이터 입력의 주파수 변화에 연동하는 것을 특징으로 하는 오토 캘리브레이션 회로.
19. 삭제
20. 삭제

Images