JP5391132B2

JP5391132B2 - 電力変換装置

Info

Publication number: JP5391132B2
Application number: JP2010091341A
Authority: JP
Inventors: 恵子多田; 寛充鈴木
Original assignee: Mitsubishi Electric Corp; Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Mitsubishi Electric Corp; Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2010-04-12
Filing date: 2010-04-12
Publication date: 2014-01-15
Anticipated expiration: 2030-04-12
Also published as: JP2011223772A

Description

本発明は、ＰＷＭ制御方式の電圧型の電力変換装置の改良に関する。

電力変換装置におけるＰＷＭ制御方式としては、一般的に三角波比較ＰＷＭが用いられるが、出力電圧の高調波を低減するためにはＰＷＭキャリアの周波数を大きくする必要がある。しかし、大容量のインバータでは、スイッチング素子として用いられる例えばＧＴＯのスイッチング速度が遅いため、ＰＷＭキャリアの周波数を大きくすることができない。その結果、出力電圧に低次の高調波が残存する問題がある。そこで、スイッチング回数の増加を招くことなく、特定の低次の高調波を低減するタイミングでスイッチング素子のスイッチングを行う、いわゆる低次高調波消去ＰＷＭが知られている。ここでの低次高調波消去ＰＷＭは出力電圧が大きい場合に有利なユニポーラ変調のパターンを用いることが一般的である（例えば、特許文献１及び非特許文献１参照）。

従来の基本波に対し非同期な三角波（キャリア）と出力電圧の指令値とを比較するＰＷＭ制御方式では、出力電圧が高い場合はユニポーラ変調ＰＷＭ方式が有利であり、出力電圧が低くゼロ電圧を含む微小な電圧制御が必要な場合には、ダイポーラ変調ＰＷＭ方式が有利である。出力電圧と速度が一定の比例関係にある電気車に用いられる電力変換装置において、ダイポーラ変調、ユニポーラ変調を含む複数のＰＷＭ方式を速度指令によって切り替えることにより、連続的な速度変化に対し、最適なＰＷＭ方式を選択して安定したモータ制御を行うものとして、電気車に用いられる電力変換装置が知られている。但し、ここで使用されているダイポーラ変調方式、およびユニポーラ変調方式は、従来の三角波比較ＰＷＭ方式によるもので、出力パルスは基本波と非同期となっており、ごく低電圧かつ低周波数領域でのみ使用されている（例えば、特許文献２参照）。

特開平０８−２５６４８３号公報（段落番号００２０〜００２５及び図１）特開２００３−１８００８４号公報（段落番号００１５〜００４９及び図１）

ＨＡＳＭＵＫＨＳ．ＰＡＴＥＬＡＮＤＲＩＣＨＡＲＤＧ．ＨＯＦＴ，ＧｅｎｅｒａｌｉｚｅｄＴｅｃｈｎｉｑｕｅｓｏｆＨａｒｍｏｎｉｃＥｌｉｍｉｎａｔｉｏｎａｎｄＶｏｌｔａｇｅＣｏｎｔｒｏｌｉｎＴｈｙｒｉｓｔｏｒＩｎｖｅｒｔｅｒｓ：ＰａｒｔＩ−ＨａｒｍｏｎｉｃＥｌｉｍｉｎａｔｉｏｎ，ＩＥＥＥＴＲＡＮＳＡＣＴＩＯＮＳＯＮＩＮＤＵＳＴＲＹＡＰＰＬＩＣＡＴＩＯＮＳ，ＶＯＬ．ＩＡ−９，ＮＯ．３，ｐｐ．３１０−３１７，ＭＡＹ／ＪＵＮＥ１９７３

大容量インバータで低次高調波消去ＰＷＭを用いる場合、出力電圧が高い場合の制御に有利なユニポーラ変調方式を用いることが一般的である。しかし、モータの空転再起動のように、定格に近い周波数でかつ低電圧すなわち低変調率の条件においてモータを制御する場合、低電圧ではユニポーラ変調方式のＰＷＭではパルス幅が小さくなるため、ＧＴＯなどはスイッチングに追従できずに出力電圧が大きく歪んでしまう問題がある。しかし、低次高調波消去ＰＷＭを用いた上記特許文献１においては、低変調率の場合における対策は何ら講じられていない。

また、ダイポーラ変調方式とユニポーラ変調方式とを速度により切替える方法について、上記特許文献２に開示されているが、三角波比較ＰＷＭ方式で、出力パルスが基本波と非同期なパルスである。特許文献２が対象とする電気車の動作電圧に比べ、プラント等のファンやコンプレッサを駆動する大容量インバータの動作電圧は非常に大きい。そのため、低変調率であっても電気車の高電圧に相当するため、三角波比較ＰＷＭでは電圧歪みが大きくなる問題がある。しかし、スイッチング素子のスイッチング速度が遅く、高調波抑制のためにキャリアの周波数を高くできず、電圧の歪み率を小さくできない。特許文献２におけるダイポーラ変調方式とユニポーラ変調方式との変調方式の切替は、速度と電圧が一定の比例関係にあることを前提にしているため、空転再起動の場合のように、電圧と周波数が比例関係にない場合の対策が何ら講じられていないため、このような場合には低次高調波を充分に抑制できない。

本発明は、変調率が低い場合においても交流電圧の低次高調波を抑制でき、かつ歪み率も小さくできる電力変換装置を得ることを目的とする。

この発明に係る電力変換装置においては、インバータと制御装置とを備えた電力変換装置であって、
インバータは、複数のスイッチング素子がスイッチング制御されることにより直流電圧を交流電圧に変換するものであり、
制御装置は、指令手段とパルス数決定手段と変調率演算手段と記憶手段とゲート信号生成手段とを有し、
指令手段は、インバータが交流電圧として出力すべき出力電圧及び出力周波数を指令するものであり、
パルス数決定手段は、出力周波数に基づきＰＷＭ制御のパルス数を決定するものであり、
変調率演算手段は、出力電圧と直流電圧との電圧比である変調率を演算するものであり、
記憶手段は、パルス数及び変調率を変数として、交流電圧の特定の高調波を低減するためのスイッチング素子のスイッチング角度を記憶するものであり、
ゲート信号発生手段は、演算された変調率が所定値よりも大きいとき演算された変調率及び決定されたパルス数に対応するスイッチング角度を記憶手段から読み出し出力電圧の半周期に単一極性の複数のパルス列を出力する第１のスイッチングパターンを生成し、演算された変調率が所定値以下のとき演算された変調率及び決定されたパルス数に対応するスイッチング角度を記憶手段から読み出し出力電圧の半周期に正負交互の複数のパルス列を出力する第２のスイッチングパターンを生成し、第１または第２のスイッチングパターンに基づきゲート信号をスイッチング素子へ発するものである。

この発明においては、インバータと制御装置とを備えた電力変換装置であって、
インバータは、複数のスイッチング素子がスイッチング制御されることにより直流電圧を交流電圧に変換するものであり、
制御装置は、指令手段とパルス数決定手段と変調率演算手段と記憶手段とゲート信号生成手段とを有し、
指令手段は、インバータが交流電圧として出力すべき出力電圧及び出力周波数を指令するものであり、
パルス数決定手段は、出力周波数に基づきＰＷＭ制御のパルス数を決定するものであり、
変調率演算手段は、出力電圧と直流電圧との電圧比である変調率を演算するものであり、
記憶手段は、パルス数及び変調率を変数として、交流電圧の特定の高調波を低減するためのスイッチング素子のスイッチング角度を記憶するものであり、
ゲート信号発生手段は、演算された変調率が所定値よりも大きいとき演算された変調率及び決定されたパルス数に対応するスイッチング角度を記憶手段から読み出し出力電圧の半周期に単一極性の複数のパルス列を出力する第１のスイッチングパターンを生成し、演算された変調率が所定値以下のとき演算された変調率及び決定されたパルス数に対応するスイッチング角度を記憶手段から読み出し出力電圧の半周期に正負交互の複数のパルス列を出力する第２のスイッチングパターンを生成し、第１または第２のスイッチングパターンに基づきゲート信号をスイッチング素子へ発するものであるので、
変調率が低い場合においても交流電圧の低次高調波を抑制でき、かつ歪み率も小さくできる。

本発明の実施の形態１である電力変換装置の構成図である。変調率と出力周波数との組み合わせに応じてパルス数と変調方式を選択する条件を示す説明図である。変調率が０．３の場合に生成されるユニポーラ変調によるスイッチングパターンによりインバータの１相分の出力電圧の波形を示す波形図である。ユニポーラ変調における変調率とスイッチング素子のスイッチング角度との関係を示す図である。変調率が０．３の場合に生成されるユニポーラ変調によるスイッチングパターンによりインバータの各相の出力電圧の波形を示す波形図である。ダイポーラ変調によるスイッチングパターンにて制御される１相分の出力電圧の波形を示す波形図である。ダイポーラ変調における変調率とスイッチング素子のスイッチング角度との関係を示す図である。変調率が０．３の場合に生成されるダイポーラ変調によるスイッチングパターンによりインバータの各相の出力電圧の波形を示す波形図である。スイッチングパルス数が５パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を示す図である。スイッチングパルス数が７パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を示す図である。スイッチングパルス数が９パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を示す図である。

実施の形態１．
図１〜図１１は、この発明を実施するための実施の形態１を示すものであり、図１は電力変換装置の構成図、図２は変調率と出力周波数との組み合わせに応じてパルス数と変調方式を選択する条件を示す説明図である。図３は、変調率が０．３の場合に生成されるユニポーラ変調によるスイッチングパターンによりインバータの１相分の出力電圧の波形を示す波形図、図４はユニポーラ変調における変調率とスイッチング素子のスイッチング角度との関係を示す図である。図５は変調率が０．３の場合に生成されるユニポーラ変調によるスイッチングパターンによりインバータの各相の出力電圧の波形を示す波形図、図６はダイポーラ変調によるスイッチングパターンにて制御される１相分の出力電圧の波形を示す波形図である。

図７はダイポーラ変調における変調率とスイッチング素子のスイッチング角度との関係を示す図、図８は変調率が０．３の場合に生成されるダイポーラ変調によるスイッチングパターンによりインバータの各相の出力電圧の波形を示す波形図である。図９はスイッチングパルス数が５パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を示す図、図１０はスイッチングパルス数が７パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を示す図である。図１１は、スイッチングパルス数が９パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を示す図である。

図１において、直流電圧源１に、スイッチング素子２ａを有するインバータとしての中性点クランプ式の３レベルインバータ２を介してモータ３が接続され、モータ３に三相の交流電圧が印加される。制御装置としての制御部４は、３レベルインバータ２へ指令される３レベルインバータ２が出力すべき出力電圧（相電圧）の振幅Ｖｐから変調率ｍ（詳細後述）を演算する変調率演算器５と、同じく３レベルインバータ２へ指令される出力周波数Ｆｃからスイッチングパターンのパルス数Ｐｎｕｍを決定するパルス数決定手段としてのパルス数決定ブロック８と、変調率ｍとパルス数Ｐｎｕｍとに対応してすなわち変調率ｍとパルス数Ｐｎｕｍとを変数としてスイッチング素子２ａのスイッチング角度ｔｈ１、ｔｈ２、ｔｈ３をテーブル形式にて記憶する記憶手段としてのスイッチング角度テーブル記憶手段６とを有する。

制御部４は、さらに、スイッチング角度テーブル記憶手段６から読み出したスイッチング角度ｔｈ１、ｔｈ２、ｔｈ３と出力電圧の位相ｔｈから、出力電圧が（振幅）×（位相）＝Ｖｐ・ｔｈとなるように３レベルインバータ２のスイッチング素子２ａを開閉制御するゲート信号を発生するゲート信号発生手段としてのゲート信号発生器７を有する。ゲート信号発生器７は、３レベルインバータ２が交流電圧として出力すべき出力電圧及び出力周波数を指令する指令手段としての指令発信器７ａを有する。なお、電力変換装置９は、３レベルインバータ２と制御部４にて構成されている。

次に動作を説明する。変調率演算器５は、指令発信器７ａから指令される出力電圧に基づき３レベルインバータ２が出力すべき相電圧の振幅Ｖｐと直流電圧源１の直流電圧Ｖｄｃとから、次の式（１）で変調率ｍを演算する。
ｍ＝Ｖｐ／Ｖｄｃ／２・・・（１）
パルス数決定ブロック８は、指令発信器７ａから指令された３レベルインバータ２の出力周波数Ｆｃから出力周波数Ｆｃに合ったスイッチングのパルス数Ｐｎｕｍを決定する。例えば、図２に示すように出力周波数Ｆｃによるパルス数決定基準は以下のようになる。
０≦Ｆｃ＜Ｆ１の時Ｐｎｕｍ＝９・・・（２ａ）
Ｆ１≦Ｆｃ＜Ｆ２の時Ｐｎｕｍ＝７・・・（２ｂ）
Ｆ２≦Ｆｃ＜Ｆ３の時Ｐｎｕｍ＝５・・・（２ｃ）
Ｆ３≦Ｆｃの時Ｐｎｕｍ＝３・・・（２ｄ）

スイッチング角度テーブル記憶手段６では、パルス数Ｐｎｕｍ別に、変調率ｍの大きさごとに出力電圧の高調波を低減できるスイッチング素子２ａのスイッチング角度（位相角）ｔｈ１，ｔｈ２，・・・，ｔｈｎを記憶している。但し、記憶容量には限界があるので、本実施の形態では変調率ｍを０．０１刻みでスイッチング角度を記憶し、その間は線形補完するものとする。

例えば、本実施の形態では、パルス数Ｐｎｕｍが３の場合、３レベルレグが基本波の１／４周期に３回スイッチングするが、ゲート信号発生器７ではこのときのスイッチング角度ｔｈ１、ｔｈ２、ｔｈ３と出力電圧の位相ｔｈを用いて、スイッチングパターンを生成し、ゲート信号を発信し、３レベルインバータ２のスイッチング素子２ａをスイッチング制御し各相の出力電圧の波形が図３（１相分を示す）のようになるようにする。これは、基本波の半周期に単一極性のパルスを複数出力する第１のパルスパターンとしてのユニポーラ変調のパルスパターンである。大容量インバータの場合、低次高調波消去ＰＷＭのスイッチングパターンに高電圧の制御がしやすいユニポーラ変調のパルスパターンを用いるのが一般的である。なお、図３は１相分を示しており、三相ではそれぞれの位相が２π／３ずつシフトされた波形になる。

ユニポーラ変調の電力変換装置においては、パルス数Ｐｎｕｍが３の場合、スイッチング角度ｔｈ１、ｔｈ２、ｔｈ３は、特定の低次の高調波を低減するように次の式（３ａ）〜（３ｃ）で求めている。
（４／π）（ｃｏｓｔｈ１−ｃｏｓｔｈ２＋ｃｏｓｔｈ３）＝ｍ・・・（３ａ）
ｃｏｓ５ｔｈ１−ｃｏｓ５ｔｈ２＋ｃｏｓ５ｔｈ３＝０・・・（３ｂ）
ｃｏｓ７ｔｈ１−ｃｏｓ７ｔｈ２＋ｃｏｓ７ｔｈ３＝０・・・（３ｃ）

式（３ａ）〜（３ｃ）により求めた変調率ｍとスイッチング角度との関係を、図４に示す。また、変調率が０．３の場合に生成されるユニポーラ変調によるスイッチングパターンによる３レベルインバータ２から出力される各相の交流電圧の波形を、図５に示す。図５において、スイッチング角度ｔｈ１とｔｈ２との間隔δｔが小さいため、大容量インバータのスイッチング素子として用いられるＧＴＯなどはスイッチングに追従できずに出力電圧が大きく歪んでしまう。

そこで、変調率ｍが０．３以下の場合においては、指令される出力電圧すなわち３レベルインバータ２が出力する交流電圧の基本波の半周期にゼロ電位（中間電圧）を介して正負の電圧パルスを交互に出力するダイポーラ変調のパルスパターンを低次高調波消去ＰＷＭのスイッチングパターンに適用すれば、高調波を低減しかつパルス幅をも確保することができる。すなわち、変調率ｍが０．３以下でパルス数Ｐｎｕｍが３の場合、ゲート信号発生器７では、スイッチング角度ｔｈ１、ｔｈ２、ｔｈ３と出力電圧の位相ｔｈを用いて、各相の出力電圧を図３ではなく、図６のようになるように３レベルインバータ２を制御するゲート信号を発生する。これが、基本波の半周期にゼロ電圧（中間電圧）を介して正と負の電圧パルスを交互に出力する第２のパルスパターンとしてのダイポーラ変調のパルスパターンである。なお、図６は１相分を示しており、三相では各相の位相が２π／３ずつシフトされた波形になる。

ここで、特定の低次高調波を低減するスイッチング角度ｔｈ１、ｔｈ２，ｔｈ３は、次の式（４ａ）〜（４ｃ）で求められる。
（４／π）（−ｃｏｓｔｈ１＋ｃｏｓｔｈ２＋ｃｏｓｔｈ３）＝ｍ・・・（４ａ）
−ｃｏｓ５ｔｈ１＋ｃｏｓ５ｔｈ２＋ｃｏｓ５ｔｈ３＝０・・・（４ｂ）
−ｃｏｓ７ｔｈ１＋ｃｏｓ７ｔｈ２＋ｃｏｓ７ｔｈ３＝０・・・（４ｃ）

式（３ａ）〜（３ｃ）により求めたスイッチングパターンである図４に対し、変調率ｍが０．３以下のときのスイッチングパターンを式（４ａ）〜（４ｃ）により求めたダイポーラ変調における変調率とスイッチング素子のスイッチング角度との関係を図７に示す。変調率が０．３の場合に生成されるダイポーラ変調によるスイッチングパターンによりインバータの各相の出力電圧の波形を図８に示す。

以上のような、変調率ｍ（出力電圧の振幅Ｖｐと直流電圧源の電圧の比）と出力周波数Ｆｃ（いずれも指令値である）に応じて、最適な変調方式とパルス数との組み合わせのスイッチングパターンを選択する条件を示したものが図２である。スイッチング角度テーブル記憶手段６には、変調率ｍの大きさごとに３レベルインバータ２の出力電圧の高調波を低減できるスイッチングパターンをテーブル化したものがパルス数別、及び変調方式別に記憶されている。パルス数決定ブロック８は、出力周波数Ｆｃにより上記の式（２ａ）〜（２ｄ）に基づいてパルス数を決定する。

ゲート信号発生器７は、変調率ｍから求められる出力電圧の振幅ＶｐがＶ１より高ければすなわち変調率ｍが所定値である０．３よりも大きければ、特定の低次高調波を低減するためのスイッチング素子２ａのユニポーラ変調に対応したスイッチング角度ｔｈ１，ｔｈ２・・・ｔｈｎをスイッチング角度テーブル記憶手段６から読み出し、読み出したスイッチング角度ｔｈ１，ｔｈ２・・・ｔｈｎと位相ｔｈをもとに第１のスイッチングパターンとしてのユニポーラ変調を適用したスイッチングパターンを生成し、このスイッチングパターンに基づき３レベルインバータ２のスイッチング素子２ａをスイッチング制御するゲート信号を発生する。

変調率ｍから求められる出力電圧の振幅ＶｐがＶ１（変調率０．３）以下であれば、特定の低次高調波を低減するためのダイポーラ変調に対応したスイッチング素子２ａのスイッチング角度ｔｈ１，ｔｈ２・・・ｔｈｎをスイッチング角度テーブル記憶手段６から読み出し、読み出したスイッチング角度ｔｈ１，ｔｈ２・・・ｔｈｎと位相ｔｈをもとに第２のスイッチングパターンとしてのダイポーラ変調を適用したスイッチングパターンを生成し、このスイッチングパターンに基づき３レベルインバータ２のスイッチング素子２ａをスイッチング制御するゲート信号を発生する。

なお、パルス数別に用意する０．０１刻みの変調率の大きさごとの低次高調波を低減するスイッチング角度のテーブルは、変調率ｍが０．３（出力振幅Ｖ１）より大きい範囲についてはユニポーラ変調パルスパターンによるスイッチングパターンになるように作成され、変調率ｍが０．３（出力振幅Ｖ１）以下についてはダイポーラ変調パルスパターンによるスイッチングパターンになるように作成されている。

しかし、変調率が連続して変化している場合において、変調率の変化に伴って変調方式をダイポーラ変調からユニポーラ変調に、あるいはこの逆に切り替えるときは、注意が必要である。図７に示されているように、変調率ｍが０．３の前後で、スイッチング角度の連続性が途切れていることもあり、スイッチング角度の変化が大きい。また、図５のユニポーラ変調のときの各相の出力電圧波形と図８のダイポーラ変調のときの各相の出力電圧の波形との間の変化（相違）も大きい。このため、変調率の変化に追随してスイッチングパターンをダイポーラ変調ＰＷＭからユニポーラ変調ＰＷＭに切り替える時、あるいはその逆方向に切り替えるときにおいて、変調率間のスイッチングパターンの線形補完は電圧波形、変調率共にテーブル値から大きく外れるため、不可能である。

このため、本実施の形態では、例えば変調率ｍが所定値０．３を通過して増加するとき、変調率０．３と０．３１において、ユニポーラ変調パルスパターンを適用した第１のスイッチングパターンとダイポーラ変調パルスパターンを適用した第２のスイッチングパターンとの２種類のスイッチングパターンを用意しておき、三相の各相のスイッチングパターンをそれぞれ基本波の変調率を確保し、かつ低次高調波を低減できる位相でそれぞれ切り替える。

本実施の形態１におけるスイッチングパターンは、１／４周期及び１／２周期で対称であるため、具体的には、１／４π×ｎ（ｎ＝０，１，２，・・，７）の位相での切替が可能である。例えば、変調率が０．３から０．３１に変化した場合は、三相の各相の電圧がそれぞれ０位相になった時に順次スイッチングパターンをダイポーラ変調の第２のパルスパターンからユニポーラ変調の第１のパルスパターンに切り替える。すなわち、演算された変調率ｍが所定値例えば０．３を通過して増減するとき演算された変調率が予め定められた値を超えて変化しないようなかつ特定の高調波の大きさが所定値を超えないようなタイミングで第１のスイッチングパターンと第２のスイッチングパターンとを相互に切り替える。

このようにすれば、ダイポーラ、ユニポーラ双方の変調によるパルスパターンを適用したスイッチングパターンは、いずれも高調波を低減したスイッチングパターンであるため、切替時に波形の変化は生じるが、従来の三角波比較ＰＷＭ方式によるダイポーラ変調ＰＷＭとユニポーラ変調ＰＷＭの切替時に生じたような高調波は、本実施の形態１では生じない。また、この時、基本波に対し非常に高い周波数の制御用のキャリアを利用し、基本波の任意のタイミングで切替設定ができるようにするとよい。

以上のように、幅広い周波数範囲、電圧範囲で、スイッチング素子２ａのスイッチング速度等のハードウェアの制限の影響を受けることなく、スイッチング回数を増加することなく、低次の高調波を低減できるスイッチングパターンでゲート信号を発生することができる電力変換装置を得ることができる。

なお、本実施の形態１では、スイッチングパターンは基本波の１／４周期に３回スイッチングする３パルスの場合について述べたが、パルス数が５，７，・・・と増加しても同様にして、幅広い電圧範囲、周波数範囲で低次の高調波を低減できるスイッチングパターンを得ることができる。３レベルインバータ２のスイッチングパルス数が５パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を図９に、３レベルインバータ２のスイッチングパルス数が７パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を図１０に、３レベルインバータ２のスイッチングパルス数が９パルスの場合の変調率とスイッチング素子のスイッチング角度との関係を図１１に示す。

また本実施の形態では、出力周波数によるパルス数の決定においては、出力周波数が高くなるほどパルス数が少なくなる条件としたが、逆でも、パルス数の変化が出力周波数の上昇に対し不連続であってもよい。また本実施例では３レベルインバータ２は中性点クランプ式のものとしたが、この限りではないことは言うまでもない。

１直流電圧源、２３レベルインバータ、２ａスイッチング素子、４制御部、
５変調率演算器、６スイッチング角度テーブル、７ゲート信号発生器、
７ａ指令発信器、８パルス数決定ブロック、９電力変換装置。

Claims

インバータと制御装置とを備えた電力変換装置であって、
上記インバータは、複数のスイッチング素子がスイッチング制御されることにより直流電圧を交流電圧に変換するものであり、
上記制御装置は、指令手段とパルス数決定手段と変調率演算手段と記憶手段とゲート信号生成手段とを有し、
上記指令手段は、上記インバータが上記交流電圧として出力すべき出力電圧及び出力周波数を指令するものであり、
上記パルス数決定手段は、上記出力周波数に基づきＰＷＭ制御のパルス数を決定するものであり、
上記変調率演算手段は、上記出力電圧と上記直流電圧との電圧比である変調率を演算するものであり、
上記記憶手段は、上記パルス数及び上記変調率を変数として、上記交流電圧の特定の高調波を低減するための上記スイッチング素子のスイッチング角度を記憶するものであり、
上記ゲート信号発生手段は、上記演算された変調率が所定値よりも大きいとき上記演算された変調率及び上記決定されたパルス数に対応する上記スイッチング角度を上記記憶手段から読み出し上記出力電圧の半周期に単一極性の複数のパルス列を出力する第１のスイッチングパターンを生成し、上記演算された変調率が上記所定値以下のとき上記演算された変調率及び上記決定されたパルス数に対応する上記スイッチング角度を上記記憶手段から読み出し上記出力電圧の半周期に正負交互の複数のパルス列を出力する第２のスイッチングパターンを生成し、上記第１または第２のスイッチングパターンに基づきゲート信号を上記スイッチング素子へ発するものである、
電力変換装置。
上記記憶手段は、上記演算された変調率が上記所定値を通過して増減するとき上記演算された変調率が予め定められた値を超えて変化しないようなかつ上記特定の高調波の大きさが所定の値を超えないようなタイミングで上記第１のスイッチングパターンと上記第２のスイッチングパターンとを相互に切り替えるものであることを特徴とする請求項１に記載の電力変換装置。