JP3265986B2 - 電力変換器の制御装置 - Google Patents
電力変換器の制御装置Info
- Publication number
- JP3265986B2 JP3265986B2 JP14888296A JP14888296A JP3265986B2 JP 3265986 B2 JP3265986 B2 JP 3265986B2 JP 14888296 A JP14888296 A JP 14888296A JP 14888296 A JP14888296 A JP 14888296A JP 3265986 B2 JP3265986 B2 JP 3265986B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pulse
- phase
- power converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は特に直流を正，零，
負の３つの電位を有する交流相電圧に変換する３レベル
インバータに好適な電力変換器の制御装置に関する。
負の３つの電位を有する交流相電圧に変換する３レベル
インバータに好適な電力変換器の制御装置に関する。
【０００２】
【従来の技術】３レベルインバータは２つの分割コンデ
ンサ（Ｐ側コンデンサ，Ｎ側コンデンサ）で分割した直
流電圧を、正，零，負の３つの電位を有する交流電圧に
変換する装置である。
ンサ（Ｐ側コンデンサ，Ｎ側コンデンサ）で分割した直
流電圧を、正，零，負の３つの電位を有する交流電圧に
変換する装置である。
【０００３】この３レベルインバータの制御においては
コンデンサ分割された直流電圧の分担を均等に制御する
中性点電圧抑制制御が不可欠であり、このため、一般に
正極性の出力電圧源となるＰ側コンデンサ電圧と負極性
の出力電圧源となるＮ側コンデンサ電圧の差電圧ΔＶｃ
に応じて出力パルスの幅を補正し、コンデンサ接続点
（以下、中性点と呼ぶ）に流れ込む電流を制御する方式
が採用されている。
コンデンサ分割された直流電圧の分担を均等に制御する
中性点電圧抑制制御が不可欠であり、このため、一般に
正極性の出力電圧源となるＰ側コンデンサ電圧と負極性
の出力電圧源となるＮ側コンデンサ電圧の差電圧ΔＶｃ
に応じて出力パルスの幅を補正し、コンデンサ接続点
（以下、中性点と呼ぶ）に流れ込む電流を制御する方式
が採用されている。
【０００４】この一例として、特開平6−30564号記載の
制御装置ではダイポーラ変調において、出力電流極性を
力行／回生信号により判断し、パルス幅の補正を出力電
圧の全位相領域に渡って行う方式を提案している。
制御装置ではダイポーラ変調において、出力電流極性を
力行／回生信号により判断し、パルス幅の補正を出力電
圧の全位相領域に渡って行う方式を提案している。
【０００５】また、特開平7−75345号記載の制御装置で
は全域非同期ＰＷＭ制御におけるパルス幅の補正を力
行，回生で出力電流極性が同一となる特定の位相領域で
行う方式を提案している。
は全域非同期ＰＷＭ制御におけるパルス幅の補正を力
行，回生で出力電流極性が同一となる特定の位相領域で
行う方式を提案している。
【０００６】
【発明が解決しようとする課題】電動機などの誘導性負
荷では図４に示すようにインバータのＵ相出力電圧ｅｕ
に対して負荷電流の位相が力行時にはＩｐに示すように
約３０度遅れ、回生時にはＩｂに示すように極性が反転
した状態で約３０度進みとなる。
荷では図４に示すようにインバータのＵ相出力電圧ｅｕ
に対して負荷電流の位相が力行時にはＩｐに示すように
約３０度遅れ、回生時にはＩｂに示すように極性が反転
した状態で約３０度進みとなる。
【０００７】一方、中性点電圧抑制制御は前記コンデン
サの差電圧ΔＶｃを小さくするため負荷電流の極性によ
ってパルス幅を増減させ、中性点に流入或いは流出する
電流を制御するものである。
サの差電圧ΔＶｃを小さくするため負荷電流の極性によ
ってパルス幅を増減させ、中性点に流入或いは流出する
電流を制御するものである。
【０００８】このため、パルス数の少ないユニポーラ変
調や３パルス変調のパルス幅を補正する場合、負荷電流
極性のほぼ切り替わり点（力行時の３０，２１０度、回
生時の１５０，３３０度）付近の位相における補正の影
響により、制御の方向が逆になり、かえって差電圧ΔＶ
ｃを増加させないよう考慮する必要がある。
調や３パルス変調のパルス幅を補正する場合、負荷電流
極性のほぼ切り替わり点（力行時の３０，２１０度、回
生時の１５０，３３０度）付近の位相における補正の影
響により、制御の方向が逆になり、かえって差電圧ΔＶ
ｃを増加させないよう考慮する必要がある。
【０００９】これに対して、前記特開平6−30564号記載
のパルス幅補正方式を適用した場合、出力相電圧の全位
相領域に渡る補正のためパルスの状態によっては緩やか
な変化ではあるものの、逆に差電圧ΔＶｃが大きくなる
方向、すなわち、２つの分割コンデンサ電圧のアンバラ
ンスを助長する方向に働く恐れがある。
のパルス幅補正方式を適用した場合、出力相電圧の全位
相領域に渡る補正のためパルスの状態によっては緩やか
な変化ではあるものの、逆に差電圧ΔＶｃが大きくなる
方向、すなわち、２つの分割コンデンサ電圧のアンバラ
ンスを助長する方向に働く恐れがある。
【００１０】また、前記特開平7−75345号記載の方式は
特定位相領域を、図４に示すように力行，回生で負荷電
流の極性が同一ではあるが極性の切り替わり点に近い位
相０±３０度のＲＮ１＝１或いは、１８０±３０度のＲ
Ｎ１＝４（Ｕ相の場合）としているため、この方式を適
用した場合、前記公知例と同様の問題により差電圧ΔＶ
ｃがより急激に大きくなることが考えられる。
特定位相領域を、図４に示すように力行，回生で負荷電
流の極性が同一ではあるが極性の切り替わり点に近い位
相０±３０度のＲＮ１＝１或いは、１８０±３０度のＲ
Ｎ１＝４（Ｕ相の場合）としているため、この方式を適
用した場合、前記公知例と同様の問題により差電圧ΔＶ
ｃがより急激に大きくなることが考えられる。
【００１１】そこで、本発明は、上記課題を解決すべく
３レベルインバータの２つの分割コンデンサの電圧分担
を均等化して安定した交流電力を負荷に供給することを
目的とする。
３レベルインバータの２つの分割コンデンサの電圧分担
を均等化して安定した交流電力を負荷に供給することを
目的とする。
【００１２】
【課題を解決するための手段】前記課題を解決するた
め、パルス数の少ないユニポーラ変調では、少なくとも
力行／回生運転情報と２つのコンデンサで分担した電圧
の差電圧の検出値とに基づき出力相電圧基本波の６０度
〜１８０度及び２４０度〜３６０度の期間に存在するパ
ルスに対してパルス幅を補正する手段を設けた。また、
３パルス変調では、少なくとも力行／回生運転情報と２
つのコンデンサで分担した電圧の差電圧の検出値とに基
づき出力相電圧基本波の半周期における真ん中のパルス
のパルス幅のみを補正する手段を設けた。
め、パルス数の少ないユニポーラ変調では、少なくとも
力行／回生運転情報と２つのコンデンサで分担した電圧
の差電圧の検出値とに基づき出力相電圧基本波の６０度
〜１８０度及び２４０度〜３６０度の期間に存在するパ
ルスに対してパルス幅を補正する手段を設けた。また、
３パルス変調では、少なくとも力行／回生運転情報と２
つのコンデンサで分担した電圧の差電圧の検出値とに基
づき出力相電圧基本波の半周期における真ん中のパルス
のパルス幅のみを補正する手段を設けた。
【００１３】
【００１４】
【００１５】
【発明の実施の形態】以下、本発明の一実施例として電
気車駆動用インバータに適用した場合について説明す
る。
気車駆動用インバータに適用した場合について説明す
る。
【００１６】図１に本発明の基本構成を示す。図１にお
いて主回路は直流電圧源である直流架線３０，直流リア
クトル３１，直流電圧源の電圧から中性点Ｏを作り出す
ため分割配置したＰ側コンデンサ３２及びＮ側コンデン
サ３３、及び自己消弧可能なスイッチング素子により構
成され、このスイッチング素子に与えるゲート信号に応
じて高電位点Ｐの電圧（以下、正電圧Ｖｃｐとする）、
中性点Ｏの電圧（以下、０電圧とする）及び低電位点Ｎ
の電圧（以下、負電圧Ｖｃｎとする）を選択的に出力す
るスイッチングユニット３４ａ，３４ｂ、及び３４ｃか
ら成る。
いて主回路は直流電圧源である直流架線３０，直流リア
クトル３１，直流電圧源の電圧から中性点Ｏを作り出す
ため分割配置したＰ側コンデンサ３２及びＮ側コンデン
サ３３、及び自己消弧可能なスイッチング素子により構
成され、このスイッチング素子に与えるゲート信号に応
じて高電位点Ｐの電圧（以下、正電圧Ｖｃｐとする）、
中性点Ｏの電圧（以下、０電圧とする）及び低電位点Ｎ
の電圧（以下、負電圧Ｖｃｎとする）を選択的に出力す
るスイッチングユニット３４ａ，３４ｂ、及び３４ｃか
ら成る。
【００１７】この例では、スイッチングユニット３４ａ
は自己消弧可能なスイッチング素子３５，３６，３７，
３８（ここではＩＧＢＴとしたが、ＧＴＯ，トランジス
タ等でも良い）、還流用整流素子３９，４０，４１，４
２、及び補助整流素子４３，４４より構成する。スイッ
チングユニット３４ｂ及び３４ｃも３４ａと同様の構成
である。また、負荷は誘導電動機４５の場合を示した。
は自己消弧可能なスイッチング素子３５，３６，３７，
３８（ここではＩＧＢＴとしたが、ＧＴＯ，トランジス
タ等でも良い）、還流用整流素子３９，４０，４１，４
２、及び補助整流素子４３，４４より構成する。スイッ
チングユニット３４ｂ及び３４ｃも３４ａと同様の構成
である。また、負荷は誘導電動機４５の場合を示した。
【００１８】一方、上記主回路を駆動するＰＷＭパルス
発生手段１は、周波数指令Ｆｉ＊に基づきその時点の位
相θｎを算出する位相演算手段１０と、位相演算手段１
０の出力θｎと正弦波テーブル１１から正弦値Ｋｕ，Ｋ
ｖ，Ｋｗを算出する正弦値演算手段１２と、電圧指令Ｅ
＊と変換テーブル１３から変調率γを算出する変調率演
算手段１４と、正弦値発生手段１２の出力Ｋｕ，Ｋｖ，
Ｋｗと変調率演算手段１４の出力γから瞬時電圧ｅｕ，
ｅｖ，ｅｗを算出する瞬時電圧演算手段１５と、主回路
の分割コンデンサ３２，３３の正電圧Ｖｃｐと負電圧Ｖ
ｃｎの差電圧ΔＶｃを算出する差電圧演算手段１６と、
位相演算手段１０の出力θｎと瞬時電圧演算手段１５の
出力ｅｕ，ｅｖ，ｅｗ、差電圧演算手段１６の出力ΔＶ
ｃ及び前記上位演算手段２から出力される周波数指令Ｆ
ｉ＊，電圧指令Ｅ＊，力行／回生情報ＰＢ、及び前進／
後進情報ＦＲに基づきＵ，Ｖ，Ｗ各相の基本パルス幅を
演算するパルス幅演算手段１７と、パルス幅演算手段１
７の演算結果に従って‘１’，‘０’のＵ，Ｖ，Ｗ各相
の基準ＰＷＭパルスを出力するパルス生成手段１８と、
パルス生成手段１８の出力に対して最小オン／オフ時
間，非ラップ時間を確保して各相４本のパルス信号に分
配するパルス分配手段１９から成る。
発生手段１は、周波数指令Ｆｉ＊に基づきその時点の位
相θｎを算出する位相演算手段１０と、位相演算手段１
０の出力θｎと正弦波テーブル１１から正弦値Ｋｕ，Ｋ
ｖ，Ｋｗを算出する正弦値演算手段１２と、電圧指令Ｅ
＊と変換テーブル１３から変調率γを算出する変調率演
算手段１４と、正弦値発生手段１２の出力Ｋｕ，Ｋｖ，
Ｋｗと変調率演算手段１４の出力γから瞬時電圧ｅｕ，
ｅｖ，ｅｗを算出する瞬時電圧演算手段１５と、主回路
の分割コンデンサ３２，３３の正電圧Ｖｃｐと負電圧Ｖ
ｃｎの差電圧ΔＶｃを算出する差電圧演算手段１６と、
位相演算手段１０の出力θｎと瞬時電圧演算手段１５の
出力ｅｕ，ｅｖ，ｅｗ、差電圧演算手段１６の出力ΔＶ
ｃ及び前記上位演算手段２から出力される周波数指令Ｆ
ｉ＊，電圧指令Ｅ＊，力行／回生情報ＰＢ、及び前進／
後進情報ＦＲに基づきＵ，Ｖ，Ｗ各相の基本パルス幅を
演算するパルス幅演算手段１７と、パルス幅演算手段１
７の演算結果に従って‘１’，‘０’のＵ，Ｖ，Ｗ各相
の基準ＰＷＭパルスを出力するパルス生成手段１８と、
パルス生成手段１８の出力に対して最小オン／オフ時
間，非ラップ時間を確保して各相４本のパルス信号に分
配するパルス分配手段１９から成る。
【００１９】以下、ＰＷＭパルス発生手段１の動作を説
明する。
明する。
【００２０】まず、位相演算手段１０は上位演算手段２
から出力される周波数指令Ｆｉ＊に基づき数１の演算を
実行し、その時点の位相θｎを出力する。
から出力される周波数指令Ｆｉ＊に基づき数１の演算を
実行し、その時点の位相θｎを出力する。
【００２１】 Δθ＝２・π・Ｆｉ＊ θｎ＝θn-1＋Δθ …（数１） ここで、Δθは位相の変化分、θn-1 は１演算周期前の
位相である。
位相である。
【００２２】次に、正弦値演算手段１２は前記位相θｎ
と正弦波テーブル１１の値を用いて数２の演算を実行
し、正弦値Ｋｕ，Ｋｖ，Ｋｗを出力する。
と正弦波テーブル１１の値を用いて数２の演算を実行
し、正弦値Ｋｕ，Ｋｖ，Ｋｗを出力する。
【００２３】 Ｋｕ＝sin（θｎ） Ｋｖ＝sin（θｎ−１２０゜） Ｋｗ＝sin（θｎ＋１２０゜） …（数２） 一方、変調率演算手段１４は上位演算手段２から出力さ
れる電圧指令Ｅ＊に対応する変調率γを変調率テーブル
１３から読み出し、出力する。瞬時電圧演算手段１５
は、この変調率γと前記正弦値Ｋｕ，Ｋｖ，Ｋｗを数３
に示すように乗算し、瞬時電圧ｅｕ，ｅｖ，ｅｗを出力
する。
れる電圧指令Ｅ＊に対応する変調率γを変調率テーブル
１３から読み出し、出力する。瞬時電圧演算手段１５
は、この変調率γと前記正弦値Ｋｕ，Ｋｖ，Ｋｗを数３
に示すように乗算し、瞬時電圧ｅｕ，ｅｖ，ｅｗを出力
する。
【００２４】 ｅｕ＝γ・Ｋｕ＝γ・sin（θｎ） ｅｖ＝γ・Ｋｖ＝γ・sin（θｎ−１２０゜） ｅｗ＝γ・Ｋｗ＝γ・sin（θｎ＋１２０゜） …（数３） 差電圧演算手段１６は主回路の分割コンデンサ３２，３
３の正電圧Ｖｃｐと負電圧Ｖｃｎの差に低周波成分のみ
検出するローパスフィルタ処理を施した差電圧ΔＶｃを
出力する。
３の正電圧Ｖｃｐと負電圧Ｖｃｎの差に低周波成分のみ
検出するローパスフィルタ処理を施した差電圧ΔＶｃを
出力する。
【００２５】続いて、パルス幅演算手段１７は上記位相
演算手段１０の出力θｎ、瞬時電圧演算手段１５の出力
ｅｕ，ｅｖ，ｅｗ、差電圧演算手段１６の出力ΔＶｃ及
び上位演算手段から出力される周波数指令Ｆｉ＊，電圧
指令Ｅ＊，力行／回生情報ＰＢ、及び前進／後進情報Ｆ
Ｒを用いてＰＷＭパルス生成に必要なパルス出力タイミ
ング情報Ｔｐｕ，Ｔｎｕ，Ｔｐｖ，Ｔｎｖ，Ｔｐｗ，Ｔ
ｎｗとパルスレベル情報Ｌｐｕ，Ｌｎｕ，Ｌｐｖ，Ｌｎ
ｖ，Ｌｐｗ，Ｌｎｗを出力する。
演算手段１０の出力θｎ、瞬時電圧演算手段１５の出力
ｅｕ，ｅｖ，ｅｗ、差電圧演算手段１６の出力ΔＶｃ及
び上位演算手段から出力される周波数指令Ｆｉ＊，電圧
指令Ｅ＊，力行／回生情報ＰＢ、及び前進／後進情報Ｆ
Ｒを用いてＰＷＭパルス生成に必要なパルス出力タイミ
ング情報Ｔｐｕ，Ｔｎｕ，Ｔｐｖ，Ｔｎｖ，Ｔｐｗ，Ｔ
ｎｗとパルスレベル情報Ｌｐｕ，Ｌｎｕ，Ｌｐｖ，Ｌｎ
ｖ，Ｌｐｗ，Ｌｎｗを出力する。
【００２６】このパルス幅演算手段１７の構成及び処理
を詳細に説明する。
を詳細に説明する。
【００２７】なお、本実施例のパルス幅演算手段１７は
図２の相電圧波形に示すように、基本波成分（ａ）に非
同期で、且つ正電圧，負電圧を交互に出力する（ｂ）に
示すような相電圧波形が得られるダイポーラ変調と、基
本波成分（ａ）に同期で、且つ基本波の極性と同じ極性
の電圧パルスを出力する（ｃ)，(ｄ)，(ｅ）に示すよう
な相電圧波形が得られるユニポーラ変調と、ユニポーラ
変調と同様の電圧パルスを出力し、（ｆ）に示すような
相電圧波形が得られる３パルス変調（後述のようにパル
ス生成方法が異なるため便宜上分けている）、及び基本
波成分（ａ）と同極性の矩形波電圧パルスを出力する
（ｇ）に示すような相電圧波形が得られる１パルス変調
を行う手段を有する。
図２の相電圧波形に示すように、基本波成分（ａ）に非
同期で、且つ正電圧，負電圧を交互に出力する（ｂ）に
示すような相電圧波形が得られるダイポーラ変調と、基
本波成分（ａ）に同期で、且つ基本波の極性と同じ極性
の電圧パルスを出力する（ｃ)，(ｄ)，(ｅ）に示すよう
な相電圧波形が得られるユニポーラ変調と、ユニポーラ
変調と同様の電圧パルスを出力し、（ｆ）に示すような
相電圧波形が得られる３パルス変調（後述のようにパル
ス生成方法が異なるため便宜上分けている）、及び基本
波成分（ａ）と同極性の矩形波電圧パルスを出力する
（ｇ）に示すような相電圧波形が得られる１パルス変調
を行う手段を有する。
【００２８】パルス幅演算手段１７は図３に示すよう
に、前記各変調を実現する変調手段１７０，従来(特開
平7−75345号)の位相領域ＲＮ１を出力する第１位相領
域判別手段１７１，ユニポーラ変調手段及び３パルス変
調手段に必要な位相領域ＲＮ２を出力する第２位相領域
判別手段１７２、及び変調手段１７０の変調方式を選択
するパルスモード判定手段１７３から成る。ここで、第
１位相領域判別手段171は図４に示すように３３０度〜
３０度をＲＮ１＝１とし、以下６０度間隔でＲＮ１＝２
〜６を出力する。また、第２位相領域判別手段１７２は
図５に示すように０度〜６０度をＲＮ２＝１とし、以下
６０度間隔でＲＮ２＝２〜６を出力する。パルスモード
判定手段１７３では各変調方式で実現するパルスモード
に対して表１に示すようなパルスモード情報ＰＭを割り
当て、このＰＭを基に実行すべき変調方式を選択する。
この処理を図６により説明する。
に、前記各変調を実現する変調手段１７０，従来(特開
平7−75345号)の位相領域ＲＮ１を出力する第１位相領
域判別手段１７１，ユニポーラ変調手段及び３パルス変
調手段に必要な位相領域ＲＮ２を出力する第２位相領域
判別手段１７２、及び変調手段１７０の変調方式を選択
するパルスモード判定手段１７３から成る。ここで、第
１位相領域判別手段171は図４に示すように３３０度〜
３０度をＲＮ１＝１とし、以下６０度間隔でＲＮ１＝２
〜６を出力する。また、第２位相領域判別手段１７２は
図５に示すように０度〜６０度をＲＮ２＝１とし、以下
６０度間隔でＲＮ２＝２〜６を出力する。パルスモード
判定手段１７３では各変調方式で実現するパルスモード
に対して表１に示すようなパルスモード情報ＰＭを割り
当て、このＰＭを基に実行すべき変調方式を選択する。
この処理を図６により説明する。
【００２９】
【表１】
【００３０】まず、ステップ１００において、その時点
の周波数指令Ｆｉ＊と電圧指令Ｅ＊に対して主回路素子
のスイッチング周波数や各パルスモードの出力電圧カバ
ー範囲などを考慮した最適なパルスモードを選択し、こ
れに対応するパルスモード情報ＰＭを出力する。
の周波数指令Ｆｉ＊と電圧指令Ｅ＊に対して主回路素子
のスイッチング周波数や各パルスモードの出力電圧カバ
ー範囲などを考慮した最適なパルスモードを選択し、こ
れに対応するパルスモード情報ＰＭを出力する。
【００３１】次に、ステップ１０１において、ステップ
１００で求めたパルスモード情報ＰＭと前回の処理で求
めたパルスモード情報ＰＭを比較し、その結果が同じ場
合はステップ１０２において、処理１０３，１０４，１
０５，１０６の各変調方式から今回のパルスモード情報
ＰＭに対応する処理を選択し、実行する。
１００で求めたパルスモード情報ＰＭと前回の処理で求
めたパルスモード情報ＰＭを比較し、その結果が同じ場
合はステップ１０２において、処理１０３，１０４，１
０５，１０６の各変調方式から今回のパルスモード情報
ＰＭに対応する処理を選択し、実行する。
【００３２】ステップ１０１において、パルスモード情
報ＰＭが前回のパルスモード情報ＰＭと異なる場合は、
ステップ１０７において、今回が起動時か否かを判定す
る。
報ＰＭが前回のパルスモード情報ＰＭと異なる場合は、
ステップ１０７において、今回が起動時か否かを判定す
る。
【００３３】ステップ１０７において、今回が起動時で
あると判定した場合は、ステップ１０８においてダイポ
ーラ変調の初期設定を行い、ダイポーラ変調処理１０３
を実行する。しかし、ステップ１０７において、起動時
ではないと判定した場合は、ステップ１０９により今回
のパルスモード情報ＰＭに対応する処理を選択する。
あると判定した場合は、ステップ１０８においてダイポ
ーラ変調の初期設定を行い、ダイポーラ変調処理１０３
を実行する。しかし、ステップ１０７において、起動時
ではないと判定した場合は、ステップ１０９により今回
のパルスモード情報ＰＭに対応する処理を選択する。
【００３４】ステップ１０９により選択された変調方式
は、前回と異なるため、ステップ１１０又は１１１又は
１１３又は１１５において移行処理を実行し、その後、
今回の変調方式に対する初期設定１０８又は１１２又は
１１４又は１１６を行い、変調処理１０３又は１０４又
は１０５又は１０６を実行する。
は、前回と異なるため、ステップ１１０又は１１１又は
１１３又は１１５において移行処理を実行し、その後、
今回の変調方式に対する初期設定１０８又は１１２又は
１１４又は１１６を行い、変調処理１０３又は１０４又
は１０５又は１０６を実行する。
【００３５】上記の結果、選択された変調方式によるパ
ルス生成の概念を以下説明する。
ルス生成の概念を以下説明する。
【００３６】なお、ここではＵ相についてのみ説明する
がＶ相，Ｗ相についても同様の処理にてパルスを生成す
る。
がＶ相，Ｗ相についても同様の処理にてパルスを生成す
る。
【００３７】まず、ダイポーラパルスは図７に示すよう
に、出力相電圧の基本波成分と非同期の仮想キャリア
（実際にはキャリアは存在しないが説明の便宜上記載し
た）Ｃｐ，Ｃｎと、瞬時電圧演算手段１５から出力され
る瞬時電圧ｅｕを数４により変換したｅｕｐ，ｅｕｎを
比較し、パルス出力タイミング情報Ｔｐｕ，Ｔｎｕとパ
ルスレベル情報Ｌｐｕ，Ｌｎｕを出力する。
に、出力相電圧の基本波成分と非同期の仮想キャリア
（実際にはキャリアは存在しないが説明の便宜上記載し
た）Ｃｐ，Ｃｎと、瞬時電圧演算手段１５から出力され
る瞬時電圧ｅｕを数４により変換したｅｕｐ，ｅｕｎを
比較し、パルス出力タイミング情報Ｔｐｕ，Ｔｎｕとパ
ルスレベル情報Ｌｐｕ，Ｌｎｕを出力する。
【００３８】この情報を基に図１に示すパルス生成手段
１８でパルスを生成し、図７に示すＵ相基準ＰＷＭパル
スＳｐｕ，Ｓｎｕを出力する。更に、この基準ＰＷＭパ
ルスＳｐｕ，Ｓｎｕは図１に示すパルス分配手段１９で
主回路のスイッチング素子３５，３６，３７，３８に対
応するゲート信号Ｇ１Ｕ，Ｇ２Ｕ，Ｇ３Ｕ，Ｇ４Ｕに変
換され、主回路に印加される。この結果、図７に示す相
電圧Ｅｕが得られる。
１８でパルスを生成し、図７に示すＵ相基準ＰＷＭパル
スＳｐｕ，Ｓｎｕを出力する。更に、この基準ＰＷＭパ
ルスＳｐｕ，Ｓｎｕは図１に示すパルス分配手段１９で
主回路のスイッチング素子３５，３６，３７，３８に対
応するゲート信号Ｇ１Ｕ，Ｇ２Ｕ，Ｇ３Ｕ，Ｇ４Ｕに変
換され、主回路に印加される。この結果、図７に示す相
電圧Ｅｕが得られる。
【００３９】 ｅｕｐ＝ｅｕ／２＋Ｂ ｅｕｎ＝−ｅｕ／２＋Ｂ …（数４） ここで、Ｂはバイアス値である。
【００４０】次に、ユニポーラパルスは図８に示すよう
に、出力相電圧の基本波成分と同期の仮想キャリア（実
際にはキャリアは存在しないが説明の便宜上記載した）
Ｃｐ，Ｃｎと、瞬時電圧演算手段１５から出力される瞬
時電圧ｅｕを比較し、パルス出力タイミング情報Ｔｐ
ｕ，Ｔｎｕとパルスレベル情報Ｌｐｕ，Ｌｎｕを出力す
る。
に、出力相電圧の基本波成分と同期の仮想キャリア（実
際にはキャリアは存在しないが説明の便宜上記載した）
Ｃｐ，Ｃｎと、瞬時電圧演算手段１５から出力される瞬
時電圧ｅｕを比較し、パルス出力タイミング情報Ｔｐ
ｕ，Ｔｎｕとパルスレベル情報Ｌｐｕ，Ｌｎｕを出力す
る。
【００４１】以下、前記ダイポーラパルスと同様にして
基準ＰＷＭパルスＳｐｕ，Ｓｎｕを出力し、相電圧Ｅｕ
を得る。
基準ＰＷＭパルスＳｐｕ，Ｓｎｕを出力し、相電圧Ｅｕ
を得る。
【００４２】３パルスは図９に示すように、正の半周期
では９０度を中心とした対象のパルスとなる。そこで、
図示第１パルスの立ち上がり，立ち下がり位相及び第２
パルスの立ち下がり位相をそれぞれα１，α２，α３と
し、これを図１０に示すように電圧指令Ｅ＊に対応付け
したパルスセット位相テーブルを設けた。なお、テーブ
ルのデータは数５を満足するような値であり、これによ
りパルスは電圧指令Ｅ＊に従って、点線で示すように連
続的に変化する。
では９０度を中心とした対象のパルスとなる。そこで、
図示第１パルスの立ち上がり，立ち下がり位相及び第２
パルスの立ち下がり位相をそれぞれα１，α２，α３と
し、これを図１０に示すように電圧指令Ｅ＊に対応付け
したパルスセット位相テーブルを設けた。なお、テーブ
ルのデータは数５を満足するような値であり、これによ
りパルスは電圧指令Ｅ＊に従って、点線で示すように連
続的に変化する。
【００４３】 Ｅ＊＝cosα１−cosα２＋cosα３ …（数５） 一方、第２パルスの立ち下がりと第３パルスの立ち上が
り、立ち下がりはβ１，β２，β３として数６より求め
る。
り、立ち下がりはβ１，β２，β３として数６より求め
る。
【００４４】 β１＝１８０°−α１ β２＝１８０°−α２ β３＝１８０°−α３ …（数６） 以下、前記ダイポーラパルスと同様にして基準ＰＷＭパ
ルスＳｐｕ，Ｓｎｕを出力し、相電圧Ｅｕを得る。ま
た、負の半周期は２７０度を中心として正の半周期と同
様にして求める。
ルスＳｐｕ，Ｓｎｕを出力し、相電圧Ｅｕを得る。ま
た、負の半周期は２７０度を中心として正の半周期と同
様にして求める。
【００４５】最後に、１パルスは図１１に示すように、
前記３パルスと同様のパルスセット位相テーブルを設け
た。ただし、パルスセット位相テーブルは図１２に示す
ようにαのみの１種類であり、このデータは数７を満足
するような値としている。
前記３パルスと同様のパルスセット位相テーブルを設け
た。ただし、パルスセット位相テーブルは図１２に示す
ようにαのみの１種類であり、このデータは数７を満足
するような値としている。
【００４６】 Ｅ＊＝cosα …（数７） 一方、パルスの立ち下がりβは数８より求める。
【００４７】 β＝１８０°−α …（数８） 以下、前記ダイポーラパルスと同様にして基準ＰＷＭパ
ルスＳｐｕ，Ｓｎｕを出力し、相電圧Ｅｕを得る。
ルスＳｐｕ，Ｓｎｕを出力し、相電圧Ｅｕを得る。
【００４８】以上述べたような各変調方式の基本的な処
理に対して中性点電圧抑制制御を行うためのパルス幅補
正処理について、次に説明する。以下はＵ相についての
説明であるがＶ相，Ｗ相についても同様の処理を行う。
理に対して中性点電圧抑制制御を行うためのパルス幅補
正処理について、次に説明する。以下はＵ相についての
説明であるがＶ相，Ｗ相についても同様の処理を行う。
【００４９】パルス幅補正処理は図３に示す変調手段１
７０において実行される。例えばパルスモード判定手段
１７３によりダイポーラ変調処理が選択されると、従来
の方式（特開平7−75345号）と同様に、第１位相領域判
別手段１７１から出力される特定の位相領域（Ｕ相の場
合ＲＮ１＝１，４）において、バイアス補正手段1701は
数４に示すバイアス値Ｂを数９の範囲で補正する。
７０において実行される。例えばパルスモード判定手段
１７３によりダイポーラ変調処理が選択されると、従来
の方式（特開平7−75345号）と同様に、第１位相領域判
別手段１７１から出力される特定の位相領域（Ｕ相の場
合ＲＮ１＝１，４）において、バイアス補正手段1701は
数４に示すバイアス値Ｂを数９の範囲で補正する。
【００５０】ダイポーラ演算手段１７０２は補正された
バイアス値を用いて処理を実行し、パルス出力タイミン
グ情報Ｔｐｕ,Ｔｎｕ、及びパルスレベル情報Ｌｐｕ,Ｌ
ｎｕを出力する。この結果、図７の基準ＰＷＭパルスＳ
ｐｕ，Ｓｎｕのパルス幅が補正され、差電圧ΔＶｃを小
さくすることができる。
バイアス値を用いて処理を実行し、パルス出力タイミン
グ情報Ｔｐｕ,Ｔｎｕ、及びパルスレベル情報Ｌｐｕ,Ｌ
ｎｕを出力する。この結果、図７の基準ＰＷＭパルスＳ
ｐｕ，Ｓｎｕのパルス幅が補正され、差電圧ΔＶｃを小
さくすることができる。
【００５１】 ΔＢ＝ΔＢmax×（ΔＶｃ／ΔＶｃmax） Ｂ−ΔＢ≦Ｂ′≦Ｂ＋ΔＢ …（数９） ここで、Ｂ′は補正後のバイアス値、ΔＢはバイアス補
正量、ΔＢmax はバイアス補正量の最大値、ΔＶｃmax
は差電圧の最大値である。
正量、ΔＢmax はバイアス補正量の最大値、ΔＶｃmax
は差電圧の最大値である。
【００５２】また、例えばパルスモード判定手段１７３
により１パルス変調処理が選択された場合も、ダイポー
ラ変調処理と同様に第１位相領域判別手段１７１から出
力される特定の位相領域（Ｕ相の場合ＲＮ１＝１，４）
において、第２パルスセット位相補正手段１７０８はパ
ルスセット位相αを数１０の範囲で補正する。
により１パルス変調処理が選択された場合も、ダイポー
ラ変調処理と同様に第１位相領域判別手段１７１から出
力される特定の位相領域（Ｕ相の場合ＲＮ１＝１，４）
において、第２パルスセット位相補正手段１７０８はパ
ルスセット位相αを数１０の範囲で補正する。
【００５３】１パルス演算手段１７０９は補正されたパ
ルスセット位相を用いて処理を実行し、パルス出力タイ
ミング情報Ｔｐｕ，Ｔｎｕ、及びパルスレベル情報Ｌｐ
ｕ，Ｌｎｕを出力する。この結果、図１１の基準ＰＷＭ
パルスＳｐｕ，Ｓｎｕのパルス幅が補正され、差電圧Δ
Ｖｃを小さくすることができる。
ルスセット位相を用いて処理を実行し、パルス出力タイ
ミング情報Ｔｐｕ，Ｔｎｕ、及びパルスレベル情報Ｌｐ
ｕ，Ｌｎｕを出力する。この結果、図１１の基準ＰＷＭ
パルスＳｐｕ，Ｓｎｕのパルス幅が補正され、差電圧Δ
Ｖｃを小さくすることができる。
【００５４】 ΔＰ＝ΔＰmax×（ΔＶｃ／ΔＶｃmax） α−ΔＰ≦αｕ′≦α＋ΔＰ …（数１０） ここで、αｕ′は補正後のパルスセット位相、ΔＰは位
相補正量、ΔＰmax は位相補正量の最大値である。
相補正量、ΔＰmax は位相補正量の最大値である。
【００５５】しかし、パルス数の少ないユニポーラ変調
処理や３パルス変調処理では従来と同様の方式では差電
圧ΔＶｃを安定して制御することが困難である。
処理や３パルス変調処理では従来と同様の方式では差電
圧ΔＶｃを安定して制御することが困難である。
【００５６】そこで、図３に示す第２位相領域判別手段
１７２の出力ＲＮ２と上位演算手段２から出力される力
行／回生情報ＰＢ、及び前進／後進情報ＦＲを用いて負
荷電流の極性を推定するための電流極性推定手段１７０
３を設けた。
１７２の出力ＲＮ２と上位演算手段２から出力される力
行／回生情報ＰＢ、及び前進／後進情報ＦＲを用いて負
荷電流の極性を推定するための電流極性推定手段１７０
３を設けた。
【００５７】例えば、パルスモード判定手段１７３によ
りユニポーラ変調処理が選択された場合、電流極性推定
手段１７０３は図１３に示すように、まず、第２位相領
域判別手段１７２の出力ＲＮ２の値（１〜６）により４
８通りの補正処理（図１３では力行時の２４通りのみ記
載）から８通りの候補を選択する。次に、上位演算手段
２からの力行／回生情報ＰＢにより４通りに絞り、更に
前進／後進情報ＦＲにより負荷電流の極性を確定（ただ
し、推定である）し、補正処理を２通りに絞り込む。な
お、回生時の補正処理は力行時と加算，減算の処理が反
対になるだけである。
りユニポーラ変調処理が選択された場合、電流極性推定
手段１７０３は図１３に示すように、まず、第２位相領
域判別手段１７２の出力ＲＮ２の値（１〜６）により４
８通りの補正処理（図１３では力行時の２４通りのみ記
載）から８通りの候補を選択する。次に、上位演算手段
２からの力行／回生情報ＰＢにより４通りに絞り、更に
前進／後進情報ＦＲにより負荷電流の極性を確定（ただ
し、推定である）し、補正処理を２通りに絞り込む。な
お、回生時の補正処理は力行時と加算，減算の処理が反
対になるだけである。
【００５８】瞬時電圧補正手段１７０４は電流極性推定
手段１７０３の推定結果と、更に差電圧ΔＶｃの極性に
より１つの補正処理を選択し、数１１に示す範囲で瞬時
電圧値の補正を行う。
手段１７０３の推定結果と、更に差電圧ΔＶｃの極性に
より１つの補正処理を選択し、数１１に示す範囲で瞬時
電圧値の補正を行う。
【００５９】 ΔＡ＝ΔＡmax×（ΔＶｃ／ΔＶｃmax） Ａｕ−ΔＡ≦Ａｕ′≦Ａｕ＋ΔＡ …（数１１） ここで、Ａｕは瞬時電圧ｅｕの絶対値、Ａｕ′は補正後
の瞬時電圧絶対値、ΔＡは瞬時電圧補正量、ΔＡmax は
瞬時電圧補正量の最大値である。
の瞬時電圧絶対値、ΔＡは瞬時電圧補正量、ΔＡmax は
瞬時電圧補正量の最大値である。
【００６０】ユニポーラ演算手段１７０５は補正された
瞬時電圧を用いて処理を実行し、パルス出力タイミング
情報Ｔｐｕ，Ｔｎｕ、及びパルスレベル情報Ｌｐｕ，Ｌ
ｎｕを出力する。この結果、例えば第２位相領域判別手
段１７２の出力がＲＮ２＝２，３の領域で差電圧ΔＶｃ
の極性が正の場合は、図１４の点線で示すように、特定
の領域の瞬時電圧値、更には相電圧Ｅｕの電圧パルス幅
が補正され、中性点から流出する電流を抑制して差電圧
ΔＶｃを小さくすることが出来る。
瞬時電圧を用いて処理を実行し、パルス出力タイミング
情報Ｔｐｕ，Ｔｎｕ、及びパルスレベル情報Ｌｐｕ，Ｌ
ｎｕを出力する。この結果、例えば第２位相領域判別手
段１７２の出力がＲＮ２＝２，３の領域で差電圧ΔＶｃ
の極性が正の場合は、図１４の点線で示すように、特定
の領域の瞬時電圧値、更には相電圧Ｅｕの電圧パルス幅
が補正され、中性点から流出する電流を抑制して差電圧
ΔＶｃを小さくすることが出来る。
【００６１】また、例えば、パルスモード判定手段１７
３により３パルス変調処理が選択された場合、図１５に
示すように前記ユニポーラ変調処理と同様の手順で負荷
電流の極性を推定し、第１パルスセット位相補正手段１
７０６は電流極性推定手段１７０３の推定結果と、更に
差電圧ΔＶｃの極性により１つの補正処理を選択し、数
１２に示す範囲でパルスセット位相の補正を行う。
３により３パルス変調処理が選択された場合、図１５に
示すように前記ユニポーラ変調処理と同様の手順で負荷
電流の極性を推定し、第１パルスセット位相補正手段１
７０６は電流極性推定手段１７０３の推定結果と、更に
差電圧ΔＶｃの極性により１つの補正処理を選択し、数
１２に示す範囲でパルスセット位相の補正を行う。
【００６２】 ΔＰ＝ΔＰmax×（ΔＶｃ／ΔＶｃmax） α３ｕ−ΔＰ≦α３ｕ′≦α３ｕ＋ΔＰ …（数１２） ここで、α３ｕ′は補正後のパルスセット位相、ΔＰは
パルスセット位相補正量、ΔＰmax は瞬時電圧補正量の
最大値である。
パルスセット位相補正量、ΔＰmax は瞬時電圧補正量の
最大値である。
【００６３】３パルス演算手段１７０７は補正されたパ
ルスセット位相を用いて処理を実行し、パルス出力タイ
ミング情報Ｔｐｕ，Ｔｎｕ、及びパルスレベル情報Ｌｐ
ｕ，Ｌｎｕを出力する。この結果、例えば第２位相領域
判別手段１７２の出力がRN2＝１，２，３の領域で差電
圧ΔＶｃの極性が正の場合は、図１６の点線で示すよう
に、相電圧Ｅｕの特定の電圧パルス（第２パルス）のパ
ルス幅が補正され、中性点から流出する電流を抑制して
差電圧ΔＶｃを小さくすることが出来る。
ルスセット位相を用いて処理を実行し、パルス出力タイ
ミング情報Ｔｐｕ，Ｔｎｕ、及びパルスレベル情報Ｌｐ
ｕ，Ｌｎｕを出力する。この結果、例えば第２位相領域
判別手段１７２の出力がRN2＝１，２，３の領域で差電
圧ΔＶｃの極性が正の場合は、図１６の点線で示すよう
に、相電圧Ｅｕの特定の電圧パルス（第２パルス）のパ
ルス幅が補正され、中性点から流出する電流を抑制して
差電圧ΔＶｃを小さくすることが出来る。
【００６４】以上、中性点電圧変動を抑制するための本
実施例におけるパルス幅補正方法について説明した。本
実施例においては、便宜上ダイポーラ変調ではバイアス
値を、ユニポーラ変調では瞬時電圧値を、３パルス変
調，１パルス変調ではパルスセット位相を補正する方式
について説明したが、何れの場合も最終的なパルスセッ
トタイミングを補正するようにしてもよい。
実施例におけるパルス幅補正方法について説明した。本
実施例においては、便宜上ダイポーラ変調ではバイアス
値を、ユニポーラ変調では瞬時電圧値を、３パルス変
調，１パルス変調ではパルスセット位相を補正する方式
について説明したが、何れの場合も最終的なパルスセッ
トタイミングを補正するようにしてもよい。
【００６５】以上述べたように、本発明によれば負荷電
流の極性を考慮したパルス幅補正を行えるため、２つの
分割コンデンサの電圧分担を均等化して安定した交流電
力を負荷に供給することができる。
流の極性を考慮したパルス幅補正を行えるため、２つの
分割コンデンサの電圧分担を均等化して安定した交流電
力を負荷に供給することができる。
【００６６】
【発明の効果】本発明によれば、中性点に流入，流出す
る電流を制御することにより、３レベルインバータの２
つの分割コンデンサの電圧分担を均等化して安定した交
流電力を負荷に供給することができる。
る電流を制御することにより、３レベルインバータの２
つの分割コンデンサの電圧分担を均等化して安定した交
流電力を負荷に供給することができる。
【図１】本発明の実施例である主回路及びＰＷＭパルス
発生手段の構成を示す図。
発生手段の構成を示す図。
【図２】図１のパルス幅演算手段１７にモードとして有
する相電圧波形を示す図。
する相電圧波形を示す図。
【図３】図１のパルス幅演算手段の構成を示す図。
【図４】図１のパルス幅演算手段における第１位相領域
の分割方法を示す図。
の分割方法を示す図。
【図５】図１のパルス幅演算手段における第２位相領域
の分割方法を示す図。
の分割方法を示す図。
【図６】図１のパルスモード判定手段におけるパルスモ
ード判定処理を示す図。
ード判定処理を示す図。
【図７】本発明の実施例におけるダイポーラパルス生成
方法の概念図。
方法の概念図。
【図８】本発明の実施例におけるユニポーラパルス生成
方法の概念図。
方法の概念図。
【図９】本発明の実施例における３パルス生成方法の概
念図。
念図。
【図１０】本発明の実施例における３パルスセット位相
テーブルを示す図。
テーブルを示す図。
【図１１】本発明の実施例における１パルス生成方法の
概念図。
概念図。
【図１２】本発明の実施例における１パルスセット位相
テーブルを示す図。
テーブルを示す図。
【図１３】本発明の実施例におけるユニポーラにおける
位相領域とパルス補正処理を示す図。
位相領域とパルス補正処理を示す図。
【図１４】本発明の実施例における３パルスにおける位
相領域とパルス補正処理を示す図。
相領域とパルス補正処理を示す図。
【図１５】本発明の実施例におけるユニポーラにおける
パルス幅補正の一例を示す図。
パルス幅補正の一例を示す図。
【図１６】本発明の実施例における３パルスにおけるパ
ルス幅補正の一例を示す図。
ルス幅補正の一例を示す図。
１…ＰＷＭパルス発生手段、１０…位相演算手段、１２
…正弦値演算手段、１４…変調率演算手段、１５…瞬時
電圧演算手段、１６…差電圧演算手段、１７…パルス幅
演算手段、１８…パルス生成手段、１９…パルス分配手
段、３０…直流架線、３２，３３…分割コンデンサ、３
４ａ，３４ｂ，３４ｃ…スイッチングユニット。
…正弦値演算手段、１４…変調率演算手段、１５…瞬時
電圧演算手段、１６…差電圧演算手段、１７…パルス幅
演算手段、１８…パルス生成手段、１９…パルス分配手
段、３０…直流架線、３２，３３…分割コンデンサ、３
４ａ，３４ｂ，３４ｃ…スイッチングユニット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 稲荷田 聡 茨城県ひたちなか市市毛1070番地 株式 会社 日立製作所 水戸工場内 (72)発明者 照沼 睦弘 茨城県ひたちなか市市毛1070番地 株式 会社 日立製作所 水戸工場内 (72)発明者 中村 清 東京都千代田区神田駿河台四丁目６番地 株式会社 日立製作所内 (56)参考文献 特開 平７−75345（ＪＰ，Ａ) 特開 平６−30564（ＪＰ，Ａ) 特開 平８−317663（ＪＰ，Ａ) 特開 平６−54547（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48
Claims (2)
- 【請求項１】直流電圧を分割する直列接続された２つの
コンデンサと、これらのコンデンサから給電される直流
を交流相電圧に正，零，負の３つの電位を有する電圧パ
ルスとして出力する電力変換器と、該電力変換器の力行
／回生を指令する手段と、該電力変換器を駆動するため
のパルス幅変調された信号を発生するＰＷＭパルス発生
手段を備えた電力変換器の制御装置において、 前記ＰＷＭパルス発生手段は、前記２つのコンデンサで
分担した電圧の差を検出する手段と、前記出力相電圧の
基本波の半周期におけるパルス数が４以上の場合、少な
くとも前記力行／回生指令と２つのコンデンサで分担し
た電圧の差電圧の検出値とに基づき、出力相電圧基本波
の６０度〜１８０度及び２４０度〜360度の期間に存在
するパルスに対してパルス幅を補正する手段を備えたこ
とを特徴とする電力変換器の制御装置。 - 【請求項２】直流電圧を分割する直列接続された２つの
コンデンサと、これらのコンデンサから給電される直流
を交流相電圧に正，零，負の３つの電位を有する電圧パ
ルスとして出力する電力変換器と、該電力変換器の力行
／回生を指令する手段と、該電力変換器を駆動するため
のパルス幅変調された信号を発生するＰＷＭパルス発生
手段を備えた電力変換器の制御装置において、 前記ＰＷＭパルス発生手段は、前記２つのコンデンサで
分担した電圧の差を検出する手段と、前記出力相電圧基
本波の半周期におけるパルス数が３の場合は、少なくと
も前記力行／回生指令と２つのコンデンサで分担した電
圧の差電圧の検出値とに基づき、前記３パルスのうちの
真ん中のパルスのパルス幅のみを補正する手段を備えた
ことを特徴とする電力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14888296A JP3265986B2 (ja) | 1996-06-11 | 1996-06-11 | 電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14888296A JP3265986B2 (ja) | 1996-06-11 | 1996-06-11 | 電力変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331683A JPH09331683A (ja) | 1997-12-22 |
| JP3265986B2 true JP3265986B2 (ja) | 2002-03-18 |
Family
ID=15462832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14888296A Expired - Fee Related JP3265986B2 (ja) | 1996-06-11 | 1996-06-11 | 電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3265986B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4498891B2 (ja) * | 2004-11-10 | 2010-07-07 | 東芝三菱電機産業システム株式会社 | 半導体電力変換装置 |
| JP2006191743A (ja) * | 2005-01-06 | 2006-07-20 | Fuji Electric Systems Co Ltd | ３レベルｐｗｍ電力変換装置 |
| JP5391132B2 (ja) * | 2010-04-12 | 2014-01-15 | 三菱電機株式会社 | 電力変換装置 |
| KR101503626B1 (ko) * | 2010-12-15 | 2015-03-24 | 엔이씨 유럽 리미티드 | 전력선 접속부를 통해 전력 공급 디바이스에 의해 적어도 하나의 전동식 디바이스를 식별하는 방법 및 시스템 |
| JP5964184B2 (ja) * | 2012-09-06 | 2016-08-03 | 新電元工業株式会社 | スイッチング電源装置 |
| JP6208089B2 (ja) * | 2014-07-29 | 2017-10-04 | 株式会社日立製作所 | ３レベル三相インバータの駆動制御装置 |
| WO2020261556A1 (ja) * | 2019-06-28 | 2020-12-30 | 三菱電機株式会社 | 電力変換装置および電力変換装置の駆動方法 |
| US20230137557A1 (en) * | 2020-03-27 | 2023-05-04 | Mitsubishi Electric Corporation | Three-level power converter and method of controlling intermediate potential of direct current power supply unit |
-
1996
- 1996-06-11 JP JP14888296A patent/JP3265986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09331683A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2888104B2 (ja) | 電力変換装置 | |
| US5467262A (en) | Electric power converting apparatus | |
| US5506765A (en) | Control apparatus of power converter and control apparatus of electric motor vehicle | |
| JP2765315B2 (ja) | 電力変換装置及びこれを利用した電気車の制御装置 | |
| JPH05227796A (ja) | 電力変換器の制御装置 | |
| Giri et al. | An improved PWM scheme for three-level inverter extending operation into overmodulation region with neutral-point voltage balancing for full power-factor range | |
| JP3265986B2 (ja) | 電力変換器の制御装置 | |
| JP3755089B2 (ja) | 電気車の制御装置 | |
| CN112534709A (zh) | 旋转电机控制装置 | |
| JP2006121877A (ja) | モータ制御装置 | |
| JP4058742B2 (ja) | ３レベル電力変換装置 | |
| JP3826363B2 (ja) | 電気車の制御装置 | |
| JP3700019B2 (ja) | 電気車の制御装置 | |
| JP3760248B2 (ja) | 電気車の制御装置 | |
| JP3747259B2 (ja) | 電気車の制御装置 | |
| JP3182322B2 (ja) | Ｎｐｃインバータのｐｗｍ制御装置 | |
| JP2019201493A (ja) | マルチレベル電力変換装置およびその制御方法 | |
| JPH09149658A (ja) | 直列多重型インバータ装置 | |
| JP2006014532A (ja) | ３レベル電力変換装置 | |
| JP3341047B2 (ja) | 多レベル電力変換装置 | |
| JPH11146657A (ja) | 電力変換装置 | |
| JP2002084761A (ja) | 電力変換装置 | |
| JPH09163755A (ja) | 電力変換装置の制御装置 | |
| JP3643902B2 (ja) | 電気車の電力変換装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |