JP5377275B2 - 情報処理装置又は情報処理方法 - Google Patents
情報処理装置又は情報処理方法 Download PDFInfo
- Publication number
- JP5377275B2 JP5377275B2 JP2009295617A JP2009295617A JP5377275B2 JP 5377275 B2 JP5377275 B2 JP 5377275B2 JP 2009295617 A JP2009295617 A JP 2009295617A JP 2009295617 A JP2009295617 A JP 2009295617A JP 5377275 B2 JP5377275 B2 JP 5377275B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- external device
- cycle
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Description
外部デバイスに対してクロックを供給する供給手段と、
前記クロックと同期させて前記外部デバイスにより出力されるデータを受信する受信手段と、前記受信手段の受信することになるデータとサイクル遅延量との関係を示す遅延情報を保持する記憶手段と、
前記受信手段の受信したデータと前記遅延情報とを比較することでサイクル遅延量を検出する検出手段と、
を有することを特徴とする。
次に、外部デバイスコントローラ103が外部デバイス107からデータ(外部デバイスデータ)を受信する処理について説明する。
次に、スキュー補正をするための構成の詳細を説明する。
次に、サイクル遅延を補正するための構成の詳細を説明する。
図4(b)は本実施例で選択手段として機能する出力クロック制御部213の構成を示す。第一クロック制御部221(第一制御部)は、受信バッファフル信号241と受信ステータス信号239とを受信して、特許文献1や参考例(図21参照)と同様のクロック制御を行う(第三クロック制御モード)。一方で、第二クロック制御部222(第二制御部)は、受信ステータス信号239とゲーティングパターン252に基づいて、後述するクロック制御を行う(第一クロック制御モード)。さらに、第三クロック制御部223(第三制御部)は外部デバイスコントローラのホストクロック115を停止させずにそのまま出力するように制御する出力クロックイネーブル信号243を生成するように制御する(第二クロック制御モード)。
ここで、外部デバイスコントローラ103と外部デバイス107との間でコマンドやデータの授受に用いる信号のフォーマットについて説明する。
次に、外部デバイスコントローラ103が正しくデータを取り込めるように、各種パラメータ(スキュー設定値、サイクル設定値)を調節するキャリブレーション処理について説明する。
図23を参照すると、r_data_buff(0)234と入力されたシリアル形式の受信データd2h_data236との内容が一致しているので、キャリブレーション処理は完了してしまう。しかし、図24に示すように実際にデータを受信する際にはデータの取りこぼしなどが発生する。
また、受信バッファ209が受信バッファフル信号241をデアサートされてから、出力クロックイネーブル信号243がアサートされ、出力クロック244のゲーティングが解除される。出力クロック244は立ち下がりを基準にゲーティングしたので、解除されてから1/2経ってから立ち上がる。しかし、出力クロック244のゲーティングが解除されているにも係らず、外部デバイス107と外部デバイスコントローラ間の遅延によって外部デバイス107からシリアル形式の受信データ“D2”が送信され続けてしまう。
図20に、キャリブレーションパターンとして“01010101”を用いた一例を示す。詳細は後述するが、現在のサイクル設定値と実際の遅延サイクル数が合致している場合は、外部デバイスコントローラ103はキャリブレーションパターンを“01010101”のように受信できる。しかし、現在のキャリブレーションパターンに対して、実際の遅延サイクル数が1サイクル多い場合にキャリブレーションパターンとして、“01011101”のように受信する。その場合、サイクル演算部602が前述の処理によって受信したキャリブレーションパターンと、受信する予定のキャリブレーションパターン(期待値)とを比較して、遅延の有無を検出する。遅延がある場合には、受信されるパターン(図20参照)に基づいて実際のサイクル数との差を検知する。サイクル演算部602(又はCPU101)はS1208において、検知された実際の遅延サイクルを、サイクル設定値として設定し、サイクル調整フローを完了する。なお、キャリブレーションシーケンスを終了した場合、出力クロック制御部213が第三クロック制御モードに切り替えてデータの送受信に備える。
このようにスキュー調整とサイクル調整を分離しないと、期待値と受信データ236が一致するまで総当りでキャリブレーションパターンの受信及び比較(最大でN1×N2回)を行わなければならず、キャリブレーション処理にかなりの時間を要する。
ここで、キャリブレーションパターンとゲーティングパターンの相関について説明する。キャリブレーション処理が完了した際には、サイクル設定値256の示すサイクル数が、実際に遅延しているサイクル数と一致するものとする。図24の例では、サイクル遅延が1サイクルである為に、設定すべき正しいサイクル設定値256の示す値は“1”となる。(図24に示す波形は、サイクル設定値256がサイクル未調節の場合に相当する。)
出力クロック244のゲーティングパターンとキャリブレーションパターン設定を適切にするとそれだけキャリブレーション処理の精度が上がる。例えば、図24の例では、受信データ“D1”を受信出来ず、その代わりに受信データ“D2”が2回受信されてしまっている。このようにデータの置き換えが発生してしまうため、好ましくないキャリブレーションパターン(後述の観点を考慮していないパターン)を用いて受信データ236との比較をすると、キャリブレーションパターンの受信及び比較を行う回数が増えたり処理の精度が低下したりする可能性が高くなる。例えば、スキュー調整とサイクル調整について、期待値と受信データ236が一致するまで総当りで比較(最大でN1+N2回となる)を行う必要がある。
ディレイ指標M=(実際のディレイ量)−(サイクル設定値)とし、ディレイ指標Mと受信されるキャリブレーションパターンとの相関について説明する。ここで、実際のディレイ量とは、サイクル設定値が“0”の場合(スキュー調節後でサイクル未調節に相当)に、受信データ236が出力クロック244に対して遅延しているサイクル数である。
出力クロック244をゲーティングし続けるサイクル数をゲーティング量Nとして、(スキュー調節後でサイクル調節が誤っている場合に)Nと受信されるキャリブレーションパターンの相関について説明する(Nの定義は図5参照)。
ゲーティングを複数回行う場合、前のゲーティングタイミングから、次のゲーティングタイミングまでのサイクルをLとし、(スキュー調節後でサイクル調節が誤っている場合に)Lと受信されるキャリブレーションパターンとの相関について説明する。(Lの定義は図5参照)。図11、図12、図13、図14にLが1〜4の時の、キャリブレーション中の波形を示す。L>=Mならば、複数回のゲーティングは、独立したゲーティングとして扱える。すなわち、Mサイクル分のデータの置き換えが、ゲーティングの回数分だけ発生する。そうでない場合には、複数回のゲーティングは、互いに相関を持ち、M*(ゲーティングの回数)−(M−L)個のデータが連続して置き換わる。
ゲーティング開始位置をS、ゲーティング終了位置をEとし、(スキュー調節後でサイクル調節が誤っている場合に)S、Eと受信されるキャリブレーションパターンとの相関について説明する(S,Eの定義は図5参照)。
“D4〜D7=0101”
これは、(1)〜(4)の相関に基づいて設定している、もちろん“1”と“0”は逆であっても、その場合に対応する期待値を設定しておけばよい。
図18の例では、シリアル形式の受信データ236について“D0”の受信を開始した時点で、出力クロックイネーブル信号243をデアサートして、出力クロック244をゲーティングしている。出力クロック244をゲーティングしているが、外部デバイス107からシリアル形式の受信データ237について“D1”と“D2”が送信される。出力クロックイネーブル信号243のデアサート開始から1サイクル後に、受信イネーブル信号250もデアサートされる。受信データSP変換部210は、受信イネーブル信号250のデアサートを受けて、すぐにシリアル形式の受信データの受信を停止する。
Claims (16)
- 外部デバイスに対してクロックを供給する供給手段と、
前記外部デバイスに対してキャリブレーションパターンを送信するように指示する指示手段と、
前記クロックと同期させて前記外部デバイスにより出力される外部デバイスデータを受信する受信手段と、
前記クロックをどのタイミングで停止させるかを示すゲーティング情報に基づいて前記供給手段による前記クロックの供給を停止させる制御手段と、
前記受信手段の受信することになるキャリブレーションパターンとサイクル遅延量との関係を示す遅延情報を保持する記憶手段と、
前記制御手段を機能させた状態で前記受信手段の受信したキャリブレーションパターンと前記遅延情報とを比較することでサイクル単位の遅延量を検出する検出手段と、
前記サイクル遅延量に基づいて前記受信手段のデータ取り込みタイミングを遅延させる遅延手段と
を有することを特徴とする情報処理装置。 - 前記供給手段の供給するクロックを発振する発振手段と、
前記受信手段の受信するデータを前記発振手段の発振するクロックの1サイクルより小さい量だけ遅延させて位相ズレを補正する第1遅延手段と、
前記受信手段を制御する制御信号を前記発振手段の発振するクロックの1サイクルの整数倍だけ遅延させて前記受信手段に入力させることで、前記受信手段における周期単位のデータ取り込みタイミングのズレを補正する第2遅延手段とを更に有する
ことを有することを特徴とする請求項1に記載の情報処理装置。 - 前記第2遅延手段は入出力が直列に接続されている複数のフリップフロップを有し、前記制御信号を周期単位で遅延させる場合に前記複数のフリップフロップのうちの1つの出力を選択的に出力することを特徴とする請求項2に記載の情報処理装置。
- 前記受信手段に受信させるキャリブレーションパターンを送信するように前記外部デバイスに対して指示する指示手段と、
前記クロックをどのタイミングで停止させるかを示すゲーティング情報に基づいて前記供給手段による前記クロックの供給を停止させる第一クロック制御モードと、前記クロックの供給を停止させない第二クロック制御モードとを選択的に機能させる選択手段とを有し、
前記選択手段は、前記キャリブレーションパターンの位相ズレを調節する場合に前記第二クロック制御モードを機能させ、前記キャリブレーションパターンのサイクル遅延を調節する場合に前記第一クロック制御モードを機能させることを特徴とする請求項1乃至3のいずれか1項に記載の情報処理装置。 - 受信するキャリブレーションパターンの期待値を保持する記憶手段と、
前記選択手段によって前記制御手段を機能させた状態で前記受信手段の受信したキャリブレーションパターンと前記記憶手段の保持する期待値とを比較して一致するかを判定するする判定手段と
を更に有することを特徴とする請求項4に記載の情報処理装置。 - 前記判定手段は前記受信手段の受信したキャリブレーションパターンと前記期待値とが一致することを判定し、前記受信手段によるデータの取り込みタイミングの調整が完了したことを判断することを特徴する請求項5に記載の情報処理装置。
- 前記キャリブレーションパターンは複数の値によって構成され、当該複数の値のうち連続する所定数の値の夫々が直前の値と異なっていることを特徴とする請求項4乃至6のいずれか1項に記載の情報処理装置。
- 前記所定数は前記情報処理装置と前記外部デバイスとの間で発生し得る遅延量に対応するサイクル数以上であることを特徴とする請求項7に記載の情報処理装置。
- 前記受信手段の受信したデータを保持し、自身がデータの保持をできない場合に通知する保持手段を更に有し、
前記選択手段は、前記キャリブレーションパターンに基づくデータの取り込みタイミングの調節が完了した場合に、前記保持手段からの通知を受けて前記供給手段による前記クロックの供給を停止させる第三クロック制御モードを機能させることを特徴とする請求項4乃至8のいずれか1項に記載の情報処理装置。 - 前記保持手段はFIFO構造であり、前記通知がFIFOの残量情報を示す信号に基づいていることを特徴とする請求項9に記載の情報処理装置。
- 前記外部デバイスとの通信の種別を判断する識別手段を更に有し、前記外部デバイスが所定の種別でないと判断できる場合に、前記選択手段は前記受信手段のデータ取り込みタイミングを調節する際に前記第三クロック制御モードを機能させることを特徴とする請求項9又は10に記載の情報処理装置。
- 前記ゲーティング情報は、周期的なタイミングで前記供給手段がクロックを停止することを示す情報を有することを特徴とする請求項1乃至11のいずれか1項に記載の情報処理装置。
- 前記ゲーティング情報は、前記制御手段によって前記クロックの停止し始めるタイミング、前記クロックの停止を解除させるタイミング、クロックを停止させる周期の少なくとも何れか1つを示すことを特徴とする請求項1乃至12のいずれか1項に記載の情報処理装置。
- 前記外部デバイスとの通信の種別を判断する識別手段を更に有し、前記外部デバイスが所定の種別であると判断できる場合に、前記選択手段は前記受信手段のデータ取り込みタイミングを調節する際に前記第一クロック制御モードを機能させることを特徴とする請求項4乃至13のいずれか1項に記載の情報処理装置。
- 前記制御手段が、少なくとも前記受信手段の受信しているキャリブレーションパターンの値が変動するタイミングの1つで前記クロックを停止し始めることを特徴とする請求項1乃至14のいずれか1項に記載の情報処理装置。
- 前記制御手段が、少なくとも前記受信手段の受信しているキャリブレーションパターンの値が変動するタイミングの1つで前記クロックの停止を解除することを特徴とする請求項請求項1乃至15のいずれか1項に記載の情報処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009295617A JP5377275B2 (ja) | 2009-12-25 | 2009-12-25 | 情報処理装置又は情報処理方法 |
US13/518,344 US8909970B2 (en) | 2009-12-25 | 2010-12-21 | Information processing apparatus or information processing method which supplies a clock to an external device |
CN201080058944.4A CN102668444B (zh) | 2009-12-25 | 2010-12-21 | 信息处理装置或信息处理方法 |
PCT/JP2010/007406 WO2011077707A1 (en) | 2009-12-25 | 2010-12-21 | Information processing apparatus or information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009295617A JP5377275B2 (ja) | 2009-12-25 | 2009-12-25 | 情報処理装置又は情報処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011135531A JP2011135531A (ja) | 2011-07-07 |
JP2011135531A5 JP2011135531A5 (ja) | 2013-02-14 |
JP5377275B2 true JP5377275B2 (ja) | 2013-12-25 |
Family
ID=44195261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009295617A Active JP5377275B2 (ja) | 2009-12-25 | 2009-12-25 | 情報処理装置又は情報処理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8909970B2 (ja) |
JP (1) | JP5377275B2 (ja) |
CN (1) | CN102668444B (ja) |
WO (1) | WO2011077707A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8941430B2 (en) * | 2012-09-12 | 2015-01-27 | Nvidia Corporation | Timing calibration for on-chip interconnect |
US11916558B1 (en) * | 2022-12-13 | 2024-02-27 | Qualcomm Incorporated | DDR phy parallel clock paths architecture |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59173839A (ja) * | 1983-03-22 | 1984-10-02 | Matsushita Electric Ind Co Ltd | 直列デ−タ転送回路 |
JP3157029B2 (ja) * | 1992-02-28 | 2001-04-16 | 沖電気工業株式会社 | データ受信装置 |
JP3367009B2 (ja) * | 1995-08-31 | 2003-01-14 | 京セラ株式会社 | プリンタ装置における同期式データ伝送方式 |
US5922076A (en) * | 1997-09-16 | 1999-07-13 | Analog Devices, Inc. | Clocking scheme for digital signal processor system |
JP3173457B2 (ja) * | 1998-03-23 | 2001-06-04 | 日本電気株式会社 | データ通信装置 |
US6735709B1 (en) * | 2000-11-09 | 2004-05-11 | Micron Technology, Inc. | Method of timing calibration using slower data rate pattern |
JP2002247141A (ja) | 2001-02-21 | 2002-08-30 | Aisin Seiki Co Ltd | シリアル通信装置 |
CN100412749C (zh) | 2004-10-21 | 2008-08-20 | 威盛电子股份有限公司 | 存储器信号定时调校方法与相关装置 |
DE102005019041B4 (de) | 2005-04-23 | 2009-04-16 | Qimonda Ag | Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten |
US7886085B2 (en) * | 2006-04-05 | 2011-02-08 | Panasonic Corporation | Removable memory device, phase synchronizing method, phase synchronizing program, medium recording the same, and host terminal |
US8024599B2 (en) * | 2007-03-08 | 2011-09-20 | Sandisk Il Ltd | Bias and random delay cancellation |
KR100942953B1 (ko) * | 2008-06-30 | 2010-02-17 | 주식회사 하이닉스반도체 | 데이터 전달 회로 및 그를 포함하는 반도체 메모리 장치 |
KR101375466B1 (ko) * | 2009-01-12 | 2014-03-18 | 램버스 인코포레이티드 | 다중 전력 모드를 갖는 메조크로노스 시그널링 시스템 |
-
2009
- 2009-12-25 JP JP2009295617A patent/JP5377275B2/ja active Active
-
2010
- 2010-12-21 US US13/518,344 patent/US8909970B2/en active Active
- 2010-12-21 WO PCT/JP2010/007406 patent/WO2011077707A1/en active Application Filing
- 2010-12-21 CN CN201080058944.4A patent/CN102668444B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102668444A (zh) | 2012-09-12 |
CN102668444B (zh) | 2014-12-10 |
US20120266009A1 (en) | 2012-10-18 |
JP2011135531A (ja) | 2011-07-07 |
WO2011077707A1 (en) | 2011-06-30 |
US8909970B2 (en) | 2014-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102507714B1 (ko) | SRIS를 지원하는 PCIe 장치 | |
JP5501378B2 (ja) | 情報処理装置又は情報処理方法 | |
US20040068682A1 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
US6791953B2 (en) | Interface apparatus | |
JP5377275B2 (ja) | 情報処理装置又は情報処理方法 | |
US6342795B1 (en) | Control circuit having clock control unit | |
US8751842B2 (en) | Microcontroller and method of controlling the same | |
JP5448795B2 (ja) | 情報処理装置又は情報処理方法 | |
JP2012124716A (ja) | データ受信装置、データ送信装置、制御方法 | |
JP5717897B2 (ja) | 情報処理装置又は情報処理方法 | |
US6639436B2 (en) | Semiconductor integrated circuit with function to start and stop supply of clock signal | |
US20090232266A1 (en) | Signal processing device | |
KR100734521B1 (ko) | 시스템 온 칩을 위한 ip 모듈 | |
US20240241569A1 (en) | Method for adaptively adjusting state transition time in peripheral component interconnect express system to enhance overall performance, and associated apparatus | |
JP2007025880A (ja) | データ転送方式 | |
JP2024122106A (ja) | 制御装置 | |
JPH08329000A (ja) | 情報処理装置 | |
JP2005094597A (ja) | 遅延制御装置 | |
US7512200B2 (en) | Circuit to detect clock delay and method thereof | |
JPH09277664A (ja) | プリンタ制御装置 | |
KR20140083367A (ko) | 지연 고정 루프 및 이를 포함하는 레이턴시 조절회로 | |
JP2007172026A (ja) | スキュー補正機能を有する回路ブロック | |
JP2006236060A (ja) | バスインターフェイス回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130924 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5377275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |