JPS59173839A - 直列デ−タ転送回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複数のデジタル計算機や周辺装置間のデータ
通信を行なうために用いられている直列データ通信網に
おけるデータ損失を防止しデータの保護を行なう、＠列
データ転送回路に関するものである。

従来例の構成とその問題点 近年７複数のデジタル計算機の結合されたマルチプロセ
ッサ装置化が進み、プロセッサ間のデータ転送に直列デ
ータ通信網による相互通信が用いられ、送受側の相互の
同期とデータ保護の回路を備えている。

以下に従来の直列データ転送回路について説明する。

第１図に、従来の直列データ転送回路の構成図を示す。

１はデータの入力用の直列データ線−１′はデ−りの出
力用の直列データ線で外部に卦いて１と１′は１本の直
列データ線に接続さ九てｂる。２はデジタル計算機の並
列データバス、３は直列データに同期した送信用の同期
クロックを転送するための同期クロック線、４は直列デ
ータのピット数を計数するビットカウンタである。５は
シフトレジスタで、送信用の同期クロックに同期して。

直列データから並列データに−あるいは逆に、並列デー
タから直列データに変換を行なう。６はデータバッファ
で、シフトレジスタ５　ト並列チーｉバス２の間で一時
的に並列データを保持する。７はデータバッファ６から
シフトレジスタ５にデータ転送するデータ転送信号ａを
入力するためのデータ転送信号線、８はデータバッファ
にデータを書き込むための書込信号すを入力する書込信
号線。

９はデータバッファ６の内容を並列データバス２ｔｌＩ
Ｃｉ＆Ｌみ吊すための読出信号Ｃを入力する読出信号線
である。１０はビットカウンタ４の出力データ線、１１
は１ワ一ド分の送信又は受信が終了した生金デジタル計
算機に示すための割込信号を発生させる割込信号発生、
１２は割込信号線、１３はデータ転送を行なうだめの同
期クロックを発生するクロック発生回路である。

以上のように構成さｔ′した従来の直列データ転送回路
について、以下にその動作を説明する。

シフトレジスタ６の転送データが空になる。すなわち１
ワ一ド分の転送が終了すると割込信号発生回路１１が割
込信号を発生して、デジタル計算機に１ワ一ド分の転送
が終了し、データバッファに転送データを書き込むこと
が可能な状態になっていることを伝えると共に、データ
ノくノフマ６に保持されているデータをシフトレジスタ
５に同期クロックと同期した転送信号ａにより読み込む
。

シフトレジスタ６の並列データは同期クロックに同期し
て１ビツトづつシフトしながらシフトレジスタの出力端
子ＳＯＤ、ｌ：リデータ送信用の直列データバス１′に
送出される。データバッファ６が空の時に、シフトレジ
スタ５の転送データが空になると〜割込信号発生回路１
１が割ジ込み信号を発生すると同時に、クロック発生回
路１３０同期クロックを停止して受信側に転送データの
停止を伝達する。

以上の動作の流れを第２図に示すフローチャートで説明
する。

（イｌ　：　Ｍ　列データバス２よりデータノぐツファ
６に並列データを読み込む。

（ロ）：シフトレジスタ５が空になっているかどうカラ
調ベーシフトレジスタ６に転送データが残−ていれば、
空になるまで待つ。

（ハ）：シフトレジスタ５が空であれば、データ／くッ
ファ６に次のデータがすでに保持されているか調べる。

に）：データバッファ６からシフトレジスタ５に並列デ
ータを転送する。

Ｃう：同期クロックに同期させてシフトレジスタ５の転
送データを出力し、ビットカウンタ４をカウントアツプ
させる。

（へ）：全ビット転送したか調べ、残って１／−１れば
（ホ）の動作に戻る。

（ト）：其列データから直列データへの変換動作を終了
する場合は１以上の流れを終了させる。

次に、直列データを並列データに変換する受信モードに
ついて説明する。

データ入力用の直列データ線１より直列データを同期ク
ロックに同期させてシフトレジスタ５の直列データ入力
端子ＳＩＤよジシフトレジスタ５に読ミ込む。ピクトカ
ウンタ４は同期クロックを並列データのビット長と同数
、すなわち１ワ一ド分になるまでカウントし、シフトレ
ジスタ５が変換されたデータで満たされたことを示すと
１割込信号発生回路１１より割込信号を発生して、デジ
タル計算機にデータが受信されたことを伝える。

データバッファ６に変換された並列データを、データバ
ッファ６への書込信号により書き込む。

シフトレジスタ５は再び直列データ線１から直列データ
を受信する。データバッフ−６は読出信号により、並列
データバス２に並列データを転送する。

以上の動作の流れ金弟３図のフローチャートで説明する
。

直列データから並列データへの変換動作を開始すると、 （イ）二面列データ線１よ０同期クロックに同期して１
ビツトづつデータを読み込み、１ビツトシフトし、ビッ
トカウンタ４をカウントアツプさせる。

（男ｔビットカウンタ４が並列データビット長より小さ
げね、ば（ホ）の動作に戻る。シフトレジスタ５がデー
タで満ださね、ると、 （ヌ）：シフトレジスタ５からデータバッファ６に並列
データを転送し、並列データバス２側からの読み出しに
より並列データバス２に出力する。

００：直列データから並列データへの変換動作を続ける
場合は始めに戻る。

しかしながら上記のような構成では、送信データがなく
な−た時、同期クロックを停止させて受信側に転送する
データが存在しなりことを伝達できるが、受信側で、受
は取−たデータを読み出す前に次のデータが送られて米
た場合に、前のデータが壊われてしまうという問題点を
有していた。

発明の目的 本発明は前記従来の問題点を解消し、データ受信時にシ
フトレジスタとデータバッファが共に満たされた場合に
、さらにデータが送られてきて。

それまでに受信していたデータがこわされるのを余分の
信号線を必要とすることなく防ぐことができる直列デー
タ転送回路を提供することを目的とする。

発明の構成 本発明は、連続データを受信時にシフトレジスタとデー
タバック−が共に満たされた場合に同期クロックｉｔ−
一時的に低レベル電位に保つ受信クロノ〃停止回路を備
えた直列データ転送回路であり、同期クロック線を低レ
ベル電位にすることにより送信側からの同期クロックを
停止させて送信側の転送動作を中断させ、送信側と受信
側との転送同期をとることによりデータを保護すること
ができるものである。

実施例の説明 第４図は本発明の一実施例における直列データ転送回路
の構成を示すものである。

第４図において、１けデータの入力用の直列データ線、
１′はデータの出力用の直列データ線で外部において１
と１′は１本の直列データ線に接続すれている。２はデ
ジタル計算機の並列データバス、３は直列データに同期
した送信用の同期クロックを転送するための同期クロッ
ク線、４は直列データのビット数を計数するビットカウ
ンタである。５けシフトレジスタで、前Ｈ，＞送信用の
同期クロックに同期して、直列データから並列データに
、あるいは逆に並列データから直列データに変換を行な
う。６はデータバノフマで、シフトレジスタ６と並列デ
ータバス２０間で一時的に並列ブータラ保持する。７は
データバッファ６からシフトレジスタ６にデータを転送
するデータ転送信号ａを入力するためのデータ転送信号
線、８けテ〜タバノファにデータを書き込むための書込
信号すを入力するための書込信号線、９はデータバッフ
ァ６の内容全並列データバス２に読み出すための読出信
号Ｃを入力するための読出信号線である。

１′ワ一ド分の送信又は受信が終了した事を示す割込信
号発生回路、１２は割込信号線、１３はデータ転送を行
なうための同期クロックを発生するクロック発生回路、
１４は受信時にシフトレジスタ５とデータバッファ６が
共に満たされた場合に同期クロック線３を一時的に低レ
ベルに保つ受信クロック停止回路−１５は同期クロック
が一時的に低レベルに保たれて因る状態を検出する低レ
ベル検出回路＋　１６は同期クロック線３が低レベルに
保たれたことをクロック発生回路１３に伝え、同期クロ
ックの発生を停止するための送信クロック停止信号ｄを
入力する送信クロック停止信号線である。

以上のように構成された本実施例の直列データ転送回路
につｂて以下、その動作を説明する。

まず並列データを直列データに変換する送信モードにつ
いて説明する。

並列データバス２よＶ並列データをデータバノフ１６に
書込信号ｂＫより書き込む。この並列テ送終了するまで
データバッファ６に保持しておく。

シフトレジスタ５のデータが空になる。すなわちピット
カウンタ４が１ワ一ド分のビットをカウントすると割込
信号発生回路１１が割込信号を発生し、デジタル計算機
にシフトレジスタ５がら１ワ一ド分のデータ送出が終了
したことを伝え、同期クロックに同期した転送信号にょ
クデータバッファ６に保持されているデータをシフトレ
ジスタ５に読み込む。シフトレジスタ５のデータは同期
クロックに同期して１ビツトづつシフトしながらシフト
レジスタ５の出力端子５ＯＤｊｐデータの出力用の直列
データバ２１′に送出される。データバッファ６がらシ
フトレジスタ５にデータが転送されデータバッファらが
空になり、シフトレジスタ５のデータが１ワ一ド分送出
される間に、デジタル計算機が並列データバス２よりデ
ータバッファ６にデータを書き込まなければ、シフトレ
ジスタ５のデータが空になると１割込信号発生回路１１
から割込信号を発生すると同時に、クロック発生回路１
３０同期クロックの発生を停止して受信画にデータの転
送の停止を伝達する。

送信中、同期クロック線３が一時的に低レベルに保持さ
れると、低レベル検出回路１５よＶ送信クロック停止信
号ｄを発生させ、クロック発生回路１３の同期クロック
の発生を停止させ、データの送出を中断する。同期クロ
ック線が再び高レベルにもどると低レベル検出回路１５
は送信クロック停止信号ｄを・解除して、クロック発生
回路１３の同期クロｙりの発生を再開させる。

次に直列データを並列データに変換する受信モードにつ
いて説明する。

データの入力用の直列データ線１よ、！２直列データを
同期クロックに同期してシフトレジスタ５の入力端子Ｓ
ＩＤよりシフトレジスタ５に読む込む。

ビットカウンタ４は同期クロックを１ワードのビット長
と同様になるまでカウントし、シフトレジスタ５が変換
されたデータで満たされたことを示して割込信号発生回
路１１に割込信号を発生させ、デジタル計算機に１ワー
ドのデータが受信されたことを伝え、データバック−６
に変換さｔｌ、／＋並列データ全書込信号により書き込
む。シフトレジスタ５は再び入力用の直列データ線１か
ら入力端子ＳＺＤより直列データを受信する。データバ
ラン−６の並列データは、読出信号により並列データバ
ス２に並列データを転送する。

シフトレジスタ５からデータバッファ６に並列データを
転送後、シフトレジスタ６に再び直列データを入力して
シフトレジスタ５がデータで満される以前に、並列デー
タが並列データバス２に読出信号により読み出されなけ
れば、データバッファらとシフトレジスタ５はデータで
満され、受信クロック停止回路１４は同期クロック線３
を低レベル電位に保つ。これにより、送信側では、同期
クロック線３が低レベルに保持されていることを検出し
て送信クロックを停止する。

以上のように１本実施例では、受信クロック停止回路と
低レベル検出回路を設けることにまり、受信側のシフト
レジスタとデータバッフ７が満たされた場合に、同期ク
ロックを停止させて、データの転送全停止し、転送デー
タの保護ができる。

発明の効果 本発明の直列データ転送回路は受信クロック停止回路と
低レベル検出回路を設けることにより。

連続した直列データ転送にお込て、送信側と受信側の同
期が保持され、転送データの保護ができる。

また受信側から送信側のクロック送出全土めるためには
同期クロック線を低レベルにするだけでよいので、クロ
ック送出停止のための信号を送るための余分の信号線が
不要であり、その実用的効果は大きい。

【図面の簡単な説明】

第１図は、従来の直列データ転送回路の構成を示すブロ
ック図、第２図は同直列データ転送回路の並列データを
直列データに変換する場合の動作を示すフローチャート
、第３図は直列データを並列データに変換する場合の動
作を示すフローチャート、第４図は本発明の一実施例に
おける直列データ転送回路の構成を示すブロック図であ
る。 ２・・・・・・並列データバス、３・・・・・・同期り
ａツク線、５・・・・・・シフトレジスタ、６・・・・
・・データバッファ、１１・・・・・割９込み信号発生
回路、１４・・・・・・受信クロック停止回路、１５・
・・・・・低レベル検出回路。 代理人の氏名　弁理士　中　尾　敏　男　はが１名。

Claims (1)

【特許請求の範囲】
1. 直列データと並列データとの変換を行なうシフトレジス
   タと、前記シフトレジスタと並列データバスとの間で一
   時的に並列データを保持するデータバッファと、前記シ
   フトレジスタが送信時には空に、受信時には満たされた
   時に割り込み信号を発生する割込信号発生回路と、連続
   データの送信時に前記シフトレジスタとデータバッファ
   が共に空になった場合に一同期クロックの送出を停止さ
   せて、受信側にデータ転送が停止している状態を伝える
   送信クロック停止回路と、連続データを受信時に前記シ
   フトレジスタとデータバッフアカ共に満たされた場合に
   同期クロック線を一時的に低レベル電位に保つ受信クロ
   ック停止回路と、前記同期クロック線が低レベル電位に
   保たれている状態を検出する低レベル検出回路とを備え
   、連続データの送受信を行なう時矧、送信側と受信側と
   の間中同期クロック線を制御してデータ送出の制御を行
   なうことを特徴とする直列データ転送回路。