JP5376462B2 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5376462B2
JP5376462B2 JP2010080473A JP2010080473A JP5376462B2 JP 5376462 B2 JP5376462 B2 JP 5376462B2 JP 2010080473 A JP2010080473 A JP 2010080473A JP 2010080473 A JP2010080473 A JP 2010080473A JP 5376462 B2 JP5376462 B2 JP 5376462B2
Authority
JP
Japan
Prior art keywords
substrate
layer
mask layer
emitting device
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010080473A
Other languages
English (en)
Other versions
JP2011216525A (ja
Inventor
一行 只友
成仁 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaguchi University NUC
Original Assignee
Yamaguchi University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaguchi University NUC filed Critical Yamaguchi University NUC
Priority to JP2010080473A priority Critical patent/JP5376462B2/ja
Publication of JP2011216525A publication Critical patent/JP2011216525A/ja
Application granted granted Critical
Publication of JP5376462B2 publication Critical patent/JP5376462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は半導体発光素子及びその製造方法に関する。
発光ダイオード(LED)や半導体レーザ(LD)などの半導体発光素子として、基板上にGaN等の半導体層が設けられた構造を有するものが量産化されている。
特許文献1には、サファイア基板の半導体層が積層されたのとは反対側の裏面を粗面化した半導体発光素子が開示されており、これにより光取り出し効率の向上を図ることができる、と記載されている。
非特許文献1には、サファイア基板上にSiOで形成されたマスク層を設け、そのマスク層にサファイア基板が露出するようにストライプ状に溝を形成し、溝から露出したサファイア基板を起点としてGaNを結晶成長させることにより転位欠陥を低くすることができ、また、それによって発光出力パワー(外部量子効率)を高めることができる、と記載されている。
特開2006−245066号公報
K.Hoshino,T.Murata,M.Araki,and K.Tadatomo,phys.stat.sol.(c)5,No.9,3060-3062(2008)
ところで、表面にサブミクロンオーダーの多数の微細凹凸を有するサファイア基板を用いてGaNを結晶成長させた場合、得られるGaN層は、転位密度が大きく、そのため結晶品質が低いものとなってしまう。
本発明の課題は、転位密度が小さくて結晶品質が高い半導体層を備え、しかも発光効率の優れる半導体発光素子を提供することである。
本発明は、表面にサブミクロンオーダーの多数の微細凹凸を有する基板と、
上記基板の表面における多数の微細凹凸の一部分の凹部を埋めると共にその部分を覆うように設けられたマスク層と、
上記基板の表面における多数の微細凹凸の上記マスク層で覆われていない部分を起点として結晶成長することにより該基板上に形成された半導体層と、
を備えた半導体発光素子であって、
上記マスク層は、上記基板との屈折率差よりも上記半導体層との屈折率差の方が小さい。
本発明は、表面にサブミクロンオーダーの多数の微細凹凸を有する基板と、
上記基板の表面における多数の微細凹凸の一部分の凹部を埋めると共にその部分を覆うように設けられたマスク層と、
上記基板の表面における多数の微細凹凸の上記マスク層で覆われていない部分を起点として結晶成長することにより該基板上に形成された半導体層と、
を備えた半導体発光素子の製造方法であって、
マスク層を、基板との屈折率差よりも半導体層との屈折率差の方が小さい材料で形成するものである。
本発明によれば、基板の表面における多数の微細凹凸の一部分の凹部を埋めると共にその部分を覆うようにマスク層が設けられているので、マスク層で覆われていない部分を起点として結晶成長して形成された半導体層において、転位密度の低減及びそれによる結晶品質の向上を図ることができ、それに加えて、マスク層が基板との屈折率差よりも半導体層との屈折率差の方が小さいので、半導体層と基板との微細凹凸の界面のみならず、マスク層と基板との微細凹凸の界面においても光が散乱し、それによって高い発光効率を得ることができる。
実施形態に係る半導体発光素子の断面図である。 (a)〜(f)は実施形態に係る半導体発光素子の製造方法の説明図である。
実施形態について図面に基づいて詳細に説明する。
(半導体発光素子)
図1は本実施形態に係る半導体発光素子10を示す。
実施形態に係る半導体発光素子10は、表面にサブミクロンオーダーの多数の微細凹凸11aを有する基板11を備え、そして、基板11の表面における多数の微細凹凸11aの一部分の凹部を埋めると共にその部分を覆うようにマスク層12が設けられ、また、基板11の表面における多数の微細凹凸11aのマスク層12で覆われていない部分を起点として結晶成長することにより基板11上に形成された半導体層13が設けられた構成を有し、例えば発光ダイオード等として使用されるものである。
基板11としては、例えば、典型的にはサファイア基板(Alのコランダム構造の単結晶の基板)が挙げられ、その他、ZnO基板、SiC基板等が挙げられる。また、基板11は、サファイア基板等のベース基板の表面に、ベース基板と屈折率が近い乃至同じ酸化窒化ケイ素(SiON)或いは窒化アルミニウム(AlN)等を部分的に設けて微細凹凸11aを形成した加工基板であってもよい。ここで、本出願における「屈折率」とは、波長が350nmから700nmの光に対しての文献などで報告されている値、または実測値とする(以下、同様)。基板11は、例えば、発光素子の状態では矩形板状に形成されており、縦及び横のそれぞれが200〜1000μm、並びに厚さが50〜300μmである。
基板11の表面のサブミクロンオーダーの多数の微細凹凸11aとしては、例えば、多数の凹溝が幅方向に間隔をおいて並行に延びるように形成された構成が挙げられる。凹溝としては、例えば、台形溝、コの字溝、V字溝等が挙げられる。「サブミクロンオーダー」とは1万分の1ミリメートルオーダーであることから、凹溝は、例えば、溝開口幅が50〜900nm、溝深さが50〜800nm、及び溝間隔が150〜2000nmである。また、微細凹凸11aとしては、多数の有底凹孔が離散的に形成された構成が挙げられる。有底凹孔としては、例えば、円形孔、長方形孔、六角形孔等が挙げられる。有底凹孔は、例えば、孔径が50〜900nm、孔深さが50〜800nm、及び孔間隔が150〜2000nmである。孔の配列は四角形配列であってもよいし三角形配列であってもよい。また、微細凹凸11aとしては、多数の凸構造が離散的に形成された構成であってもよい。凸構造は、例えば、円形、長方形、六角形等が挙げられる。凸構造は、例えば、径が50〜900nm、高さが50〜800nm、及び凸構造の間隔が150〜2000nmである。凸構造の配列は四角形配列であってもよいし三角形配列であってもよい。
基板11の表面の少なくとも一部(例えば凹部側面や凹部底面)は、半導体層13を構成する半導体の結晶成長面に構成されている。その結晶成長面は、a面<{11−20}面>、c面<(0001)面>、m面<{1−100}面>、若しくはr面<{1−102}面>であってもよく、又は他の面方位の結晶面であってもよい。なお、a面、c面、及びm面は面方位が相互に直交する。
マスク層12の構成材料としては、例えば、半導体層13を構成する半導体が結晶成長不能で、屈折率が比較的高い、酸化ジルコニウム(ZrO、屈折率2.4)、ダイヤモンド(C、屈折率2.42)、酸化チタン(TiO、ルチル、屈折率2.71)、窒化アルミニウム(AlN、屈折率2.2程度)、窒化ホウ素(BN、屈折率2.4程度)、チタン酸ストロンチウム(SrTiO、屈折率2.37)、酸化窒化ケイ素(SiO:0<X<2,0<Y<4/3、屈折率1.7〜2.2)等が挙げられる。マスク層12の厚さは例えば0.1〜3.0μmである。基板と上記凸構造の大きい方の屈折率をnsubとし、半導体層の平均屈折率をnsemiとすると、マスク層12の屈折率nmaskは半導体層の屈折率に近い方が望ましく、nsemi−((nsemi−nsub)/2)〜nsemi+((nsemi−nsub)/2)であることが好ましい。具体的には2.1〜2.8であることが好ましい。なお、マスク層12は単一層で構成されていてもよく、また、複数層で構成されていてもよい。
マスク層12が覆う基板11の表面における多数の微細凹凸11aの部分の面積比率は20〜95%であることが好ましく、50〜90%であることがより好ましい。マスク層12が覆わない部分は開口が形成されることとなるが、その開口の形態としては、例えば、溝、孔等が挙げられる。溝形状が選択された場合は、マスク層12に形成された開口幅は例えば0.5〜3.0μmであり、周期は3.0〜30μmである。
半導体層13の構成材料としては、例えば、GaN、AlGaN、InGaN等が挙げられる。半導体層13の厚さは例えば2〜20μmである。なお、結晶成長起点である基板11の表面と半導体層13との間には厚さ20〜30nm程度の低温バッファ層が設けられていてもよい。
そして、実施形態に係る半導体発光素子10では、マスク層12が基板11との屈折率差よりも半導体層13との屈折率差の方が小さく、基板と上記凸構造の大きい方の屈折率をnsubとし、半導体層の平均屈折率をnsemiとすると、マスク層12の屈折率nmaskは、nsemi−((nsemi−nsub)/2)〜nsemi+((nsemi−nsub)/2)であることが好ましく、最も好ましいのはマスク層12の屈折率が半導体層13の屈折率と同一である場合である。具体例としては、例えば、基板11が屈折率1.76であるサファイア基板、マスク層12が屈折率2.4のZrOマスク層あるいは屈折率2.4のBN、及び半導体層13が屈折率2.4のGaN層の組合せ等が挙げられる。
このような構成によれば、基板11の表面における多数の微細凹凸11aの一部分の凹部を埋めると共にその部分を覆うようにマスク層12が設けられているので、マスク層12で覆われていない部分を起点として結晶成長して形成された半導体層13において、転位密度の低減及びそれによる結晶品質の向上を図ることができる。
また、一般に、半導体発光素子では、素子内外の屈折率の差異に起因する全反射角の制約のために発光した光の多くは素子内部に閉じ込められ、特に例えばサファイア基板とその上に成長したGaN層とを有する窒化物半導体発光素子の場合、それらの屈折率の差異に起因する全反射角の制約のために発光した光の多くはGaN層に閉じ込められる。その改善策として、サブミクロンサイズのサファイア表面の凹凸形状、あるいは凸構造により、散乱、回折などの効果により全反射角の制約が弱まり、光取り出し効率を著しく向上する。このとき、サブミクロンサイズの凹凸構造をサファイア表面に形成すると、結晶成長核の発生密度が高くなり、結晶性の低下を引き起こす。この結晶性の低下を防ぐためにマスク層12の導入を行った。しかしながら、マスク層12の屈折率が基板とほぼ同じか小さい、あるいは凸構造とほぼ同じか小さければ、上記の光取り出し効率の飛躍的向上をもたらす上記サブミクロンの凹凸形状あるいは凸構造が、散乱、回折などの光学的効果を発揮できないことになる。したがって、上記屈折率に設計すれば、半導体層13と基板11との微細凹凸11aの界面のみならず、マスク層12と基板11との微細凹凸11aの界面においても光が散乱、あるいは回折等を起こし、さらにはフォトニック結晶効果も生じ、それによって高い発光効率を得ることができる。
以下、実施形態に係る半導体発光素子10の例として、基板11が屈折率1.76のサファイア基板11、マスク層12が屈折率2.4のZrOマスク層12、及び半導体層13が屈折率2.4のu-GaN層13(不純物を故意に添加していない層)であり、その上にn型GaN層14、多重量子井戸層15、p型AlGaN層16、及びp型GaN層17の各半導体層が順に積層され、そして、p型GaN層17上にp型電極19が、また、エッチングされて露出したn型GaN層14上にn型電極18がそれぞれ設けられた構成のものについて説明する。
n型GaN層14の構成材料はn型ドーパントがドープされたGaNである。n型ドーパントとしては、例えば、Si、Ge等が挙げられる。n型ドーパントの濃度は例えば1.0×1017〜20×1017/cmである。n型GaN層14は、単一層で構成されていてもよく、また、n型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。n型GaN層14の厚さは例えば2〜10μmである。
多重量子井戸層15は、井戸層15aと障壁層15bとの交互積層構造を有する。井戸層15a及び障壁層15bの層数は例えば5〜15層である。
井戸層15aの構成材料としては、例えば、InGaN、InGaAlN等が挙げられる。井戸層15aの厚さは例えば1〜20nmである。
障壁層15bの構成材料としては、例えば、GaN、InGaN(ただし、井戸層のバンドギャップより大きい)等が挙げられる。障壁層15bの厚さは例えば5〜20nmである。
p型AlGaN層16の構成材料はp型ドーパントがドープされたAlGaNである。AlNの混晶比は0.05〜0.3が適時選ばれる。p型ドーパントとしては、例えばMg、Cdなどが挙げられる。p型の場合はアクセプタ準位が深いために、ドーパント濃度と自由正孔濃度が大きく異なる。それゆえ、p型に関してはホール効果で測定される自由正孔濃度を評価指標とする。自由正孔濃度は、例えば1.0×1017〜5×1017/cmである。p型AlGaN層16の厚さは、例えば10〜30nmである。
p型GaN層17の構成材料はp型ドーパントがドープされたGaNである。p型ドーパントとしては、p型AlGaN層16の場合と同様、例えば、Mg、Cd等が挙げられる。ホール効果測定で測定される自由正孔濃度は、例えば2.0×1017〜10×1017/cmである。p型GaN層17は、単一層で構成されていてもよく、また、p型ドーパントの種類や濃度の異なる複数の層で構成されていてもよい。p型GaN層17の厚さは例えば50〜200nmである。
n型電極18の構成電極材料としては、例えば、Ti/Al、Ti/Al/Mo/Au、Hf/Au等の積層構造、或いは合金等が挙げられる。n型電極18の厚さは例えばTi/Al(10nm/500nm)である。
p型電極19としては、例えば、Pd/Pt/Au、Ni/Au、Pd/Mo/Au等の積層構造、或いは合金等、又はITO(酸化インジウム錫)などの酸化物系透明導電材料が挙げられる。p型電極19の厚さは例えばITOの場合10〜200nmである。p型電極の上にはワイヤーボンディング用のパッド電極が必要であり、多くの場合はn型電極と同じ材料系で作製される。
(半導体発光素子の製造方法)
次に、本実施形態に係る半導体発光素子10の製造方法について図2(a)〜(f)に基づいて説明する。
本実施形態に係る半導体発光素子10の製造方法では、サファイアウエハ加工基板11’(サファイア基板11)上にZrOマスク層12を設け、その上にu-GaN層13、n型GaN層14(Siドープ)、発光層である多重量子井戸層15(井戸層15a:InGaN、障壁層15b:GaN)、p型AlGaN層16(Mgドープ)、及びp型GaN層17(Mgドープ)の各半導体層を順に形成した後、n型GaN層14及びp型GaN層17の上にそれぞれn型電極18及びp型電極19を形成する。
<サファイアウエハ加工基板の準備>
サファイアウエハを準備する。サファイアウエハは、その直径によっても変わるが厚さが0.3〜3.0mm、及び直径が50〜300mmである。なお、直径50mmのサファイアウエハの場合では、1枚のサファイアウエハ上に5000〜12000個の半導体発光素子10を作り込むことができる。
そして、このサファイアウエハの表面に、凹部形成予定部分だけが開口部となるようにフォトレジストのパターニングを設け、開口部を反応性イオンエッチング(Reactive Ion Etching:RIE)等のドライエッチングをすることにより、図2(a)に示すように、表面にサブミクロンオーダーの多数の微細凹凸11aを有するサファイアウエハ加工基板11’を作製する。また、サファイアウエハをベース基板とし、その表面にサファイアと屈折率が近い乃至同じ酸化窒化ケイ素(SiON)或いは窒化アルミニウム(AlN)を堆積させてエッチングして、或いは、部分的に堆積させて微細凹凸11aを形成することによりサファイアウエハ加工基板11’を作製してもよい。
<ZrOマスク層の形成>
ZrOマスク層12は、洗浄したサファイアウエハ加工基板11’に対して、例えば、プラズマCVD、常圧CVD、真空蒸着、スパッタリング等の方法により形成することができる。以下では、プラズマCVD法を利用したZrOマスク層12の形成方法について説明する。
ZrOマスク層12の形成に用いるプラズマCVD装置は、ステンレススチール製真空容器の上方に高周波電極を構成する反応ガス供給部が設けられており、また、真空容器内の下方には対向電極を構成するウエハテーブルが設けられていると共にウエハテーブルには加熱ヒータが取り付けられている。反応ガス供給部とウエハテーブルとの間の間隔は例えば2.0〜3.0cmである。そして、プラズマCVD装置は、ウエハテーブル上にセットされたサファイアウエハ加工基板11’上に反応ガスによりZrOマスク層12を成膜形成するように構成されている。
上記プラズマCVD装置を用いて、サファイアウエハ加工基板11’を表面が上向きになるようにウエハテーブル上にセットした後、反応容器内に反応ガスとして、テトラキスエチルメチルアミノジルコニウム(TEMAZ)、オゾン(O)、及び水蒸気(HO)を供給する。
このとき、サファイアウエハ加工基板11’上に、その表面を被覆するように酸化ジルコニウム(ZrO)の被膜が成膜され、ZrOマスク層12が形成される。
次いで、図2(b)に示すように、ZrOマスク層12に開口を形成する。ZrOマスク層12への開口の形成方法としては、例えば、ZrOマスク層12で覆おう部分にフォトレジストのパターニングを設け、反応性イオンエッチング(Reactive Ion Etching:RIE)などのドライエッチング法、あるいはフッ酸系エッチング液を使ったウエットエッチング法等により、ZrOマスク層12を選択的にエッチングして基板11する方法を挙げることができる。また、ZrOマスク層12で覆わない部分に予めパターニングを施しておき、ZrOマスク層12の堆積後にそのパターニングを除去して開口を形成してもよい。
<半導体層の形成>
以下の各半導体層の形成方法としては、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:MOVPE)、分子線エピタキシ法(Molecular Beam Epitaxy:MBE)、ハイドライド気相成長法(Hydride Vapor Phase Epitaxy:HVPE)等が挙げられ、これらのうち有機金属気相成長法が最も一般的である。以下では、有機金属気相成長法を利用した各半導体層の形成方法について説明する。
各半導体層の形成に用いるMOVPE装置は、各々、電子制御される、ウエハ搬送系、ウエハ加熱系、ガス供給系、及びガス排気系で構成されている。ウエハ加熱系は、熱電対及び抵抗加熱ヒータ、その上に設けられた炭素製或いはSiC製のサセプタで構成されている。そして、MOVPE装置は、ウエハ加熱系において、搬送される石英トレイのサセプタの上にセットされたサファイアウエハ加工基板11’上に反応ガスにより半導体層を結晶成長させるように構成されている。
−u-GaN層の形成−
上記MOVPE装置を用いて、ZrOマスク層12を設けたサファイアウエハ加工基板11’をZrOマスク層12の表面が上向きになるように石英トレイ上にセットした後、サファイアウエハ加工基板11’を1050〜1150℃に加熱すると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内に設置したフローチャネル内にキャリアガスとしてHを流通させ、その状態を数分間保持することによりサファイアウエハ加工基板11’をサーマルクリーニングする。
次いで、サファイアウエハ加工基板11’の温度を1050〜1150℃とすると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスHを10L/min程度の流量で流通させながら、そこに反応ガスとして、V族元素供給源(NH)、及びIII族元素供給源(TMG)を、それぞれの供給流量が0.1〜5L/min、及び50〜150μmol/minとなるように流す。
このとき、ZrOマスク層12の表面からは結晶成長は起こらないが、ZrOマスク層12で覆われていないサファイアウエハ加工基板11’の表面における微細凹凸11aの結晶成長面を起点として、その上にアンドープのGaNが結晶成長し、図2(c)に示すように、サファイアウエハ加工基板11’及びZrOマスク層12上にu-GaN層13が形成される。ZrOマスク層12に形成された開口の部分ではGaNがサファイアウエハ加工基板11’の表面の法線方向に結晶成長して層が形成され、一方、開口以外のZrOマスク層12の部分では、GaNが横方向に結晶成長して合一することによりその部分を被覆する層が形成される。
なお、u-GaN層15を形成する前に低温バッファ層を形成する場合には、サファイアウエハ加工基板11’の温度を400〜500℃としてGaNを結晶成長させる。
−n型GaN層の形成−
反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスHを5〜15L/min(以下、ガス流量は基準状態(0℃、1気圧)での値とする)の流量で流通させながら、そこに反応ガスとして、V族元素供給源(NH)、III族元素供給源1(TMG)、及びn型ドーピング元素供給源(SiH)を、それぞれの供給流量が0.1〜5L/min、50〜150μmol/min、及び1〜5×10−3μmol/minとなるように流す。
このとき、図2(d)に示すように、u-GaN層13に連続してn型GaNが結晶成長してn型GaN層14が形成される。
−多重量子井戸層の形成−
サファイアウエハ加工基板11’の温度を800℃程度とすると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスNを5〜15L/minの流量で流通させながら、そこに反応ガスとして、V族元素供給源(NH)、III族元素供給源1(TMG)、及びIII族元素供給源2(TMI)を、それぞれの供給流量が0.1〜5L/min、5〜15μmol/min、及び2〜30μmol/min流す。このとき、n型GaN層14に連続してInGaNが結晶成長して井戸層15aが形成される。
次いで、V族元素供給源(NH)、及びIII族元素供給源(TMG)を、それぞれの供給流量が0.1〜5L/min、及び5〜15μmol/minとなるように流す。このとき、InGaNの井戸層15aに連続してGaNが結晶成長して障壁層15bが形成される。
そして、上記と同様の操作を交互に繰り返し、図2(e)に示すように、井戸層15aと障壁層15bとを交互に形成することにより多重量子井戸層15を構成する。なお、多重量子井戸層15の発光波長は井戸層15aの井戸幅(井戸層の厚み)とInN混晶比に依存し、InN混晶比が高いほど発光波長は長波長となる。InN混晶比はTMIのモル流量/(TMGのモル流量+TMIのモル流量)と成長温度によって決定される。
−p型AlGaN層及びGaN層の形成−
サファイアウエハ加工基板11’の温度を1000〜1100℃とすると共に反応容器内の圧力を10k〜100kPaとし、また、反応容器内にキャリアガスのHを5〜15L/minの流量で流通させながら、そこに反応ガスとして、V族元素供給源(NH)、III族元素供給源1(TMG)、III族元素供給源3(TMA)、及びp型ドーピング元素供給源(CpMg)を、それぞれの供給流量0.1〜5L/min、50〜150μmol/min、2〜80μmol/min、及び0.03〜30μmol/min流す。
このとき、図2(f)に示すように、多重量子井戸層15に連続してAlGaNが結晶成長してp型AlGaN層16が形成される。
引き続き、反応ガスとして、V族元素供給源(NH)、III族元素供給源1(TMG)、及びp型ドーピング元素供給源(CpMg)を、それぞれの供給流量0.1〜5L/min、50〜150μmol/min、及び0.03〜30μmol/min流す。
このとき、図2(f)に示すように、p型AlGaN層16に連続してp型GaNが結晶成長してp型GaN層17が形成される。
<電極の形成>
半導体層を積層形成したサファイアウエハ加工基板11’を部分的に反応性イオンエッチングすることによりn型GaN層14を露出させた後、真空蒸着、スパッタリング、CVD(Chemical Vapor Deposition)等の方法によりn型GaN層14上にn型電極18及びp型GaN層17上にp型電極19をそれぞれ形成する。
そして、サファイアウエハ加工基板11’を劈開することにより個々の半導体発光素子10に分断する。
(その他の実施形態)
上記実施形態では、基板11がサファイア基板11、マスク層12がZrOマスク層12、及び半導体層13がu-GaN層13の組合せの構成を例としたが、特にこれに限定されるものではなく、マスク層12が基板11との屈折率差よりも半導体層13との屈折率差の方が小さいものであればその他の組合せの構成であってもよい。
本発明は半導体発光素子及びその製造方法について有用である。
10 半導体発光素子
11 (サファイア)基板
11’ サファイアウエハ加工基板
11a 微細凹凸
12 (ZrO)マスク層
13 半導体層,u-GaN層
14 n型GaN層
15 多重量子井戸層
15a 井戸層
15b 障壁層
16 p型AlGaN層
17 p型GaN層
18 n型電極
19 p型電極

Claims (5)

  1. 表面にサブミクロンオーダーの多数の微細凹凸を有する基板と、
    上記基板の表面における多数の微細凹凸の一部分の凹部を埋めると共にその部分を覆うように設けられたマスク層と、
    上記基板の表面における多数の微細凹凸の上記マスク層で覆われていない部分を起点として結晶成長することにより該基板上に形成された半導体層と、
    を備えた半導体発光素子であって、
    上記マスク層は、上記基板との屈折率差よりも上記半導体層との屈折率差の方が小さい半導体発光素子。
  2. 請求項1に記載された半導体発光素子において、
    上記基板がサファイア基板である半導体発光素子。
  3. 請求項1又は2に記載された半導体発光素子において、
    上記半導体層がGaNである半導体発光素子。
  4. 請求項1乃至3のいずれかに記載された半導体発光素子において、
    上記マスク層が酸化ジルコニウムである半導体発光素子。
  5. 表面にサブミクロンオーダーの多数の微細凹凸を有する基板と、
    上記基板の表面における多数の微細凹凸の一部分の凹部を埋めると共にその部分を覆うように設けられたマスク層と、
    上記基板の表面における多数の微細凹凸の上記マスク層で覆われていない部分を起点として結晶成長することにより該基板上に形成された半導体層と、
    を備えた半導体発光素子の製造方法であって、
    マスク層を、基板との屈折率差よりも半導体層との屈折率差の方が小さい材料で形成する半導体発光素子の製造方法。
JP2010080473A 2010-03-31 2010-03-31 半導体発光素子及びその製造方法 Expired - Fee Related JP5376462B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010080473A JP5376462B2 (ja) 2010-03-31 2010-03-31 半導体発光素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010080473A JP5376462B2 (ja) 2010-03-31 2010-03-31 半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011216525A JP2011216525A (ja) 2011-10-27
JP5376462B2 true JP5376462B2 (ja) 2013-12-25

Family

ID=44945998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010080473A Expired - Fee Related JP5376462B2 (ja) 2010-03-31 2010-03-31 半導体発光素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP5376462B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6314558B2 (ja) * 2014-03-12 2018-04-25 沖電気工業株式会社 窒化物半導体、窒化物半導体のテクスチャ構造形成方法、及び窒化物半導体のテクスチャ構造

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JP2000349338A (ja) * 1998-09-30 2000-12-15 Nec Corp GaN結晶膜、III族元素窒化物半導体ウェーハ及びその製造方法
JP2002033512A (ja) * 2000-07-13 2002-01-31 Nichia Chem Ind Ltd 窒化物半導体発光ダイオード
JP2004002081A (ja) * 2002-05-30 2004-01-08 Namiki Precision Jewel Co Ltd パターニングサファイヤ基板
JP3746783B2 (ja) * 2004-04-27 2006-02-15 三菱電線工業株式会社 GaN系半導体発光ダイオード
JP2009054898A (ja) * 2007-08-28 2009-03-12 Yamaguchi Univ 発光素子及びその作製方法
JP2009283620A (ja) * 2008-05-21 2009-12-03 Showa Denko Kk Iii族窒化物半導体発光素子及びその製造方法、並びにランプ

Also Published As

Publication number Publication date
JP2011216525A (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
US7763907B2 (en) Semiconductor light emitting element
US8928004B2 (en) Structure for growth of nitride semiconductor layer, stacked structure, nitride-based semiconductor element, light source, and manufacturing method for same
JP5854419B2 (ja) 多波長発光素子及びその製造方法
KR100709058B1 (ko) 자외선 발광장치
KR100986557B1 (ko) 반도체 발광소자 및 그 제조방법
JP2011060917A (ja) 半導体発光素子
JP6019541B2 (ja) 半導体発光素子
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
KR101163788B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
JP5458874B2 (ja) 窒化物半導体の成長方法
JP4106516B2 (ja) 窒化物半導体基板の成長方法
JP5822190B2 (ja) 多波長発光素子及びその製造方法
JP5464446B2 (ja) 半導体発光素子及びその製造方法
WO2014136393A1 (ja) 加工基板及びそれを用いた半導体装置
JP5557180B2 (ja) 半導体発光素子の製造方法
JP4523097B2 (ja) Iii族窒化物系化合物半導体レーザダイオード
JP5376462B2 (ja) 半導体発光素子及びその製造方法
JP2009141085A (ja) 窒化物半導体素子
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP2009123836A (ja) 窒化物半導体発光素子
JP4304984B2 (ja) 窒化物半導体成長基板およびそれを用いた窒化物半導体素子
JP2004158500A (ja) 窒化物半導体、窒化物半導体基板、窒化物半導体素子及びそれらの製造方法
JP2012019246A (ja) 半導体発光素子
JP2009253047A (ja) Iii族窒化物発光素子及びエピタキシャルウエハ
JP2004336080A (ja) 窒化物半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130917

R150 Certificate of patent or registration of utility model

Ref document number: 5376462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees