JP5375946B2 - 電子回路、および試験システム - Google Patents

Description

本発明は、電子回路の試験を行う技術に関する。

電子回路の製造技術の微細化、素子の高集積化に伴い、１つの半導体装置に搭載される機能は増大し続けている。これらの機能を持つ回路は、装置が製品として出荷される前に必ず試験されるが、設けられる回路が増加すればするほど、テスト内容は増加するため、テストコストを低減することが求められる。

テストコストを低減するため、特許文献１には、電源線を複数の半導体チップで共有し、同時にテストする方法が記載されている。この方法では、半導体チップの不良により過電流が流れた場合、電源線を共有するすべての半導体チップのテストが不可能になる問題を回避するために、更に複数の半導体チップ内部の信号線と共通電源線の間の配線にヒューズを設けている。このチップでは、過電流によりヒューズが溶断するので、共通の電源線から不良半導体チップが自動的に切り離される。

特開２０００−１２４２７９号公報

しかしながら、特許文献１に記載の方法によっても、半導体チップのテストが困難となることがあった。

詳細には、電源線を共有する半導体チップ（電子回路）の中にヒューズが溶断しない程度の故障チップが複数存在する場合がある。この故障チップが余分に電力を消費したとしても、共有電源は通常ある程度の余裕を持って設計されるため、故障チップの数が少なければ、共有電源は電源供給を継続できる。ところが、故障チップの数が多いと、それらの消費電力により、共有電源が全てのチップに電源供給できなくなってしまうことがある。この結果、一部のチップの故障により、他のチップについてのテストの継続が困難となってしまう。

そして、テストを続行するため、電源を交換等すると、テストコストが増大するという問題があった。

本発明の目的は、低コストで、電子回路のテストを容易にする技術を提供することである。

上記目的を達成するために、本発明の電子回路は、電源線と複数の主回路と、前記電源線と前記主回路に接続される複数の電源制御回路、を有し、前記電源制御回路は、制御信号入力に応じて前記電源線からの該主回路への電源の供給を制御する、電子回路である。前記電源制御回路は、前記電源線への電圧もしくは電流の印加開始を検出すると直ちに、前記主回路への電源を遮断する状態となり、該状態において、前記電源制御回路は、前記制御信号に応じて、前記主回路へ電源を供給する状態と遮断する状態とを制御する。

本発明の試験システムは、本発明の電子回路と、前記電源線に電源を供給し、複数の前記主回路のうち、試験対象とする主回路へ前記制御信号を送信するテスト装置と、を有する。

本発明によれば、電子回路は、主回路ごとに、制御信号に応じて電源供給を制御する電源制御回路を有するので、一部の主回路で故障が生じても、その主回路への電源供給を遮断することで、試験装置や作業者は、電子回路全体のテストを続行できる。この結果、簡易な構成で、電子回路のテストを容易に行うことができる。

本発明の第１の実施形態のウェハの構成を示すブロック図である。 本発明の第１の実施形態の動作を示すフローチャートである。 本発明の実施例を示すブロック図である。 本発明の実施例の動作を示すタイミングチャートである。 本発明の第２の実施形態のウェハの構成を示すブロック図である。 本発明の第３の実施形態のウェハの構成を示すブロック図である。 本発明の変形例のウェハの構成を示すブロック図である。 本発明の変形例の実施例を示すブロック図である。 本発明の変形例のウェハの構成を示すブロック図である。

（第１の実施形態）
本発明を実施するための第１の実施形態について図面を参照して詳細に説明する。図１は、本実施形態のウェハＷ（電子回路）の構成を示すブロック図である。このウェハＷは、半導体装置などに用いられる半導体ウェハである。同図を参照すると、ウェハＷには、複数のチップ（１、２）が設けられている。これらのチップは、後述するテストが終了後、ダイシング線（図１の破線）に沿ってウェハＷが切断されることにより分離される。

はじめにチップの構造を説明する。チップ１は、電源線ＶＤＤ２に接続された主回路１２を制御するための電源制御回路を有する。この電源制御回路には、電源線ＶＤＤ１と接続された外部端子Ｔ０と、電源投入検出回路１４と、前記電源投入検出回路１４の出力と制御端子Ｔ１に接続された制御回路１３と、前記制御回路１３の出力に接続された電源回路１１と、電源線ＶＤＤ２と、接地端子ＧＮＤとが設けられている。

チップ２は、チップ１と同様の構造を有しており、電源投入検出回路２４と、制御端子Ｔ２に接続された制御回路２３と、電源回路２１と、電源線ＶＤＤ３と、主回路２２とを有し、ＶＤＤ１およびＧＮＤは共有されている。

次に各回路・素子の機能を説明する。電源投入検出回路１４、２４は、それぞれ電源線ＶＤＤ１に電源が投入されたことを検知し、電源投入の有無を示す検知信号Ｓ２a、Ｓ２ｂを制御回路１３、２３へ送信する。制御端子Ｔ１、Ｔ２からの制御信号Ｓ１a、Ｓ１ｂは、それぞれのチップの主回路ごとに、その主回路に電源供給を行うか否かを指示するための信号である。例えば、主回路ごとに、電源供給が必要な場合にオン、そうでない場合にオフの制御信号が送信される。制御回路１３は、電源投入検出回路および、制御端子Ｔ１からの信号に応じて、電源回路１１へのオン・オフの出力信号Ｓ３a、Ｓ３ｂを出力する。

電源回路１１は、制御回路１３からの出力信号Ｓ３aがオンならばＶＤＤ１から主回路１２へ電力を供給し、オフならば遮断する。電源回路１１は、例えば、ゲート端子が、制御回路１３に接続され、ソース端子が電源線ＶＤＤ１に接続され、ドレイン端子が電源線ＶＤＤ２に接続されたバイポーラトランジスタを有する回路である。あるいは、電源回路１１は、入力端子が制御回路１３に接続され、出力端子が電源線ＶＤＤ２に接続されたオペアンプを有する回路である。もしくは、電源回路１１は、入力端子が制御回路１３に接続されたオペアンプと、出力端子が電源線ＶＤＤ２に接続されたトランジスタとを有する回路である。

本形態の具体的な動作を説明する。はじめに制御回路１３、２３は、電源投入検出回路１４、２４からの信号（Ｓ２ａ、Ｓ２ｂ）を受け、出力信号Ｓ３ａ、Ｓ３ｂをオフにし、主回路１２、２２への電源供給を遮断する。その後、制御端子Ｔ１、Ｔ２から電源供給を指示する制御信号Ｓ１ａ、Ｓ１ｂが供給されれば、出力信号Ｓ３ａ、Ｓ３ｂをオンにし、主回路１２、２２への電源供給を開始する。同様に、制御端子Ｔ１、Ｔ２からの信号に応じて、出力信号Ｓ３a、Ｓ３ｂをオフにし、主回路１２、２２への電源供給を遮断する。

このように、電源投入の段階で全てのチップの電源をオフにし、任意のチップにのみ電源を供給することで、複数の故障チップがあったとして、ＶＤＤ１を共有するほかのチップに安定的に電源を供給することができる。

なお、本実施形態では、各チップが電源投入時に制御回路の状態を一意に定める(この場合オフ)ために、電源投入検出回路（１４、２４）と制御回路（１３、２３）を有する構成を採った。しかし、電源投入後、状態が一意に定まるような制御回路であれば、必ずしも電源投入検出回路は必要でない。

図２は、本実施形態のテスト動作を示すフローチャートである。同図を参照すると、はじめに、例えばテスト装置などを用いて、電源線ＶＤＤ１に電源を供給する（ステップＳ１）。これにより、それぞれのチップの電源投入検出回路１４、２４はこのＶＤＤ１への電源供給を検出し、各チップの試験対象の主回路１２、２２への電源をオフの状態にする（ステップＳ２）。次に、各主回路（１２、２２）への制御信号Ｓ１a、Ｓ１ｂを、例えば上記テスト装置などを利用して送信する。電源の投入、および制御信号の送信により、各主回路に電源が供給される（ステップＳ３）。そして、主回路（１２、２２）のテストを実施後（ステップＳ４）後、その主回路に、再度制御信号が送信されると、制御回路１３、２３は、主回路への電源の供給を遮断する（ステップＳ５）。このとき、試験対象チップが故障チップである場合、テストを実施せずに、ステップＳ４へ進んでも良い。故障チップかどうかを検出する方法としては、チップ内部に故障検出回路を配置する手法やVDD1に流れる電流をテスト装置で測定することで故障を検出する手法などがある。全てのテストが終了したか否かが、テスト装置や作業者により判断される（ステップＳ６）。全てのチップのテストが終了していなければ（ステップＳ６：ＮＯ）、ステップＳ３に戻る。全てのテストが終了したのであれば（ステップＳ６：ＹＥＳ）、動作は終了する。

なお、本実施形態では、ウェハＷに２つのチップが搭載される構成としているが、ウェハＷに３つ以上のチップを搭載してもよいのは勿論である。

[実施例１]
本形態の実施例を図３に示す。本実施例は、ウェハＷａ、およびテスト装置ＴＳを有する。

テスト装置ＴＳは、接地端子ＧＮＤと、電源端子ＶＤＤと、制御信号を送信するための外部端子Ｃ１およびＣ２とを有する。テスト装置ＴＳは、ウェハＷに電源を供給する。また、テスト装置ＴＳは、外部端子Ｃ１、Ｃ２から、各主回路（１２、２２）に対応する制御信号Ｓ１a、Ｓ１ｂを送信する。テスト装置ＴＳの電源端子ＶＤＤは、外部端子Ｔ０に接続される。テスト装置ＴＳの外部端子Ｃ１、Ｃ２は、それぞれウェハの制御端子Ｔ１、Ｔ２に接続される。
ウェハＷaは、電源投入検出回路（１４、２４）としてＰＯＣ（１４ａ、２４ａ）を有し、制御回路１３、２３としてトグルＦＦ(フリップフロップ)１３a、２３ａを有し、電源回路（１１、２１）としてレギュレータ（１１ａ、２１ａ）を有し、ている。
ＰＯＣ（１４ａ、２４ａ）は、電源線ＶＤＤ１に電源が投入されると、対応する主回路（１２、２２）を初期化するためのパルス信号を検知信号（Ｓ２ａ、Ｓ２ｂ）として出力する、パワーオンクリア回路である。トグルＦＦ１３a、２３ａは、ＰＯＣからの信号（Ｓ２ａ、Ｓ２ｂ）をリセット信号とし、制御端子Ｔ１、Ｔ２からの制御信号Ｓ１a、Ｓ１ｂをトグルクロック信号とする回路である。

トグルＦＦ１３a、２３ａはリセット信号が供給されると出力が０になり、トグルクロック信号が供給される毎に、出力が０→１→０と反転する機能を有している。レギュレータ１１ａ、２１ａは、トグルＦＦ１３a、２３ａの出力信号に応じて、電源線ＶＤＤ１からの電源を制御して電源線ＶＤＤ２、３に供給する。

図４は、本実施例の動作を示すタイミングチャートである。同図を参照すると、ＶＤＤ１へ電源が供給されると、ＰＯＣ１４ａが電源投入を検出し、トグルＦＦ１３aへのリセットパルス(Ｓ２ａ)を生成する。トグルＦＦ１３aはリセット信号の供給により、出力が０にリセットされる。この状態で、制御端子Ｔ１にテスト装置から制御信号Ｓ１aが1クロック供給されると、トグルＦＦ１３aの出力が０から１に反転する。これにより、レギュレータ１１ａがオン状態になり、チップ１への電源供給が開始される。テストが終了するか、あるチップ（例えば、チップ１）の故障を検出した時点で、さらに、制御端子Ｔ１にテスト装置から制御信号Ｓ１aが1クロック供給され、トグルＦＦ１３aの出力が０から１に反転し、チップ１への電源供給を終了する。

以上説明したように、本実施形態によれば、ＰＯＣ（１４ａ、２４ａ）は、パルス信号（リセット信号）を送信するので、テスト開始前に、ウェハＷaは、各主回路をリセットできる。また、本形態は電源投入時の制御端子の信号に関わらず、全てのチップの主回路電源が遮断されるため、例えば接触不良などで制御端子がオープンになっていたり、もしくは、不定値であったりしても、主回路の電源を遮断することができる。その後は、任意のチップのレギュレータのみオンにすることで、故障チップがあったとしても、ＶＤＤ１を共有する他のチップも安定的に電源を供給することができる。本形態のレギュレータ１１ａ、２１ａは、電源線ＶＤＤ１からの電源を制御するので、各主回路に安定した電源を供給できる。

なお、本実施形態では、ウェハＷaは、主回路をリセットするための回路として、パワーオンクリア回路を使用しているが、電源投入時にリセット用の信号を出力するのであれば、パワーオンリセット回路など、他の回路を使用してもよい。

また、本形態では制御回路を外部装置によって制御したが、この制御のための制御信号をチップ内部に設置した回路で生成してもよい。チップ内に設置する手法としては、チップ間スキャンチェーンやチップ間共通制御配線などの手法でも良い。

（第２の実施形態）
本発明の第２の実施形態について、図５を参照して説明する。同図は、本実施形態のウェハＷｂの構成を示すブロック図である。同図を参照すると、ウェハＷｂは、制御端子Ｔ１、Ｔ２の代わりに無線のＩＦ(インターフェイス)１５、２５を有する以外は、第１の実施形態のウェハＷと同様の構成である。

無線ＩＦ１５、２５は、制御信号Ｓ１ａ、Ｓ１ｂが付加された無線信号を受信し、その各制御信号を制御回路１３、２３へ送信する。無線ＩＦ１５、２５は、例えば、Ｌ結線のインターフェース（コイル）を有し、このコイルを使用することにより、無線信号を受信する。

以上説明したように、本実施形態によれば、ウェハＷｂは、無線で制御信号を受信するので、テスト装置ＴＳとウェハＷｂ間の配線本数を減らすことができ、また、テスト装置ＴＳの遠方で試験を行うことができる結果、よりテストが容易となる。

（第３の実施形態）
本発明の第３の実施形態について、図６を参照して説明する。図６は、本実施形態のウェハＷｃの構成を示すブロック図である。同図を参照すると、本実施形態のウェハＷｃは、制御端子Ｔ１、Ｔ２の代わりに無線回路１６を有し、無線回路１６と電源線ＶＤＤ１との間に電源回路１７を更に有する点以外は、第１の実施形態のウェハＷと同様の構成である。

無線回路１６は、図５で示した無線ＩＦと同様の機能を有する。但し、無線回路１６は、電源線ＶＤＤ１とは別の電源線ＶＤＤ４に接続される。電源回路１７（第二の電源制御回路）は、無線回路１６に、一定の電源を供給する。図５に示す構成では無線回路（無線ＩＦ１５、２６）は、主回路に電源を供給する電源制御回路だけでなく、他のチップ領域にある複数の回路と同じ電源を使っているために、同じ電源に接続されるほかの回路の電力消費による電源電圧雑音の影響を受けてしまう。

一般的に、無線通信回路は非常に電圧振幅の小さな無線信号を扱うため雑音に弱い。このために、電源雑音の影響で無線回路が誤動作する可能性がある。

本実施形態では、無線回路１６の電源が、常に一定に供給されるため、無線回路１６に安定的な電源が供給され、無線回路１６の誤動作を回避することができる。すなわち検査精度を高めることが可能である。

なお、第１および第２の実施形態の図１、３、５では、外部端子Ｔ０および接地端子ＧＮＤを各チップ内に設けているが、外部電源と接続するチップ１にだけ明示的に外部端子を記載している。また、図７〜図９に示すように、これらの端子をチップの外に設ける構成にすると、外部端子Ｔ０および接地端子ＧＮＤのためのパッド領域をチップ内に設ける必要がなく、チップ面積を小さくすることができる。

本発明の活用例として、半導体装置出荷時の不良品選別手法が挙げられる。

この出願は、２００９年３月４日に出願された日本出願特願２００９―０５０７１５を基礎として優先権の利益を主張するものであり、その開示の全てを引用によってここに取り込む。

Ｗ、Ｗａ、Ｗｂ ウェハ
１、２ チップ
１１、２１ 電源回路
１１ａ、１２ａ レギュレータ
１２、２２ 主回路
１３、２３ 制御回路
１３ａ、２３ａ Ｔ−ＦＦ
１４、２４ 電源投入検出回路
１４、２４ ＰＯＣ
１５、２５ 無線ＩＦ
１６ 無線回路
１７ 電源回路
ＶＤＤ１、ＶＤＤ２、ＶＤＤ３ 電源線
Ｔ０ 外部端子
Ｔ１、Ｔ２ 制御端子
Ｓ１ａ、Ｓ１ｂ 制御信号
Ｓ２ａ、Ｓ２ｂ 検知信号
Ｓ３ａ、Ｓ３ｂ 出力信号
Ｓ１〜Ｓ６ ステップ

Claims (5)

1. 電源線と複数の主回路と、前記電源線と前記主回路に接続される複数の電源制御回路、を有し、
   前記電源制御回路は、制御信号入力に応じて前記電源線からの該主回路への電源の供給を制御する、電子回路であって、
   前記電源制御回路は、前記電源線への電圧もしくは電流の印加開始を検出すると直ちに、前記主回路への電源を遮断する状態となり、該状態において、前記電源制御回路は、前記制御信号に応じて、前記主回路へ電源を供給する状態と遮断する状態とを制御する、電子回路。
2. 前記電源制御回路が、前記電源線の電圧もしくは電流を検出する検出回路を更に有し、
   前記検出回路は、前記電源線への電圧もしくは電流の印加開始を検出する請求項１に記載の電子回路。
3. 前記主回路ごとに、該主回路に対応した無線通信回路を有し、
   複数の前記無線通信回路が前記電源配線に接続され、前記無線通信回路の出力信号が前記制御信号入力となる形態において、
   前記電源制御回路が、前記無線通信回路の出力信号に応じて、前記主回路へ電源を供給する状態と遮断する状態とを制御する、請求項１又は２に記載の電子回路。
4. 前記無線通信回路ごとに、該無線通信回路に対応した第二の電源制御回路を更に有し、
   前記第二の電源制御回路が前記電源線と前記無線通信回路に接続され、
   前記第二の電源制御回路が前記無線通信回路に電源を供給した状態において、
   前記電源制御回路が、前記無線通信回路の出力信号に応じて、前記主回路への電源供給と電源遮断の状態を制御する、請求項３に記載の電子回路。
5. 請求項１に記載の電子回路と、
   前記電源線に電源を供給し、複数の前記主回路のうち、試験対象とする主回路へ前記制御信号を送信するテスト装置と、
   を有する試験システム。

Images