JP5363166B2 - スパッタリング方法 - Google Patents

スパッタリング方法 Download PDF

Info

Publication number
JP5363166B2
JP5363166B2 JP2009087337A JP2009087337A JP5363166B2 JP 5363166 B2 JP5363166 B2 JP 5363166B2 JP 2009087337 A JP2009087337 A JP 2009087337A JP 2009087337 A JP2009087337 A JP 2009087337A JP 5363166 B2 JP5363166 B2 JP 5363166B2
Authority
JP
Japan
Prior art keywords
targets
target
substrate
sputtering
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009087337A
Other languages
English (en)
Other versions
JP2010236051A (ja
Inventor
遙平 大野
辰徳 磯部
新井  真
泰彦 赤松
孝 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2009087337A priority Critical patent/JP5363166B2/ja
Publication of JP2010236051A publication Critical patent/JP2010236051A/ja
Application granted granted Critical
Publication of JP5363166B2 publication Critical patent/JP5363166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、被処理基板に薄膜を形成するスパッタリング方法に関し、特に、ターゲットを複数並設し、大面積の被処理基板に薄膜を形成するマルチカソードのスパッタリング方法に関する。
近年、液晶などのディスプレイ分野を中心にして大面積基板に薄膜を形成するスパッタリング技術が重要になっている。スパッタリングによって大面積の被処理基板に薄膜を形成する場合には、真空チャンバ内で被処理基板に対向させて複数のターゲットを同一平面上に並設する方法が採用されている。
しかし、ターゲットの表面がすべて上記被処理基板と平行に配置され、上記並設されたターゲット全体の外形寸法よりも大きな外形寸法の被処理基板上に成膜する場合は、被処理基板両端部に到達するスパッタリング粒子が被処理基板中央部に比べて不足するために、いわゆる膜だれが生じ、膜厚が不均一になるという不都合が生じていた。
従来、このような不都合を解決するために、上記各ターゲットを取り付けたスパッタ源のうち、被処理基板の両端部に対向するスパッタ源を被処理基板側に傾斜させ、基板表面両端部に到達するスパッタリング粒子の量を補うことで、上記膜厚分布を均一なものにするという方法が提案されていた(例えば、特許文献1参照)。
上記従来技術では、両端のスパッタ源を傾斜させるため、機構が複雑になり、傾斜の角度の調整も煩雑になるという不都合があった。
上記従来技術では、スパッタ電源から直流電圧を印加するDCスパッタリング方式を採用していた。DCスパッタリング方式では、カソード電極の上にターゲットがそれぞれ配置され、アノード電極が、隣り合うカソード電極間に配置されている。従って、アノード電極直下の被処理基板は、ターゲットとターゲットの隙間に対向しているため、この部分の膜厚が不均一になるという不都合が生じていた。
この不都合を簡易な構造で解消するために、近年、複数のターゲット対にそれぞれ交流電源を接続したACスパッタリング方式が多用されている。ACスパッタリング方式は、上記ターゲット対が相互にカソード電位とアノード電位を繰り返すため、ターゲット間にアノード電極を設置する必要がなく、上記のような不都合も生じない。
しかし、DCスパッタリング方式では、上記アノード電極の存在により、ある程度、プラズマがターゲットの外周にまで広がるが、ACスパッタリング方式では、上記の通り、電位が交互に変わるため、被処理基板両端部では、中央部に比べて電界強度が下がり、プラズマが均一に広がらず、被処理基板中央部に比べてスパッタリング粒子の供給が不足していた。
従って、上記従来技術の複雑な機構のスパッタ源を用いたスパッタリング方法を採用しない場合には、被処理基板両端部の膜だれは、交流電源を用いたACスパタッリング方式でより顕著に発生していた。
ところで、近年、被処理基板上でのプラズマ密度をより高く維持するために、ターゲットと上記被処理基板との間に形成された電界と直交する閉ループ状の磁界を形成するマグネトロンスパッタリングという方式が主流になっている。一般に、マグネトロンスパッタリング方式では、中央磁石とこの中央磁石を取り囲み中央磁石と相反する磁極をもつ外周磁石とから構成された磁気回路をターゲットの後方に平行配置し、各ターゲットに対応させて並設している。
交流電源を用いたマグネトロンスパッタリングでは、上記電界が形成される方向と直交する方向の磁気回路の両端部で磁場強度が弱まるため、電界強度が下がることに起因して上記膜だれが生じた被処理基板両端部とは別の両端部でも膜だれが生じ、結果として、被処理基板外周全体に膜だれが生じるという不具合が生じていた。
特開2004−346388(8ページ、図4)
本発明は、以上の点に鑑み、簡易な方法で、被処理基板外周部の膜だれを防止し、膜厚分布を均一化するスパッタリング方法を提供することをその課題とするものである。
上記課題を解決するため、本発明のスパッタリング方法は、真空チャンバ内で、被処理基板に対向させて、少なくとも3つのターゲットを同一平面上に並設し、このターゲットの後方に磁気回路を平行配置し、上記各ターゲットに接続されたスパッタ電源から電力を供給してターゲットと上記被処理基板との間に電界を形成してプラズマを発生させると共に、上記電界と直交する方向に磁界を形成させ、上記各ターゲットをスパッタリングすることにより、上記被処理基板上に薄膜を形成するスパッタリング方法であって、並設方向両端のターゲットに接続されたスパッタ電源から、所定の電力比に従って、上記両端のターゲットに挟まれたターゲットに接続されたスパッタ電源よりも大きな電力を供給することを特徴とする。
この方法によれば、ターゲットを同一平面上に並設したまま、並設方向両端部のターゲット表面の電界強度を上げることができる。
また、上記少なくとも3つのターゲットに代えて、少なくとも3対のターゲット対を同一平面上に並設し、各ターゲット対に対応させて上記磁気回路を対で平行配置し、上記スパッタ電源としてターゲット対ごとに交流電源を接続し、両端のターゲット対に接続された交流電源から、所定の電力比に従って、上記両端のターゲット対に挟まれたターゲット対に接続された交流電源よりも大きな電力を供給すればよい。
各交流電源から交流電圧を印加すると、各ターゲット対を構成する2つのターゲットをアノード電極とカソード電極とに交互に切り替えて、このアノード電極とカソード電極間にグロー放電を生じさせることによって上記プラズマを発生させることができる。この場合、上記所定の電力比に従って、並設方向両端のターゲット対に接続された交流電源の電力が、この両端のターゲット対に挟まれたターゲット対に接続された交流電源の電力よりも大きくなるように設定すればよい。なお、上記交流電源の所定の電力比は、被処理基板両端部の膜だれが生じず、両端部と中央部の不均一な膜厚を是正するような値で設定すればよい。
ところで、上記電界強度を上げた場合は、プラズマ密度がターゲットの並設方向の両端部で向上するが、各ターゲットの他方の両端部では、磁場強度が下がるため、プラズマ密度が他の箇所に比べて低くなる。このため、上記他方の両端部の磁場強度を上げる構成を採用すれば、上記他方の両端部のプラズマ密度も高くすることができ、被処理基板外周部全体のプラズマ密度が上がって、中央部のプラズマ密度との差異を是正することができる。このように磁場強度を上げるためには、例えば、上記磁気回路の並設方向と直交する方向の両端部に、各々補助磁石片を追加設置すればよい。
以上説明したように、本発明のスパッタリング方法は、複雑な機構を構築しなくても、ターゲットの並設方向両端部に対向する被処理基板の両端部のプラズマ密度を向上させることができるので、被処理基板の膜だれを防止し、膜厚分布を均一化させることができるという効果を奏する。
また、交流電源を使用する場合は、上記ターゲットの他方の両端部に補助磁石片を追加設置することにより、ターゲットの他方の両端部の磁場強度も上げることができるので、被処理基板の外周部全体の膜だれを防止することができるという効果を奏する。
本発明にかかるスパッタリング方法を実施するスパッタリング装置の構成図。 (a)補助磁石片を追加設置した状態を示す上面図、(b)補助磁石片を追加設置した状態を示すA方向からみた側面図、(c)補助磁石片を追加設置した状態を示すB方向からみた側面図。 パワー比の補正の有無による膜厚の変化を示すグラフ。 補助磁石片の追加設置の有無による膜厚の変化を示すグラフ。
図1を参照して、1は、交流電源を用いたマルチカソード方式のスパッタリング装置である。スパッタリング装置1は、真空排気手段(図示せず)を用いて所定の真空度に維持されるスパッタ室11を有する。スパッタ室11内の上部には、被処理基板Sが配置されている。被処理基板Sは、基板搬送手段(図示せず)によって、後述する複数のターゲット対と対向した位置に順次搬送される。
スパッタ室11には、ガス導入系20が設けられている。ガス導入系20は、アルゴンなどのスパッタガスや反応性スパッタリングの際に用いられる酸素などの反応性ガスをガス源20aからマスフローコントローラ20bを設置したガス管20cを介してスパッタ室11内に一定の流量で導入できるようになっている。
スパッタ室11内の下部には、マルチカソード体30が配設されている。マルチカソード体30は、略直方体等の同一形状に形成されたターゲットを対にした3つのターゲット対301、302及び303を有している。ターゲット対301、302及び303を構成する各ターゲット301aと301b、302aと302b、303aと303bは、いずれも、Al合金、MoやITOなど被処理基板S上に成膜しようとする薄膜の組成に応じ、各々公知の方法で作製され、冷却用バッキングプレート(図示せず)に接合されている。各ターゲット対301、302、303は、その未使用時スパッタ面が、被処理基板Sに平行な同一平面上に位置するように並設されている。
なお、ターゲット対301、302、303を並設した外形寸法は、被処理基板Sの外形寸法よりも大きくなるように設定される。
各ターゲット301a〜303bの裏面には、これら各ターゲットと同一外形に形成された電極と絶縁板とが、各々取り付けられており(図示せず)、マルチカソード体30に配設されている。
上記各電極は、スパッタ室11の外部に配置した3個の交流電源E1、E2、E3に接続され、交流電圧をターゲット対301、302、303にそれぞれ印加することができるようになっている。すなわち、ターゲット対301を例に説明すると、ターゲット301aとターゲット301bに対して交流電源E1を接続し、一方のターゲット301aに対して負の電位を印加した場合は、ターゲット301bには接地電位または正の電位が印加され、アノードの役割を果たす。従って、負の電位を印加されたターゲット301aがスパッタされ、交流電源の周波数に応じて、ターゲット301aとターゲット301bの電位が交互に切り替わることで、ターゲット301a、302bがスパッタされる。他のターゲット302a、302b、303a、303bも、上記と同様にスパッタされる。
マルチカソード体30には、各ターゲット301a〜303bの後方にそれぞれ磁気回路301c及び301d、302c及び302d、303c及び303dが設けられている。各磁気回路301c〜303dは、いずれも各ターゲット301a〜303bに平行に設けた支持部305を有している。支持部305の上には、中央磁石306とこの中央磁石306を取り囲み中央磁石306と相反する磁極をもつ外周磁石307及び308とが平行配置されている。中央磁石306、外周磁石307及び308は、各ターゲット301a〜303bの並設方向に直交する方向に沿った棒状のものである。
各磁気回路301c〜303dの中央磁石306と外周磁石307及び308とによってターゲット表面に閉ループ状の磁場が形成され、この磁場によって電子が閉込められてこの部分に高密度プラズマが発生する。
そして、各ターゲット301a〜303bと対向した位置に被処理基板Sを搬送し、ガス導入系20により、スパッタ室11にスパッタガスを導入し、各交流電源E1〜E3を介して各ターゲット301a〜303bに電力を供給すると、各ターゲット301a〜303bに垂直な電界が形成されるとともに、各磁気回路301c〜303dによって上記電界と直交する閉ループ状の磁界が形成され、被処理基板S上に成膜される。
このとき各交流電源E1〜E3から供給される電力が、いずれも同一の場合、電位が交互に変わるため、併設されたターゲットの両端部(本実施の形態では、ターゲット301aと303b)に対向する被処理基板Sの両端部までプラズマが均一に広がらず、被処理基板S中央部に比べてスパッタリング粒子の供給が不足する。
スパッタリング粒子の供給が、不足すると、被処理基板Sの上記両端部は、十分に成膜されず、いわゆる膜だれが発生する。
そこで、交流電源E1〜E3のうち、並設方向の両端のターゲット対301及び303に接続された交流電源E1及びE3の電力をE2よりも大きくし、上記両端部のスパッタリング粒子の供給を上記中央部と均一にするようにした。
この方法によれば、交流電源E1〜E3のいわばパワー比の補正のみにより、被処理基板Sの上記膜だれを是正することができるため、特殊な構造のスパッタリング装置を使用しなくても、簡単な方法により、信頼性の高い成膜が可能になる。
なお、図1では、交流電源は、E1〜E3の3つを備えたもので説明したが、これに限定する趣旨ではない。被処理基板Sの面積に応じて並設するターゲット対の数が増えた場合であっても、膜だれが生じるのは上記両端部であるから、パワー比の補正は、並設方向の両端のターゲット対に接続された2つの交流電源によって行なえばよい。
また、本実施の形態では、交流電源を接続したACスパッタリング方式について説明したが、これに限定する趣旨ではなく、DCスパッタリング方式の場合でも、並設方向両端のターゲットに接続されたDC電源のパワー比を補正すればよい。
図2は、本発明にかかるスパッタリング方法の第2の実施形態を示す概略図である。以下、図1に対応する部分については、同一の符号を付して詳細な説明は省略する。
図1で説明した第1の実施形態では、電源E1〜電源E3のパワー比を補正し、上記両端部の電界強度を上げた場合、プラズマ密度がターゲット301a〜303bの並設方向の両端部で向上するが、各ターゲットの他方の両端部では、中央部に比べて磁場強度が下がるため、プラズマ密度が低くなる。
上記他方の両端部のプラズマ密度を高めるためには、磁気回路301c〜303dの並設方向と直交する方向の各両端部の磁場強度を上げればよい。
磁場強度を上げる方法としては、例えば、上記他方の両端部に補助磁石片を追加設置すればよい。
図2(a)は、各磁気回路301c〜303dの各中央磁石306、外周磁石307及び308の上記他方の両端部に、補助磁石片306a及び306bと、307a及び307bと、308a及び308bとを追加設置した状態をスパッタリング装置1の上面からみた図である。さらに、A方向からの側面視の状態は図2(b)に、B方向からの側面視の状態は図2(c)に示した。
図2(b)では、補助磁石片306a〜308bの追加設置により、A方向から見た被処理基板Sの両端部の膜だれの傾斜が緩やかになり、F1からF2のように改善されたこと示している。
図2(c)では、パワー比の補正により、B方向から見た被処理基板Sの両端部の膜だれの傾斜が緩やかになり、F3からF4のように改善されたことを示してる。
すなわち、上記パワー比の補正と、補助磁石片306a〜308bの追加設置による磁場強度の補強とにより、被処理基板Sの中央部とすべての周辺部で、従来のスパッタリング方法に比べて、スパッタリング粒子を均一に到達させることができるようになった。
本実施例では、図1で説明した交流電源のパワー比を補正する方法を行った。スパッタリング条件は、真空排気されているスパッタ室内の圧力を0.3Paとし、7つのAlターゲット対を並設し、各々のターゲット対に交流電源を接続した。
並設方向両端のターゲット対に接続された交流電源の供給電力を80kWとし、この両端の交流電源に挟まれた5つの交流電源の供給電力を75kWとし、比較例として、上記同一条件下で、パワー比を補正せず、すべての交流電源の供給電力を75kWとした。
本実施例の結果を示すグラフを図3に示す。横軸に、ターゲット対の並設方向と同一方向の被処理基板上の距離を被処理基板X軸方向(mm)として示し、縦軸に膜厚(Å)を示した。測定位置は、被処理基板の上記X軸方向と直交するY軸方向の922mm上とした。
パワー比の補正をした場合は、膜厚の最大値が、被処理基板の882mm上で3062Åであり、最小値が、被処理基板の2378mm上で2683Åであった。なお、膜厚の平均は、2883Åで膜厚分布は、6.6%であった。
一方、パワー比の補正をしない場合は、膜厚の最大値が、被処理基板の1918mm上で3084Åであり、最小値が、被処理基板の2378mm上で2526Åであった。なお、膜厚の平均は、2878Åで膜厚分布は、9.9%であった。
被処理基板X軸方向の両端の膜厚を比較すると、一方の端部22mm上では、パワー比の補正をした場合は、膜厚は2708Åであり、パワー比の補正をしない場合、2614Åであった。他方の端部2378mm上では、上記の通り、各々の最小値(パワー比の補正をした場合:2683Å、パワー比の補正をしない場合:2526Å)であった。
図3のグラフからも明らかな通り、パワー比の補正をすることにより、上記被処理基板のX軸方向の両端部の膜だれが改善され、パワー比の補正をしない場合に比べて膜厚分布の均一化を図ることができるようになった。
本実施例では、図2で説明した補助磁石片を追加設置して磁界強度を補強する方法を行った。スパッタリング条件は、実施例1と同様、真空排気されているスパッタ室内の圧力を0.3Paとし、7つのAlターゲット対に各々交流電源を接続した。補助磁石片は、磁気回路を並設する方向と直交する方向の両端部に各々設置した。比較例は、補助磁石片を追加設置しないものである。
本実施例の結果を示すグラフを図4に示す。横軸に、膜厚(Å)を示し、縦軸に、ターゲット対の並設方向と直交する方向の被処理基板上の距離を被処理基板Y軸方向(mm)として示した。測定位置は、被処理基板の上記X軸方向の922mm上とした。
補助磁石片を追加設置した場合は、膜厚の最大値が、被処理基板の2000mm上で3205Åであり、最小値が、被処理基板の2180mm上で2852Åであった。なお、膜厚の平均は、3045.7Åで、膜厚分布は、5.8%であった。
一方、補助磁石片を追加設置しない場合は、膜厚の最大値が、被処理基板の1900mm上で3195Åであり、最小値が、被処理基板の20mm上で2617Åであった。なお、膜厚の平均は、3004.3Åで、膜厚分布は、9.9%であった。
被処理基板Y軸方向の両端の膜厚を比較すると、一方の端部20mm上では、補助磁石片を追加設置した場合は、膜厚は2864Åであり、追加設置しない場合、上記の通り最小値(2617Å)であった。他方の端部2180mmでは、補助磁石片を追加設置した場合は、上記の通り、最小値(2852Å)であり、追加設置しない場合、2672Åであった。
図4のグラフからも明らかな通り、補助磁石片を追加設置することにより、上記被処理基板のY軸方向の両端部の膜だれが改善され、補助磁石片を追加設置しない場合に比べて膜厚分布の均一化を図ることができるようになった。
1 スパッタリング装置
11 スパッタ室
20 ガス導入系
30 マルチカソード体
301〜303 ターゲット対
E1〜E3 交流電源
S 被処理基板

Claims (3)

  1. 真空チャンバ内で、被処理基板に対向させて、少なくとも3つのターゲットを同一平面上に並設し、このターゲットの後方に磁気回路を平行配置し、上記各ターゲットに接続されたスパッタ電源から電力を供給してターゲットと上記被処理基板との間に電界を形成してプラズマを発生させると共に、上記電界と直交する方向に磁界を形成させ、上記各ターゲットをスパッタリングすることにより、上記被処理基板上に薄膜を形成するスパッタリング方法であって、
    並設方向両端のターゲットに接続されたスパッタ電源から、所定の電力比に従って、上記両端のターゲットに挟まれたターゲットに接続されたスパッタ電源よりも大きな電力を供給すると共に、上記磁気回路の並設方向と直交する方向の両端部の磁場強度を上げることを特徴とするスパッタリング方法。
  2. 上記少なくとも3つのターゲットに代えて、少なくとも3対のターゲット対を同一平面上に並設し、各ターゲット対に対応させて上記磁気回路を対で平行配置し、上記スパッタ電源としてターゲット対ごとに交流電源を接続し、両端のターゲット対に接続された交流電源から、所定の電力比に従って、上記両端のターゲット対に挟まれたターゲット対に接続された交流電源よりも大きな電力を供給することを特徴とする請求項1記載のスパッタリング方法
  3. 記磁気回路の並設方向と直交する方向の両端部に、各々補助磁石片を追加設置し、上記両端部の磁場強度を上げることを特徴とする請求項1または2記載のスパッタリング方法。
JP2009087337A 2009-03-31 2009-03-31 スパッタリング方法 Active JP5363166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009087337A JP5363166B2 (ja) 2009-03-31 2009-03-31 スパッタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009087337A JP5363166B2 (ja) 2009-03-31 2009-03-31 スパッタリング方法

Publications (2)

Publication Number Publication Date
JP2010236051A JP2010236051A (ja) 2010-10-21
JP5363166B2 true JP5363166B2 (ja) 2013-12-11

Family

ID=43090653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009087337A Active JP5363166B2 (ja) 2009-03-31 2009-03-31 スパッタリング方法

Country Status (1)

Country Link
JP (1) JP5363166B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5653257B2 (ja) * 2011-03-07 2015-01-14 株式会社アルバック スパッタリング装置及びスパッタリング方法
JP2020143356A (ja) * 2019-03-08 2020-09-10 株式会社アルバック スパッタリング装置及びスパッタリング方法
JP2020176304A (ja) * 2019-04-19 2020-10-29 株式会社アルバック スパッタリング装置
CN118019875A (zh) 2021-10-26 2024-05-10 株式会社爱发科 成膜方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0375368A (ja) * 1989-08-18 1991-03-29 Fuji Photo Film Co Ltd スパッタリング装置
JP2000129436A (ja) * 1998-08-19 2000-05-09 Asahi Glass Co Ltd インライン型スパッタリング装置およびスパッタリング方法
JP4780972B2 (ja) * 2004-03-11 2011-09-28 株式会社アルバック スパッタリング装置
JP4963023B2 (ja) * 2006-01-11 2012-06-27 株式会社アルバック スパッタリング方法及びスパッタリング装置
JP4436350B2 (ja) * 2006-09-14 2010-03-24 株式会社アルバック 薄膜形成方法及び薄膜形成装置

Also Published As

Publication number Publication date
JP2010236051A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
US8506771B2 (en) Bipolar pulsed power supply and power supply apparatus having plurality of bipolar pulsed power supplies connected in parallel with each other
TWI377263B (ja)
JP4922581B2 (ja) スパッタリング装置及びスパッタリング方法
US8221594B2 (en) Magnetron sputtering apparatus and magnetron sputtering method
JP5363166B2 (ja) スパッタリング方法
JP5322234B2 (ja) スパッタリング方法及びスパッタリング装置
JP2008274366A (ja) スパッタリング装置及びスパッタリング方法
CN110050325B (zh) 溅射沉积源、具有该溅射沉积源的溅射沉积设备以及将层沉积于基板上的方法
JP2010007162A (ja) 電源装置
KR20170064527A (ko) 마그네트론 스퍼터 전극용의 자석 유닛 및 스퍼터링 장치
TWI381062B (zh) A target assembly, and a sputtering apparatus provided with the target assembly
JP2004115841A (ja) マグネトロンスパッタ電極、成膜装置及び成膜方法
TWI393797B (zh) Sputtering electrodes and sputtering devices with sputtering electrodes
JP5322235B2 (ja) スパッタリング方法
KR100200009B1 (ko) Ito 투명도전막의 제작방법
JP2005226091A (ja) スパッタ方法及びスパッタ装置
TWI519663B (zh) Sputtering method
CN102312206B (zh) 溅射方法
JP4999602B2 (ja) 成膜装置
TWI665324B (zh) 濺射沉積源、濺射沉積設備及操作濺射沉積源之方法
JP4713853B2 (ja) マグネトロンカソード電極及びマグネトロンカソード電極を用いたスパッタリング方法
KR20120002062A (ko) 스퍼터링 방법
KR100951007B1 (ko) 마그네트론 스퍼터링 장치
JP2003213410A (ja) スパッタリング方法およびその装置
JP3778501B2 (ja) スパッタリング装置およびスパッタリング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130905

R150 Certificate of patent or registration of utility model

Ref document number: 5363166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250