JP5653257B2 - スパッタリング装置及びスパッタリング方法 - Google Patents

スパッタリング装置及びスパッタリング方法 Download PDF

Info

Publication number
JP5653257B2
JP5653257B2 JP2011049389A JP2011049389A JP5653257B2 JP 5653257 B2 JP5653257 B2 JP 5653257B2 JP 2011049389 A JP2011049389 A JP 2011049389A JP 2011049389 A JP2011049389 A JP 2011049389A JP 5653257 B2 JP5653257 B2 JP 5653257B2
Authority
JP
Japan
Prior art keywords
voltage
target
targets
row
application period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011049389A
Other languages
English (en)
Other versions
JP2012184479A (ja
Inventor
佑介 大谷
佑介 大谷
新井 真
新井  真
清田 淳也
淳也 清田
石橋 暁
暁 石橋
堀下 芳邦
芳邦 堀下
小野 敦
敦 小野
進平 長野
進平 長野
正人 笠井
正人 笠井
伸年 白銀
伸年 白銀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011049389A priority Critical patent/JP5653257B2/ja
Publication of JP2012184479A publication Critical patent/JP2012184479A/ja
Application granted granted Critical
Publication of JP5653257B2 publication Critical patent/JP5653257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Description

本発明は、スパッタリング装置及びスパッタリング方法に関する。
現在、フラットパネルディスプレイ技術が発展し、薄型テレビとしての市場が確立されるに至って、大型テレビの製造コストや生産コストを引き下げるために、ガラス基板の大型化が進んでおり、大面積のガラス基板に均一な膜厚で薄膜を形成する技術が求められている。
図8は従来のスパッタリング装置100の内部構成図である。従来のスパッタリング装置100は、真空槽111と、真空槽111内に配置された細長の複数のカソード電極1221、1231〜122n、123nと、カソード電極1221、1231〜122n、123n上に配置されたターゲット1241、1251〜124n、125nとを有している(以下、nは2以上の自然数を示す)。
カソード電極1221、1231〜122n、123nは、長手方向が互いに平行で、各カソード電極1221、1231〜122n、123n上のターゲット1241、1251〜124n、125nのスパッタされる面が同一平面に位置し、隣り合うターゲット1241、1251〜124n、125nの側面が対面するように並んで配置されている。
隣接する二個のターゲットをターゲット組1211〜121nにすると、ターゲット組1211〜121nは一列に並べられている。
一組のターゲット組内の二個のターゲットに電源装置1311〜131nからカソード電極1221、1231〜122n、123nを介して互いに逆極性の電圧を交互に印加すると、二個のターゲット間に放電が生じて、真空槽111内のスパッタリングガスがプラズマ化され、プラズマ中のイオンは負電圧が印加されたターゲットに入射してターゲットをスパッタする。一組のターゲット組内の二個のターゲットに負電圧は交互に印加され、二個のターゲットは交互にスパッタされる。ターゲットから放出された粒子は基板141に到達して薄膜が形成される。
各ターゲット1241、1251〜124n、125nの負電圧の印加期間を同一にし、印加電圧の大きさを同一にすると、図9を参照し、基板141表面のうち前記一列の両端よりも内側に位置するターゲット組1212〜121n-1と対面する範囲(以下、中央領域と呼ぶ)では均一な膜厚の薄膜が形成されるが、前記一列の端に位置するターゲット組1211、121nと対面する範囲(以下、端部領域と呼ぶ)では、端に近いほど近傍に位置するターゲットの数が少なくなるため、到達する粒子の量が少なくなり、薄膜の膜厚が薄くなるという問題があった。
端部領域の膜厚を増やすために、前記一列の端に位置するターゲット組1211、121nに印加する電圧の大きさを増加させると、図10を参照し、前記一列の端の方のターゲット1241、125nと対面する範囲の膜厚は増加するが、他方のターゲット1251、124nと対面する範囲の膜厚も一緒に増加し、中央領域より膜厚が厚い部分が生じてしまうという問題があった。
特開2005−290550号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、基板の端部に均一な膜厚の薄膜を形成できるスパッタリング装置及びスパッタリング方法を提供することにある。
上記課題を解決するために本発明は、真空槽と、前記真空槽内に配置された細長の複数のカソード電極と、細長形状であり、各前記カソード電極上に、長手方向が各前記カソード電極の長手方向に沿って配置されたターゲットとを有し、各前記カソード電極は、長手方向が互いに平行で、各前記カソード電極上の前記ターゲットのスパッタされる面が同一平面に位置し、前記ターゲットの側面が対面するように並んで配置され、前記ターゲットのうち、隣接する二個の前記ターゲットを一組のターゲット組とすると、スパッタリングが行われるオン電圧と、スパッタリングが停止するオフ電圧とを、前記カソード電極を介して、一組の前記ターゲット組内の二個の前記ターゲットに交互に印加する電源装置が設けられ、前記電源装置は、一組の前記ターゲット組内では、少なくとも一個の前記ターゲットに前記オフ電圧を印加するスパッタリング装置であって、前記ターゲット組と前記ターゲットとは一列に並べられており、前記電源装置により、前記一列の端に位置する前記ターゲット組内では、前記一列の端の方に位置する前記ターゲットの前記オン電圧の印加期間が、他方の前記ターゲットの前記オン電圧の印加期間よりも長くされ、前記一列の端に位置する前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも長くされ、前記一列の端より一つ内側の前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも短くされたスパッタリング装置である。
本発明はスパッタリング装置であって、前記ターゲット組の前記オン電圧と前記オフ電圧とを繰り返す周期は互いに同じ長さにされたスパッタリング装置である。
本発明はスパッタリング装置であって、前記一列の両端の前記ターゲット組の間の前記ターゲット組では、前記オン電圧の印加期間は同一にされたスパッタリング装置である。
本発明はスパッタリング装置であって、前記真空槽は接地電位に接続され、前記オン電圧は負電圧、前記オフ電圧は正電圧又は接地電位にされたスパッタリング装置である。
本発明はスパッタリング装置であって、前記ターゲットのうち、前記一列の両端よりも内側に位置する前記ターゲットと対面する基板が配置される基板ホルダーを有し、前記一列の端に位置する前記ターゲットは、少なくとも一部が前記基板と対面する範囲よりも外側に位置されたスパッタリング装置である。
本発明は、長手方向が互いに平行で、スパッタされる面が同一平面に位置し、側面が対面するように並んで真空槽内に配置された細長形状の複数のターゲットのうち、隣接する二個の前記ターゲットを一組のターゲット組にすると、スパッタリングが行われるオン電圧とスパッタリングが停止するオフ電圧とを、一組の前記ターゲット組内の二個の前記ターゲットに交互に印加して前記ターゲットをスパッタし、前記真空槽内に配置された基板に薄膜を形成するスパッタリング方法であって、前記ターゲット組と前記ターゲットとは一列に並べられており、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記一列の端に位置する前記ターゲット組内では、前記一列の端の方に位置する前記ターゲットの前記オン電圧の印加期間を、他方の前記ターゲットの前記オン電圧の印加期間よりも長くし、前記一列の端に位置する前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも長くし、前記一列の端より一つ内側の前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも短くするスパッタリング方法である。
本発明はスパッタリング方法であって、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記ターゲット組の前記オン電圧と前記オフ電圧とを繰り返す周期を互いに同じ長さにするスパッタリング方法である。
本発明はスパッタリング方法であって、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記一列の両端の前記ターゲット組の間の前記ターゲット組では、前記オン電圧の印加期間を同一にするスパッタリング方法である。
本発明はスパッタリング方法であって、前記真空槽を接地電位に接続しておき、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記オン電圧は負電圧、前記オフ電圧は正電圧又は接地電位にするスパッタリング方法である。
本発明はスパッタリング方法であって、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する前に、前記基板を前記一列の両端よりも内側に位置する前記ターゲットと対面させ、前記一列の端に位置する前記ターゲットの少なくとも一部を前記基板と対面する範囲よりも外側に位置させるスパッタリング方法である。
基板の端部に均一な膜厚の薄膜を形成できるので、大型基板の生産性が向上する。
本発明のスパッタリング装置の内部構成図 ターゲットとカソード電極の平面図 磁石装置の構造を説明するための模式図 一列の両端のターゲット組の間のターゲット組に印加する電圧のタイミングチャート 一列の端に位置するターゲット組に印加する電圧のタイミングチャート 本発明による薄膜の膜厚分布を説明するための模式図 ターゲットの長手方向に沿った測定位置とシート抵抗規格値との関係を示すグラフ 従来のスパッタリング装置の内部構成図 従来技術による薄膜の膜厚分布を説明するための模式図 一列の端に位置するターゲット組の電圧値を増加させた場合の薄膜の膜厚分布を説明するための模式図
<スパッタリング装置の構造>
本発明のスパッタリング装置の構造を説明する。
図1はスパッタリング装置10の内部構成図である。
スパッタリング装置10は、真空槽11と、真空槽11内に配置された細長の複数のカソード電極221、231〜22n、23nと、細長形状であり、各カソード電極221、231〜22n、23n上に、長手方向が各カソード電極221、231〜22n、23nの長手方向に沿って配置されたターゲット241、251〜24n、25nとを有している。
図2はターゲット241、251〜24n、25nとカソード電極221、231〜22n、23nの平面図である。
ここでは各ターゲット241、251〜24n、25nは互いに同形状であり、互いに同じ大きさである。ターゲット241、251〜24n、25nは導電性材料でもよいし絶縁性材料でもよい。
各カソード電極221、231〜22n、23nは、長手方向が互いに平行で、各カソード電極221、231〜22n、23n上のターゲット241、251〜24n、25nのスパッタされる面が同一平面に位置し、隣り合うターゲット241、251〜24n、25nの側面が対面するように並んで配置されている。
ここでは各ターゲット241、251〜24n、25nの長手方向の一端は長手方向に対して直角な一の直線上に位置し、他端は長手方向に対して直角な他の一の直線上に位置するように揃えられている。
また隣り合うターゲット241、251〜24n、25nの側面の間は同一間隔空けられている。
ターゲット241、251〜24n、25nのうち、隣接する二個のターゲットを一組のターゲット組にすると、ターゲット組は一列に並べられている。符号211〜21nはターゲット組を示している。
図1を参照し、スパッタリング装置10には、スパッタリングが行われるオン電圧と、スパッタリングが停止するオフ電圧とを、カソード電極221、231〜22n、23nを介して、一組のターゲット組内の二個のターゲットに交互に印加する電源装置30が設けられている。
本実施例では、電源装置30は複数の補助電源311〜31nを有している。各補助電源311〜31nはそれぞれ異なるターゲット組211〜21nの二個のターゲットが配置された二個のカソード電極に電気的に接続されている。
電源装置30は、一組のターゲット組内では、少なくとも一個のターゲットにオフ電圧を印加するようになっている。すなわち、一組のターゲット組内では、一方のターゲットにオン電圧が印加されている間は他方のターゲットにはオフ電圧が印加される。
ここでは真空槽11は接地電位に接続され、オン電圧は負電圧であり、オフ電圧は正電圧にされている。そのため、真空槽11内にプラズマが生成されると、プラズマ中の陽イオンは、オン電圧を印加されたターゲットに入射してスパッタするようになっている。
なお、ここではオフ電圧は正電圧であったが、オフ電圧は接地電位でもよいし、オフ電圧の印加期間中に接地電位から正電圧又は正電圧から接地電位に変化させもよい。
図4は前記一列の両端のターゲット組の間のターゲット組212〜21n-1に印加する電圧のタイミングチャートであり、符号51は一組のターゲット組内の二つのターゲットのうち一方に印加する電圧の時間変化を示し、符号52は他方に印加する電圧の時間変化を示す。
ここでは前記一列の両端のターゲット組の間のターゲット組212〜21n-1では、一組のターゲット組内の一方のターゲットのオン電圧の印加期間T1は、他方のターゲットのオン電圧の印加期間T2と同じにされている。また一組のターゲット組内の二つのターゲットでは、オン電圧の大きさとオフ電圧の大きさはそれぞれ同一にされている。そのため、一組のターゲット組内の二つのターゲットのスパッタ量は同一になる。
また、オン電圧の印加期間T1、T2は前記一列の両端のターゲット組の間のターゲット組212〜21n-1を通して同一にされており、オン電圧の大きさとオフ電圧の大きさもそれぞれ前記一列の両端のターゲット組の間のターゲット組212〜21n-1を通して同一にされている。
そのため、前記一列の両端のターゲット組の間のターゲット組212〜21n-1では、各ターゲットのスパッタ量は同一になり、後述する基板ホルダー42に基板41を保持させると、基板41表面のうち前記一列の両端のターゲット組の間のターゲット組212〜21n-1と対面する範囲(以下、中央領域と呼ぶ)では単位面積当たり同一量の粒子が到達し、均一な膜厚の薄膜が形成されるようになっている。
図5は前記一列の端に位置するターゲット組211、21nに印加する電圧のタイミングチャートであり、符号53は一組のターゲット組内の二つのターゲットのうち前記一列の端の方に位置するターゲット241、25nに印加する電圧の時間変化を示し、符号54は他方251、24nに印加する電圧の時間変化を示す。
電源装置30により、前記一列の端に位置するターゲット組211、21n内では、前記一列の端の方に位置するターゲット241、25nのオン電圧の印加期間T3が、他方のターゲット251、24nのオン電圧の印加期間T4よりも長くされている。また一組のターゲット組内の二つのターゲットでは、オン電圧の大きさは同一にされ、オフ電圧の大きさも同一にされている。そのため、後述するように、前記一列の端の方に位置するターゲット241、25nのスパッタ量は、他方のターゲット251、24nのスパッタ量より多くなっている。
また、各ターゲット組211〜21nのオン電圧とオフ電圧の周期は互いに同じ長さにされ、前記一列の端に位置するターゲット241、25nのオン電圧の印加期間T3は、他のターゲット251〜24nのオン電圧の印加期間T1、T2、T4よりも長くされている。そのため、オン電圧の大きさとオフ電圧の大きさがそれぞれ各ターゲット組211〜21nを通して同一ならば、前記一列の端に位置するターゲット241、25nのスパッタ量は、他のターゲット251〜24nのスパッタ量より多くなる。
図1を参照し、スパッタリング装置10は、ターゲットのうち、前記一列の両端よりも内側に位置するターゲット251〜24nと対面する基板41が配置される基板ホルダー42を有している。
前記一列の端に位置するターゲット241、25nは、少なくとも一部が基板41と対面する範囲よりも外側に位置されている。すなわち、基板41の表面はターゲット241〜25nと対面する範囲の内側に含まれており、ターゲット241〜25nと対面する範囲の外側にはみ出さないようになっている。
<スパッタリング方法>
上述のスパッタリング装置10を用いた成膜方法を説明する。
前記一列の端に位置するターゲット組211、21n内において、前記一列の端の方に位置するターゲット241、25nのオン電圧の印加期間T3と他方のターゲット251、24nのオン電圧の印加期間T4との割合を、基板41表面に形成される薄膜のうち前記一列の端の方に位置するターゲット241、25nと対面する範囲の膜厚と、他方のターゲット251、24nと対面する範囲の膜厚とが同一になるように、前記一列の端の方に位置するターゲットのオン電圧の印加期間T3の方が他方のオン電圧の印加期間T4よりも長くなる値に、シミュレーションや試験によりあらかじめ定めておく。
スパッタリング装置10は、真空槽11内を真空排気する真空排気装置12と、真空槽11内にスパッタリングガスを供給するガス供給部13とを有している。
真空排気装置12により真空槽11内を真空排気して真空雰囲気を形成する。以後真空排気装置12による真空排気を継続して、真空槽11内の真空雰囲気を維持する。
真空槽11内の真空雰囲気を維持しながら、真空槽11内に基板41を基板ホルダー42に保持させた状態で搬入し、ターゲットのうち前記一列の両端よりも内側に位置するターゲット251〜24nのスパッタされる面と対面する位置で静止させる。前記一列の端に位置するターゲット241、25nは、少なくとも一部が基板41と対面する範囲よりも外側に位置される。
ガス導入部から真空槽11内にスパッタリングガスを導入する。ここではスパッタリングガスにArガスを使用する。
電源装置30からオン電圧とオフ電圧とをカソード電極221、231〜22n、23nを介してターゲット241、251〜24n、25nに交互に印加する。一組のターゲット組内では、少なくとも一個のターゲットにオフ電圧を印加する。
各ターゲット組211〜21nのオン電圧とオフ電圧の周期を互いに同じにし、ここでは0.1kHz〜5kHzの周期にする。
また少なくとも前記一列の両端より内側のターゲット組212〜21n-1では、オン電圧の大きさを同一にし、オフ電圧の大きさを同一にする。
一組のターゲット組内の隣接する二つのターゲットに互いに逆極性の電圧を印加すると、二つのターゲットの表面の間で放電が発生し、導入されたスパッタリングガスがプラズマ化される。
カソード電極221、231〜22n、23nのうちターゲット241、251〜24n、25nが配置された表面とは逆の裏面側には磁石装置261、271〜26n、27nが配置されている。
各磁石装置261、271〜26n、27nの構造は互いに同じであり、符号261の磁石装置で代表して説明する。
図3は磁石装置261の構造を説明するための模式図である。
磁石装置261は環状にされた第一の磁石26aと、第一の磁石26aのリングの内側に配置された第二の磁石26bとを有している。第一、第二の磁石26a、26bはそれぞれ厚み方向の両端に磁極を有している。
第一、第二の磁石26a、26bは、互いに逆極性の磁極をカソード電極221の裏面に向けられており、カソード電極221とは逆側の面には磁石板26cが密着して固定されている。
ここでは第一の磁石26aのN極と第二の磁石26bのS極がカソード電極221の裏面と対面されているが、第一の磁石26aのS極と第二の磁石26bのN極がカソード電極221の裏面と対面されていてもよい。
第一、第二の磁石26a、26bの間にはターゲット241の表面を通る磁力線が形成され、プラズマ中のイオンは磁力線に捕捉される。
ターゲット241にオン電圧が印加されると、プラズマ中のイオンは磁力線に捕捉されながらターゲット241の表面に入射して、ターゲット241をスパッタする。
磁石装置261には磁石移動装置29が設けられている。磁石移動装置29はモーターであり、動力を磁石装置261に伝達して、磁石装置261をターゲット241表面と平行な平面内で移動できるように構成されている。
ターゲット241表面のうち磁束密度の高い部分では低い部分よりスパッタ量が大きくなるが、磁石移動装置29により磁石装置261を移動させて、磁束密度の高い部分をターゲット241表面内で移動させると、ターゲット241表面内ではスパッタ量に差が生じず、ターゲット241表面が均一にスパッタされる。
図1を参照し、スパッタされたターゲット241、251〜24n、25nの粒子は基板41表面に到達して付着し、基板41表面に薄膜が形成される。
図4を参照し、前記一列の両端のターゲット組の間のターゲット組212〜21n-1では、一組のターゲット組内の一方のターゲットのオン電圧の印加期間T1を、他方のターゲットのオン電圧の印加期間T2と同じにする。すると、一組のターゲット組内の隣接する二つのターゲットのスパッタ量は互いに同じになる。
また、オン電圧の印加期間を前記一列の両端のターゲット組の間のターゲット組212〜21n-1を通して同一にする。すると、前記一列の両端のターゲット組の間のターゲット組212〜21n-1の各ターゲットのスパッタ量は互いに同じになる。
基板41表面はターゲットのうち前記一列の両端よりも内側に位置するターゲット251〜24nと対面されており、基板41表面のうち前記中央領域には単位面積当たり同一量の粒子が到達して付着し、前記中央領域には均一な膜厚の薄膜が形成される。
図5を参照し、前記一列の端に位置するターゲット組211、21n内では、前記一列の端の方に位置するターゲット241、25nのオン電圧の印加期間T3を、他方のターゲット251、24nのオン電圧の印加期間T4よりも長い所定の長さにする。
すると、前記一列の端に位置するターゲット241、25nのスパッタ量は従来より増加し、前記一列の端より一つ内側のターゲット251、24nのスパッタ量は従来より減少する。各ターゲット241〜25nから放出された粒子の重ね合わせの効果により、基板41表面のうち前記一列の端に位置するターゲット241、25nと対面する範囲の粒子到達量と前記一列の端より一つ内側のターゲット251、24nと対面する範囲の粒子到達量が同一になり、前記端部領域には均一な膜厚の薄膜が形成される。
各ターゲット組211〜21nのオン電圧とオフ電圧の周期は互いに同じ長さであり、前記一列の端に位置するターゲット241、25nのオン電圧の印加期間T3は他のターゲット251〜24nのオン電圧の印加期間T1、T2、T4よりも長く、前記一列の端より一つ内側のターゲット251、24nのオン電圧の印加期間T4は他のターゲット241、242〜25n-1、25nのオン電圧の印加期間T1、T2、T3よりも短くなる。
前記端部領域と前記中央領域にそれぞれ均一な膜厚の薄膜が形成できても、ターゲット241〜25n表面と基板41表面との間の間隔や、ターゲット241〜25nと基板41の形状、大きさ等の条件により、前記端部領域の薄膜の膜厚と前記中央領域の薄膜の膜厚との間に差が生じる場合がある。
前記端部領域の薄膜の膜厚が前記中央領域の薄膜の膜厚より薄い場合には、前記一列の端に位置するターゲット組211、21nに印加する電圧の大きさを増加させる。すると、前記一列の端に位置するターゲット組211、21nのスパッタ量が増加し、前記端部領域の膜厚が増加して、前記端部領域と前記中央領域の膜厚の差が縮まる。
または前記一列の両端より内側のターゲット組212〜21n-1に印加する電圧の大きさを減少させて、前記中央領域の膜厚を減少させ、前記端部領域と前記中央領域の膜厚の差を縮めてもよい。
前記端部領域の薄膜の膜厚が前記中央領域の薄膜の膜厚より厚い場合には、前記一列の端に位置するターゲット組211、21nに印加する電圧の大きさを減少させる。すると、前記一列の端に位置するターゲット組211、21nのスパッタ量が減少し、前記端部領域の膜厚が減少して、前記端部領域と前記中央領域の膜厚の差が縮まる。
または前記一列の両端より内側のターゲット組212〜21n-1に印加する電圧の大きさを増加させて、前記中央領域の膜厚を増加させ、前記端部領域と前記中央領域の膜厚の差を縮めてもよい。
このようにして、基板41表面のうち前記端部領域と前記中央領域には互いに同じ膜厚の薄膜が形成される。
前記一列の一端に位置するターゲット組211のカソード電極221、231に長手方向の長さが2200mmのCu(銅)のターゲット241、251をそれぞれ配置した。
電源装置30のオン電圧とオフ電圧の周期を1kHzに設定し、前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3を0.5msec、他方のターゲット251のオン電圧の印加期間T4を0.5msecに設定した。一周期に対する前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3をデューティー比と呼ぶと、デューティー比は50%である。
真空槽11内を真空排気して真空雰囲気を形成した後、真空槽11内に基板41を搬入し、前記一列の両端よりも内側に位置するターゲット251〜24nと対面する位置で静止させる。このとき前記一列の端に位置するターゲット241、25nの少なくとも一部は基板41と対面する範囲よりも外側に位置される。
真空槽11内にArガスを導入し、電源装置30から前記一端に位置するターゲット組211の二つのターゲット241、251だけに交互にオン電圧とオフ電圧とを印加してスパッタリングを行って、基板41の表面にCuの薄膜を形成した。
薄膜を形成した後、ターゲット241、251への電圧印加を停止し、真空槽11内へのArガスの導入を停止し、真空槽11内の真空雰囲気を維持しながら基板41を真空槽11の外側に搬出した。
次いで、基板41表面のうち前記一端に位置するターゲット組211内の端の方のターゲット241と対面していた範囲のシート抵抗と、他方のターゲット251と対面していた範囲のシート抵抗を、ターゲット241、251の長手方向に沿った複数の測定位置で測定した。
測定したシート抵抗を1.2Ω/□で割ってシート抵抗規格値[%]を得た。測定結果を図7に示す。なお、薄膜はCu膜であり、シート抵抗規格値は薄膜の膜厚に反比例する。
次いで、前記一端に位置するターゲット組211の二個のターゲットのうち、前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3を0.6msec、他方のターゲット251のオン電圧の印加期間T4を0.4msecに変更し(デューティー比は60%である)、上述の成膜工程と測定工程とを繰り返した。測定結果を図7に重ねて示す。
さらに、前記一端に位置するターゲット組211の二個のターゲットのうち、前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3を0.7msec、他方のターゲット251のオン電圧の印加期間T4を0.3msecに変更し(デューティー比は70%である)、上述の成膜工程と測定工程とを繰り返した。測定結果を図7に重ねて示す。
図7の測定結果を見ると、デューティー比を大きくするほど、すなわち前記一列の端の方に位置するターゲット241のオン電圧の印加期間T3を長くし、他方のターゲット251のオン電圧の印加期間T4を短くするほど、前記一列の端の方に位置するターゲット241と対面する範囲のシート抵抗規格値を小さく(すなわち薄膜の膜厚を厚く)でき、他方のターゲット251と対面する範囲のシート抵抗規格値を大きく(すなわち薄膜の膜厚を薄く)できることが分かる。
図7ではデューティー比が50%のときに前記一端に位置するターゲット組211の二つのターゲットとそれぞれ対面する範囲のシート抵抗規格値の差が最も小さくなるが、前記一端に位置するターゲット組211だけではなく、他のターゲット組212〜21nも一緒にスパッタすると、各ターゲットから放出された粒子の重ね合わせの効果により、端から離れるほど膜厚が増加し、デューティー比が50%では前記一端に位置するターゲット組211の二つのターゲットとそれぞれ対面する範囲のシート抵抗規格値の差が広がり、一方、デューティー比が60%又は70%ではその差が縮まる。
10……スパッタリング装置
11……真空槽
211〜21n……ターゲット組
221、231〜22n、23n……カソード電極
241、251〜24n、25n……ターゲット
30……電源装置
41……基板
42……基板ホルダー

Claims (10)

  1. 真空槽と、
    前記真空槽内に配置された細長の複数のカソード電極と、
    細長形状であり、各前記カソード電極上に、長手方向が各前記カソード電極の長手方向に沿って配置されたターゲットとを有し、
    各前記カソード電極は、長手方向が互いに平行で、各前記カソード電極上の前記ターゲットのスパッタされる面が同一平面に位置し、前記ターゲットの側面が対面するように並んで配置され、
    前記ターゲットのうち、隣接する二個の前記ターゲットを一組のターゲット組とすると、スパッタリングが行われるオン電圧と、スパッタリングが停止するオフ電圧とを、前記カソード電極を介して、一組の前記ターゲット組内の二個の前記ターゲットに交互に印加する電源装置が設けられ、
    前記電源装置は、一組の前記ターゲット組内では、少なくとも一個の前記ターゲットに前記オフ電圧を印加するスパッタリング装置であって、
    前記ターゲット組と前記ターゲットとは一列に並べられており、前記電源装置により、前記一列の端に位置する前記ターゲット組内では、前記一列の端の方に位置する前記ターゲットの前記オン電圧の印加期間が、他方の前記ターゲットの前記オン電圧の印加期間よりも長くされ
    前記一列の端に位置する前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも長くされ、
    前記一列の端より一つ内側の前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも短くされたスパッタリング装置。
  2. 前記ターゲット組の前記オン電圧と前記オフ電圧とを繰り返す周期は互いに同じ長さにされた請求項1記載のスパッタリング装置。
  3. 前記一列の両端の前記ターゲット組の間の前記ターゲット組では、前記オン電圧の印加期間は同一にされた請求項1又は請求項2のいずれか1項記載のスパッタリング装置。
  4. 前記真空槽は接地電位に接続され、前記オン電圧は負電圧、前記オフ電圧は正電圧又は接地電位にされた請求項1乃至請求項3のいずれか1項記載のスパッタリング装置。
  5. 前記ターゲットのうち、前記一列の両端よりも内側に位置する前記ターゲットと対面する基板が配置される基板ホルダーを有し、
    前記一列の端に位置する前記ターゲットは、少なくとも一部が前記基板と対面する範囲よりも外側に位置された請求項1乃至請求項4のいずれか1項記載のスパッタリング装置。
  6. 長手方向が互いに平行で、スパッタされる面が同一平面に位置し、側面が対面するように並んで真空槽内に配置された細長形状の複数のターゲットのうち、隣接する二個の前記ターゲットを一組のターゲット組にすると、
    スパッタリングが行われるオン電圧とスパッタリングが停止するオフ電圧とを、一組の前記ターゲット組内の二個の前記ターゲットに交互に印加して前記ターゲットをスパッタし、前記真空槽内に配置された基板に薄膜を形成するスパッタリング方法であって、
    前記ターゲット組と前記ターゲットとは一列に並べられており、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記一列の端に位置する前記ターゲット組内では、前記一列の端の方に位置する前記ターゲットの前記オン電圧の印加期間を、他方の前記ターゲットの前記オン電圧の印加期間よりも長くし、
    前記一列の端に位置する前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも長くし、
    前記一列の端より一つ内側の前記ターゲットの前記オン電圧の印加期間は、他の前記ターゲットの前記オン電圧の印加期間よりも短くするスパッタリング方法。
  7. 前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記ターゲット組の前記オン電圧と前記オフ電圧とを繰り返す周期を互いに同じ長さにする請求項6記載のスパッタリング方法。
  8. 前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記一列の両端の前記ターゲット組の間の前記ターゲット組では、前記オン電圧の印加期間を同一にする請求項6又は請求項7のいずれか1項記載のスパッタリング方法。
  9. 前記真空槽を接地電位に接続しておき、前記ターゲットに前記オン電圧と前記オフ電圧とを印加する際には、前記オン電圧は負電圧、前記オフ電圧は正電圧又は接地電位にする請求項6乃至請求項8のいずれか1項記載のスパッタリング方法。
  10. 前記ターゲットに前記オン電圧と前記オフ電圧とを印加する前に、前記基板を前記一列の両端よりも内側に位置する前記ターゲットと対面させ、前記一列の端に位置する前記ターゲットの少なくとも一部を前記基板と対面する範囲よりも外側に位置させる請求項6乃至請求項9のいずれか1項記載のスパッタリング方法。
JP2011049389A 2011-03-07 2011-03-07 スパッタリング装置及びスパッタリング方法 Active JP5653257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011049389A JP5653257B2 (ja) 2011-03-07 2011-03-07 スパッタリング装置及びスパッタリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011049389A JP5653257B2 (ja) 2011-03-07 2011-03-07 スパッタリング装置及びスパッタリング方法

Publications (2)

Publication Number Publication Date
JP2012184479A JP2012184479A (ja) 2012-09-27
JP5653257B2 true JP5653257B2 (ja) 2015-01-14

Family

ID=47014790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011049389A Active JP5653257B2 (ja) 2011-03-07 2011-03-07 スパッタリング装置及びスパッタリング方法

Country Status (1)

Country Link
JP (1) JP5653257B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007457B2 (ja) * 2018-03-16 2022-01-24 株式会社アルバック 成膜方法
JP7256645B2 (ja) * 2019-01-24 2023-04-12 株式会社アルバック スパッタリング装置及び成膜方法
JP2020143356A (ja) * 2019-03-08 2020-09-10 株式会社アルバック スパッタリング装置及びスパッタリング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10152772A (ja) * 1996-11-22 1998-06-09 Matsushita Electric Ind Co Ltd スパッタリング方法及び装置
JP4780972B2 (ja) * 2004-03-11 2011-09-28 株式会社アルバック スパッタリング装置
JP4939009B2 (ja) * 2005-08-15 2012-05-23 株式会社アルバック ターゲット組立体及びこのターゲット組立体を備えたスパッタリング装置
JP5363166B2 (ja) * 2009-03-31 2013-12-11 株式会社アルバック スパッタリング方法

Also Published As

Publication number Publication date
JP2012184479A (ja) 2012-09-27

Similar Documents

Publication Publication Date Title
JP4246547B2 (ja) スパッタリング装置、及びスパッタリング方法
KR101097329B1 (ko) 스퍼터링 장치
JP4922581B2 (ja) スパッタリング装置及びスパッタリング方法
US20110079508A1 (en) Method for coating a substrate and coater
WO2007010798A1 (ja) スパッタリング装置、透明導電膜の製造方法
US20130092533A1 (en) Sputter deposition apparatus
US20070209934A1 (en) Arrangement for the separation of particles from a plasma
JP2015524022A (ja) 基板をコーティングするための方法とコーター
JP2009041115A (ja) スパッタ源、スパッタリング装置、及びスパッタリング方法
JP5186297B2 (ja) スパッタリング装置
JP5653257B2 (ja) スパッタリング装置及びスパッタリング方法
CN110050325B (zh) 溅射沉积源、具有该溅射沉积源的溅射沉积设备以及将层沉积于基板上的方法
US20130319855A1 (en) Magnetron sputtering system
WO2018068833A1 (en) Magnet arrangement for a sputter deposition source and magnetron sputter deposition source
KR20110122456A (ko) 액정표시장치의 제조장치 및 제조방법
TWI496925B (zh) 一種用於減少ito濺射損傷襯底的濺射設備及其方法
JP2015147955A (ja) マグネトロンスパッタリング用磁場発生装置
JP6607251B2 (ja) マグネトロンスパッタリング用磁場発生装置
JP5145020B2 (ja) 成膜装置及び成膜方法
KR20140126514A (ko) 스퍼터링 장치 및 이를 포함하는 증착장치
JP2018044204A (ja) マグネトロンスパッタリング用磁場発生装置
JP5781408B2 (ja) マグネトロンスパッタカソード
KR20120000317A (ko) 전자 물질막 형성 장치
JP2013144840A (ja) スパッタリング装置、絶縁膜の形成方法
CN210012895U (zh) 一种溅射磁控系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140903

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141118

R150 Certificate of patent or registration of utility model

Ref document number: 5653257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250