JP5358680B2 - 反射層を備えているオプトエレクトロニクス半導体チップ - Google Patents

反射層を備えているオプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP5358680B2
JP5358680B2 JP2011509848A JP2011509848A JP5358680B2 JP 5358680 B2 JP5358680 B2 JP 5358680B2 JP 2011509848 A JP2011509848 A JP 2011509848A JP 2011509848 A JP2011509848 A JP 2011509848A JP 5358680 B2 JP5358680 B2 JP 5358680B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
contact region
reflective layer
optoelectronic semiconductor
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011509848A
Other languages
English (en)
Other versions
JP2011521461A5 (ja
JP2011521461A (ja
Inventor
トニー アルブレヒト
アンドレアス ヴァイマル
アンナ カスペルザク−ザブロッカ
クリスティアン アイヒンガー
カーシュティン ネヴェリング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2011521461A publication Critical patent/JP2011521461A/ja
Publication of JP2011521461A5 publication Critical patent/JP2011521461A5/ja
Application granted granted Critical
Publication of JP5358680B2 publication Critical patent/JP5358680B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、反射層を備えているオプトエレクトロニクス半導体チップに関する。
特許文献1には、銀を含んでいる反射層を備えているオプトエレクトロニクス半導体チップが記載されている。
米国特許第7,265,392号明細書
達成すべき1つの目的は、特に長い寿命を有するオプトエレクトロニクス半導体チップを提供することである。達成すべきさらなる目的は、特に簡単な方法で製造することのできるオプトエレクトロニクス半導体チップを提供することである。達成すべきさらなる目的は、特に効率的であるオプトエレクトロニクス半導体チップを提供することである。
オプトエレクトロニクス半導体チップを提供する。本オプトエレクトロニクス半導体チップは、例えば、ルミネセンスダイオードチップである。このルミネセンスダイオードチップは、レーザダイオードチップ、好ましくは発光ダイオードチップとすることができる。さらには、本オプトエレクトロニクス半導体チップは、検出器チップ(例えば、フォトダイオードチップなど)とすることが可能である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、第1のコンタクト領域および第2のコンタクト領域を有する。本オプトエレクトロニクス半導体チップを動作させるための電流は、これらのコンタクト領域を介してオプトエレクトロニクス半導体チップに印加することができる。第1のコンタクト領域は、例えば、半導体チップのn型コンタクトである。その場合、第2のコンタクト領域は、例えば、半導体チップのp型コンタクトである。第1のコンタクト領域は、例えば、ボンディングパッドによって形成することができる。第2のコンタクト領域は、はんだ金属層(solder metallization)によって形成することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、反射層を備えている。この反射層は、オプトエレクトロニクス半導体チップにおいて発生する電磁放射、またはオプトエレクトロニクス半導体チップにおいて検出する電磁放射を、反射する目的で設けられている。
この場合、反射層は、第2のコンタクト領域に直接的かつ導電的に接続されていることが好ましい。この場合、「直接的かつ導電的に」とは、例えば、第2のコンタクト領域と反射層との間に半導体材料が配置されておらず、反射層と第2のコンタクト領域とが互いに直接接触している、または良好な導電率を有する材料(例えば金属)によって互いに結合されていることを意味する。
反射層は、ミラーとすることができる。この反射層は、本半導体チップにおいて発生させる、または検出する電磁放射に対する少なくとも80%、好ましくは少なくとも90%の反射率を有することが好ましい。
反射層は、マイグレーションを生じる傾向にある金属(metal that tends toward migration)を含んでいる。「マイグレーションを生じる傾向にある金属」とは、その金属が、外部電界中で、その外部電界に起因して移動または拡散する傾向にあることを意味する。言い換えれば、電界に起因して反射層の金属に力が作用し、これによって反射層から金属が抜け出す(extraction)ことがある。
一例として、金属のイオンが電界線に沿って移動し、このマイグレーションによってオプトエレクトロニクス半導体チップの領域内に入り込むことがあり、その領域にダメージを引き起こす。さらには、マイグレーションを生じる傾向にある金属が、電界中の移動に起因して、オプトエレクトロニクス半導体チップから例えば半導体チップのハウジングの中に入り込むこともあり、同様にハウジングにダメージが生じうる。
発生しうるダメージは、例えば、オプトエレクトロニクス半導体チップの短絡である。さらには、電界中での反射層からのマイグレーション(すなわちエレクトロマイグレーション)の結果として、反射層が損傷し、したがって、その電気特性および光学特性が悪影響を受ける。この場合、電界中でマイグレーションを生じる傾向にある問題は、特に、湿潤環境においても発生する。反射層からの金属のマイグレーションによって、全体としてオプトエレクトロニクス半導体チップの寿命が減少する。
マイグレーションを生じる傾向にある金属は、例えば銀である。この場合、銀イオンは、オプトエレクトロニクス半導体チップの中で電界線に沿ってマイグレーションを生じる傾向にある。さらには、マイグレーションを生じる傾向にある金属は、場合によっては別の金属(例えば、銅またはニッケル)である。
少なくとも一実施形態によると、マイグレーションを生じる傾向にある金属のマイグレーション経路が第2のコンタクト領域と第1のコンタクト領域との間に形成されるように、オプトエレクトロニクス半導体チップの中に反射層が配置されている。一例として、反射層は、オプトエレクトロニクス半導体チップの半導体ボディに直接隣接している。第1のコンタクト領域および第2のコンタクト領域は、半導体ボディに導電接続されている。第2のコンタクト領域と反射層との間の導電接続によって、マイグレーション経路が、半導体ボディの中、第1のコンタクト領域と第2のコンタクト領域の間に、形成され得る。
したがって、マイグレーション経路が存在していることは、特に、反射層からマイグレーションを生じる傾向にある金属によるオプトエレクトロニクス半導体チップの中でのマイグレーションを防止できるマイグレーション遮断部(migration blocker)またはマイグレーションバリア(migration barrier)を、オプトエレクトロニクス半導体チップが含んでいないことを意味する。したがって、本オプトエレクトロニクス半導体チップには、反射層からマイグレーションを生じる傾向にある金属のマイグレーションに対するマイグレーションバリアが存在しない。このようなマイグレーションバリアを省く結果として、オプトエレクトロニクス半導体チップを特に単純に、したがって高い費用効果で製造することができる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体チップの動作時に、金属のマイグレーションを抑制する電界を形成する手段が、半導体チップに設けられている。すなわち、半導体チップの動作時、第1のコンタクト領域と第2のコンタクト領域との間には最初から電界が存在しており、この電界は、オプトエレクトロニクス半導体チップの中での反射層からの金属のエレクトロマイグレーションを促進する。半導体チップにおける手段は、この電界に対抗し、金属のマイグレーションを抑制する電界を形成する。
言い換えれば、特に、金属のマイグレーションが発生するであろう半導体チップの重要な位置が、電界によって大幅に遮蔽されていることによって、反射層からの金属の抜け出しと、オプトエレクトロニクス半導体チップの中での金属のマイグレーションとが防止される、または少なくとも抑制される。すなわち、本オプトエレクトロニクス半導体チップの場合には、マイグレーションバリアとしての例えば誘電体または金属性遮断部によって反射層が封止されるのではなく、半導体チップ中に存在する電界を遮蔽することによって、すなわち対抗する電界によって、マイグレーションが防止される。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、第1のコンタクト領域および第2のコンタクト領域と、第2のコンタクト領域に直接的に導電接続されている反射層とを備えており、反射層は、マイグレーションを生じる傾向にある金属を含んでおり、反射層は、金属のマイグレーション経路が第2のコンタクト領域と第1のコンタクト領域との間に形成されるように、配置されている。この場合、半導体チップの動作時に、金属のマイグレーションを抑制する電界を形成する手段が、半導体チップに設けられている。この手段は、例えば、オプトエレクトロニクス半導体チップの縁部に配置することができる。さらには、この手段は、半導体チップ内の少なくとも一部分に配置することも可能である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、電界形成手段は、第1のコンタクト領域と第2のコンタクト領域との間に延在する導電性材料によって形成されている。この場合、この導電性材料は、第2のコンタクト領域に直接的に導電接続されている。すなわち、導電性材料と第2のコンタクト領域との間の直接的な電気的結合が存在する。導電性材料と第2のコンタクト領域は、例えば互いに接触している、または、良好な電気的結合(例えば金属性結合)によって互いに結合されている。この場合、導電性材料は、第1のコンタクト領域と第2のコンタクト領域との間に延在しているように、半導体チップに配置されている。すなわち、導電性材料は、反射層からマイグレーションを生じる傾向にある金属のマイグレーション経路の方向に少なくとも部分的に延在している。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、半導体ボディを備えており、半導体ボディの上面に第1のコンタクト領域が配置されており、半導体ボディの下面に第2のコンタクト領域が配置されている。本オプトエレクトロニクス半導体チップは、半導体ボディに直接接触した状態に配置されている反射層をさらに備えている。一例として、反射層は、半導体ボディの下面に堆積されており、下面において半導体ボディに直接隣接している。この場合、反射層は、半導体ボディの下部領域を完全に覆っていることが可能である。さらには、半導体ボディの下部領域に、構造化された状態に反射層を堆積させることが可能である。反射層は、第2のコンタクト領域に電気的に直接接触した状態に配置されている、すなわち、第2のコンタクト領域に直接的に導電接続されている。
一例として、第2のコンタクト領域は反射層に直接隣接している。この場合、反射層は、第2のコンタクト領域と半導体ボディとの間に配置されている。反射層が第2のコンタクト領域と半導体ボディとの間に配置されており、反射層と半導体ボディとが直接接触している結果として、反射層からマイグレーションを生じる傾向にある金属のマイグレーション経路が、半導体ボディの中への経路、または半導体ボディの縁部領域における経路となる。マイグレーション経路は、例えば、第2のコンタクト領域と第1のコンタクト領域(半導体ボディの上面に配置されている)との間を走っている。
本オプトエレクトロニクス半導体チップは、少なくとも1つのチップ側壁をさらに備えており、このチップ側壁は、半導体ボディの側面領域によって形成することができる。この場合、チップ側壁は、半導体ボディの上面と下面との間に延在している。チップ側壁は、半導体チップの縁部領域を形成することができる。チップ側壁には導電性材料が配置されており、この材料は、第2のコンタクト領域に直接的に導電接続されている。すなわち、半導体チップの動作時に電界を形成する手段が、チップ側壁に配置されている導電性材料によって形成されている。チップ側壁が半導体ボディの上面と下面との間に配置されており、第1のコンタクト領域が半導体ボディの上面に配置されており、第2のコンタクト領域が半導体ボディの下面に配置されているため、導電性材料はチップ側壁に、すなわち、第1のコンタクト領域と第2のコンタクト領域との間に延在している。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、この場合、導電性材料はチップ側壁に直接的には堆積されておらず、チップ側壁と導電性材料との間に電気絶縁材料が配置されており、この電気絶縁材料は、導電性材料による半導体ボディとの接触が形成されることを防止する。この場合、半導体チップの動作時に電界を形成する手段は、電気絶縁材料と導電性材料とから形成されており、導電性材料は、電気絶縁材料の上に配置されており、第2のコンタクト領域に直接的に導電接続されている。この場合、電気絶縁材料は、放射を発生させる、または放射を検出する目的で設けられているオプトエレクトロニクス半導体チップの活性ゾーンが、特に、導電性材料によって短絡することがないようにしている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体チップの動作時、第1のコンタクト領域は第1の電位にある。このことは、例えば、第1の電気コンタクト領域が半導体ボディのn側コンタクトを形成していることによって達成することができる。その場合、第1のコンタクト領域は、電圧源の負極に接続されている。
さらには、第2のコンタクト領域と、反射層と、導電性材料は、共通の第2の電位にある。このことは、反射層および導電性材料の両方が第2のコンタクト領域に直接的に導電接続されていることによって達成されている。この場合、第2のコンタクト領域は、例えば電圧源の正極に接続することができる。
このようにすることで、第1の電気コンタクト領域と、その一方で、第2のコンタクト領域、反射層、および導電性材料が、2つの互いに異なる第1および第2の電位にある。導電性材料は、第1のコンタクト領域と第2のコンタクト領域との間に配置されており、反射層および第2のコンタクト領域と共通の電位にあることに起因して、半導体ボディの動作時に、反射層からの金属のマイグレーション(すなわち、第1のコンタクト領域と第2のコンタクト領域との間に形成されている電界)を抑制する電界を形成する手段として機能する。
したがって、導電性材料は、反射層と第1のコンタクトとの間に位置しており、反射層の領域における電界を遮蔽し、したがって、一例として、反射層からの金属イオンが第1のコンタクト領域の方に引かれない。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、この場合、反射層は、銀を含んでいる、または銀から成る。銀は、可視光のスペクトルの広い範囲にわたり高い反射率を有することを特徴とする。さらには、銀は、極めて良好な導電性を特徴とし、したがって、電気コンタクトとして使用することができる。しかしながら、銀は、特に銀イオンの形において、電界中でのマイグレーションの高い傾向を有し、これにより、オプトエレクトロニクス半導体チップにおける反射層として銀を使用することは、通常では難しい、または不可能である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、この下面の上への第1のコンタクト領域の突出部の領域では、半導体ボディの下面に反射層が存在しないように、反射層が構造化されている。この領域には、一例として、第2のコンタクト領域と半導体ボディとの間に電気絶縁材料を配置することができ、この電気絶縁材料は、この領域における半導体ボディへの電流注入を防止する。この配置の利点として、第1のコンタクト領域の範囲内では、放射の発生または検出を目的として設けられている半導体ボディの活性ゾーンに電流が流れ込むことができず、したがって、第1のコンタクト領域の下では放射が発生しない。このように配置する理由は、この範囲内の放射は第1のコンタクト領域において吸収されてしまい、したがって光の生成または光の検出に寄与し得ないためである。すなわち、第1のコンタクト領域が配置されている範囲については、活性ゾーンにおいて電磁放射が発生しない。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、第1のコンタクト領域の周囲、半導体ボディの上面から半導体ボディの中に、溝が構造化されている。この溝は、例えばエッチングによって構造化することができる。この溝は、例えば半導体ボディの上面に中央に配置されている第1のコンタクト領域を、完全に囲んでいることが好ましい。言い換えれば、この溝は、第1のコンタクト領域の周囲を例えば環状に延在している。この場合、溝は活性ゾーンを分断していることが好ましい。溝は、反射層まで延びていることが特に好ましく、すなわち、溝は、半導体ボディをその上面からその下面まで完全に分断するような深さとして、形成することができる。このような深さの溝は、第1のコンタクト領域の下方の活性ゾーンへの電流注入を防止するための特に効果的な可能な方策である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、薄膜設計で構成されており、すなわち、本オプトエレクトロニクス半導体チップは、成長基板上に好ましくはエピタキシャル成長させた半導体ボディを備えている。半導体ボディをエピタキシャル成長させた後、成長基板を薄くする、すなわちその厚さを減らす、または半導体ボディから完全に除去することが好ましい。半導体ボディは、元の成長基板とは反対側の面によってキャリアに固定することができる。
反射層は、キャリアと半導体ボディとの間に配置されていることが好ましい。
一連の層は、例えば以下のようにすることができる。キャリアの取付け面に第2のコンタクト領域が続いており、この第2のコンタクト領域は、例えばはんだ金属層によって形成することができる。この第2のコンタクト領域のすぐ上には反射層が続いており、すなわち、反射層は第2のコンタクト領域に直接接触した状態に配置されている。第2のコンタクト領域とは反対側の反射層の面には、半導体ボディが配置されていることが好ましい。半導体ボディと反射層は互いに直接接触した状態に配置されていることが好ましい。第1のコンタクト領域と第2のコンタクト領域との間の電界を遮蔽する手段によって、キャリア、第2のコンタクト領域、反射層のうちの少なくとも1つからの金属または金属イオンのマイグレーションを防止するマイグレーション遮断部またはマイグレーションバリアを、省くことができる。
以下では、上に記載した半導体チップについて、例示的な実施形態および関連する図面に基づいてさらに詳しく説明する。
本文書に記載されている、反射層を備えているオプトエレクトロニクス半導体チップの第1の例示的な実施形態を、概略的な断面図として示している。 本文書に記載されている、反射層を備えているオプトエレクトロニクス半導体チップの第2の例示的な実施形態を、概略的な断面図として示している。
図面において、同じ要素、タイプが同じ要素、または機能が同じ要素には、同じ参照数字を付してある。これらの図と、図に示してある要素の互いのサイズの関係は、正しい縮尺ではないものとみなされたい。むしろ、便宜上、または深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
図1に関連して説明するオプトエレクトロニクス半導体チップは、例えば、動作時に可視波長範囲の電磁放射を発生させる発光ダイオードチップである。このオプトエレクトロニクス半導体チップは、半導体ボディ10を備えている。半導体ボディ10は、エピタキシャル形成されていることが好ましい。一例として、成長基板(図1には示していない)は、半導体ボディ10の上面10aから除去されている。半導体ボディ10は、上面10aとは反対側の下面10bにおいて、キャリア14に貼り付けられている。半導体ボディ10は、例えば、窒化物化合物半導体材料をベースとしている。キャリア14は、ゲルマニウムを含んでいる、またはゲルマニウムから成る。
本文書においては、「窒化物化合物半導体材料をベースとしている」とは、半導体積層体または少なくともその一部分、特に好ましくは少なくとも活性ゾーンが、窒化物化合物半導体材料、好ましくはAlGaIn1−n−mN(0≦n≦1、0≦m≦1、n+m≦1)を備えている、またはこのような材料から成ることを意味する。この場合、この材料は、上の化学式に従った数学的に正確な組成を有する必要はない。そうではなく、この材料は、1つまたは複数のドーパントと追加の構成成分とを備えていることができる。しかしながら、説明を簡潔にする目的で、上の化学式は、結晶格子の本質的な構成成分(Al、Ga、In、N)のみを含んでおり、これらの構成成分は、その一部分をわずかな量のさらなる物質によって置き換える、またはさらなる物質によって補う、またはその両方であるようにすることができる。
半導体ボディ10は活性ゾーン9を備えており、この活性ゾーン9は、この実施形態のオプトエレクトロニクス半導体チップの場合には電磁放射を発生させるのに適している。活性ゾーン9は、放射を発生させるためのpn接合、ダブルへテロ構造、単一量子井戸、多重量子井戸のうちの少なくとも1つを備えている。この場合、量子井戸構造という表現は、量子化の次元について何らかの指定を行うものではない。したがって、量子井戸構造は、特に、量子井戸、量子細線、量子ドットと、これらの構造の任意の組合せを包含する。
このオプトエレクトロニクス半導体チップは、その上面10aに第1の電気コンタクト領域1を備えている。第1の電気コンタクト領域1は、例えば、オプトエレクトロニクス半導体チップのn側コンタクト接続のためのボンディングパッドである。第1のコンタクト領域は、例えば、金もしくはアルミニウムまたはその両方を含んでいる、またはこれらの材料の一方から成る。さらには、第1のコンタクト領域は、金属として、チタン、白金、クロム、ニッケルの少なくとも1つから成る、またはこれら金属の少なくとも1つを含んでいることも可能である。第1のコンタクト領域は、材料の組合せとして、例えば、TiPtAu、CrPtAu、NiAuから構成することもできる。この場合、複数の異なる金属を層として重ねて配置することが可能である。
半導体ボディの下面10bには、ミラー層3が半導体ボディ10に直接接触した状態に配置されている。反射層3は、マイグレーションを生じる傾向にある金属を含んでいる。この場合、反射層3は、金属として、アルミニウム、白金、銀のうちの1つを含んでいる、またはその金属から成ることができる。特に好ましくは、反射層3は銀から成る。反射層3は、半導体ボディ10に直接隣接している。すなわち、反射層3と半導体ボディ10との間には、一例として、マイグレーションバリアが配置されていない、すなわち、例えばTiWNから成る層がここに配置されていない。
オプトエレクトロニクス半導体チップの第2のコンタクト領域2は、半導体ボディ10とは反対側の反射層3の面に配置されている。オプトエレクトロニクス半導体チップの第2のコンタクト領域2は、例えばはんだ金属層によって形成されている。第2のコンタクト領域2の材料は、例えば、スズまたはインジウムによって形成されているはんだ接続部とすることができる。一例として、第2のコンタクト領域2は、AuSnはんだ接続部である。
第2のコンタクト領域2は、反射層3に直接接触した状態に配置されている。反射層3は、半導体ボディ10の下面10bの上への第1のコンタクト領域1の突出部13において途切れている。すなわち、反射層3は構造化されている。反射層3は、下面10bにおいて半導体ボディ10を完全には覆っていない。半導体ボディ10の下面10bの上への第1のコンタクト領域1の突出部13の領域には、電気絶縁層7が配置されている。
電気絶縁層を形成する目的には、誘電体が使用されていることが好ましい。一例として、絶縁層は、材料として、SiN、SiO、TiO、Alのうちの少なくとも1つを含んでいることができる。
活性ゾーン9の上への突出部13の領域においては、第1のコンタクト領域1の下の絶縁層7に起因して、電磁放射が発生しない。これによってオプトエレクトロニクス半導体チップの効率が高まり、このように配置する理由は、この領域において発生する電磁放射は第1のコンタクト領域1によって吸収され、上面において半導体ボディから放出され得ないためである。
本オプトエレクトロニクス半導体チップの動作時、第1のコンタクト領域1は第1の電位U1にあり、電圧源の例えば負極に接続されている。第2のコンタクト領域2は異なる電位U2にあり、電圧源の例えば正極に接続されている。第2のコンタクト領域2は、導電性材料から成る反射層3に電気的に直接接触した状態に配置されている。したがって、反射層3は同様に電位U2にある。U1とU2との間の電位差によって電界が生じ、この電界により、半導体ボディ10の下面10bから上面10aに向かう力が、反射層3からの正に帯電した金属イオン(好ましくは銀イオン)にかかる。このようにして形成される電界中では、金属イオンはマイグレーション経路4に沿ってマイグレーションを生じる傾向を有する。
マイグレーションは、例えば半導体ボディ10の中で(例えば半導体ボディ10内の転位に沿って)発生することがある。
しかしながら、マイグレーションの大部分は、(対策を講じなければ)チップ側壁11に沿って延びるマイグレーション経路4に沿って発生する。すなわち、マイグレーションを生じる傾向にある金属(例えば銀)は、チップ側壁11まで、またはチップ側壁11を通ってマイグレーションする。側壁において、金属は、上述した電界線に沿って移動する。この電界線は、(平板コンデンサの場合と同様に)チップ側壁において半円形状に形成することもできる。この実施形態の場合、主としてチップ側壁に沿ったマイグレーションが特に効果的に防止される。
このマイグレーション(主として湿潤環境において活発に発生する)に対する対策がない場合、オプトエレクトロニクス半導体チップの比較的短時間の動作の後、反射層3の電気特性および光学特性が破壊される。
したがって、マイグレーションに対する対策として、上述した電界に対して反射層3の遮蔽をもたらす手段6が設けられている。したがって、反射層3からの金属の抜け出しが抑制される、もしくは防止される。この実施形態の場合、手段6は、半導体ボディ10のチップ側壁11に堆積されている電気絶縁層7を備えている。この絶縁層7の、半導体ボディ10とは反対側の面には、導電性材料5が堆積されており、この材料5は第2のコンタクト領域2に電気的に直接接続されている。すなわち、導電性材料5も、第2のコンタクト領域2および反射層3と同様に第2の電位U2にある。導電性材料は、半導体ボディ10の下面10bと上面10aとの間に、チップ側壁11の全体に沿って延在していることが好ましい。
すなわち、チップ側壁11は導電性材料5によって完全に覆われている。
導電性材料5は、例えば、放射に対して透過性の導電性酸化物である。
透明導電性酸化物(略して「TCO」)は、透明な導電性材料であり、一般には金属酸化物、例えば、酸化亜鉛、酸化スズ、酸化カドミウム、酸化チタン、酸化インジウム、インジウムスズ酸化物(ITO)などである。二元の金属−酸素化合物(例えば、ZnO、SnO、またはIn)のみならず、三元の金属−酸素化合物(例えば、ZnSnO、CdSnO、ZnSnO、MgIn、GaInO、ZnIn、またはInSn12)、または複数の異なる透明導電性酸化物の混合物も、透明導電性酸化物の群に属する。さらには、透明導電性酸化物は、必ずしも化学量論的な組成に対応していなくてもよく、p型あるいはn型にドープすることもできる。
それ以外の導電性材料(例えば金属)も、導電性材料5を形成する目的に適している。しかしながら、透明導電性酸化物は、チップ側壁11に達する光が吸収されない、あるいはわずかに吸収されるのみであるという利点を有する。
電気絶縁層7も、導電性材料5と同じように、活性ゾーン9において発生する電磁放射に対して透過性とすることができる。したがって、このようにすることで、手段6を放射に対して透過性とすることができる。
導電性材料5は、半導体ボディ10の中での反射層3からの金属のマイグレーションが、手段6を備えていないオプトエレクトロニクス半導体チップと比較して減少するように、第1のコンタクト領域1と反射層3との間の電界を遮蔽する。すなわち、第1の電位U1と第2の電位U2との間の電位差に起因する電界中のマイグレーションが、抑制される、もしくは防止される。すなわち、半導体チップの重要な位置の周囲において電界が遮蔽されることによって、電界中のイオンマイグレーションのメカニズムが阻止される。このことは、特に費用効果の高い半導体ボディにつながり、なぜなら、反射層からの金属のマイグレーションに対する、反射層の複雑な封止を省くことができるためである。さらには、従来のオプトエレクトロニクス半導体チップと比較して発光領域が大きくなり、なぜなら、順守しなければならない安全距離および位置合わせ公差が少ないためである。
マイグレーションを生じる傾向にある金属を含んでいるミラーを有する従来のオプトエレクトロニクス半導体チップの場合、ミラー3は、チップ側壁11に対する安全距離を有するように構造化されている。この安全距離は、例えばチップ側壁の(例えばメサエッチングによる)形成時に金属を囲まれた状態に維持し、例えば、露出しないように確保する。この安全距離の大きさは、工程時に要求される公差によって決定される。すなわち、例えば、チップ側壁11を形成するためのフォトリソグラフィにおける位置合わせ公差(alignment tolerance)、もしくはチップ側壁11を構造化するときの公差、またはその両方によって、安全距離の大きさが決まる。したがって、チップ側壁それぞれにおいて、一般には約10μmの安全距離を確保しなければならない。これによって、コンタクトを実際に形成している領域、したがってチップの発光領域が減少する。したがって、本文書に記載した半導体チップの場合、従来のオプトエレクトロニクス半導体チップと比較して発光領域が大きい。
発光領域が増大することによって、電流密度が低下し、それと同時に、オプトエレクトロニクス半導体チップの効率が高まる。
手段6、すなわち電気絶縁層7および導電性材料5は、反射層3と第1のコンタクト領域1との間の電界を遮蔽する。
本文書に記載したオプトエレクトロニクス半導体チップの第2の例示的な実施形態(図2に関連してさらに詳しく説明する)は、図1に関連して説明した半導体チップと異なる点として、反射層3が構造化されていない。したがって、この場合、半導体ボディ10の下面10bに、全域にわたって反射層3が堆積されている。これにより、製造時にオプトエレクトロニクス半導体チップをその上面10aから構造化するのみでよい製造手順が可能となる。したがって、上面10aにおける構造(例えばコンタクト領域の位置)と、半導体ボディ10の下面10bにおける構造との位置合わせを、不要にすることができる。具体的には、一例として、半導体ボディ10の下面10bの上への第1のコンタクト領域1の突出部13を不要にすることができる。
図2に関連して説明する例示的な実施形態においては、上面10aから半導体ボディ10の中に溝8が形成されている。この溝8は、上面10aから下面10bまで延在しており、活性ゾーン9を貫いている。さらには、この実施形態の場合、溝は半導体ボディを完全に分断している。すなわち、半導体ボディ10には例えば環状の溝が第1のコンタクト領域1の周囲に形成されており、この溝は半導体ボディ10を貫いている。半導体ボディ10には、溝8の領域に、すなわち、溝8によって形成されているチップ側壁と半導体ボディ10の上面10aとに、電気絶縁材料7が設けられている。このようにすることで、コンタクト領域1の下の領域には、電磁放射がまったく、またはほとんど発生しないようにされている。
第1のコンタクト領域1から半導体ボディ10の上面10aを介しての電流拡散は、例えば透明導電性酸化物(TCO)によって発生させることができる。このようなTCO材料は、図1における例示的な実施形態においても、コンタクト領域1から半導体ボディ10の上面10aを介しての電流拡散のために使用することができる。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの例示的な実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、特許請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が特許請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
本特許出願は、独国特許出願第102008024327.2号の優先権を主張し、これらの文書の開示内容は参照によって本出願に組み込まれている。

Claims (11)

  1. オプトエレクトロニクス半導体チップであって、
    − 上面(10a)に第1のコンタクト領域(1)が配置されており、下面(10b)に第2のコンタクト領域(2)が配置されている、半導体ボディ(10)と、
    − 前記半導体ボディ(10)に直接接触した状態に配置され、かつ前記第2のコンタクト領域(2)に直接的に導電接続されており、マイグレーションを生じる傾向にある金属を含んでいる、反射層(3)と、
    − 前記第2のコンタクト領域(2)に直接的に導電接続されている導電性材料(5)が配置されており、前記半導体ボディ(10)の前記上面(10a)と前記下面(10b)との間に延在している、チップ側壁(11)と、
    を備えており
    前記導電性材料(5)は、放射に対して透過性を有する導電性酸化物である、
    オプトエレクトロニクス半導体チップ。
  2. 前記第1のコンタクト領域(1)の周囲、前記半導体ボディ(10)の前記上面(10a)から前記半導体ボディ(10)の中に、溝(8)が構造化されている、
    請求項1に記載のオプトエレクトロニクス半導体チップ。
  3. 前記溝(8)が前記半導体チップの活性ゾーン(9)を分断している、
    請求項2に記載のオプトエレクトロニクス半導体チップ。
  4. 前記溝(8)が前記反射層(3)まで延在している、
    請求項3に記載のオプトエレクトロニクス半導体チップ。
  5. 前記チップ側壁(11)と前記導電性材料(5)との間に電気絶縁材料(7)が配置されており、前記電気絶縁材料が、前記導電性材料(5)によって前記半導体ボディ(10)との接触が形成されることを防止する、
    請求項1〜4のいずれか1項に記載のオプトエレクトロニクス半導体チップ。
  6. − 前記半導体チップの動作時、前記第1のコンタクト領域(1)が第1の電位(U1)にあり、
    − 前記第2のコンタクト領域(2)と、前記反射層(3)と、前記導電性材料(5)とが、共通の第2の電位(U2)にあり、
    − 前記第1の電位(U1)が前記第2の電位(U2)とは異なる、
    請求項1〜5のいずれか1項に記載のオプトエレクトロニクス半導体チップ。
  7. 前記反射層(3)が銀を含んでいる、または銀から成る、
    請求項1〜6のいずれか1項に記載のオプトエレクトロニクス半導体チップ。
  8. 前記下面(10b)の上への前記第1のコンタクト領域(1)の突出部(13)の領域では、前記半導体ボディ(10)の前記下面(10b)に前記反射層(3)が存在しないように、前記反射層(3)が構造化されている、
    請求項1〜7のいずれか1項に記載のオプトエレクトロニクス半導体チップ。
  9. 薄膜設計で構成されている、
    請求項1〜8のいずれか1項に記載のオプトエレクトロニクス半導体チップ。
  10. エピタキシャル成長させた前記半導体ボディから成長基板が除去されており、前記半導体ボディが前記第2のコンタクト領域(2)によってキャリア(14)に固定されている、
    請求項9に記載のオプトエレクトロニクス半導体チップ。
  11. − 前記半導体チップの動作時、前記金属の前記マイグレーションを抑制する電界を形成する手段(6)が、前記半導体チップに設けられており
    前記手段(6)が、前記チップ側壁(11)に配置された前記導電性材料(5)で形成されている、
    請求項1に記載のオプトエレクトロニクス半導体チップ。
JP2011509848A 2008-05-20 2009-04-24 反射層を備えているオプトエレクトロニクス半導体チップ Expired - Fee Related JP5358680B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008024327.2 2008-05-20
DE102008024327A DE102008024327A1 (de) 2008-05-20 2008-05-20 Optoelektronischer Halbleiterchip mit einer reflektierenden Schicht
PCT/DE2009/000576 WO2009140939A2 (de) 2008-05-20 2009-04-24 Optoelektronischer halbleiterchip mit einer reflektierenden schicht

Publications (3)

Publication Number Publication Date
JP2011521461A JP2011521461A (ja) 2011-07-21
JP2011521461A5 JP2011521461A5 (ja) 2012-06-14
JP5358680B2 true JP5358680B2 (ja) 2013-12-04

Family

ID=40957779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011509848A Expired - Fee Related JP5358680B2 (ja) 2008-05-20 2009-04-24 反射層を備えているオプトエレクトロニクス半導体チップ

Country Status (7)

Country Link
US (1) US8710512B2 (ja)
EP (1) EP2281314B1 (ja)
JP (1) JP5358680B2 (ja)
KR (1) KR101552368B1 (ja)
CN (1) CN101965649B (ja)
DE (1) DE102008024327A1 (ja)
WO (1) WO2009140939A2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5541260B2 (ja) * 2011-03-21 2014-07-09 豊田合成株式会社 Iii族窒化物半導体発光素子
DE102011111919B4 (de) * 2011-08-30 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102011112000B4 (de) * 2011-08-31 2023-11-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
JP2013093412A (ja) * 2011-10-25 2013-05-16 Showa Denko Kk 発光ダイオード、発光ダイオードの製造方法、発光ダイオードランプ及び照明装置
DE102012101889A1 (de) 2012-03-06 2013-09-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013103216A1 (de) 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Strahlung emittierender Halbleiterchip
KR102299738B1 (ko) * 2014-12-23 2021-09-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 조명시스템
KR102353570B1 (ko) 2015-08-24 2022-01-20 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 이를 구비한 발광 소자 패키지
JP6332301B2 (ja) * 2016-02-25 2018-05-30 日亜化学工業株式会社 発光素子
DE102016106831A1 (de) 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102017108199A1 (de) * 2017-04-18 2018-10-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Betriebsverfahren für ein optoelektronisches Halbleiterbauteil
JP2024501325A (ja) * 2020-12-31 2024-01-11 蘇州能訊高能半導体有限公司 半導体デバイス及びその作製方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406095A (en) * 1992-08-27 1995-04-11 Victor Company Of Japan, Ltd. Light emitting diode array and production method of the light emitting diode
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
TW544953B (en) 2002-06-03 2003-08-01 Opto Tech Corp Light emitting diode capable of increasing the light emitting efficiency
JP2004047504A (ja) * 2002-07-08 2004-02-12 Korai Kagi Kofun Yugenkoshi 発光効率を高めた発光ダイオード
KR100523484B1 (ko) * 2002-11-11 2005-10-24 한국전자통신연구원 전류 제한 구조를 갖는 반도체 광소자의 제조방법
JP2005101212A (ja) 2003-09-24 2005-04-14 Toyoda Gosei Co Ltd 半導体発光素子
US20050205883A1 (en) * 2004-03-19 2005-09-22 Wierer Jonathan J Jr Photonic crystal light emitting device
JP4330476B2 (ja) * 2004-03-29 2009-09-16 スタンレー電気株式会社 半導体発光素子
DE102004040277B4 (de) 2004-06-30 2015-07-30 Osram Opto Semiconductors Gmbh Reflektierendes Schichtsystem mit einer Mehrzahl von Schichten zur Aufbringung auf ein III/V-Verbindungshalbleitermaterial
EP1810351B1 (en) 2004-10-22 2013-08-07 Seoul Opto Device Co., Ltd. Gan compound semiconductor light emitting element
US7815901B2 (en) * 2005-01-28 2010-10-19 L'ORéAL S.A. Hair treatment method
JP4951865B2 (ja) * 2005-03-02 2012-06-13 日亜化学工業株式会社 半導体発光素子
JP2007214302A (ja) 2006-02-09 2007-08-23 Nanoteco Corp 発光素子、及びその製造方法
KR20080087175A (ko) 2006-02-28 2008-09-30 로무 가부시키가이샤 반도체 발광 소자
JP2007300017A (ja) 2006-05-02 2007-11-15 Sanken Electric Co Ltd 半導体発光素子
JP4946195B2 (ja) * 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
US8716728B2 (en) 2006-10-20 2014-05-06 Mitsubishi Chemical Corporation Nitride semiconductor light-emitting diode device
TWI344709B (en) * 2007-06-14 2011-07-01 Epistar Corp Light emitting device

Also Published As

Publication number Publication date
US8710512B2 (en) 2014-04-29
WO2009140939A2 (de) 2009-11-26
US20110079810A1 (en) 2011-04-07
WO2009140939A3 (de) 2010-01-21
KR20110014556A (ko) 2011-02-11
KR101552368B1 (ko) 2015-09-10
EP2281314B1 (de) 2015-07-15
CN101965649B (zh) 2013-09-25
DE102008024327A1 (de) 2009-11-26
EP2281314A2 (de) 2011-02-09
CN101965649A (zh) 2011-02-02
JP2011521461A (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
JP5358680B2 (ja) 反射層を備えているオプトエレクトロニクス半導体チップ
US10043958B2 (en) Light emitting diode chip
US9853188B2 (en) Light-emitting diode chip with current spreading layer
US9590008B2 (en) Radiation-emitting semiconductor chip
US8710537B2 (en) Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
KR101590204B1 (ko) 복사 방출 반도체칩
US8067783B2 (en) Radiation-emitting chip comprising at least one semiconductor body
US10629780B2 (en) Light emitting diode chip with a reflective layer sequence
KR20120102137A (ko) 광전자 반도체 칩
JP5798035B2 (ja) オプトエレクトロニクス半導体コンポーネント
US10629777B2 (en) Optoelectronic semiconductor chip
US20170200860A1 (en) Electrical contact structure for a semiconductor component, and semiconductor component
CN107851691B (zh) 光电子半导体芯片

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100927

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20100927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120420

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5358680

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees