JP2007214302A - 発光素子、及びその製造方法 - Google Patents

発光素子、及びその製造方法 Download PDF

Info

Publication number
JP2007214302A
JP2007214302A JP2006031882A JP2006031882A JP2007214302A JP 2007214302 A JP2007214302 A JP 2007214302A JP 2006031882 A JP2006031882 A JP 2006031882A JP 2006031882 A JP2006031882 A JP 2006031882A JP 2007214302 A JP2007214302 A JP 2007214302A
Authority
JP
Japan
Prior art keywords
light
phosphor
transparent conductive
layer
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006031882A
Other languages
English (en)
Inventor
Kazuo Uchida
和男 内田
Masao Shimada
雅夫 島田
Masaya Kato
匡也 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electro Communications NUC
Nanoteco Corp
Original Assignee
University of Electro Communications NUC
Nanoteco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electro Communications NUC, Nanoteco Corp filed Critical University of Electro Communications NUC
Priority to JP2006031882A priority Critical patent/JP2007214302A/ja
Publication of JP2007214302A publication Critical patent/JP2007214302A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】蛍光体を用いて波長変換を行う発光素子の発光効率を向上しながら、所望の色の光以外の光の放射を抑制する発光素子の構造を提供する。
【解決手段】本発明の発光素子は、基板(1)と、基板(1)を被覆するように形成された、第1光を発生する半導体活性領域(4)と、前記第1光によって励起されて前記第1光と異なる波長を有する第2光を発生する蛍光体を含む第1蛍光体含有透明導電層(9)とを具備する。前記第1蛍光体含有透明導電層(9)は、前記半導体活性領域(4)の上面と側面を被覆するように形成されている。
【選択図】図1A

Description

本発明は、発光ダイオードのような発光素子に関し、特に、蛍光体を用いて波長変換を行う発光素子に関する。
光源として発光ダイオードを使用する場合に問題になる点の一つは、発光ダイオードは、原理的には単色光しか発生することができず、且つ、その波長の調整が容易でないことである。発光ダイオードが発生する光の波長は、それを構成する材料や構造によって決定され、その調整は容易ではない。発光ダイオードを照明器具に応用する場合には、様々な色の光、特に白色光を発生することが求められるが、発光ダイオードは、特殊な技術を使用しない限り、このようなニーズに対応できない。
発光ダイオードから所望の波長を有する光を得る一つの方法として、発光ダイオードを封止するモールド樹脂に蛍光体を混入することが知られている。このような技術は、例えば、特開平5−152609号公報、特開平7−99345号公報、及び特開平10−242513号公報に開示されている。発光ダイオードが発生した光をモールド樹脂に混入された蛍光体を用いて波長変換することにより、所望の波長の光を得ることができる。特開平10−242513号公報は、CeがドープされたYAG(イットリウム・アルミニウム・ガーネット)を蛍光体として使用することを開示している。また、特開2002−363554号公報は、Ce、Pr、Eu、Tb、Yb、Erの少なくとも一の元素がドープされたアルファサイアロンを蛍光体として使用することを開示している。
この技術は、短波長の光、具体的には、青色光や紫外光を発生する発光ダイオードの実用化が基礎となっている。蛍光体は、基本的には励起光よりも長い波長の光しか発することができないから、所望の波長の光、特に、白色光を得るためには、短波長の光を発生する発光ダイオードを使用することが重要である。
蛍光体を用いて波長変換を行う発光素子に対するユーザの一つの要求は、その発光効率の向上である。発光効率が高いことは、光源の輝度の向上や、消費電力の低減につながる。
発光素子に対する他の要求は、その大きさの縮小である。発光素子の小型化は、発光素子を最終製品に実装することを容易にする。
蛍光体を用いて波長変換を行う発光素子に対する更に他の要求は、所望の色の光以外の光が、発光素子から放射されないことである。発光素子の構造に、発光ダイオードが発生した光が蛍光体を含む部材を通過することなく直接に外部に放出する経路が存在することは、蛍光体を用いて生成される光(例えば、白色光)と発光ダイオードが発生する光(例えば、青紫色)の2色の光が発光素子から放出されるという事態を招き、好ましくない。
特開平5−152609号公報 特開平7−99345号公報 特開平10−242513号公報 特開2002−363554号公報
したがって、本発明の目的は、蛍光体を用いて波長変換を行う発光素子の発光効率を向上しながら、所望の色の光以外の光の放射を抑制する発光素子の構造を提供することにある。
上記の目的を達成するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、[特許請求の範囲]の記載と[発明を実施するための最良の形態]の記載との対応関係を明らかにするために、[発明を実施するための最良の形態]で使用される番号・符号が付加されている。但し、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
一の観点において、本発明の発光素子は、基板(1)と、基板(1)を被覆するように形成された、第1光を発生する半導体活性領域(4)と、前記第1光によって励起されて前記第1光と異なる波長を有する第2光を発生する蛍光体を含む第1蛍光体含有透明導電層(9)とを具備する。前記第1蛍光体含有透明導電層(9)は、前記半導体活性領域(4)の上面と側面を被覆するように形成されている。
このような発光素子の構造は、半導体活性領域(4)に駆動電流を供給する電極を、蛍光体を支持する構造体として兼用することを可能にする。これは、蛍光体と半導体活性領域(4)との間の距離の縮小を可能にし、蛍光体の発光効率を有効に向上させる。更に、第1蛍光体含有透明導電層(9)が半導体活性領域(4)の上面のみならず側面を被覆しているため、半導体活性領域(4)によって発生された光のうち、(蛍光体を含む層を通過せずに)外部に直接に放出される光の量を減らすことができる。
本発明の発光素子は、更に、前記基板(1)の裏面を被覆するように形成された、前記第1光によって励起されて前記第1光と異なる波長を有する第3光を発生する蛍光体を含む蛍光含有層(10)を具備することが好適である。特に、基板(1)が、導電性を有する半導体基板(1)であり、蛍光含有層(10)が前記半導体基板(1)の裏面を被覆するように設けられた第2蛍光体含有透明導電層(10)を含み、前記半導体活性領域(4)への前記第1光を発生させるための駆動電流の供給が、前記半導体基板(1)、前記第1蛍光体含有透明導電層(9)、及び前記第2蛍光体含有透明導電層(10)を介して行われることが好適である。
好適には、当該発光素子は、更に、前記第1蛍光体含有透明導電層(9)の前記半導体活性領域(4)の側に位置する面に接合され、且つ、蛍光体を含まない透明導電膜(7)を具備する。
他の観点において、本発明の発光素子の製造方法は、
基板(1)の主面に、第1光を発生するための半導体活性領域(4)を含むメサ(3〜7、2A〜7)を設ける工程と、
前記メサ(3〜7、2A〜7)を透明絶縁層(8)で被覆する工程と、
前記透明絶縁層(8)に、前記メサの上面の少なくとも一部を露出する開口(22)を形成する工程と、
前記メサ(3〜7、2A〜7)の上面及び側面を被覆し、前記開口(22)を通じて前記メサ(3〜7、2A〜7)に接続され、且つ、前記第1光によって励起されて前記第1光と異なる波長を有する第2光を発生する蛍光体を含む第1蛍光体含有透明導電層(9)を、透明絶縁層(8)を被覆するように形成する工程
とを具備する。
メサ(3〜7、2A〜7)は、その上端に位置する、蛍光体を含まない透明導電膜(7)を具備し、第1蛍光体含有透明導電層(9)は、透明導電膜(7)に接触するように形成されることが好ましい。
また、発光素子の製造方法は、更に、基板(1)の裏面に、前記第1光によって励起されて前記第1光と異なる波長を有する第3光を発生する蛍光体を含む蛍光含有層(10)を形成する工程を具備することが好ましい。基板(1)が導電性を有する半導体基板(1)である場合には、蛍光含有層(10)は、半導体基板(1)の裏面を被覆するように設けられた第2蛍光体含有透明導電層(10)を含むことが好ましい。
本発明によれば、蛍光体を用いて波長変換を行う発光素子の発光効率を向上しながら、所望の色の光以外の光の放射を抑制する発光素子の構造を提供することができる。
(第1の実施形態)
図1Aは、本発明の実施の第1形態の発光ダイオード100の構成を示す断面図である。発光ダイオード100は、サファイア基板1と、その主面の上に形成されたn型コンタクト層2とを備えている。n型コンタクト層2は、窒化物半導体で、本実施形態では、n型GaNで形成される。
n型コンタクト層2の上面には、n型クラッド層3と、活性層4と、p型クラッド層5と、p型コンタクト層6と、透明導電膜7からなるメサが形成されている。n型コンタクト層2と、n型クラッド層3と、活性層4と、p型クラッド層5と、p型コンタクト層6は、いずれも、窒化物半導体で形成されている。本実施形態では、n型コンタクト層2がn型のGaNで形成され、n型クラッド層3がn型のAlGaNで形成されている。活性層4は、光を発生する層である。本実施形態では、活性層4は、InGaN層とGaN層とが積層された多層量子井戸で形成される。加えて、p型クラッド層5がp型のAlGaNで形成され、p型コンタクト層6がp型のGaNで形成される。透明導電膜7は、透明な導電材料、例えば、インジウム、亜鉛、錫、ガリウム、アンチモン、アルミニウム、チタン、タングステン等に代表される少なくとも1つ以上からなる材料の酸化物が使用される。より具体的には、透明導電膜7は、ITO(Indium Tin Oxide)、ZnO、又はSnOで形成され得る。
発光ダイオード100は、更に、透明絶縁層8と、蛍光体含有透明導電層9とを備えている。透明絶縁層8と蛍光体含有透明導電層9は、n型コンタクト層2と、n型クラッド層3と、活性層4と、p型クラッド層5と、p型コンタクト層6と、透明導電膜7とを被覆するように形成されている。
透明絶縁層8は、活性層4によって発生された光に対して透明で、且つ、絶縁性の材料で形成される。本実施形態では、透明絶縁層8は、SiOで形成される。
蛍光体含有透明導電層9は、蛍光体を含有する透明な導電材料で形成される。含有される蛍光体の材料は、活性層4が発生する光の色と、発光ダイオード100から放出される光の色に応じて選択される。例えば、発光ダイオード100が白色光の発生に使用され、活性層4が青色光を発生するように形成される場合には、セリウム(Ce)を含有するYAG(イットリウム・アルミニウム・ガーネット)やユーロピウム(Eu)を含有するα型サイアロン等に代表される蛍光体が使用され得る。蛍光体含有透明導電層9の母材としては、透明な導電材料、例えば、インジウム、亜鉛、錫、ガリウム、アンチモン、アルミニウム、チタン、タングステン等に代表される少なくとも1つ以上からなる材料の酸化物が使用される。より具体的には、蛍光体含有透明導電層9の母材は、ITO(Indium Tin Oxide)、ZnO、又はSnOで形成され得る。
蛍光体含有透明導電層9には、2つの機能がある。1つは、蛍光体を用いて波長変換を行うことである。活性層4で発生された光が蛍光体含有透明導電層9に入射されると、蛍光体含有透明導電層9に含まれている蛍光体が励起され、元の光と異なる波長の光が蛍光体から発せられる。
もう一つは、駆動電流の経路として機能することである。蛍光体含有透明導電層9の上面には金属のアノード電極11が形成されている。更に、蛍光体含有透明導電層9は、透明絶縁層8には開口が設けられた開口を介して透明導電膜7に接触している。アノード電極11に供給される駆動電流は、蛍光体含有透明導電層9、透明導電膜7、p型コンタクト層6、p型クラッド層5を介して活性層4に注入される。上述の透明絶縁層8は、蛍光体含有透明導電層9をn型コンタクト層2及びn型クラッド層3から電気的に分離していることに留意されたい。
透明絶縁層8及び蛍光体含有透明導電層9には、n型コンタクト層2を露出する開口が設けられており、カソード電極12は、その開口を介してn型コンタクト層2に接触されている。カソード電極12は、金属で形成される。
透明絶縁層8には開口が設けられており、蛍光体含有透明導電層9は、その開口を介して透明導電膜7に接触している。透明絶縁層8は、蛍光体含有透明導電層9を、n型コンタクト層2と、n型クラッド層3と、活性層4から電気的に分離する役割を果たしている。
発光ダイオード100は、更に、サファイア基板1の裏面を被覆する蛍光体含有透明導電層10を備えている。蛍光体含有透明導電層10は、蛍光体含有透明導電層9と同様に、蛍光体を用いて波長変換を行う。蛍光体含有透明導電層9と同様に、蛍光体含有透明導電層10に含まれる蛍光体の材料は、活性層4が発生する光の色と、発光ダイオード100から放出される光の色に応じて選択される。発光ダイオード100が白色光の発生に使用され、活性層4が青色光を発生するように形成される場合には、蛍光体としては、セリウム(Ce)を含有するYAG(イットリウム・アルミニウム・ガーネット)やユーロピウム(Eu)を含有するα型サイアロン等が使用され得る。
蛍光体含有透明導電層10は、蛍光体含有透明導電層9とは異なり、駆動電流を流す経路としては使用されない。従って、蛍光体含有透明導電層10の代わりに、蛍光体を含む絶縁膜が使用されることも可能である。
このような構造の発光ダイオード100は、図1Bに示されているように、2本のワイヤ13、14を用いて駆動電流を供給する構成の発光素子に使用するのに適している。ワイヤ13、14は、リード15、16にそれぞれに接続されている。発光ダイオード100は、リード16に設けられたカップ16aに収容されている。ワイヤ13、14、及び発光ダイオード100は、樹脂17によって封止されている。駆動電流は、リード16からワイヤ13を介して発光ダイオード100に流入し、発光ダイオード100からワイヤ14を介してリード15に流れ出す。
図1Aを再度に参照して、本実施形態の発光ダイオード100の一つの特徴は、蛍光体が蛍光体含有透明導電層9に含まれて発光ダイオード100に集積化されている点にある。このような構造は、活性層4に駆動電流を供給する経路を構成する部材を、蛍光体を支持する構造体として兼用することを可能にする。これは、蛍光体と活性層4との間の距離の縮小を可能にし、蛍光体の発光効率を有効に向上させる。加えて、活性層4に駆動電流を供給する経路を構成する部材を、蛍光体を支持する構造体として兼用することは、発光素子の小型化に有効である。
加えて、本実施形態の発光ダイオード100は、活性層4によって発生された光が、蛍光体を含む層(即ち、蛍光体含有透明導電層9、10)を通過せずに外部に直接に放出されにくいように構成されている。より具体的には、蛍光体含有透明導電層9が、活性層4の上面のみならず、活性層4の側面も被覆するように形成されている。本明細書において、ある層がある面を「被覆する」とは、当該層が直接に接触している場合のみならず、接触せずに覆っている場合も含む意味であることに留意されたい。
加えて、蛍光体含有透明導電層10が、活性層4の下面を被覆するように、より具体的には、サファイア基板1の裏面を被覆するように形成されている。活性層4の上面及び側面から放出された光は、蛍光体含有透明導電層9を通過し、活性層4の下面から放出された光は、蛍光体含有透明導電層10を通過する。従って、本実施形態の発光ダイオード100は、活性層4によって発生された光が蛍光体含有透明導電層9、10のいずれかを通過する。このような構造は、蛍光体を用いて生成される光と(蛍光体が用いられずに)活性層4によって発生される光の2色の光が発光ダイオードから放出されるという事態を防ぐために有効である。
図1Aの構成において、透明導電膜7が設けられず、蛍光体含有透明導電層9が直接にp型コンタクト層6に接合されることも可能である;しかしながら、透明導電膜7が設けられることは、蛍光体含有透明導電層9の発光効率を増大しながら、活性層4に注入される駆動電流の面内均一性を向上するために好適である。蛍光体含有透明導電層9の発光効率を増大するために蛍光体の分量を増大させると、蛍光体含有透明導電層9の抵抗率が増大する。これは、駆動電流を面内方向に流れにくくし、駆動電流の面内均一性を低下させる。蛍光体が含まれていない透明導電膜7をp型コンタクト層6と蛍光体含有透明導電層9との間に設けることにより、駆動電流を面内方向に流れやすくし、駆動電流の面内均一性を向上させることができる。
図2〜図11は、本実施形態の発光ダイオード100の好適な製造方法を示す断面図である。図2に示されているように、本実施形態の製造方法では、まず、サファイア基板1の上面にn型GaN膜21が形成される。続いて、n型GaN膜21の上に、n型クラッド層3と、活性層4と、p型クラッド層5と、p型コンタクト層6と、透明導電膜7からなるメサが形成される。上述のように、本実施形態では、n型クラッド層3がn型のAlGaNで形成され、活性層4は、InGaN層とGaN層とが積層された多層量子井戸で形成される。更に、p型クラッド層5がp型のAlGaNで形成され、p型コンタクト層6がp型のGaNで形成される。
メサの形成の後、図3に示されているように、n型GaN膜21のうちスクライブレーンに対応する部分がエッチングによって除去され、これにより、n型コンタクト層2が形成される。
続いて、図4に示されているように、サファイア基板1の上面の全体が透明絶縁層8によって被覆される。本実施形態では、透明絶縁層8は、SiOで形成される。
透明絶縁層8の形成の後、図5に示されているように、透明絶縁層8がエッチングされ、これにより、透明導電膜7の上面の一部分を露出する開口22と、サファイア基板1を露出する開口23とが形成される。開口23は、スクライブレーンに対応する位置に形成される。
続いて、図6に示されているように、蛍光体含有透明導電層9が全面に形成された後、蛍光体含有透明導電層9のうち、スクライブレーンに対応する部分がリソグラフィーを用いてエッチングによって除去されて開口24が形成される。
蛍光体含有透明導電層9への開口24の形成と透明絶縁層8への開口23の形成とは、同時に行われることも可能である。この場合、透明絶縁層8に開口22を形成する工程が行われた後、透明絶縁層8、及び蛍光体含有透明導電層9をエッチングすることによって開口23、24が形成される。この場合、エッチャントとしては、例えば、塩化水素(HCl)が使用され得る。
続いて、図7に示されているように、蛍光体含有透明導電層9及び透明絶縁層8が順次にエッチングされ、n型コンタクト層2を露出する開口25が形成される。
開口25の形成の後、図8に示されているように、アノード電極11が蛍光体含有透明導電層9の上に形成され、カソード電極12がn型コンタクト層2の上に形成される。カソード電極12は、n型コンタクト層2の開口25によって露出されている部分に形成される。
続いて、図9に示されているように、サファイア基板1の裏面に蛍光体含有透明導電層10が形成される。上述のように、蛍光体含有透明導電層10の代わりに、蛍光体を含む絶縁膜が使用されることも可能である。
最後に、図10に示されているように、裏面に伸縮性を有するダイシングテープ26が貼り付けられた後、サファイア基板1がスクライブレーンに沿ってダイシングされ、発光ダイオード100のチップに分割される。以上で、図1Aに示された発光ダイオード100の製造が完了する。
このような製造方法によれば、図1Aに示されているような、蛍光体含有透明導電層9が、活性層4の上面のみならず活性層4の側面を被覆し、且つ、蛍光体含有透明導電層10が、活性層4の下面を被覆する構造を有する発光ダイオード100を製造することができる。上述されているように、このような構造は、活性層4によって発生された光が蛍光体を含む層(即ち、蛍光体含有透明導電層9、10)を通過せずに外部に直接に放出されることを防ぐために有効である。
(第2の実施形態)
図11Aは、第2の実施形態に係る発光ダイオード100Aの構造を示す断面図である。本実施形態では、絶縁性であるサファイア基板1の代わりに、導電性を有する半導体基板であるn型GaN基板1Aが使用される。このn型GaN基板1Aの上に、n型コンタクト層2Aと、n型クラッド層3と、活性層4と、p型クラッド層5と、p型コンタクト層6とが窒化物半導体で形成される。n型GaN基板1Aの使用は、その上に形成される層(即ち、n型コンタクト層2と、n型クラッド層3と、活性層4と、p型クラッド層5と、p型コンタクト層6)の欠陥を減少させるために有効である。
加えて、n型GaN基板1Aは、駆動電流を流す経路としても使用される。これに伴い、カソード電極12Aは、n型GaN基板1Aの裏面を被覆する蛍光体含有透明導電層10の裏面に形成される。蛍光体含有透明導電層10は駆動電流を流す経路として使用されるから、第1の実施形態とは異なり、蛍光体を含有する絶縁層を蛍光体含有透明導電層10の代わりに使用することはできない。
このような構成は、図11Bに示されているように、単一のワイヤ13しか用いずに駆動電流を供給する構成の発光素子に使用するのに適している。図11Bの発光素子では、アノード電極11にワイヤ13がボンディングされ、そのワイヤ13がリード15にそれぞれに接続される。発光ダイオード100は、リード16に設けられたカップ16aに収容され、カソード電極12Aがリード16に直接にボンディングされている。ワイヤ13、14、及び発光ダイオード100は、樹脂17によって封止されている。駆動電流は、リード15からワイヤ13を介して発光ダイオード100に流入し、発光ダイオード100からリード16に流れ出す。
図12〜図18は、本実施形態の発光ダイオード100の好適な製造方法を示す断面図である。図12に示されているように、本実施形態の製造方法では、まず、サファイア基板1の上面にn型コンタクト層2Aと、n型クラッド層3と、活性層4と、p型クラッド層5と、p型コンタクト層6と、透明導電膜7からなるメサが形成される。本実施形態では、n型コンタクト層2Aがn型のGaNで形成され、n型クラッド層3がn型のAlGaNで形成され、活性層4が、InGaN層とGaN層とが積層された多層量子井戸で形成される。更に、p型クラッド層5がp型のAlGaNで形成され、p型コンタクト層6がp型のGaNで形成される。
メサの形成の後、図13に示されているように、サファイア基板1の上面の全体が透明絶縁層8によって被覆される。本実施形態では、透明絶縁層8は、SiOで形成される。
透明絶縁層8の形成の後、図14に示されているように、透明絶縁層8がエッチングされ、これにより、透明導電膜7の上面の一部分を露出する開口22と、サファイア基板1を露出する開口23とが形成される。開口23は、スクライブレーンに対応する位置に形成される。
続いて、図15に示されているように、蛍光体含有透明導電層9が全面に形成された後、蛍光体含有透明導電層9のうち、スクライブレーンに対応する部分がリソグラフィーを用いて除去されて開口24が形成される。蛍光体含有透明導電層9への開口24の形成と透明絶縁層8への開口23の形成とは、同時に行われることも可能である。この場合、透明絶縁層8に開口22を形成する工程が行われた後、透明絶縁層8、及び蛍光体含有透明導電層9をエッチングすることによって開口23、24が形成される。この場合、エッチャントとしては、例えば、塩化水素(HCl)が使用され得る。
続いて、図16に示されているように、アノード電極11が蛍光体含有透明導電層9の上に形成される。
続いて、図17に示されているように、サファイア基板1の裏面に蛍光体含有透明導電層10が形成され、更に、蛍光体含有透明導電層10の裏面に、カソード電極12Aが形成される。
最後に、図18に示されているように、裏面に伸縮性を有するダイシングテープ26が貼り付けられた後、サファイア基板1がスクライブレーンに沿ってダイシングされ、発光ダイオード100Aのチップに分割される。以上で、図11Aに示された発光ダイオード100Aの製造が完了する。
このような製造方法によれば、図11Aに示されているような、蛍光体含有透明導電層9が、活性層4の上面のみならず活性層4の側面を被覆し、且つ、蛍光体含有透明導電層10が、活性層4の下面を被覆する発光ダイオード100Aを製造することができる。上述されているように、このような構造は、活性層4によって発生された光が蛍光体を含む層(即ち、蛍光体含有透明導電層9、10)を通過せずに外部に直接に放出されることを防ぐために有効である。
図1Aは、本発明の第1の実施形態の発光ダイオードの構成を示す断面図である。 図1Bは、第1の実施形態の発光ダイオードが搭載された発光素子の構成の例を示す断面図である。 図2は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図3は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図4は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図5は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図6は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図7は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図8は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図9は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図10は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図11Aは、本発明の第2の実施形態の発光ダイオードの構成を示す断面図である。 図11Bは、第2の実施形態の発光ダイオードが搭載された発光素子の構成の例を示す断面図である。 図12は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図13は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図14は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図15は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図16は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図17は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。 図18は、第1の実施形態における発光ダイオードの製造方法を示す断面図である。
符号の説明
100、100A:発光ダイオード
1:サファイア基板
1A:n型GaN基板
2、2A:n型コンタクト層
3:n型クラッド層
4:活性層
5:p型クラッド層
6:p型コンタクト層
7:透明導電膜
8:透明絶縁層
9:蛍光体含有透明導電層
10:蛍光体含有透明導電層
11:アノード電極
12、12A:カソード電極
21:n型GaN膜
22、23、24、25:開口
26:ダイシングテープ

Claims (8)

  1. 基板と、
    前記基板を被覆するように形成された、第1光を発生する半導体活性領域と、
    前記第1光によって励起されて前記第1光と異なる波長を有する第2光を発生する蛍光体を含む第1蛍光体含有透明導電層
    とを具備し、
    前記第1蛍光体含有透明導電層は、前記半導体活性領域の上面と側面とを被覆するように形成されている
    発光素子。
  2. 請求項1に記載の発光素子であって、
    更に、前記基板の裏面を被覆するように形成された、前記第1光によって励起されて前記第1光と異なる波長を有する第3光を発生する蛍光体を含む蛍光含有層を具備する
    発光素子。
  3. 請求項2に記載の発光素子であって、
    前記基板が、導電性を有する半導体基板であり、
    前記蛍光含有層が、前記半導体基板の裏面を被覆するように設けられた第2蛍光体含有透明導電層を含み、
    前記半導体活性領域への前記第1光を発生させるための駆動電流の供給が、前記半導体基板、前記第1蛍光体含有透明導電層、及び前記第2蛍光体含有透明導電層を介して行われる
    発光素子。
  4. 請求項1に記載の発光素子であって、
    更に、前記第1蛍光体含有透明導電層の前記半導体活性領域の側に位置する面に接合され、且つ、蛍光体を含まない透明導電膜を具備する
    発光素子。
  5. 基板の主面に、第1光を発生するための半導体活性領域を含むメサを設ける工程と、
    前記メサを透明絶縁層で被覆する工程と、
    前記透明絶縁層に、前記メサの上面の少なくとも一部を露出する開口を形成する工程と、
    前記メサの上面及び側面を被覆し、前記開口を通じて前記メサに接続され、且つ、前記第1光によって励起されて前記第1光と異なる波長を有する第2光を発生する蛍光体を含む第1蛍光体含有透明導電層を、前記透明絶縁層を被覆するように形成する工程
    とを具備する
    発光素子の製造方法。
  6. 請求項5に記載の発光素子の製造方法であって、
    前記メサは、その上端に位置する、蛍光体を含まない透明導電膜を具備し、
    前記第1蛍光体含有透明導電層は、前記透明導電膜に接触するように形成される
    発光素子の製造方法。
  7. 請求項5に記載の発光素子の製造方法であって、
    更に、前記基板の裏面に、前記第1光によって励起されて前記第1光と異なる波長を有する第3光を発生する蛍光体を含む蛍光含有層を形成する工程
    を具備する
    発光素子の製造方法。
  8. 請求項7に記載の発光素子の製造方法であって、
    前記基板が、導電性を有する半導体基板であり、
    前記蛍光含有層は、前記半導体基板の裏面を被覆するように設けられた第2蛍光体含有透明導電層を含む
    発光素子の製造方法。
JP2006031882A 2006-02-09 2006-02-09 発光素子、及びその製造方法 Withdrawn JP2007214302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006031882A JP2007214302A (ja) 2006-02-09 2006-02-09 発光素子、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006031882A JP2007214302A (ja) 2006-02-09 2006-02-09 発光素子、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007214302A true JP2007214302A (ja) 2007-08-23

Family

ID=38492472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031882A Withdrawn JP2007214302A (ja) 2006-02-09 2006-02-09 発光素子、及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007214302A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011521461A (ja) * 2008-05-20 2011-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 反射層を備えているオプトエレクトロニクス半導体チップ
WO2019170473A1 (de) * 2018-03-05 2019-09-12 Osram Opto Semiconductors Gmbh Bauelement mit elektrisch leitfähiger konverterschicht
WO2021095717A1 (ja) * 2019-11-12 2021-05-20 ソニー株式会社 半導体発光素子および電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011521461A (ja) * 2008-05-20 2011-07-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 反射層を備えているオプトエレクトロニクス半導体チップ
US8710512B2 (en) 2008-05-20 2014-04-29 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip comprising a reflective layer
WO2019170473A1 (de) * 2018-03-05 2019-09-12 Osram Opto Semiconductors Gmbh Bauelement mit elektrisch leitfähiger konverterschicht
US11605667B2 (en) 2018-03-05 2023-03-14 Osram Oled Gmbh Component with electrically conductive converter layer
WO2021095717A1 (ja) * 2019-11-12 2021-05-20 ソニー株式会社 半導体発光素子および電子機器

Similar Documents

Publication Publication Date Title
US10326059B2 (en) Thin film light emitting diode
US6744196B1 (en) Thin film LED
JP2015191911A (ja) 半導体発光装置
JP5531575B2 (ja) Iii族窒化物化合物半導体発光素子
TWI441351B (zh) 白色發光二極體晶片及其製造方法
JP2006253336A (ja) 光源装置
JP2011249411A (ja) 半導体発光素子、発光装置、照明装置、表示装置、信号灯器及び道路情報装置
JP2009224538A (ja) 半導体発光装置
JP2014241341A (ja) 半導体発光装置
US20120104418A1 (en) Light-emitting module and alternating current light-emitting device
JP4275701B2 (ja) 発光素子及びその製造方法
JP2007214302A (ja) 発光素子、及びその製造方法
TWI505499B (zh) 半導體發光裝置
JP2013012709A (ja) 窒化物系発光ダイオード素子および発光方法
JP2010283196A (ja) 発光装置
JP2008016583A (ja) 発光装置
KR100587021B1 (ko) 수직구조 3족 질화물 발광 소자
KR100901370B1 (ko) 정전기 방전 보호 기능을 가지는 백색 발광다이오드 칩 및 그 제조 방법
JP2012054447A (ja) 半導体発光素子、発光装置、照明装置及び表示装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090512