JP5357543B2 - 電気的に遮蔽されたウェハ貫通インターコネクト - Google Patents
電気的に遮蔽されたウェハ貫通インターコネクト Download PDFInfo
- Publication number
- JP5357543B2 JP5357543B2 JP2008527552A JP2008527552A JP5357543B2 JP 5357543 B2 JP5357543 B2 JP 5357543B2 JP 2008527552 A JP2008527552 A JP 2008527552A JP 2008527552 A JP2008527552 A JP 2008527552A JP 5357543 B2 JP5357543 B2 JP 5357543B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- wafer interconnect
- conductive ring
- interconnect structure
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
Description
Claims (10)
- ウェハ;
第1のウェハ貫通インターコネクト構造;及び
導電性リング;
を有する電気的に遮蔽されたウェハ貫通インターコネクトであって:
前記導電性リングは前記第1のウェハ貫通インターコネクト構造の周りに同軸配置されており;
前記ウェハは、第1の金属領域を備えたCMOS構造を有し;
前記第1のウェハ貫通インターコネクト構造は前記CMOS構造の前記第1の金属領域に接続されており;
前記導電性リングは前記CMOS構造の第2の金属領域に接続されており;
前記第1のウェハ貫通インターコネクト構造は第1の深さを有し;且つ
前記導電性リングは、前記第1の深さより小さい第2の深さを有し、前記ウェハを貫通していない;
ウェハ貫通インターコネクト。 - 前記導電性リングは閉構造である、請求項1に記載のウェハ貫通インターコネクト。
- 前記第1のウェハ貫通インターコネクト構造の周りに同軸配置された第3のウェハ貫通インターコネクト構造を更に有し;
前記導電性リング及び前記第3のウェハ貫通インターコネクト構造の一方は第1の電位に接続され;且つ
前記第1の電位は接地電位である;
請求項1に記載のウェハ貫通インターコネクト。 - 前記導電性リング及び前記第3のウェハ貫通インターコネクト構造の他方は第2の電位に接続される、請求項3に記載のウェハ貫通インターコネクト。
- 前記導電性リングを前記第1の電位に接続するバンプ又は再ルーティング層を更に有する請求項3に記載のウェハ貫通インターコネクト。
- 検査装置に用いられる検出素子であって:
放射線又はエネルギー粒子を検出するように適応された検知領域を有するウェハであり、検出された放射線又は粒子が検出信号を生じさせる、ウェハ;
前記検知領域から前記ウェハを貫通して第1の接合部まで前記検出信号を伝送するように適応された第1のウェハ貫通インターコネクト構造;及び
前記ウェハを貫通しての前記検出信号の伝送中に前記検出信号を遮蔽するように適応された導電性リング;
を有し、
前記導電性リングは前記第1のウェハ貫通インターコネクト構造の周りに同軸配置されており;
前記ウェハは、第1の金属領域を備えたCMOS構造を有し;
前記第1のウェハ貫通インターコネクト構造は前記CMOS構造の前記第1の金属領域に接続されており;
前記導電性リングは前記CMOS構造の第2の金属領域に接続されており;
前記第1のウェハ貫通インターコネクト構造は第1の深さを有し;且つ
前記導電性リングは、前記第1の深さより小さい第2の深さを有し、前記ウェハを貫通していない;
検出素子。 - 大面積のタイル状の検出器の一部である、請求項6に記載の検出素子。
- 興味対象の検査用の検査装置であって:
放射線又はエネルギー粒子を検出するように適応された検知領域を有するウェハであり、検出された放射線又は粒子が検出信号を生じさせる、ウェハ;
前記検知領域から前記ウェハを貫通して第1の接合部まで前記検出信号を伝送するように適応された第1のウェハ貫通インターコネクト構造;及び
前記ウェハを貫通しての伝送中に前記検出信号を遮蔽するように適応された導電性リング;
を含む検出素子を有し、
前記導電性リングは前記第1のウェハ貫通インターコネクト構造の周りに同軸配置されており、前記ウェハを貫通していない;
当該検査装置は、CT撮像システム、CSCT撮像システム、PET撮像システム、SPECT撮像システム及びMR撮像システムから成るグループのうちの1つとして構成されている;
検査装置。 - 荷物検査装置、医療用装置、材料試験装置及び材料科学分析装置から成るグループのうちの1つとして構成された請求項8に記載の検査装置。
- 電気的に遮蔽されたウェハ貫通インターコネクトを製造する方法であって:
ウェハを設ける工程;
第1のウェハ貫通インターコネクト構造を形成する工程;及び
導電性リングを形成する工程;
を有し、
前記ウェハは、第1の金属領域を備えたCMOS構造を有し;
当該方法は更に:
前記第1のウェハ貫通インターコネクト構造を前記CMOS構造の前記第1の金属領域に接続する工程;及び
前記導電性リングを前記CMOS構造の第2の金属領域に接続する工程;
を有し、
前記第1のウェハ貫通インターコネクト構造は第1の深さを有し;
前記導電性リングは、前記第1の深さより小さい第2の深さを有し、前記ウェハを貫通しておらず;且つ
前記導電性リングは前記第1のウェハ貫通インターコネクト構造の周りに同軸配置される;
方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05107848 | 2005-08-26 | ||
EP05107848.3 | 2005-08-26 | ||
PCT/IB2006/052809 WO2007023416A1 (en) | 2005-08-26 | 2006-08-15 | Electrically shielded through-wafer interconnect |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009506528A JP2009506528A (ja) | 2009-02-12 |
JP5357543B2 true JP5357543B2 (ja) | 2013-12-04 |
Family
ID=37547600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008527552A Active JP5357543B2 (ja) | 2005-08-26 | 2006-08-15 | 電気的に遮蔽されたウェハ貫通インターコネクト |
Country Status (5)
Country | Link |
---|---|
US (1) | US8018067B2 (ja) |
EP (1) | EP1922756B1 (ja) |
JP (1) | JP5357543B2 (ja) |
CN (1) | CN100559574C (ja) |
WO (1) | WO2007023416A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5431918B2 (ja) * | 2006-03-27 | 2014-03-05 | コーニンクレッカ フィリップス エヌ ヴェ | 半導体担体用の低抵抗貫通基板相互接続 |
GB2449853B (en) * | 2007-06-04 | 2012-02-08 | Detection Technology Oy | Photodetector for imaging system |
WO2009136342A1 (en) * | 2008-05-08 | 2009-11-12 | Koninklijke Philips Electronics N.V. | A microelectronic device with wafer trenches |
JP2010219425A (ja) * | 2009-03-18 | 2010-09-30 | Toshiba Corp | 半導体装置 |
JP2012164702A (ja) * | 2011-02-03 | 2012-08-30 | Elpida Memory Inc | 半導体装置 |
JP5842368B2 (ja) * | 2011-04-11 | 2016-01-13 | ソニー株式会社 | 半導体装置 |
JP2012019228A (ja) * | 2011-09-05 | 2012-01-26 | Toshiba Corp | 半導体装置 |
US9013615B2 (en) | 2011-09-21 | 2015-04-21 | Semiconductor Components Industries, Llc | Image sensor with flexible interconnect capabilities |
JP6108671B2 (ja) * | 2012-03-13 | 2017-04-05 | キヤノン株式会社 | 放射線撮影装置 |
US9076715B2 (en) | 2013-03-12 | 2015-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for connecting dies and methods of forming the same |
US20150187701A1 (en) | 2013-03-12 | 2015-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Devices and Methods of Manufacture Thereof |
US10056353B2 (en) | 2013-12-19 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
US9412719B2 (en) | 2013-12-19 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
US9425150B2 (en) | 2014-02-13 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-via interconnect structure and method of manufacture |
US9543257B2 (en) | 2014-05-29 | 2017-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect devices and methods of forming same |
US9455158B2 (en) | 2014-05-30 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect devices and methods of forming same |
US9449914B2 (en) | 2014-07-17 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated circuits with redistribution lines |
US9526468B2 (en) | 2014-09-09 | 2016-12-27 | General Electric Company | Multiple frame acquisition for exposure control in X-ray medical imagers |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3698082A (en) * | 1966-04-25 | 1972-10-17 | Texas Instruments Inc | Complex circuit array method |
JPS63157439A (ja) * | 1986-12-20 | 1988-06-30 | Fujitsu Ltd | スル−ホ−ル内の多層配線構造 |
JP3004071B2 (ja) * | 1991-04-16 | 2000-01-31 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
JPH0594993A (ja) * | 1991-10-02 | 1993-04-16 | Mitsubishi Electric Corp | 半導体素子 |
US6052287A (en) * | 1997-12-09 | 2000-04-18 | Sandia Corporation | Silicon ball grid array chip carrier |
JP3447941B2 (ja) * | 1998-01-05 | 2003-09-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH11251316A (ja) * | 1998-03-02 | 1999-09-17 | Toshiba Corp | マルチチップ半導体装置の製造方法 |
US6122187A (en) * | 1998-11-23 | 2000-09-19 | Micron Technology, Inc. | Stacked integrated circuits |
JP2002043502A (ja) * | 2000-07-25 | 2002-02-08 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法 |
US6605551B2 (en) * | 2000-12-08 | 2003-08-12 | Intel Corporation | Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance |
US20020079572A1 (en) * | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
US6737740B2 (en) * | 2001-02-08 | 2004-05-18 | Micron Technology, Inc. | High performance silicon contact for flip chip |
JP3601462B2 (ja) * | 2001-03-05 | 2004-12-15 | オムロン株式会社 | 電子部品のパッケージ構造 |
US6750516B2 (en) * | 2001-10-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for electrically isolating portions of wafers |
JP2003289073A (ja) * | 2002-01-22 | 2003-10-10 | Canon Inc | 半導体装置および半導体装置の製造方法 |
US7101770B2 (en) * | 2002-01-30 | 2006-09-05 | Micron Technology, Inc. | Capacitive techniques to reduce noise in high speed interconnections |
GB2392307B8 (en) * | 2002-07-26 | 2006-09-20 | Detection Technology Oy | Semiconductor structure for imaging detectors |
US7081650B2 (en) * | 2003-03-31 | 2006-07-25 | Intel Corporation | Interposer with signal and power supply through vias |
JP4192035B2 (ja) * | 2003-05-27 | 2008-12-03 | 大日本印刷株式会社 | 配線基板の製造方法 |
US7276787B2 (en) * | 2003-12-05 | 2007-10-02 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
US7230318B2 (en) | 2003-12-24 | 2007-06-12 | Agency For Science, Technology And Research | RF and MMIC stackable micro-modules |
JP4383939B2 (ja) * | 2004-03-29 | 2009-12-16 | シャープ株式会社 | 伝送線路形成方法、伝送線路、半導体チップおよび半導体集積回路ユニット |
JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7364934B2 (en) * | 2004-08-10 | 2008-04-29 | Micron Technology, Inc. | Microelectronic imaging units and methods of manufacturing microelectronic imaging units |
US7946331B2 (en) * | 2005-06-14 | 2011-05-24 | Cufer Asset Ltd. L.L.C. | Pin-type chip tooling |
JP2007027451A (ja) * | 2005-07-19 | 2007-02-01 | Shinko Electric Ind Co Ltd | 回路基板及びその製造方法 |
-
2006
- 2006-08-15 US US12/063,774 patent/US8018067B2/en not_active Expired - Fee Related
- 2006-08-15 WO PCT/IB2006/052809 patent/WO2007023416A1/en active Application Filing
- 2006-08-15 JP JP2008527552A patent/JP5357543B2/ja active Active
- 2006-08-15 CN CN200680031273.6A patent/CN100559574C/zh active Active
- 2006-08-15 EP EP06795658.1A patent/EP1922756B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
CN100559574C (zh) | 2009-11-11 |
WO2007023416A1 (en) | 2007-03-01 |
US8018067B2 (en) | 2011-09-13 |
US20100171196A1 (en) | 2010-07-08 |
JP2009506528A (ja) | 2009-02-12 |
EP1922756B1 (en) | 2013-05-22 |
EP1922756A1 (en) | 2008-05-21 |
CN101253624A (zh) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5357543B2 (ja) | 電気的に遮蔽されたウェハ貫通インターコネクト | |
US8710448B2 (en) | Radiation detector array | |
US8492762B2 (en) | Electrical interface for a sensor array | |
US9599725B2 (en) | Spectral imaging detector | |
JP6298447B2 (ja) | 読み出しエレクトロニクス及び/又はフォトセンサにアンチエイリアシングフィルタを備えた撮像検出器 | |
US10488532B2 (en) | Detector unit for detector array of radiation imaging modality | |
US8798229B2 (en) | Detector modules and methods of manufacturing | |
US8610079B2 (en) | Robust radiation detector and method of forming the same | |
RU2647206C1 (ru) | Сенсорное устройство и система визуализации для обнаружения сигналов излучения | |
US20130168796A1 (en) | Photodiode arrays and methods of fabrication | |
US20140348290A1 (en) | Apparatus and Method for Low Capacitance Packaging for Direct Conversion X-Ray or Gamma Ray Detector | |
JP2014508567A (ja) | 2つ又はこれ以上の代替的に選択可能で別々のサブ陽極を含む陽極を持つ光子計数検出器ピクセル | |
US20080068815A1 (en) | Interface Assembly And Method for Integrating A Data Acquisition System on a Sensor Array | |
US10761219B2 (en) | Detector array for radiation imaging modality | |
US9318524B2 (en) | Imaging detector with per pixel analog channel well isolation with decoupling | |
NL2009365A (en) | Anode-illuminated radiation detector. | |
US9841514B2 (en) | X-ray detector arrangement | |
US10211249B2 (en) | X-ray detector having a capacitance-optimized light-tight pad structure | |
CN106456091B (zh) | Ct装置 | |
Zhang et al. | The TSV process in the hybrid pixel detector for the High Energy Photon Source | |
Wang et al. | Defect location and Physical analysis in chip-on-chip device | |
Juntunen et al. | Fully tileable photodiode matrix for medical imaging by using through-wafer interconnects | |
EP1538460A1 (en) | A pixel detector for incident particles and/or photons having improved testing capabilities and a method for testing a pixel detector | |
WO2019055132A1 (en) | DETECTOR NETWORK FOR MODALITY OF IMAGING BY TOMODENSITOMETRY |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5357543 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |