JP5339893B2 - セル電圧の均等化制御回路及び均等化制御回路を備えたキャパシタモジュール - Google Patents

Description

本発明は、互いに直列接続された複数個のキャパシタセルを備えた蓄電デバイスにおける、各キャパシタセルのセル電圧を均等化させるための均等化制御回路及び当該均等化制御回路を備えたキャパシタモジュールに関する。

複数個の電気二重層キャパシタやリチウムイオンキャパシタなどが直列接続されたキャパシタセルにおいて、セル間に電圧のバラツキが生じると、特定の蓄電セルに電圧が集中することによりキャパシタセルの寿命が短くなってしまうという問題が生じてしまう。このため、セル間の電圧バランスを補正するための均等化制御回路（バランス補正回路）が必要となる。

このバランス補正回路としては、例えば、電圧の高いセルから低いセルに対して電荷を移動させる方法や、電圧の高いセルの電荷を抵抗を用いて選択的に消費させてしまう方法などが用いられている。

また、図２に示すように、単位セルＢ_S1〜Ｂ_Snを所定時間Ｔ１毎に、順次、均等充電用コンデンサＣ_Bに接続することによって、均等充電用コンデンサＣ_Bを介して、両端電圧の高い方から低い方への蓄積電荷を移動させ、各単位セルＢ_S1〜Ｂ_Snの両端電圧の差を縮小させる方法も、従来から用いられている（特許文献１）。
特許第３８０３０４２号公報 特開２００６−２４６６４５号公報

しかしながら、図２に示すバランス補正回路では、各単位セルＢ_S1〜Ｂ_Snの両端電圧をＣＰＵなどによって読み取る際に、リレーやフォトＭＯＳリレーなどをマトリックス構造にして、セルを選択する方法が用いられる。この場合、単位セルＢ_S1〜Ｂ_Snの数に応じて、リレーやフォトＭＯＳリレーなどが必要となるため、多数のリレーやフォトＭＯＳリレーが必要となってくる。

また、従来の均等化制御回路では、各キャパシタセルＣ₁₀₁，Ｃ₁₀₂の電圧をマイクロコンピューターによって読み取る場合には、図３に示すように、キャパシタセルＣ₁₀₁，Ｃ₁₀₂毎に演算増幅器Ａ₁₀₁，Ａ₁₀₂及びＡ／ＤコンバーターＣＯＮ₁，ＣＯＮ₂を必要としていた。

このように、キャパシタセルＣ₁₀₁，Ｃ₁₀₂毎に演算増幅器Ａ₁₀₁，Ａ₁₀₂及びＡ／ＤコンバーターＣＯＮ₁，ＣＯＮ₂を備える構成の場合には、演算増幅器などにおける消費電流が大きくなってしまう。

また、各キャパシタセルＣ₁₀₁，Ｃ₁₀₂のグランドレベルが一定とはなっていないため、演算増幅器Ａ₁₀₁，Ａ₁₀₂の入力側に分圧抵抗Ｄ₁，Ｄ₂を接続して、分圧したセル電圧値を読み取っている。このように、分圧によって電流が消費されてしまうため、均等化制御回路全体としての消費電流は大きくなってしまっていた。

均等化制御回路では、一般的に、キャパシタセルからバランス補正回路を動作させるた
めに必要な回路電流を取り出しているため、バランス補正回路における消費電流が大きいほどキャパシタセルのエネルギーは多く消費されることになる。

また、特にリチウムイオンキャパシタを用いてキャパシタセルを構成した場合、リチウムイオンキャパシタの電圧値が、所定の電圧値以下（過放電状態）となると、再充電しても使用することができなくなってしまう。

また、上述するように、分圧抵抗を用いる場合、入力電流を小さくするために、数ＭΩ程度の大きな抵抗を用いているため、ノイズ電流などが入力された場合には、誤ったセル電圧をマイクロコンピューターが読み取ってしまう可能性があった。

また、各キャパシタセルのグランドレベルに応じた分圧抵抗が各々設定されているため、分圧抵抗によるキャパシタセルの消費電流の違いによって、セル電圧のバランスが崩れやすい状態にあった。

本発明はこのような状況を鑑み、均等化制御回路における消費電流を少なくし、長期の保存においても安定して、キャパシタモジュールの電圧が大きく変化することの無い均等化制御回路及び当該均等化制御回路を備えるキャパシタモジュールを提供することを目的とする。

また、本発明は、均等化制御回路の構成を簡素化することによって、製造コストを低下させることができる均等化制御回路及び当該均等化制御回路を備えるキャパシタモジュールを提供することを目的とする。

本発明は、前述したような従来技術における課題および目的を達成するために発明されたものであって、本発明の均等化制御回路は、
複数のキャパシタセルを少なくとも含む蓄電デバイスのセル電圧を均等化させる均等化制御回路であって、
前記複数のキャパシタセルのうち、他のキャパシタセルのセル電圧よりも所定割合よりもセル電圧が低いキャパシタセルに対して、他のキャパシタセルに蓄えられた電荷を充電させることを特徴とする。

また、本発明の均等化制御回路は、前記均等化制御回路は、演算処理装置と、ＤＣ／ＤＣコンバーターとを備えており、
セル電圧の均等化制御の際に、前記演算処理装置からの信号に基づいて、ＤＣ／ＤＣコンバーターが始動し、
前記複数のキャパシタセルのうち、他のキャパシタセルのセル電圧よりも所定割合以上セル電圧が低いキャパシタセルに対して、他のキャパシタセルに蓄えられた電荷を、前記ＤＣ／ＤＣコンバーターを介して充電させることを特徴とする。

また、本発明の均等化制御回路は、前記均等化制御回路は、前記演算処理装置を動作させるための演算処理装置用電源を備えており、
前記演算処理装置用電源は、演算処理装置の通常動作用の電源出力と、通常動作用の電源出力よりも出力の小さいスリープ動作用の電源出力を選択可能に構成されていることを特徴とする。

また、本発明の均等化制御回路は、前記演算処理装置用電源は、通常動作用の電源出力のための動作用電源と、スリープ動作用の電源出力のためのスリープ動作用電源の２種の電源から構成されていることを特徴とする。

また、本発明の均等化制御回路は、前記複数のキャパシタセルの少なくとも一つが所定のセル電圧以下となった場合に、前記演算処理装置からの信号に基づき、通常動作用の電源出力を停止させ、スリープ動作用の電源出力を作動させることを特徴とする。

また、本発明の均等化制御回路は、前記演算処理装置が通常動作からスリープ動作に移行する際に、演算処理装置用電源に対してスリープ信号を送信して、通常動作用の電源出力からスリープ動作用の電源出力に切り替えるとともに、
前記演算処理装置がスリープ動作から通常動作に移行する際に、演算処理装置用電源に対してウェイクアップ信号を送信して、スリープ動作用の電源出力から通常動作用の電源出力に切り替えることを特徴とする。

また、本発明の均等化制御回路は、前記均等化制御回路は、少なくとも二つの演算増幅器を備えており、
前記演算処理装置において、前記演算増幅器の出力電圧差を演算することで各セル電圧を算出し、蓄電デバイスのセル電圧の均等化制御を行うことを特徴とする。

また、本発明の均等化制御回路は、前記蓄電デバイスの出力側から見た場合に、前記複数のキャパシタセルが直列接続されているとともに、前記演算処理装置の入力側から見た場合に、前記複数のキャパシタセルが並列接続されていることを特徴とする。

また、本発明の均等化制御回路は、前記均等化制御回路は、第１の演算増幅器と、第２の演算増幅器を備えており、
前記直列接続された複数のキャパシタセルの奇数番目の接続点と前記第１の演算増幅器が電気的に接続されているとともに、
前記直列説属された複数のキャパシタセルの偶数番目の接続点と前記第２の演算増幅器が電気的に接続されていることを特徴とする。

また、本発明の均等化制御回路は、前記均等化制御回路は、モジュールセル選択回路を備えており、
該モジュールセル選択回路は、前記演算処理装置によって各セル電圧をモニタする際のモジュールセルの選択に用いられるとともに、セル電圧の均等化制御の際のモジュールセルの選択に用いられることを特徴とする。

また、本発明の均等化制御回路は、前記演算処理装置によって各セル電圧をモニタする際に、全てのモジュールセルのセル電圧測定時間を３０ｍｓ以下となるように、前記モジュールセル選択回路を動作させることを特徴とする。

また、本発明の均等化制御回路は、前記モジュールセル選択回路は、リレー、もしくは、フォトＭＯＳリレー等のＯＮ抵抗が少ない継電器によって構成されていることを特徴とする。

また、本発明の均等化制御回路は、前記複数のキャパシタセルのセル電圧に基づいて、セル電圧の均等化制御に用いられる充電電流の大きさを演算処理装置によって制御することを特徴とする。

また、本発明の均等化制御回路は、前記ＤＣ／ＤＣコンバーターにおいて、前記充電電流を演算処理装置によって制御された大きさに変換することを特徴とする。
また、本発明の均等化制御回路は、前記ＤＣ／ＤＣコンバーターに対する充電電流の大きさを制御するために、前記演算処理装置からＰＷＭ信号を送信することを特徴とする。

また、本発明の均等化制御回路は、前記蓄電デバイスの充放電時において、前記均等化制御回路によって常に均等化制御がなされていることを特徴とする。
また、本発明の均等化制御回路は、前記均等化制御回路は、デコーダーを備えており、
前記演算処理装置から送信される前記モジュールセル選択回路を制御するための制御信号を、デコーダーを介してモジュールセル選択回路に伝送することを特徴とする。

また、本発明の均等化制御回路は、前記キャパシタセルが、リチウムイオンキャパシタであることを特徴とする。
また、本発明のキャパシタモジュールは、上述するいずれかの均等化制御回路を備えることを特徴とする。

本発明によれば、均等化制御回路の構成を簡素化することによって、均等化制御回路の動作に必要な回路電流を少なくしたため、長期の保存においても安定して、キャパシタモジュールの電圧が大きく低下することを防止している。

また、均等化制御のための演算処理装置が、通常動作とスリープ動作を切り替えて動作するように構成し、また、通常動作時及びスリープ動作時にそれぞれ独自の電源出力を使用しているため、演算処理装置の省電力化を図ることができ、均等化制御回路としての消費電流を少なくすることができる。

以下、本発明の実施の形態（実施例）を、図面に基づいてより詳細に説明する。尚、本実施例の実施形態は以下に記すが、この実施形態に限られるものではない。
図１は、本発明の均等化制御回路を用いたキャパシタモジュールの回路構成図である。

本実施例のキャパシタモジュール１０の均等化制御回路１２は、演算処理装置２０、演算処理装置の通常動作用の電源２２、演算処理装置のスリープ動作用の電源２４、ＤＣ／ＤＣコンバーター３０、デコーダー４０から構成される。

なお、演算処理装置２０は、ＣＰＵ（Central Processing Unit：中央演算処理装置）
やＲＡＭ（Random Access Memory：ランダムアクセスメモリ）、演算処理プログラムが記憶されたＲＯＭ（Read Only Memory：リードオンリーメモリ）などによって構成されている。

一方、蓄電デバイス１４は、リチウムイオンキャパシタからなる１４個のキャパシタセルＣ₁〜Ｃ₁₄が直列接続されて構成される。
また、各キャパシタセルＣ₁〜Ｃ₁₄は演算処理装置２０及びＤＣ／ＤＣコンバーター３
０から見て並列接続となるように、リレーＲ₁〜Ｒ₁₅を介して接続されている。なお、リ
レーＲ₁〜Ｒ₁₅は演算処理装置２０からの信号に基づいてＯＮとＯＦＦが切り替えられる
ようになっている。また、演算処理装置２０とは、演算増幅器Ａ₁及びＡ₂ならびにＡ／Ｄコンバーター（図示せず）を介して接続されている。なお、Ａ／Ｄコンバーターは、演算処理装置２０に内蔵されていたほうがより好ましい。

なお、本実施例では、演算処理装置２０からの信号をデコーダー４０によって符号化し、そのデーターをリレーＲ₁〜Ｒ₁₅に送信することによってリレーＲ₁〜Ｒ₁₅のＯＮとＯＦＦの制御を行っている。

さらに、ＤＣ／ＤＣコンバーター３０及び通常動作用電源２２、スリープ動作用電源２
４は、キャパシタセルＣ₁〜Ｃ₁₄に電力を供給できるように接続されている。なお、ＤＣ
／ＤＣコンバーター３０の稼働と停止の制御は演算処理装置２０からの信号によってリレーＲ_DCのＯＮとＯＦＦを制御することによって行っている。

また、通常動作用電源２２及びスリープ動作用電源２４は、それぞれリレーＲ_a及びＲ_bを介して演算処理装置２０と接続されており、演算処理装置２０からの信号に基づき、リレーＲ_a及びＲ_bを選択的に制御している。すなわち、リレーＲ_aがＯＮの場合には、リレ
ーＲ_bがＯＦＦとなり、リレーＲ_aがＯＦＦの場合には、リレーＲ_bがＯＮとなるように制
御している。

本発明において、リレーＲ_a及びＲ_bを制御する信号を、ウェイクアップ信号及びスリープ信号と呼ぶ。演算処理装置２０が通常動作からスリープ動作に移行する場合には、演算処理装置２０はスリープ信号を送信し、リレーＲ_bをＯＮにするとともにリレーＲ_aをＯＦＦにする。これによって、演算処理装置２０を動作させるための電源としてスリープ動作用の電源２４が選択される。

一方、演算処理装置２０がスリープ動作から通常動作に移行する場合には、演算処理装置２０はウェイクアップ信号を送信し、リレーＲ_aをＯＮにするとともにリレーＲ_bをＯＦＦにする。これによって、演算処理装置２０を動作させるための電源として通常動作用の電源２２が選択される。

なお、通常動作とは、後述するように、キャパシタセルＣ₁〜Ｃ₁₄の電圧を測定したり
、ＤＣ／ＤＣコンバーター３０を介してキャパシタセルのセル電圧の均等化制御を行う際の動作をいう。一方、スリープ動作とは、通常動作時以外の状態のことをいう。

また、本実施例において、通常動作用電源２２及びスリープ動作用電源２４は、キャパシタセルを電源として稼働し、通常動作用電源２２は、演算処理装置２０の通常動作用の電源出力を出力し、スリープ動作用電源２４は、通常動作用の電源出力よりも小さいスリープ動作用の電源出力を出力する。

通常動作用の電源出力及びスリープ動作用の電源出力は、演算処理装置２０によって変わってくるが、本実施例では、通常動作用の電源出力として２０ｍＡを、スリープ動作用の電源出力として０．１ｍＡを出力するように構成している。

なお、通常動作用の電源出力とスリープ動作用の電源出力は、１つの電源において出力を切り替えることによって選択的に出力させてもよいが、本実施例のように通常動作用電源２２とスリープ動作用電源２４をそれぞれ個別に備えることによって電源における消費電流が小さくなり、省電力化を図ることができる。

また、本実施例として用いられるリレーとしては、特に限定されるものではないが、フォトＭＯＳリレーを用いることが好ましい。フォトＭＯＳリレーを用いることによって、小さい電力でリレーのＯＮ・ＯＦＦ動作を行うことができ、均等化制御回路１２全体としても省電力化を図ることができる。

このように構成されるキャパシタモジュール１０は、外部端子１１ａ，１１ｂによって外部入出力可能となっており、自動車やクレーン、エレベーターなどのバッテリーやＵＰＳ（Uninterruptible Power Supply：無停電電源装置）などに用いられることになる。

以下、本実施例の均等化制御回路１２の動作の流れを説明する。
まず、各キャパシタセルＣ₁〜Ｃ₁₄のセル電圧をそれぞれ測定するために、演算処理装
置２０からの信号をデコーダー４０を介してリレーＲ₁〜Ｒ₁₅に送信する。

例えば、キャパシタセルＣ₁のセル電圧を測定するためには、リレーＲ₁及びＲ₂をＯＮ
とし、そのほかのリレーＲ₃〜Ｒ₁₅をＯＦＦとする。
このようにすることによって、キャパシタセルＣ₁の両端の電圧Ｖ_C1+及びＶ_C1-が演算
増幅器Ａ₁及びＡ₂ならびにＡ／Ｄコンバーターを介して演算処理装置２０によって読み取られる。演算処理装置２０では、Ｖ_C1+及びＶ_C1-の差分を演算することによって、キャパシタセルＣ₁の電圧値を測定している。

なお、演算処理装置２０によってＶ_C1+及びＶ_C1-の読み取りが完了した時点で、リレーＲ₁及びＲ₂はＯＦＦとなる。このように、制御することによって、キャパシタセルＣ₁の
消費電流を少なくすることができる。

このとき、リレーＲ₁は演算増幅器Ａ₁と直列接続されており、また、リレーＲ₂は演算
増幅器Ａ₂と直列接続されている。
このように、直列接続された複数のキャパシタセルＣ₁〜Ｃ₁₄の接続点Ｐ₁〜Ｐ₁₅のうち、奇数番目の接続点Ｐ₁，Ｐ₃，…Ｐ₁₅は、演算増幅器Ａ₁と電気的に接続されており、ま
た、偶数番目の接続点Ｐ₂，Ｐ₄，…Ｐ₁₄は、演算増幅器Ａ₂と電気的に接続されている。
このように接続することによって、各キャパシタセルの電圧を、接続点Ｐ₁〜Ｐ₁₅におけ
る電圧値の差分を演算処理することによって求めることができる。

次いで、キャパシタセルＣ₂〜Ｃ₁₄の電圧についても、上記と同様に測定を繰り返し行
う。なお、キャパシタセルＣ₁〜Ｃ₁₄の電圧測定に要する時間は、演算処理装置２０、デ
コーダー４０、リレーＲ₁〜Ｒ₁₅の動作速度に依存するものであるが、キャパシタセルＣ₁〜Ｃ₁₄の電圧を一通り測定するのに要する時間は、好ましくは３０ｍｓ以下、より好ましくは１ｍｓ〜２０ｍｓ、さらに１〜１０ｍｓとなるように構成すると良い。電圧測定に要する時間をこのように設定することによって、消費電流を少なくし省電力化を図ることができるとともに、測定時間が短すぎる事に起因する測定誤差が生じることもない。

このようにしてキャパシタセルＣ₁〜Ｃ₁₄のセル電圧を測定した後、セル電圧の一番高
い電圧値とセル電圧の一番低い電圧値を比較し、事前に定めた規定値以上の電圧差が生じている場合には、セル電圧の均等化制御が行われる。

例えば、キャパシタセルＣ₁のセル電圧が、他のキャパシタセルのセル電圧と比較して
低かった場合には、演算処理装置２０からの信号をデコーダー４０を介してリレーＲ₁〜
Ｒ₁₅に送信し、リレーＲ₁及びＲ₂をＯＮとし、そのほかのリレーＲ₃〜Ｒ₁₅をＯＦＦとす
る。

そして、演算処理装置２０からリレーＲ_DCに信号を送信して、リレーＲ_DCをＯＮにする。このようにすることによって、直列接続されたキャパシタセルＣ₁〜Ｃ₁₄からの電流が
、ＤＣ／ＤＣコンバーター３０に流れるようになり、ＤＣ／ＤＣコンバーター３０が稼働状態となる。

なお、ＤＣ／ＤＣコンバーター３０を常時稼働状態とせずに、均等化制御を行う場合にのみ、稼働状態とするように構成することで、消費電流を少なくし、省電力化を図ることができる。

次いで、キャパシタセルＣ₁〜Ｃ₁₄のセル電圧のバランスに基づいて、キャパシタセル
Ｃ₁に対する充電電流を演算処理装置２０において決定する。そして、演算処理装置２０
からＤＣ／ＤＣコンバーター３０に対してＰＷＭ（Pulse Width Modulation：パルス幅変
調）信号を送信して、ＤＣ／ＤＣコンバーター３０から決定された充電電流によってキャパシタセルＣ₁に充電される。

なお、充電中も上述したようにキャパシタセルＣ₁〜Ｃ₁₄のセル電圧を測定、監視する
。そして、全てのキャパシタセルＣ₁〜Ｃ₁₄の最小セル電圧と最大セル電圧が事前に定め
た規定値内に収まった時点で、演算処理装置２０からリレーＲ_DCに信号を送信して、リレーＲ_DCをＯＦＦにし、ＤＣ／ＤＣコンバーター３０の稼働を停止し、充電を終了する。

他のキャパシタセルＣ₂〜Ｃ₁₄において、セル電圧が低いものがあれば、同様に充電を
行い、キャパシタセルＣ₁〜Ｃ₁₄のセル電圧のうち、セル電圧の一番高い電圧値とセル電
圧の一番低い電圧値を比較し、事前に定めた規定値内に収まるまで繰り返す。

本実施例において、均等化充電を行う際には、１つのキャパシタセルに対してのみ充電を行っている。また、均等化充電を行うための充電電流を出力するＤＣ／ＤＣコンバーター３０は、キャパシタセルＣ₁〜Ｃ₁₄を電源としているため、均等化充電中は、均等化充
電を行っているキャパシタセルＣ₁〜Ｃ₁₄のうち、電圧のバラついたキャパシタセルのセ
ル電圧のみが上昇し、他のキャパシタセルのセル電圧は、電圧のバラついたキャパシタセルに電圧を供給しながら各セル電圧が一定になるまで充電と放電を同時に行うため、低下することになる。

このように、充電されているキャパシタセル以外のキャパシタセルは放電することとなるので、キャパシタセルＣ₁〜Ｃ₁₄のセル電圧は迅速に均等化されることになる。
このようにして、均等化制御が完了した後は、再び、キャパシタセルＣ₁〜Ｃ₁₄のセル
電圧をそれぞれ測定するように動作する。

なお、キャパシタセルＣ₁〜Ｃ₁₄のセル電圧の測定を所定時間繰り返し行っても、セル
電圧にバラツキが生じない場合には、演算処理装置２０はスリープ動作に移行することになる。

スリープ動作に移行する場合には、演算処理装置２０からスリープ信号をリレーＲ_a及
びＲ_bに送信し、リレーＲ_bをＯＮにするとともにリレーＲ_aをＯＦＦとすることによって
、スリープ動作用電源２４によって演算処理装置２０がスリープ動作をすることになる。

スリープ動作時は、上述したように、通常動作時よりも小さい電流によって演算処理装置２０が動作することになるので、均等化制御回路１２全体の消費電流が小さくなり、省電力化を図ることができる。

演算処理装置２０は、所定時間スリープ動作にて待機した後、演算処理装置２０からリレーＲ_a及びＲ_bにウェイクアップ信号が送信され、リレーＲ_aをＯＮにするとともにリレ
ーＲ_bをＯＦＦとすることによって、通常動作用電源２２によって演算処理装置２０が通
常動作をすることになる。

そして、上述したように、キャパシタセルＣ₁〜Ｃ₁₄のセル電圧を測定し、セル電圧の
バランスが崩れている場合には均等化制御を行い、バランスが取れている場合には、スリープ動作に移行する。

本実施例の均等化制御回路１２では、このように通常動作とスリープ動作を繰り返し行うことによって、消費電流を少なくし、省電力化を図って、長期の保存においても安定して、キャパシタモジュール１０の電圧が大きく低下することを防止している。

また、演算処理装置２０を比較的消費電流の少ないスリープ動作させるために、専用のスリープ動作用電源２４を備えることによって、キャパシタモジュール１０の電圧が大きく低下することがないので、キャパシタとしてリチウムイオンキャパシタを用いた場合であっても、リチウムイオンキャパシタの放電終止電圧近くまで放電された状態で、キャパシタモジュール１０が長期間放置された場合であっても、リチウムイオンキャパシタが放電終止電圧を下回ることがない。

このため、キャパシタモジュール１０としての充放電範囲を広く取ることができるので、大電流による充放電が可能となる。また、放電終止電圧近くまで放電された状態で、キャパシタモジュール１０が長期間放置された場合であっても、再度充電することによって、キャパシタモジュール１０を使用することができる。

なお、キャパシタセルを過放電状態にしないためには、実際に使用可能な最低電圧値として、仮想放電終止電圧を設定しておき、事前に演算処理装置２０に記憶させておくことによって、キャパシタモジュール１０の電圧値が仮想放電終止電圧に達した場合には、それ以上の放電を避けるために、セル電圧の均等化制御を行わず、スリープ動作を続けるように構成することが好ましい。

また、本発明のキャパシタモジュールは、上述するように、自動車やクレーン、エレベーターなどのバッテリーやＵＰＳなどに用いられるため、未使用状態のみならず、使用状態においても、均等化制御が行われている。

以上、本発明の好ましい実施の態様を説明してきたが、本発明はこれに限定されることはなく、例えば、上記実施例では、キャパシタとしてリチウムイオンキャパシタを用いて説明したが、電気二重層キャパシタなど他のキャパシタを用いてキャパシタセルを構成してもよい。

さらに、本実施例においては、キャパシタモジュールに用いられる均等化制御回路として説明したが、蓄電デバイスなどにも適用可能であるなど、本発明の目的を逸脱しない範囲で種々の変更が可能である。

図１は、本発明の均等化制御回路をキャパシタモジュールに適用した場合の回路構成図である。 図２は、従来の均等化制御回路の回路構成図である。 図３は、従来の均等化制御回路の一部を示す構成図である。

符号の説明

１０ キャパシタモジュール
１１ａ，１１ｂ 外部端子
１２ 均等化制御回路
１４ 蓄電デバイス
２０ 演算処理装置
２２ 通常動作用電源
２４ 電源
２４ スリープ動作用電源
３０ コンバーター
４０ デコーダー
Ｃ₁〜Ｃ₁₄ キャパシタセル
Ｒ₁〜Ｒ₁₅ リレー
Ｒ_a リレー
Ｒ_b リレー
Ｒ_DC リレー
Ｐ₁〜Ｐ₁₅ 接続点
Ａ₁，Ａ₂ 演算増幅器
Ｂ_S1〜Ｂ_Sn 単位セル
Ｃ_B 均等充電用コンデンサ
Ｃ₁₀₁，Ｃ₁₀₂ キャパシタセル
Ａ₁₀₁，Ａ₁₀₂ 演算増幅器
ＣＯＮ₁，ＣＯＮ₂ コンバーター
Ｄ₁，Ｄ₂ 分圧抵抗

Claims (19)

1. 複数のキャパシタセルを少なくとも含む蓄電デバイスのセル電圧を均等化させる均等化制御回路であって、
   前記均等化制御回路は、演算処理装置と、該演算処理装置を動作させるための演算処理装置用電源とを備えており、
   前記演算処理投資用電源は、前記演算処理装置の通常動作用の電源出力と、通常動作用の電源出力よりも出力の小さいスリープ動作用の電源出力を選択可能に構成されているとともに、
   前記複数のキャパシタセルのうち、セル電圧の一番高い電圧値とセル電圧の一番低い電圧値を比較し、規定値以上の電圧差が生じたセル電圧が低いキャパシタセルに対して、他のキャパシタセルに蓄えられた電荷を充電させることを特徴とする蓄電デバイスのセル電圧の均等化制御回路。
2. 前記複数のキャパシタセルのうち、セル電圧の一番高い電圧値とセル電圧の一番低い電圧値が前記規定値内に収まるまで、繰り返し、前記規定値以上の電圧差が生じたセル電圧が低いキャパシタセルに対して、他のキャパシタセルに蓄えられた電荷を充電させることを特徴とする請求項１に記載の均等化制御回路。
3. 前記均等化制御回路は、さらに、ＤＣ／ＤＣコンバーターを備えており、
   セル電圧の均等化制御の際に、前記演算処理装置からの信号に基づいて、ＤＣ／ＤＣコンバーターが始動し、
   前記複数のキャパシタセルのうち、前記規定値以上の電圧差が生じたセル電圧が低い少なくとも一つのキャパシタセルに対して、キャパシタセル全体に蓄えられた電荷を、前記ＤＣ／ＤＣコンバーターを介して充電させることを特徴とする請求項１または２に記載の均等化制御回路。
4. 前記複数のキャパシタセルのセル電圧に基づいて、セル電圧の均等化制御に用いられる充電電流の大きさを前記演算処理装置によって制御することを特徴とする請求項３に記載の均等化制御回路。
5. 前記ＤＣ／ＤＣコンバーターにおいて、前記充電電流を前記演算処理装置によって制御された大きさに変換することを特徴とする請求項４に記載の均等化制御回路。
6. 前記ＤＣ／ＤＣコンバーターに対する充電電流の大きさを制御するために、前記演算処理装置からＰＷＭ信号を送信することを特徴とする請求項５に記載の均等化制御回路。
7. 前記均等化制御回路は、モジュールセル選択回路を備えており、
   該モジュールセル選択回路は、前記演算処理装置によって各セル電圧をモニタする際のモジュールセルの選択に用いられるとともに、セル電圧の均等化制御の際のモジュールセルの選択に用いられることを特徴とする請求項３から６のいずれかに記載の均等化制御回路。
8. 前記演算処理装置によって各セル電圧をモニタする際に、全てのモジュールセルのセル電圧測定時間を３０ｍｓ以下となるように、前記モジュールセル選択回路を動作させることを特徴とする請求項７に記載の均等化制御回路。
9. 前記モジュールセル選択回路は、リレー、もしくは、フォトＭＯＳリレー等のＯＮ抵抗が少ない継電器によって構成されていることを特徴とする請求項７または８に記載の均等化制御回路。
10. 前記均等化制御回路は、デコーダーを備えており、
    前記演算処理装置から送信される前記モジュールセル選択回路を制御するための制御信号を、前記デコーダーを介してモジュールセル選択回路に伝送することを特徴とする請求項７から９のいずれかに記載の均等化制御回路。
11. 前記演算処理装置用電源は、通常動作用の電源出力のための動作用電源と、スリープ動作用の電源出力のためのスリープ動作用電源の２種の電源から構成されていることを特徴とする請求項１から１０のいずれかに記載の均等化制御回路。
12. 前記複数のキャパシタセルの少なくとも一つが所定のセル電圧以下となった場合に、前記演算処理装置からの信号に基づき、通常動作用の電源出力を停止させ、スリープ動作用の電源出力を作動させることを特徴とする請求項１から１１のいずれかに記載の均等化制御回路。
13. 前記演算処理装置が通常動作からスリープ動作に移行する際に、演算処理装置用電源に対してスリープ信号を送信して、通常動作用の電源出力からスリープ動作用の電源出力に切り替えるとともに、
    前記演算処理装置がスリープ動作から通常動作に移行する際に、演算処理装置用電源に対してウェイクアップ信号を送信して、スリープ動作用の電源出力から通常動作用の電源出力に切り替えることを特徴とする請求項１から１２のいずれかに記載の均等化制御回路。
14. 前記均等化制御回路は、少なくとも二つの演算増幅器を備えており、
    前記演算処理装置において、前記演算増幅器の出力電圧差を演算することで各セル電圧を算出し、蓄電デバイスのセル電圧の均等化制御を行うことを特徴とする請求項１から１３のいずれかに記載の均等化制御回路。
15. 前記蓄電デバイスの出力側から見た場合に、前記複数のキャパシタセルが直列接続されているとともに、前記演算処理装置の入力側から見た場合に、前記複数のキャパシタセルが並列接続されていることを特徴とする請求項１４に記載の均等化制御回路。
16. 前記均等化制御回路は、第１の演算増幅器と、第２の演算増幅器を備えており、
    前記直列接続された複数のキャパシタセルの奇数番目の接続点と前記第１の演算増幅器が電気的に接続されているとともに、
    前記直列接続された複数のキャパシタセルの偶数番目の接続点と前記第２の演算増幅器
    が電気的に接続されていることを特徴とする請求項１５に記載の均等化制御回路。
17. 前記蓄電デバイスの充放電時において、前記均等化制御回路によって常に均等化制御がなされていることを特徴とする請求項１から１６のいずれかに記載の均等化制御回路。
18. 前記キャパシタセルが、リチウムイオンキャパシタであることを特徴とする請求項１から１７のいずれかに記載の均等化制御回路。
19. 請求項１から１８のいずれかに記載の均等化制御回路を備えることを特徴とするキャパシタモジュール。

Images