JP2013226034A - 均等化制御回路及び当該均等化制御回路を備えた蓄電装置ならびに均等化制御時間演算方法及び劣化判定方法 - Google Patents

Abstract

【課題】蓄電セルのセル電圧に対する容量の違いを考慮してセル電圧の均等化制御を行うことで、均等化制御後にセル間の電圧差が生じることがなく、均等化制御を行う頻度を減らすことができる均等化制御回路を提供する。
【解決手段】複数の蓄電セルに対してそれぞれ並列に接続された均等化制御用抵抗及び均等化制御用スイッチと、複数の蓄電セルのセル電圧をそれぞれ検出するためのセル電圧検出回路と、均等化制御スイッチを制御するための均等化セル選択回路と、均等化セル選択回路を制御するための演算処理装置とを備え、演算処理装置は、測定された複数の蓄電セルのセル電圧と、事前に演算処理装置に記憶された蓄電セルのセル電圧と容量の関係を示す調整時間演算用データとに基づいて調整時間を演算し、蓄電セルのうち均等化制御を行う調整対象セルに対して並列に接続された均等化制御スイッチを、調整時間だけ入状態とすることによって均等化制御を行う。
【選択図】図１

Description

本発明は、互いに接続された複数個のキャパシタセルやバッテリーセルを備えた蓄電装置における、各キャパシタセルや各バッテリーセルのセル電圧を均等化させるための均等化制御回路及び当該均等化制御回路を備えた蓄電装置ならびに均等化制御時間演算方法及び劣化判定方法に関する。

複数個の電気二重層キャパシタやリチウムイオンキャパシタなどが接続されたキャパシタセルや、複数個のリチウムイオンバッテリーなどが接続されたバッテリーセルなどの蓄電セルにおいて、セル間の電圧のバラツキが生じると、特定の蓄電セルに電圧が集中することにより蓄電セルの寿命が短くなってしまうという問題が生じてしまう。このため、セル間の電圧バランスを補正するための均等化制御回路（バランス補正回路）が必要となる。

このバランス補正回路としては、例えば、電圧の高いセルから低いセルに対して電荷を移動させる方法や、蓄電装置の休止中に電圧の高いセルの電荷を抵抗を用いて選択的に消費させてしまう方法などが用いられている。

電圧の高いセルの電荷を抵抗を用いて選択的に消費させる方法としては、例えば、図８に示すバランス補正回路１００のように、各単位セルＢ_S1〜Ｂ_Snに対して、電荷消費用の抵抗Ｒ_S1〜Ｒ_SnとＦＥＴ（Field Effect Transistor；電界効果トランジスタ）からなるスイッチＳ_S1〜Ｓ_Snとが並列に接続された回路を用いて、各単位セルＢ_S1〜Ｂ_Snの最大電圧値Ａと最小電圧値Ｂを加えた電圧値の１／２（目標電圧値）よりも大きい単位セルＢ_S1〜Ｂ_Snについて、スイッチＳ_S1〜Ｓ_Snを入れることによって、目標電圧値となるように電荷を消費している（特許文献１，２）。

なお、符号１０２は、各単位セルＢ_S1〜Ｂ_Snの開放電圧を測定するための電圧測定回路、符号１０４は、目標電圧値を算出し各単位セルＢ_S1〜Ｂ_Snの容量調整を制御するマイコン、符号１０６は、電圧測定回路１０２及びマイコン１０４に作動電源を供給する電源部、符号１０８は、各単位セルＢ_S1〜Ｂ_Snの充放電及び休止状態を検出してマイコン１０４に出力する充放電判定部である。

特許第３７９７２５４号公報 特許第３７６７３００号公報

しかしながら、図８に示すバランス補正回路では、各単位セルＢ_S1〜Ｂ_Snの最大電圧値Ａと最小電圧値Ｂを加えた電圧の１／２を目標電圧値としていたが、電圧値のみに基づいてセル間の電圧調整を行うと、各単位セルＢ_S1〜Ｂ_Snの静電容量の差によって、電圧の均等化制御を行った直後から、徐々に電圧に差が生じ始めてしまう。

セル電圧に対して静電容量が一定であれば、電圧値のみに基づいてセル間の電圧調整を行えば、全ての蓄電セルが有する電荷量は同じになる。しかしながら、実際の蓄電セルは、セル電圧に対して静電容量が変動するため、一時的にセル電圧が均等になったとしても、静電容量の違い、すなわち、蓄電セルが有する電荷量の違いによってセル間に電圧差が生じることになる。

また、電圧の高いセルの電荷を抵抗を用いて選択的に消費させてしまう方法で電圧の均等化制御を行う場合、頻繁に均等化制御を行ってしまうとセル電圧の低い蓄電セルの電圧が満充電にならない状態で、電圧の高い蓄電セルの電圧調整を行うことになるため、セル電圧が最も低い蓄電セルの電圧値がさらに低くなってしまう。

このため、目標電圧も均等化制御のたびに低くしなければならなくなり、過放電電圧近傍で均等化制御を行う場合には、過放電状態となる蓄電セルが生じてしまう。
さらに、長期間保存したり、長期間充放電がなく待機状態となっている場合には、定期的に均等化制御が行われるため、蓄電装置全体の電荷量が低下してしまい、蓄電装置を使用する際に十分に充電されていない状態となってしまい、長期保存した場合には、モジュールのセル電圧が大きく低下してしまうことになってしまう。

本発明はこのような状況を鑑み、蓄電セルのセル電圧に対する静電容量の違いを考慮してセル電圧の均等化制御を行うことによって、均等化制御後にセル間の電圧差が生じることがなく、均等化制御を行う頻度を減らすことができる均等化制御回路及び当該均等化制御回路を備える蓄電装置を提供することを目的とする。

また、本発明では、このような均等化制御回路を用いて、蓄電セルのセル電圧に対する静電容量の変化に基づいて、蓄電セルの劣化判定を行うことができる均等化制御回路及び劣化判定方法を提供することを目的とする。

本発明は、前述したような目的を達成するために発明されたものであって、本発明の均等化制御回路は、複数の蓄電セルを含む蓄電装置において、複数の蓄電セルのセル電圧を均等化させる均等化制御回路であって、
前記複数の蓄電セルに対してそれぞれ並列に接続された均等化制御用抵抗及び均等化制御用スイッチと、
前記複数の蓄電セルのセル電圧をそれぞれ検出するためのセル電圧検出回路と、
前記均等化制御スイッチを制御するための均等化セル選択回路と、
前記均等化セル選択回路を制御するための演算処理装置と、を備え、
前記演算処理装置は、前記セル電圧検出回路によって測定された前記複数の蓄電セルのセル電圧と、事前に演算処理装置に記憶された蓄電セルのセル電圧と静電容量の関係を示す調整時間演算用データとに基づいて、前記蓄電セルの均等化制御のための調整時間を演算し、
前記蓄電セルのうち均等化制御を行う調整対象セルに対して並列に接続された前記均等化制御スイッチを、前記調整時間だけ入状態とすることによって均等化制御を行うように構成されていることを特徴とする。

このように静電容量に基づいて蓄電セルの均等化制御を行うことによって、複数の蓄電セルが有する電荷量を均等化させることができ、正確に蓄電セルのセル電圧の均等化制御を行うことができる。

さらに、均等化制御後にセル間の電圧差が生じることがなく、均等化制御を行う頻度を減らすことができ、蓄電装置を長期保存した場合にも蓄電セルのセル電圧が大きく低下することを防止することができる。

また、本発明の均等化制御回路では、前記演算処理装置は、前記セル電圧検出回路によって測定された前記複数の蓄電セルのセル電圧に基づき目標電圧値を算出し、
前記複数の蓄電セルのセル電圧と前記目標電圧値との差分である単セル偏差をそれぞれ算出し、
前記複数の蓄電セルそれぞれの単セル偏差が、所定量よりも大きい蓄電セルについて均等化制御を行うように構成されていることを特徴とする。

また、本発明の均等化制御回路では、前記演算処理装置は、前記調整対象セルのセル電圧と前記目標電圧値との差分であるセル電圧調整量を算出し、
前記セル電圧調整量と、前記調整時間演算用データとから前記調整時間を演算することを特徴とする。

また、本発明の均等化制御回路では、前記演算処理装置は、前記調整時間演算用データに基づいて、微少電圧変化量ごとの調整時間を算出し、該微少電圧変化量ごとの調整時間を加算することによって、前記調整時間を算出することを特徴とする。

また、本発明の均等化制御回路は、前記演算処理装置は、事前に前記調整時間演算用データに基づいて設定され、記憶された劣化上限データ及び劣化下限データに基づいて、劣化上限放電時間及び劣化下限放電時間を算出し、
前記調整時間が、前記劣化下限放電時間から前記劣化上限放電時間の範囲内であるか否かを判定し、
前記調整時間が、前記劣化下限放電時間から前記劣化上限放電時間の範囲外である場合には、前記蓄電セルが劣化状態であると判断することを特徴とする。

また、本発明の均等化制御回路では、前記演算処理装置は、前記蓄電装置が休止中ではない場合にスリープ状態となるように構成されていることを特徴とする。
また、本発明の均等化制御回路では、前記蓄電セルから、前記演算処理装置を動作させるための電力を供給するための電源回路を備えていることを特徴とする。

また、本発明の均等化制御回路では、前記蓄電セルが、リチウムイオンキャパシタであることを特徴とする。
また、本発明の蓄電装置は、上述するいずれかの均等化制御回路を備えることを特徴とする。

また、本発明の均等化制御時間演算方法は、複数の蓄電セルを含む蓄電装置において、複数の蓄電セルのセル電圧を均等化制御するための調整時間を算出する均等化制御調整時間演算方法であって、
前記複数の蓄電セルのセル電圧に基づき目標電圧値を算出する工程と、
前記蓄電セルのセル電圧と前記目標電圧値との差分であるセル電圧調整量を算出する工程と、
前記セル電圧調整量と、蓄電セルのセル電圧と容量との関係を示す調整時間演算用データとから前記調整時間を算出する工程と、
を含むことを特徴とする。

また、本発明の均等化制御時間演算方法では、前記蓄電セルが、リチウムイオンキャパシタであることを特徴とする。
また、本発明の劣化判定方法は、複数の蓄電セルを含む蓄電装置において、蓄電セルの劣化判定を行うための劣化判定方法であって、
前記複数の蓄電セルのセル電圧に基づき目標電圧値を算出する工程と、
前記蓄電セルのセル電圧と前記目標電圧値との差分であるセル電圧調整量を算出する工程と、
前記セル電圧調整量と、蓄電セルのセル電圧と容量との関係を示す調整時間演算用データとから前記調整時間を算出する工程と、
事前に設定された劣化上限データ及び劣化下限データとに基づいて、劣化上限放電時間及び劣化下限放電時間を算出する工程と、
を含み、
前記調整時間が、前記劣化下限放電時間から前記劣化上限放電時間の範囲内であるか否かを判定し、
前記調整時間が、前記劣化下限放電時間から前記劣化上限放電時間の範囲外である場合には、前記蓄電セルが劣化状態であると判断することを特徴とする。

また、本発明の劣化判定方法では、前記蓄電セルが、リチウムイオンキャパシタであることを特徴とする。

本発明によれば、複数の蓄電セルが有する電荷量を均等化させることができ、正確に蓄電セルのセル電圧の均等化制御を行うことができる。
さらに、均等化制御後にセル間の電圧差が生じることがなく、均等化制御を行う頻度を減らすことができ、このような均等化制御回路を備える蓄電装置を長期保存した場合にも、蓄電セルのセル電圧が大きく低下することを防止することができる。

さらに、本発明によれば、蓄電セルのセル電圧に対する静電容量の変化に基づいて、劣化判断を行うため、蓄電セルの均等化制御中においても、劣化判断を行うことができ、蓄電装置の電荷を消費することなく、かつ、容易に蓄電セルの劣化判定を行うことができる。

図１は、本発明の均等化制御回路を用いた蓄電装置の回路構成図である。 図２は、図１の蓄電装置において均等化制御回路を制御する流れを示すフローチャートである。 図３は、Ｓ２０の調整量演算処理サブルーチンの流れを示すフローチャートである。 図４は、Ｓ８０の劣化判定サブルーチンの流れを示すフローチャートである。 図５は、演算処理装置１６に事前に記憶されたセル電圧と静電容量の関係を示す調整時間演算用データをグラフ化したものである。 図６は、劣化上限放電時間及び劣化下限放電時間の演算方法を説明するための劣化上限データ及び劣化下限データの一例である。 図７は、定格容量３Ａｈのリチウムイオンバッテリーのセル電圧と放電容量の関係を示す調整時間演算用データをグラフ化したものである。 図８は、従来の均等化制御回路の一例を示す回路構成図である。

以下、本発明の実施の形態（実施例）を、図面に基づいてより詳細に説明する。尚、本実施例の実施形態を以下に記すが、本発明はこの実施形態に限られるものではない。また、本発明に用いられる実施形態は、リチウムイオンキャパシタ、電気二重層キャパシタ、リチウムイオンバッテリーなどの蓄電セルに好適に用いることができる。

図１は、本発明の均等化制御回路を用いた蓄電装置の回路構成図である。
本実施例の蓄電装置１０の均等化制御回路１２は、キャパシタセルＣ₁〜Ｃ_nに対してそれぞれ並列に接続された均等化制御用抵抗Ｒ₁〜Ｒ_n及びＦＥＴ（Field Effect Transistor；電界効果トランジスタ）からなる均等化制御用スイッチＳ₁〜Ｓ_nと、キャパシタセルＣ₁〜Ｃ_nのセル電圧をそれぞれ検出するためのセル電圧検出回路及び均等化制御を行うキャパシタセルに対して並列に接続された均等化制御用スイッチを制御するための均等化セル選択回路を含む均等化ＩＣ１４と、均等化ＩＣ１４を制御するための演算処理装置１６と、キャパシタセルＣ₁〜Ｃ_nから演算処理装置１６を動作させるための電力を供給するための電源回路１８とから構成されている。

なお、本実施例では、均等化制御用スイッチＳ₁〜Ｓ_nとしてＦＥＴを用いているが、これに限定されず、ダイオードスイッチやＭＥＭＳ（Micro Electro Mechanical Systems）スイッチなどの高周波スイッチなど、均等化セル選択回路（本実施例の場合は、均等化ＩＣ１４）の出力に基づいて入切を制御できるスイッチを用いることができる。

また、本実施例では、セル電圧検出回路及び均等化セル選択回路などを含む均等化ＩＣ１４（例えば、リニアテクノロジー社製ＬＴＣ６８０２）を用いているが、セル電圧検出回路及び均等化セル選択回路をそれぞれ独立して構成してもよい。

また、演算処理装置１６は、ＣＰＵ（Central Processing Unit；中央演算処理装置）やＲＡＭ（Random Access Memory；ランダムアクセスメモリ）、演算処理プログラムが記憶されたＲＯＭ（Read Only Memory；リードオンリーメモリ）などによって構成されている。

なお、演算処理装置１６と均等化ＩＣ１４は、例えば、演算処理装置１６から均等化ＩＣ１４へ制御命令を送信したり、均等化ＩＣ１４から演算処理装置１６へセル電圧値を送信したりするなど、双方向に通信するための通信手段２０を備えている。

一方、蓄電装置１０の蓄電部２２は、リチウムイオンキャパシタからなるｎ個のキャパシタセルＣ₁〜Ｃ_nが直列接続されて構成される。
蓄電部２２の両端は電源回路１８に接続されており、蓄電部２２の電力を用いて演算処理装置１６を動作させるように構成されている。すなわち、本実施例の均等化制御回路１２を備えた蓄電装置１０は、蓄電装置１０自身の電力を用いてキャパシタセルＣ₁〜Ｃ_nの均等化制御を行うことができる。

なお、本実施例では、蓄電装置１０自身の電力を用いてキャパシタセルＣ₁〜Ｃ_nの均等化制御を行うために、蓄電部２２の電力を用いて演算処理装置１６を動作させる電源回路１８を備えているが、蓄電装置１０外部からの電力を用いて演算処理装置１６を動作させるように構成する場合には、電源回路１８を備えずに、演算処理装置１６を動作させるための電力を演算処理装置１６に外部から直接供給するように構成することもできる。

以下、図２〜４に示すフローチャートに基づいて、本実施例のキャパシタセルの均等化制御を行う場合の、均等化制御回路１２の動作の流れを説明する。
図２は、図１の蓄電装置１０において均等化制御回路１２を制御する流れを示すフローチャート、図３は、Ｓ２０の調整量演算処理サブルーチンの流れを示すフローチャート、図４は、Ｓ８０の劣化判定サブルーチンの流れを示すフローチャートである。

図２に示すように、均等化制御回路１２を動作させるために演算処理装置１６及び均等化ＩＣ１４が作動すると（Ｓ１０）、まず、Ｓ２０においてキャパシタセルＣ₁〜Ｃ_nのセル電圧のバランスを判定するとともに、各キャパシタセルＣ₁〜Ｃ_nのセル電圧調整量を計算する調整量演算処理サブルーチンが実行される。

図３に示すように、調整量演算処理サブルーチンでは、まず、セル電圧検出回路（均等化ＩＣ１４）を用いて、キャパシタセルＣ₁〜Ｃ_nのセル電圧が測定される（Ｓ２１）。全てのキャパシタセルＣ₁〜Ｃ_nについてセル電圧が測定されたか否かが判断され（Ｓ２２）、セル電圧が測定されていないキャパシタセルがある場合には、次のキャパシタセルのセル電圧が測定される。測定されたセル電圧の値は、キャパシタセルＣ₁〜Ｃ_nに関連付けて演算処理装置１６のＲＡＭに記憶される。

次に、演算処理装置１６のＲＡＭに記憶されたキャパシタセルＣ₁〜Ｃ_nのセル電圧値から、最大電圧値Ｖ_MAXと最小電圧値Ｖ_minを取得し（Ｓ２３）、演算処理装置によって、目標電圧値Ｖ_T＝最小電圧値Ｖ_min＋（最大電圧値Ｖ_MAX−最小電圧値Ｖ_min）／４として、目標電圧値Ｖ_Tを演算する（Ｓ２４）。

なお、本実施例では、上述するように目標電圧値Ｖ_Tを求めているが、例えば、目標電圧値Ｖ_T＝（最大電圧値Ｖ_MAX＋最小電圧値Ｖ_min）／２とするなど、蓄電セルの特性などに応じて目標電圧値の演算方法は適宜変更することができる。

次いで、演算処理装置１６のＲＡＭに記憶された各キャパシタセルＣ₁〜Ｃ_nのセル電圧値と、目標電圧値Ｖ_Tとの差分（以下、「単セル偏差」という）を計算する（Ｓ２５）。そして、単セル偏差が所定値よりも大きい場合には、当該セルの調整が必要だと判断し（Ｓ２６）、セル電圧調整量を蓄電部２２の電力を用いて演算処理装置１６を動作させる調整量＝セル電圧値−目標電圧値により演算する（Ｓ２７）。なお、セル電圧調整量として、単セル偏差の値を設定するようにしてもよい。

そして、Ｓ２７において算出されたセル電圧調整量と、演算処理装置１６に事前に記憶されたセル電圧と静電容量の関係を示す調整時間演算用データとに基づいて、調整時間Ｔを算出する（Ｓ２８）とともに、キャパシタセルＣ₁〜Ｃ_nに関連づけて調整時間が演算処理装置１６のＲＡＭに記憶される。

図５は、演算処理装置１６に事前に記憶されたセル電圧と静電容量の関係を示す調整時間演算用データをグラフ化したものである。なお、図５に示す調整時間演算用データは一例であって、蓄電セルの種類や定格容量などによって異なるため、例えば、事前に蓄電セルのセル電圧と静電容量の関係を測定して、演算処理装置１６のＲＯＭに記憶させるようにすればよい。本実施例においては、定格容量９００Ｆのリチウムイオンキャパシタについて得られた調整時間演算用データを用いて説明する。

なお、調整時間演算用データとしては、実際に用いられる蓄電セルと同じ蓄電セルを用いて測定されたセル電圧と容量の関係を示すサンプリングデータをデータベースとしてＲＯＭに記憶させておくことができる。

このような調整時間演算用データと、Ｓ３７によって算出されたセル電圧調整量とに基づいて、以下のようにして、調整時間Ｔを演算することができる。
例えば、キャパシタセルのセル電圧を放電開始電圧である３．８Ｖから目標電圧値である３．７Ｖに下げる場合には、まず、調整時間演算用データからそれぞれの電圧の際のキャパシタセルの静電容量を読み取る。本実施例においては、３．８Ｖの時の静電容量は１０４０Ｆ、３．７Ｖの時の静電容量は１０００Ｆとする。
このとき、電圧を下げるために必要な放電電荷量Ｑは、数１のように１０２Ｃとなる。

ここで、均等化制御用抵抗Ｒ₁〜Ｒ_nの抵抗値を５．０Ωとすると、調整のために抵抗に流れる電流の平均電流値Ｉは、数２のように０．７５Ａとなる。

放電電荷量Ｑと平均電流値Ｉから、電圧を下げるために必要な調整時間Ｔは、数３のように１３６秒となる。

キャパシタセルのセル電圧を３．８Ｖから３．６Ｖに下げる場合には、同様にして、３．８Ｖから３．７Ｖにセル電圧を下げるのに必要な調整時間Ｔ₁と、３．７Ｖから３．６Ｖにセル電圧を下げるのに必要な調整時間Ｔ₂を求め、これらを加算（Ｔ₁＋Ｔ₂）することによって、キャパシタセルのセル電圧を３．８Ｖから３．６Ｖに下げるのに必要な調整時間Ｔを算出している。

すなわち、測定されたセル電圧値から目標電圧値まで、調整時間演算用データに基づいて微少電圧変化量ΔＶ（本実施例においては、０．１Ｖ）ごとの調整時間Ｔ_mを算出し、これらを加算することによって、正確に調整時間Ｔを算出することができる。

なお、微少電圧変化量ΔＶは、例えば、蓄電セルの種類や定格容量、均等化制御に求められる精度などに応じて適宜設定することができる。
次いで、演算処理装置１６のＲＯＭに事前に記憶された劣化上限データ及び劣化下限データに基づいて、劣化上限放電時間Ｔ_up及び劣化下限放電時間Ｔ_udが演算される（Ｓ２９）。

以下、図６（ａ）に例示する、劣化上限データ及び劣化下限データに基づいて、劣化上限放電時間Ｔ_up及び劣化下限放電時間Ｔ_udの演算方法を説明する。
劣化上限データ及び劣化下限データは、調整時間演算用データに基づいて、事前に設定された上限値及び下限値であって、例えば、蓄電セルの静電容量や内部抵抗など、種々のセル特性パラメータに基づいて、適宜設定することができる。

図６（ａ）の部分拡大グラフである図６（ｂ）に示すように、蓄電セルの電圧をＶ₁からＶ₂に下げるための放電時間は、数４のように求められる。

これに基づき、劣化上限放電時間Ｔ_up及び劣化下限放電時間Ｔ_udは、数５及び数６のように求めることができる。

このようにして算出された劣化上限放電時間Ｔ_up及び劣化下限放電時間Ｔ_udは、キャパシタセルＣ₁〜Ｃ_nに関連づけて演算処理装置１６のＲＡＭに記憶される。

次いで、調整時間Ｔ、劣化上限放電時間Ｔ_up、劣化下限放電時間Ｔ_udを放電時間が短い順に並び替え（Ｓ３０）、放電時間が短い順に、演算処理装置１６のＲＡＭにおけるバッファＴ１，Ｔ２，Ｔ３に入力して記憶する（Ｓ３１）。

そして、バッファＴ１の値を、調整対象セルＣ_Tの対象調整時間Ｔ_Tとして、演算処理装置１６のＲＡＭに記憶する。（Ｓ３２）。このように、対象調整時間Ｔ_Tを、上述するように算出した調整時間Ｔ、劣化上限放電時間Ｔ_up、劣化下限放電時間Ｔ_udのうち最も短い時間とすることで、最適な対象調整時間Ｔ_Tとすることができる。

そして、全てのキャパシタセルについて単セル偏差が計算されたか否かが判断され（Ｓ３３）、単セル偏差が計算されていないキャパシタセルがある場合には、Ｓ２５に戻って、次のキャパシタセルの単セル偏差などが計算される。

Ｓ３３において、全てのキャパシタセルについて単セル偏差が計算されたと判断された場合には、調整量演算処理サブルーチンは終了し、次のステップに進む。
Ｓ４０では、調整タイミングか否か、すなわち、Ｓ２６〜Ｓ２８においてセルの調整が必要だと判断され、対象調整時間Ｔ_Tが演算処理装置１６のＲＡＭに記憶されているか否かが確認され、調整タイミングではないと判断された場合には、所定時間だけ演算処理装置１６をスリープさせる（Ｓ１１０）。所定時間経過後は、自動的に演算処理装置１６が復帰し、Ｓ２０に戻って処理を繰り返すことになる。

一方で、Ｓ４０において調整タイミングであると判断された場合には、調整が必要なセル（以下、「調整対象セルＣ_T」という）の対象調整時間Ｔ_Tを、演算処理装置１６のＲＡＭから読出し（Ｓ５０）、演算処理装置１６から均等化ＩＣ１４に対して、調整対象セルＣ_Tに対して並列に接続された均等化制御用スイッチＳ_Tを入状態にするように命令が送信される（Ｓ６０）。

演算処理装置１６からの命令に従って、均等化ＩＣ１４の均等化セル選択回路は、均等化制御用スイッチＳ_Tを入状態とし、調整対象セルＣ_Tの調整が開始される。
Ｓ５０で読出された調整対象セルＣ_Tの対象調整時間Ｔ_Tが経過したか否かが判断され（Ｓ７０）、対象調整時間Ｔ_Tが経過するまでの間、調整対象セルＣ_Tの劣化判定が行われる（Ｓ８０）。

図４に示すように、劣化判定サブルーチンでは、まず、判定１として、「バッファＴ１が、調整時間Ｔ、劣化上限放電時間Ｔ_up、劣化下限放電時間Ｔ_udと等しい」か、もしくは、「バッファＴ１が調整時間Ｔと等しく、かつ、バッファＴ２が、劣化上限放電時間Ｔ_up、劣化下限放電時間Ｔ_udと等しい」かを判定する（Ｓ８１）。

判定１の条件を満たしている場合には、セル電圧が目標電圧値Ｖ_Tと等しいか否かが判定され（Ｓ８２）、等しい場合には、均等化制御用スイッチＳ_Tを切状態とし（Ｓ８３）、劣化判定サブルーチンは終了する（Ｓ８４）。

一方で、セル電圧が目標電圧値Ｖ_Tと等しくない場合には、調整対象セルＣ_Tが劣化していると判定され、均等化制御用スイッチＳ_Tを切状態とし（Ｓ８５）、均等化制御回路１０は異常休止する（Ｓ８６）。

判定１の条件を満たしていない場合には、次いで、判定２として、「バッファＴ１が、劣化上限放電時間Ｔup、劣化下限放電時間Ｔudと等しく、かつ、バッファ２が、調整時間Ｔと等しい」かを判定する（Ｓ８７）。

判定２の条件を満たしている場合には、バッファＴ２に入力された時間が経過しているか否かが判定され（Ｓ８８）、Ｔ２時間が経過している場合には、Ｓ８２において、上述する判定が行われる。

一方で、Ｔ２時間が経過していない場合には、次の判定までの待機時間Ｔ_Sを、待機時間Ｔ_S＝Ｔ２−Ｔ１として算出する（Ｓ８９）。そして、セル電圧が目標電圧値ＶTよりも大きいか否かが判定され（Ｓ９０）、セル電圧のほうが大きい場合には、待機時間Ｔ_sだけ待機する。

そして、劣化判定サブルーチンを抜けて、全ての調整対象セルＣ_Tについて均等化制御が行われたか否かが判断され（Ｓ１００）、均等化制御が行われていない調整対象セルＣ_Tがある場合には、Ｓ６０に戻って、繰り返し調整対象セルＣ_Tの均等化制御が行われる。

一方で、セル電圧が、目標電圧値Ｖ_Tと等しいか、小さい場合には、調整対象セルＣ_Tが劣化していると判定され、均等化制御用スイッチＳ_Tを切状態とし（Ｓ９２）、均等化制御回路１０は異常休止する（Ｓ９３）。

判定２の条件を満たしていない場合には、次いで、判定３として、「バッファＴ１が、調整時間Ｔと等しく、かつ、バッファＴ２が、劣化上限放電時間Ｔ_up、劣化下限放電時間Ｔ_udと等しい」かを判定する（Ｓ９４）。

判定３の条件を満たしている場合には、Ｓ８２において、上述する判定が行われる。
判定３の条件を満たしていない場合には、次いで、判定４として、「バッファＴ１が、劣化上限放電時間Ｔ_upと等しいか、もしくは、バッファＴ１が、劣化下限放電時間Ｔ_udと等しく」、かつ、「バッファＴ２が、調整時間Ｔと等しい」かを判定する（Ｓ９５）。

判定４の条件を満たしている場合には、Ｓ８８において、上述する判定が行われる。一方で、判定４の条件を満たしていない場合には、バッファＴ１に入力された時間が経過しているか否かが判定され（Ｓ９６）、Ｔ１時間が経過している場合には、Ｓ８９において、上述する判定が行われる。

Ｔ１時間が経過していない場合には、バッファＴ３に入力された時間が経過しているか否かが判定され（Ｓ９７）、Ｔ３時間が経過している場合には、Ｓ８２において、上述する判定が行われる。

Ｔ３時間が経過していない場合には、次の判定までの待機時間Ｔ_Sを、待機時間Ｔ_S＝Ｔ３−Ｔ２として算出する（Ｓ９８）。そして、Ｓ９０において、上述する判定が行われる。
上述する劣化判定の条件をまとめると、以下の表１のようになる。

Ｓ５０において、対象調整時間Ｔ_Tが経過したと判定された場合、これによって、１つの調整対象セルＣ_Tに対する均等化制御が完了する。次いで、全ての調整対象セルＣ_Tについて均等化制御が行われたか否かが判断され（Ｓ１００）、均等化制御が行われていない調整対象セルＣ_Tがある場合には、Ｓ６０に戻って、繰り返し調整対象セルＣ_Tの均等化制御が行われる。

全ての調整対象セルＣ_Tについて均等化制御が完了した場合には、Ｓ１１０において、所定時間だけ演算処理装置をスリープさせる。所定時間経過後は、自動的に演算処理装置が復帰し、Ｓ２０に戻って処理を繰り返すことになる。

以上、本発明の好ましい実施の態様を説明してきたが、本発明はこれに限定されることはなく、例えば、上記実施例では、蓄電セルとしてリチウムイオンキャパシタを用いて説明したが、電気二重層キャパシタなど他のキャパシタや、リチウムイオンバッテリーなどのバッテリーなどを用いて構成することもできる。

なお、上記実施例では、蓄電セルとしてリチウムイオンキャパシタを用いて説明しているため、蓄電セルのセル電圧と静電容量の関係を用いて調整時間を算出しているが、蓄電セルとしてリチウムイオンバッテリーなどのバッテリーを用いる場合には、上記実施例において、キャパシタセルＣ₁〜Ｃ_nをバッテリーセルとして構成することができる。この場合、図７に示すような蓄電セルのセル電圧と放電容量の関係を用いて、調整時間を算出することができる。

蓄電セルとしてリチウムイオンバッテリーなどのバッテリーを用いる場合には、図３のＳ３７において、以下のようにして、調整時間Ｔを演算することができる。
例えば、蓄電セルのセル電圧を３．６Ｖから３．５Ｖに下げる場合には、まず、調整時間演算用データからそれぞれの電圧の際の蓄電セルの放電容量を読み取る。本実施例においては、３．６Ｖの時の放電容量は０．２Ａｈ、３．５Ｖの時の放電容量は０．３Ａｈとする。
このとき、電圧を下げるために必要な放電電荷量Ｑは、数７のように３６０Ｃとなる。

ここで、均等化制御用抵抗Ｒ1〜Ｒnの抵抗値を５．０Ωとすると、調整のために抵抗に流れる電流の平均電流値Ｉは、数８のように０．７１Ａとなる。

放電電荷量Ｑと平均電流値Ｉから、電圧を下げるために必要な調整時間Ｔは、数９のように５０７秒となる。

蓄電セルのセル電圧を３．６Ｖから３．４Ｖに下げる場合には、同様にして、３．６Ｖから３．５Ｖにセル電圧を下げるのに必要な調整時間Ｔ1と、３．５Ｖから３．４Ｖにセル電圧を下げるのに必要な調整時間Ｔ2を求め、これらを加算（Ｔ₁＋Ｔ₂）することによって、蓄電セルのセル電圧を３．６Ｖから３．４Ｖに下げるのに必要な調整時間Ｔを算出している。

また、上記実施例では、複数のキャパシタセルＣ₁〜Ｃ_nが直列接続された構成で説明しているが、複数のキャパシタセルが並列接続された構成などにおいても同様に適用できるなど、本発明の目的を逸脱しない範囲で種々の変更が可能である。

１０ 蓄電装置
１２ 均等化制御回路
１４ 均等化ＩＣ
１６ 演算処理装置
１８ 電源回路
２０ 通信手段
２２ 蓄電部
Ｃ₁〜Ｃ_n キャパシタセル
Ｃ_T 調整対象セル
Ｒ₁〜Ｒ_n 均等化制御用抵抗
Ｓ₁〜Ｓ_n 均等化制御用スイッチ
Ｓ_T 均等化制御用スイッチ
Ｂ_S1〜Ｂ_Sn 単位セル
Ｒ_S1〜Ｒ_Sn 抵抗
Ｓ_S1〜Ｓ_Sn スイッチ

Claims (13)

1. 複数の蓄電セルを含む蓄電装置において、複数の蓄電セルのセル電圧を均等化させる均等化制御回路であって、
   前記複数の蓄電セルに対してそれぞれ並列に接続された均等化制御用抵抗及び均等化制御用スイッチと、
   前記複数の蓄電セルのセル電圧をそれぞれ検出するためのセル電圧検出回路と、
   前記均等化制御スイッチを制御するための均等化セル選択回路と、
   前記均等化セル選択回路を制御するための演算処理装置と、を備え、
   前記演算処理装置は、前記セル電圧検出回路によって測定された前記複数の蓄電セルのセル電圧と、事前に演算処理装置に記憶された蓄電セルのセル電圧と容量の関係を示す調整時間演算用データとに基づいて、前記蓄電セルの均等化制御のための調整時間を演算し、
   前記蓄電セルのうち均等化制御を行う調整対象セルに対して並列に接続された前記均等化制御スイッチを、前記調整時間だけ入状態とすることによって均等化制御を行うように構成されていることを特徴とする均等化制御回路。
2. 前記演算処理装置は、前記セル電圧検出回路によって測定された前記複数の蓄電セルのセル電圧に基づき目標電圧値を算出し、
   前記複数の蓄電セルのセル電圧と前記目標電圧値との差分である単セル偏差をそれぞれ算出し、
   前記複数の蓄電セルそれぞれの単セル偏差が、所定量よりも大きい蓄電セルについて均等化制御を行うように構成されていることを特徴とする請求項１に記載の均等化制御回路。
3. 前記演算処理装置は、前記調整対象セルのセル電圧と前記目標電圧値との差分であるセル電圧調整量を算出し、
   前記セル電圧調整量と、前記調整時間演算用データとから前記調整時間を演算することを特徴とする請求項２に記載の均等化制御回路。
4. 前記演算処理装置は、前記調整時間演算用データに基づいて、微少電圧変化量ごとの調整時間を算出し、該微少電圧変化量ごとの調整時間を加算することによって、前記調整時間を算出することを特徴とする請求項３に記載の均等化制御回路。
5. 前記演算処理装置は、事前に前記調整時間演算用データに基づいて設定され、記憶された劣化上限データ及び劣化下限データに基づいて、劣化上限放電時間及び劣化下限放電時間を算出し、
   前記調整時間が、前記劣化下限放電時間から前記劣化上限放電時間の範囲内であるか否かを判定し、
   前記調整時間が、前記劣化下限放電時間から前記劣化上限放電時間の範囲外である場合には、前記蓄電セルが劣化状態であると判断することを特徴とする請求項１から４のいずれかに記載の均等化制御回路。
6. 前記演算処理装置は、前記蓄電装置が休止中ではない場合にスリープ状態となるように構成されていることを特徴とする請求項１から５のいずれかに記載の均等化制御回路。
7. 前記蓄電セルから、前記演算処理装置を動作させるための電力を供給するための電源回路を備えていることを特徴とする請求項１から６のいずれかに記載の均等化制御回路。
8. 前記蓄電セルが、リチウムイオンキャパシタであることを特徴とする請求項１から７のいずれかに記載の均等化制御回路。
9. 請求項１から８のいずれかに記載の均等化制御回路を備えることを特徴とする蓄電装置。
10. 複数の蓄電セルを含む蓄電装置において、複数の蓄電セルのセル電圧を均等化制御するための調整時間を算出する均等化制御調整時間演算方法であって、
    前記複数の蓄電セルのセル電圧に基づき目標電圧値を算出する工程と、
    前記蓄電セルのセル電圧と前記目標電圧値との差分であるセル電圧調整量を算出する工程と、
    前記セル電圧調整量と、蓄電セルのセル電圧と容量との関係を示す調整時間演算用データとから前記調整時間を算出する工程と、
    を含むことを特徴とする均等化制御調整時間演算方法。
11. 前記蓄電セルが、リチウムイオンキャパシタであることを特徴とする請求項９に記載の均等化制御時間演算方法。
12. 複数の蓄電セルを含む蓄電装置において、蓄電セルの劣化判定を行うための劣化判定方法であって、
    前記複数の蓄電セルのセル電圧に基づき目標電圧値を算出する工程と、
    前記蓄電セルのセル電圧と前記目標電圧値との差分であるセル電圧調整量を算出する工程と、
    前記セル電圧調整量と、蓄電セルのセル電圧と容量との関係を示す調整時間演算用データとから前記調整時間を算出する工程と、
    事前に設定された劣化上限データ及び劣化下限データとに基づいて、劣化上限放電時間及び劣化下限放電時間を算出する工程と、
    を含み、
    前記調整時間が、前記劣化下限放電時間から前記劣化上限放電時間の範囲内であるか否かを判定し、
    前記調整時間が、前記劣化下限放電時間から前記劣化上限放電時間の範囲外である場合には、前記蓄電セルが劣化状態であると判断することを特徴とする劣化判定方法。
13. 前記蓄電セルが、リチウムイオンキャパシタであることを特徴とする請求項１２に記載の均等化制御時間演算方法。

Images