JP5388640B2 - キャパシタモジュールの均等化制御回路及び均等化制御回路を備えた均等化制御装置 - Google Patents

Description

本発明は、互いに直列接続された複数個のキャパシタセルを備えた蓄電デバイスを複数備えるキャパシタモジュールについて、このキャパシタモジュールを複数個接続する場合に、各キャパシタモジュールの電圧を均等化させるための均等化制御回路及び当該均等化制御回路を備えた均等化制御装置に関する。

従来から、例えば、電気二重層キャパシタやリチウムイオンキャパシタなどから構成されるキャパシタモジュールを複数個接続することによって、大容量の蓄電装置として用いられている。

このように複数のキャパシタモジュールを接続した場合には、各キャパシタモジュールの電圧のバランスを取ることが必要となる。各キャパシタモジュールの電圧間にバラツキが生じると、特定のキャパシタモジュールに電圧が集中することにより、この特定のキャパシタモジュールに大きな負荷が生じ、キャパシタモジュールが破損したり、蓄電装置としての寿命が短くなってしまうという問題が生じる。

そこで、例えば、図７に示すように、複数の単位セルＣ₁₁₀〜Ｃ₁₅₉（キャパシタセル）を複数に分割して得たブロックＢ₁₁〜Ｂ₁₅（キャパシタモジュール）毎に、その両端にブロック放電抵抗Ｒｄｂを接続し、ブロック放電抵抗Ｒｄｂと直列に接続されたブロック放電スイッチＳｄｂのオン／オフを制御することによって、ブロックＢ₁₁〜Ｂ₁₅毎に放電させたのちに、単位セルＣ₁₁₀〜Ｃ₁₅₉毎にセル放電抵抗Ｒｄｃに接続することによって、単位セルＣ₁₁₀〜Ｃ₁₅₉のうち最小の両端電圧に基づいて決定された目標電圧となるように充電状態を調整する充電状態調整装置が開示されている（特許文献１）。

特開２００７−２８２４５９号公報

しかしながら、このように単位セルの電圧を低下させるためのセル放電抵抗Ｒｄｃと、ブロック毎の電圧を低下させるためのブロック放電抵抗Ｒｄｂを設けるような構成とした場合、各放電抵抗と放電抵抗のオン／オフを制御するためのスイッチが必要となるため、回路を構成するためのスペースが大きくなってしまう。

また、図７に示されるように、選択スイッチ群や遮断スイッチなどを制御するための高圧系ＣＰＵと、ブロックＢ₁₁〜Ｂ₁₅毎の電圧の均等化制御を行うための低圧系ＣＰＵを有しているため、このように構成した場合には、高圧系ＣＰＵ及び低圧系ＣＰＵを動作させるための電力が消費され、充電状態調整装置（均等化制御回路）全体の消費電流が大きくなってしまう。

均等化制御回路では、一般的に、均等化制御回路を動作させるために必要な回路電流をキャパシタセルから取り出しているため、均等化制御回路における消費電流が大きいほどキャパシタセルのエネルギーは多く消費させることになる。このため、蓄電装置が未使用状態であっても逐次キャパシタセルのエネルギーが消費され、長期の電力貯蔵は困難となる。

また、特にリチウムイオンキャパシタを用いてキャパシタセルを構成した場合、リチウムイオンキャパシタの電圧値が、所定の電圧値以下（過放電状態）となると、再充電しても使用することができなくなってしまう。

本発明はこのような状況を鑑み、均等化制御回路における通常時の消費電流を少なくし、長期の保存においても安定して、キャパシタモジュールの電圧が大きく変化することの無い均等化制御回路及び当該均等化制御回路を備える均等化制御装置を提供することを目的とする。

さらに、本発明は、均等化制御回路の構成を簡素化することによって、回路を構成するためのスペースを小さくし、製造コストを低下させることができる均等化制御回路及び当該均等化制御回路を備える均等化制御装置を提供することを目的とする。

本発明は、前述したような従来技術における課題および目的を達成するために発明されたものであって、本発明の均等化制御回路は、
複数のキャパシタセルを少なくとも含むキャパシタモジュールを複数接続してなる蓄電装置のモジュール電圧を均等化させる均等化制御回路であって、
該均等化制御回路が、ＤＣ／ＤＣコンバーターと、演算処理装置を備え、
前記複数のキャパシタモジュールは、特定のキャパシタモジュールをマスターモジュールと設定し、該マスターモジュール以外のキャパシタモジュールをスレーブモジュールとしてマスターモジュールが認識するように構成され、
前記複数のキャパシタモジュールのモジュール電圧を均等化させる際に、前記ＤＣ／ＤＣコンバーターの内部損失を用いて、モジュール電圧を降圧するように構成されているとともに、
モジュール電圧の均等化制御の際に、前記演算処理装置からの信号に基づいて、ＤＣ／ＤＣコンバーターを制御することによって、モジュール電圧を所定の電圧値まで降圧することを特徴とする。

また、本発明の均等化制御回路は、前記複数のキャパシタセルのうち、二つ以上のキャパシタセルに対して同時に充電を行うことを特徴とする。
また、本発明の均等化制御回路は、前記均等化制御回路が、演算処理装置を備えており、
モジュール電圧の均等化制御の際に、前記演算処理装置からの信号に基づいて、ＤＣ／ＤＣコンバーターを制御することによって、モジュール電圧を所定の電圧値まで降圧することを特徴とする。

また、本発明の均等化制御回路は、前記均等化制御回路が、各キャパシタモジュール内に組み込まれていることを特徴とする。
また、本発明の均等化制御回路は、前記複数のキャパシタモジュール毎に組み込まれている均等化制御回路が、キャパシタモジュール間の信号の送受信を行うための通信装置を備えていることを特徴とする。

また、本発明の均等化制御回路は、前記均等化制御回路が、通信装置を駆動させるための通信装置用電源を備えており、
キャパシタモジュール間の通信を行う場合には、通信装置用電源をＯＮ状態にして通信装置を駆動させ、
キャパシタモジュール間の通信を行わない場合には、通信装置用電源をＯＦＦ状態にして通信装置を停止させるように制御するように構成されていることを特徴とする。

また、本発明の均等化制御回路は、前記マスターモジュールからの信号に基づいて、スレーブモジュールのモジュール電圧を制御することによって、複数のキャパシタモジュールのモジュール電圧の均等化を行うことを特徴とする。

また、本発明の均等化制御回路は、前記マスターモジュールにおいて、マスターモジュールのモジュール電圧と、前記スレーブモジュールのモジュール電圧とを比較し、
前記スレーブモジュールのモジュール電圧がマスターモジュールのモジュール電圧よりも高い場合に、前記スレーブモジュールを一時的にマスターモジュールとして動作するように構成されていることを特徴とする。

また、本発明の均等化制御回路は、前記キャパシタモジュール毎に、複数のキャパシタセルのセル電圧を均等化するように構成されていることを特徴とする。
また、本発明の均等化制御回路は、前記均等化制御回路は、前記演算処理装置を動作させるための演算処理装置用電源を備えており、
前記演算処理装置用電源は、前記演算処理装置の通常動作用の電源出力と、通常動作用の電源出力よりも出力の小さいスリープ動作用の電源出力を選択可能に構成されていることを特徴とする。

また、本発明の均等化制御回路は、前記演算処理装置用電源は、通常動作用の電源出力のための動作用電源と、スリープ動作用の電源出力のためのスリープ動作用電源の２種の電源から構成されていることを特徴とする。

また、本発明の均等化制御回路は、前記複数のキャパシタセルの少なくとも一つが所定のセル電圧以下となった場合に、前記演算処理装置からの信号に基づき、通常動作用の電源出力を停止させ、スリープ動作用の電源出力を作動させることを特徴とする。

また、本発明の均等化制御回路は、前記演算処理装置が通常動作からスリープ動作に移行する際に、演算処理装置用電源に対してスリープ信号を送信して、通常動作用の電源出力からスリープ動作用の電源出力に切り替えるとともに、
前記演算処理装置がスリープ動作から通常動作に移行する際に、演算処理装置用電源に対してウェイクアップ信号を送信して、スリープ動作用の電源出力から通常動作用の電源出力に切り替えることを特徴とする。

また、本発明の均等化制御回路は、前記マスターモジュールの演算処理装置が通常動作からスリープ動作に移行する際に、スレーブモジュールの演算処理装置にスリープ信号を送信して、スレーブモジュールの演算処理装置用電源を通常動作用の電源出力からスリープ動作用の電源出力に切り替えることを特徴とする。

また、本発明の均等化制御回路は、前記マスターモジュールの演算処理装置がスリープ動作から通常動作に移行する際に、スレーブモジュールの演算処理装置にウェイクアップ信号を送信して、スレーブモジュールの演算処理装置用電源をスリープ動作用の電源出力から通常動作用の電源出力に切り替えることを特徴とする。

また、本発明の均等化制御回路は、前記スレーブモジュールにおいて、異常が発生した場合に、該スレーブモジュールからマスターモジュールに対して通信装置を介して異常発生通知を行うことを特徴とする。

また、本発明の均等化制御回路は、前記複数のキャパシタモジュールが直列接続、または、並列接続、または、直列接続及び並列接続の組み合わせによって接続されていることを特徴とする。

また、本発明の均等化制御回路は、前記キャパシタセルが、リチウムイオンキャパシタであることを特徴とする。
また、本発明のキャパシタモジュールは、上述するいずれかの均等化制御回路を備えることを特徴とする。

また、本発明の蓄電装置は、上述するキャパシタモジュールを複数接続されてなることを特徴とする。

本発明によれば、均等化制御回路における通常時の消費電流を少なくし、長期の保存においても安定して、キャパシタモジュールの電圧が大きく変化することを防止できる。
また、均等化制御回路の構成を簡素化し、また、モジュール電圧の均等化とセル電圧の均等化を同じ回路において行うことができるため、回路を構成するためのスペースを小さくし、製造コストを低下させることができる。

さらには、均等化制御のための演算処理装置が、通常動作とスリープ動作を切り替えて動作するように構成し、また、通常動作時及びスリープ動作時にそれぞれ独自の電源出力を使用しているため、演算処理装置の省電力化を図ることができ、均等化制御回路としての消費電流を少なくすることができるため、キャパシタモジュールの経時劣化を抑止する事ができる。

図１は、本発明の均等化制御回路を用いたキャパシタモジュールの回路構成図である。 図２は、図１のキャパシタモジュールを複数接続した蓄電装置の概略回路構成図である。 図３は、本発明の均等化制御回路におけるＤＣ／ＤＣコンバーターの一例を示す回路構成図である。 図４は、各キャパシタモジュール間の通信で用いられるデータフォーマットを表すデータ構成図である。 図５は、本発明の別の実施例の均等化制御回路を用いたキャパシタモジュールの回路構成図である。 図６は、図５のキャパシタモジュールを複数接続した蓄電装置の概略回路構成図である。 図７は、従来の均等化制御回路の回路構成図である。

以下、本発明の実施の形態（実施例）を、図面に基づいてより詳細に説明する。尚、本実施例の実施の形態は以下に記すが、この実施形態に限られるものではない。
図１は、本発明の均等化制御回路を用いたキャパシタモジュールの回路構成図、図２は、図１のキャパシタモジュールを複数接続した蓄電装置の概略回路構成図、図３は、本発明の均等化制御回路におけるＤＣ／ＤＣコンバーターの一例を示す回路構成図、図４は、各キャパシタモジュール間の通信で用いられるデータフォーマットを表すデータ構成図である。

本実施例のキャパシタモジュール１０の均等化制御回路１２は、演算処理装置２０、演算処理装置の動作用電源２２、ＤＣ／ＤＣコンバーター３０、デコーダー４０、双方向通信用絶縁回路５０から構成される。

なお、演算処理装置２０は、ＣＰＵ（Central Processing Unit：中央演算処理装置）やＲＡＭ（Random Access Memory：ランダムアクセスメモリ）、演算処理プログラムが記憶されたＲＯＭ（Read Only Memory：リードオンリーメモリ）などによって構成されている。

また、演算処理装置２０には、機能選択ディップスイッチ２６が備えられている。この機能選択ディップスイッチ２６は、キャパシタモジュール１０を複数接続した場合に、各キャパシタモジュール１０の演算処理装置２０の役割を切り替えるために用いられる。

ここで、演算処理装置２０の役割とは、後述するように、各演算処理装置２０の主従関係を示すもので、特定の演算処理装置をマスター（主）とした場合に、他の演算処理装置をスレーブ（従）とし、マスターの演算処理装置からの命令信号に基づいてスレーブの演算処理装置が動作するように構成されている。

一方、蓄電デバイス１４は、リチウムイオンキャパシタからなる１２個のキャパシタセルＣ₁〜Ｃ₁₂が直列接続されて構成される。
また、各キャパシタセルＣ₁〜Ｃ₁₂は演算処理装置２０及びＤＣ／ＤＣコンバーター３０から見て並列接続となるように、リレーＲ₁〜Ｒ₁₂を介して接続されている。なお、リレーＲ₁〜Ｒ₁₂は演算処理装置２０からの信号に基づいてＯＮとＯＦＦが切り替えられるようになっている。また、演算処理装置２０とは、演算増幅器Ａ₁及びＡ₂ならびにＡ／Ｄコンバーター（図示せず）を介して接続されている。なお、Ａ／Ｄコンバーターは、演算処理装置２０に内蔵されていたほうがより好ましい。

なお、符号１８ａ，１８ｂは外部端子（充放電端子）であり、他のキャパシタモジュールと接続する際には、この外部端子１８ａ，１８ｂをそれぞれ電気的に接続する。
なお、本実施例では、演算処理装置２０からの信号をデコーダー４０によって符号化し、そのデータをリレーＲ₁〜Ｒ₁₂に送信することによって、リレーＲ₁〜Ｒ₁₂のＯＮとＯＦＦの制御を行っている。

本実施例として用いられるリレーとしては、特に限定されるものではないが、フォトＭＯＳリレーを用いることが好ましい。フォトＭＯＳリレーを用いることによって、小さい電力でリレーのＯＮ・ＯＦＦ動作を行うことができ、通常時の均等化制御回路１２全体としての省電力化を図ることができる。

さらに、ＤＣ／ＤＣコンバーター３０及び動作用電源２２は、キャパシタセルＣ₁〜Ｃ₁₂に電力を供給できるように接続されている。なお、ＤＣ／ＤＣコンバーター３０の稼働と停止の制御は演算処理装置２０からの信号によってリレーＲ_DCのＯＮとＯＦＦを制御することによって行っている。

また、本実施例においてＤＣ／ＤＣコンバーター３０としては、例えば、図３（Ａ）に示すフライバック・コンバーターや、図３（Ｂ）に示すフォワードカップルド・コンバーターなどの、定電流方式の絶縁型コンバーターを用いている。

一般的に、このようなコンバーターを用いて、入力電圧の昇圧・降圧を行う際には、コンバーター内部において損失が生じる。コンバーター内部の損失としては、例えば、以下のようなものが存在する。

（１）絶縁型コンバーターを構成するトランスにおける、鉄損、銅損、ヒステリシス損、渦電流損など
（２）コンバーターのトランスの２次側にある平滑用チョークコイルの銅損、ヒステリシス損など
（３）コンバーターの電源入力側にあるノイズ防止用チョークコイルの銅損、ヒステリシス損など
（４）コンバーターのトランスの２次側にある整流用ダイオードの順方向バイアスＶｆによる電圧降下
（５）コンバーターのトランスの２次側にある平滑用電解コンデンサ
このようなコンバーター内部の損失によって、数１で示される、コンバーターの変換効率は一般的に８０〜９０％となる。すなわち、ＤＣ／ＤＣコンバーター３０への入力電流の１０〜２０％程度は損失としてＤＣ／ＤＣコンバーター３０において消費されることになる。

本発明の均等化制御回路においては、このＤＣ／ＤＣコンバーター３０の内部損失を利用して、キャパシタモジュール１０の電荷を消費させ、キャパシタモジュール間の電圧の均等化制御を行っている。

このように構成されるキャパシタモジュール１０は、電気的に複数接続され、蓄電装置として、自動車やクレーン、自動運搬機（AGV：Automated Guided Vehicle）、風力発電装置、エレベーターなどのバッテリーやＵＰＳ（Uninterruptible Power Supply：無停電電源装置）などに用いられることになる。

以下、本実施例の均等化制御回路１２を用いたキャパシタモジュール１０を複数接続した場合の、均等化制御回路１２の動作の流れを説明する。
まず、キャパシタセルＣ₁を事前に設定したキャパシタセルの均等化開始電圧まで充電し昇圧するために、演算処理装置２０からリレーＲ₁及びＲ₂がＯＮになるようにデコーダー４０に信号が送られる。

キャパシタセルＣ₁を充電するため、演算処理装置２０からＤＣ／ＤＣコンバーター３０へＰＷＭ（Pulse Width Modulation：パルス幅変調）信号を送信し、パルス波のデューティー比の変化によって、キャパシタセルＣ₁への充電を制御する。

一定時間経過後、キャパシタセルＣ₁の充電電圧の確認、及び、全キャパシタセルＣ₁〜Ｃ₁₂の電圧バランスを監視するために、全キャパシタセルＣ₁〜Ｃ₁₂のセル電圧を測定する。

セル電圧の測定は、例えば、キャパシタセルＣ₁であれば、演算処理装置２０によってリレーＲ₁及びＲ₂をＯＮとし、そのほかのリレーＲ₃〜Ｒ₁₂をＯＦＦとする。
このようにすることによって、キャパシタセルＣ1の両端の電圧Ｖ_C1+及びＶ_C1-が演算増幅器Ａ₁及びＡ₂ならびにＡ／Ｄコンバーターを介して演算処理装置２０によって読み取られる。演算処理装置２０では、Ｖ_C1+及びＶ_C1-の差分を演算することによって、キャパシタセルＣ1の電圧値を測定している。

なお、演算処理装置２０によってＶ_C1+及びＶ_C1-の読み取りが完了した時点で、リレーＲ₁及びＲ₂はＯＦＦとなる。このように、制御することによって、キャパシタセルＣ₁の消費電流を少なくすることができる。

このとき、リレーＲ₁は演算増幅器Ａ₁と直列接続されており、また、リレーＲ₂は演算増幅器Ａ₂と直列接続されている。
このように、直列接続された複数のキャパシタセルＣ₁〜Ｃ₁₂の接続点Ｐ₁〜Ｐ₁₃のうち、奇数番目の接続点Ｐ₁，Ｐ₃，…Ｐ₁₃は、演算増幅器Ａ₁と電気的に接続されており、また、偶数番目の接続点Ｐ₂，Ｐ₄，…Ｐ₁₃は、演算増幅器Ａ₂と電気的に接続されている。このように接続することによって、各キャパシタセルの電圧を、接続点Ｐ₁〜Ｐ₁₃における電圧値の差分を演算処理することによって求めることができる。

次いで、キャパシタセルＣ₂〜Ｃ₁₂の電圧についても、上記と同様に測定を繰り返し行う。なお、キャパシタセルＣ₁〜Ｃ₁₂の電圧測定に要する時間は、演算処理装置２０、デコーダー４０、リレーＲ₁〜Ｒ₁₂の動作速度に依存するものであるが、キャパシタセルＣ₁〜Ｃ₁₂の電圧を一通り測定するのに要する時間は、好ましくは３０ｍｓ以下、より好ましくは１ｍｓ〜２０ｍｓ、さらに１〜１０ｍｓとなるように構成すると良い。電圧測定に要する時間をこのように設定することによって、消費電流を少なくし省電力化を図ることができるとともに、測定時間が短すぎる事に起因する測定誤差が生じることもない。

このようにしてキャパシタセルＣ₁〜Ｃ₁₂のセル電圧を測定した後、セル電圧の一番高い電圧値とセル電圧の一番低い電圧値を比較し、事前に定めた規定値に収まっている場合には、キャパシタセルＣ₁の充電が足りないため、再度、上記の動作が行われる。

一方、キャパシタセルＣ₁が事前に設定された均等化開始電圧と同じかそれ以上となった場合には、セル電圧の均等化制御が行われる。
まず、セル電圧が一番低いキャパシタセルに対して充電を行うため、演算処理装置２０によって、リレーＲ₁〜Ｒ₁₂を制御し、ＤＣ／ＤＣコンバーター３０から充電が行われるようにする。

そして、演算処理装置２０からＤＣ／ＤＣコンバーター３０へＰＷＭ信号を送信し、充電が開始される。
一定時間充電を行った後、演算処理装置２０からＤＣ／ＤＣコンバーター３０へのＰＷＭ信号の出力を停止させ、セル電圧が一番低いキャパシタセルへの充電を終了する。

そして、キャパシタセルＣ₁〜Ｃ₁₂のエネルギーが消費されないように、演算処理装置２０からデコーダー４０に対して、全リレーＲ₁〜Ｒ₁₂をＯＦＦとする信号を送信する。
次いで、上記と同様にキャパシタセルＣ₁〜Ｃ₁₂の電圧を測定し、セル電圧の一番高い電圧値とセル電圧の一番低い電圧値を比較し、事前に定めた既定値に収まっているか否かを演算処理装置２０によって判断する。

このとき、セル電圧の一番高い電圧値とセル電圧の一番低い電圧値が、事前に定めた既定値に収まっていない場合には、セル電圧が一番低いキャパシタセルに対して上記と同様に再度充電を行った後、全キャパシタセルの電圧バランスを監視する。

このように、本実施例の均等化制御回路１２では、キャパシタモジュール１０内の１つのキャパシタセルを均等化開始電圧まで昇圧することで、キャパシタセル間の電圧バランスを崩し、再度均等化を行うことによって、モジュールセル電圧の均等化制御を行っている。

なお、電圧バランスを崩す場合には、特定のキャパシタセルのみが充電され、他のキャパシタセルは放電されることになる。
このとき、放電されるキャパシタセルについては、特定のキャパシタセルを充電するための電荷と、ＤＣ／ＤＣコンバーター３０内部の損失によって消費される電荷の合計が消費されることになる。

このため、ＤＣ／ＤＣコンバーター３０内部の損失によって消費される電荷分についてが、キャパシタモジュール１０全体における電荷の消費となり、この分だけキャパシタモジュール１０全体の電圧を降圧させることができ、キャパシタモジュール間の均等化制御を後述のように行うことができる。

以下、キャパシタモジュール間における均等化制御の流れを説明する。
なお、本実施例においては、キャパシタモジュール１０がマスター（以下、マスターモジュール１０とも言う）、キャパシタモジュール１１ａ，１１ｂがスレーブ（以下、スレーブモジュール１１ａ，１１ｂとも言う）として設定されている。

まず、キャパシタモジュール１０，１１ａ，１１ｂの各キャパシタセルＣ₁〜Ｃ₁₂、Ｃ₁₃〜Ｃ₂₄（図示せず）、Ｃ₂₅〜Ｃ₃₆（図示せず）の各電圧値を上述のように測定し、また、キャパシタモジュール１０，１１ａ，１１ｂ毎の各キャパシタセルＣ₁〜Ｃ₁₂、Ｃ₁₃〜Ｃ₂₄、Ｃ₂₅〜Ｃ₃₆の均等化制御が行われる。

このとき、キャパシタモジュール１０，１１ａ，１１ｂ毎に、セル電圧の一番高い電圧値とセル電圧の一番低い電圧値が、事前に定めた既定値に収まっている場合には、キャパシタモジュール１０，１１ａ，１１ｂ毎に、キャパシタセルＣ₁〜Ｃ₁₂、Ｃ₁₃〜Ｃ₂₄、Ｃ₂₅〜Ｃ₃₆の各電圧値を演算処理装置２０によって加算して、キャパシタモジュール全体のモジュール電圧を算出する。

次いで、マスターモジュール１０の双方向通信用絶縁回路５０から一定時間毎に、図４（Ａ）に示すフォーマットのデータを、スレーブモジュール１１ａ，１１ｂの双方向通信用絶縁回路５０へ送信し、スレーブモジュール１１ａ，１１ｂのモジュール電圧をマスタースレーブ１０に送信するように要求する。

本実施例において、マスターモジュール１０からスレーブモジュール１１ａ，１１ｂへの命令コマンドは、図４（Ａ）に示すようなフォーマットとしているが、特に限定されるものではなく、任意のフォーマットによってマスターモジュール１０からスレーブモジュール１１ａ，１１ｂへの命令信号を送信することができる。

なお、図４（Ａ）に示すデータフォーマットでは、まず、データの開始を示す『ＳＴＸ』コードが送られる。次に、命令を実行させたいモジュールの番号がアスキーコードで送られる。例えば、スレーブモジュール１１ａに命令を実行させたい場合には、スレーブモジュール１１ａのモジュール番号である『０２』が、アスキーコードとして、『３０ｈ，３２ｈ』が送られる。

次に、モジュール番号と命令コマンドを区切るために、『ＣＲ』コードが送られる。なお、『ＣＲ』コードとは、キャリッジリターン（改行）を意味するコードである。
次いで、命令コマンドがアスキーコードで送られることになる。なお、本実施例において、『モジュール電圧の要求』を示すコマンドは『０１』として設定されており、アスキーコードとして、『３０ｈ，３１ｈ』が送られる。

そして、最後にデータの終了を示す『ＥＴＸ』コードが送られる。
このように、『ＳＴＸ』コードと『ＥＴＸ』コードによって、コマンドの開始と終了を明確にしておくことによって、命令コマンドの送信中に通信エラーなどが生じた場合であっても、適切にエラーが検知でき、間違った動作が行われないようになっている。

スレーブモジュール１１ａ，１１ｂがマスターモジュール１０からこのようなコマンドを受信した際には、自身のモジュール電圧をマスターモジュール１０へ送信する。
マスターモジュール１０からスレーブモジュール１１ａ、１１ｂへの命令コマンドのデータフォーマットと同様に、スレーブモジュール１１ａ，１１ｂからマスターモジュール１０への情報データのデータフォーマットについても、特に限定されるものではない。

そして、マスターモジュール１０に接続される全てのスレーブモジュール１１ａ，１１ｂのモジュール電圧を、マスターモジュール１０が受信すると、マスターモジュール１０の演算処理装置２０において、モジュール電圧が一番高い電圧値とモジュール電圧が一番低い電圧値の差を算出する。

このモジュール間電圧差が、事前に設定した規定値よりも大きい場合には、モジュール間の均等化制御が行われる。
まず、マスターモジュール１０から、モジュール電圧が一番高いキャパシタモジュールに対して、図４（Ｂ）に示すフォーマットのデータを送信し、モジュール電圧を下げるように要求する。

基本的に図４（Ｂ）のデータフォーマットは、図４（Ａ）に示す命令コマンドのデータフォーマットと同様であるが、命令コマンドの部分に、『モジュール電圧の目標電圧値』がバイナリーとして送られる。

『モジュール電圧の目標電圧値』のデータとして、アスキーコードを用いずに、バイナリーを用いることによって、短いデータ長で詳細な目標電圧値を指定することができる。
このような『モジュール電圧の目標電圧値』のデータを受信したキャパシタモジュールは、上記のように各キャパシタセルの均等化制御を行うことによって、キャパシタモジュール全体の電荷をＤＣ／ＤＣコンバーター３０によって消費し、モジュール電圧を目標電圧値となるようにモジュール電圧の制御が行われる。

なお、キャパシタモジュールが均等化制御によってモジュール電圧が降圧されている間も、マスターモジュール１０は当該キャパシタモジュールに対して図４（Ａ）の命令コマンドを送信し、キャパシタモジュールのモジュール電圧を監視している。

一方、均等化制御が行われているキャパシタモジュールが、モジュール電圧の降圧によって、目標電圧値に到達した場合、キャパシタモジュールからマスターモジュール１０に対して図４（Ｂ）に示すデータフォーマットによって、モジュール電圧の降圧完了を通知する。なお、モジュール電圧の降圧完了の際には、『モジュール電圧の目標電圧値』のデータとしてＦＦＦＦｈを送信するように設定されている。

なお、「モジュール電圧が一番高いキャパシタモジュール」が、スレーブモジュール１１ａ，１１ｂのいずれかの場合には、双方向通信用絶縁回路５０を介してマスターモジュール１０との上記のような通信が行われるが、「モジュール電圧が一番高いキャパシタモジュール」がマスターモジュール１０の場合には、双方向通信用絶縁回路５０を介した通信は行われず、マスターモジュール１０内で上記のようなモジュール電圧の降圧制御が行われることになる。

また、双方向通信用絶縁回路５０のＯＮ・ＯＦＦを切り替えられるように構成することによって、非通信状態のスレーブモジュール、すなわち、「モジュール電圧が一番高いキャパシタモジュール」以外のスレーブモジュールの双方向通信用絶縁回路５０をＯＦＦにすることによって、非通信状態のスレーブモジュールの省電力化を図るようにすることもできる。

なお、マスターモジュール１０とスレーブモジュール１１ａ，１１ｂとの通信頻度が多くなると、回路構成上、双方向通信用絶縁回路５０は、ＤＣ／ＤＣコンバーター３０と同等な消費電力を要するようになる。

このため、通信頻度を低下させるために、マスターモジュール１０からのコマンドに従って、スレーブモジュール１１ａ，１１ｂが一時的にマスターモジュールとして機能するように構成してもよい。

具体的には、例えば、スレーブモジュール１１ａのモジュール電圧が、他のモジュールの電圧と比較して十分に高い場合には、マスターモジュール１０は、一時的にスレーブモジュール１１ａに対して図４（Ａ）に示すコマンドを送信し、スレーブモジュール１１ａが一時的にマスターモジュールとしての機能を担うようにする。

このように、スレーブモジュール１１ａを一時的にマスターモジュールとして機能させることによって、マスターモジュール１０との通信頻度を低下させることができるとともに、ＤＣ／ＤＣコンバーター３０と通信用絶縁回路５０を動作させることにより、均等化させる目標電圧まで、より早く到達させることができる。

なお、目標電圧まで到達したスレーブモジュール１１ａはマスターモジュールとしての機能を終了することを、マスターモジュール１０に対して図４（Ｂ）に示すコマンドを送信することで通知する。

なお、本実施例におけるモジュール間の通信フォーマットはあくまでも１つの例示であり、回路で用いられる演算処理装置２０や図示しない通信用モジュールなどの種類によって適宜変更することができる。

また、通信方式についても、特に限定されるものではないが、例えば、ＲＳ−４２２，ＲＳ−４２３、ＲＳ−４８５等を用いることができ、特に接続されるモジュールの数が多い場合には、ＲＳ−４８５を用いることが好ましい。

また、通信線路におけるデータの衝突（コリジョン）などを検出する回路を設けることによって、通信データの信頼性を向上させることもできる。
また、スレーブモジュール１１ａ，１１ｂのいずれかにおいて、モジュールの異常が検知された場合に、スレーブモジュールからマスターモジュールに対して異常を通知するように構成することもできる。

また、本実施例においては２個のスレーブモジュール１１ａ，１１ｂがマスターモジュール１０に接続されているが、スレーブモジュールの数は特に限定されるものではなく、用途に応じて求められる電圧・蓄電量となるように適宜個数を変更することができる。

また、本実施例において、キャパシタモジュール同士の電気的な接続は特に限定されるものではないが、キャパシタモジュール同士が直列接続されてもよいし、並列接続となっていてもよい。また、並列接続された複数のキャパシタモジュールを直列接続するように構成してもよい。このように、キャパシタモジュール同士の接続方法については、蓄電装置としての用途によって適宜変更することができる。

なお、本発明の均等化制御回路を備えたキャパシタモジュールは、上述するように、自動車やクレーン、動運搬機（AGV：Automated Guided Vehicle）、風力発電装置、エレベーターなどのバッテリーやＵＰＳなどに用いられるため、未使用状態のみのらず、使用状態においても、均等化制御が行われている。

図５は、本発明の別の実施例の均等化制御回路を用いたキャパシタモジュールの回路構成図、図６は、図５のキャパシタモジュールを複数接続した蓄電装置の概略回路構成図である。

なお、この実施例の均等化制御回路を用いたキャパシタモジュール１０は、基本的には図１〜図４に示した均等化制御回路を用いたキャパシタモジュール１０と同様な構成であり、同じ構成部材には、同じ符号を付してその詳細な説明を省略する。

図５に示すように、この実施例の均等化制御回路１２には、通常動作用の電源２２とは別に、スリープ動作用の電源２４が備えられている。このスリープ動作用の電源２４は、通常動作用の電源出力よりも小さいスリープ動作用の電源出力を出力する。

通常動作用電源２２及びスリープ動作用電源２４は、それぞれリレーＲ_a及びＲ_bを介して演算処理装置２０と接続されており、演算処理装置２０からの信号に基づき、リレーＲ_a及びＲ_bを選択的に制御している。すなわち、リレーＲ_aがＯＮの場合には、リレーＲ_bがＯＦＦとなり、リレーＲ_aがＯＦＦの場合には、リレーＲ_bがＯＮとなるように制御している。

本実施例において、リレーＲ_a及びＲ_bを制御する信号を、ウェイクアップ信号及びスリープ信号と呼ぶ。演算処理装置２０が通常動作からスリープ動作に移行する場合には、演算処理装置２０はスリープ信号を送信し、リレーＲ_bをＯＮにするとともにリレーＲ_aをＯＦＦにする。これによって、演算処理装置２０を動作させるための電源としてスリープ動作用の電源２４が選択される。

一方、演算処理装置２０がスリープ動作から通常動作に移行する場合には、演算処理装置２０はウェイクアップ信号を送信し、リレーＲ_aをＯＮにするとともにリレーＲ_bをＯＦＦにする。これによって、演算処理装置２０を動作させるための電源として通常動作用電源２２が選択される。

なお、通常動作とは、演算処理装置２０が、キャパシタセルＣ₁〜Ｃ₁₂の電圧を測定したり、ＤＣ／ＤＣコンバーター３０を介してキャパシタセルのセル電圧の均等化制御を行うなどの動作を意味する。一方、スリープ動作とは、通常動作時以外の状態を意味し、演算処理装置２０が待機状態で動作している状態である。

通常動作用の電源出力及びスリープ動作用の電源出力は、演算処理装置２０によって変わってくるが、本実施例では、通常動作用の電源出力として２０ｍＡを、スリープ動作用の電源出力として０．１ｍＡを出力するように構成している。

なお、通常動作用の電源出力とスリープ動作用の電源出力は、１つの電源において出力を切り替えることによって選択的に出力させてもよいが、本実施例のように、通常動作用電源２２とスリープ動作用電源２４をそれぞれ個別に備えることによって電源における消費電流が小さくなり、省電力化を図ることができる。

また、本実施例においては、図６に示すように、マスターモジュール１０からのウェイクアップ信号及びスリープ信号をスレーブモジュール１１ａ，１１ｂに送信可能に構成されている。

このように構成された蓄電装置では、マスターモジュール１０において一定時間充放電がされない場合には、スレーブモジュール１１ａ，１１ｂに対してスリープ信号を送信するとともに、マスターモジュール１０自身もスリープ動作に移行する。

マスターモジュール１０からのスリープ信号を受信したスレーブモジュール１１ａ，１１ｂの演算処理装置２０は、スレーブモジュール１１ａ，１１ｂ自身のリレーＲ_a，Ｒ_bに対してスリープ信号を送信し、スリープ動作に移行する。

また、マスターモジュール１０がスリープ動作に移行してから一定時間経過すると、演算処理装置２０はスリープ動作から通常動作に移行するとともに、マスターモジュール１０の全キャパシタセル電圧を測定し、マスターモジュール１０の充放電が行われているか否かを判断する。

マスターモジュール１０の充放電が行われていない場合には、マスターモジュール１０は再度スリープ動作に移行し、一定時間経過後に同様に充放電が行われているか否かを判断する。

一方、マスターモジュール１０の充放電が行われている場合には、マスターモジュール１０は、スレーブモジュール１１ａ，１１ｂに対して、ウェイクアップ信号を送信し、スレーブモジュール１１ａ，１１ｂを通常動作に移行させる。

このように、複数のキャパシタモジュールの動作状態を同期的に制御することによって、キャパシタモジュールの充放電がなされていない場合の動作を行わないようにすることで、キャパシタモジュールの省電力化、延いては、蓄電装置全体の省電力化を図ることができる。

また、マスターモジュール１０からスレーブモジュール１１ａ，１１ｂに対して送信されるウェイクアップ信号及びスリープ信号は、特に限定されるものではないが、所定の電圧のパルス信号として送信することができる。なお、パルス信号のパルス幅は特に限定されるものではないが、省電力化を考慮すると、スレーブモジュール１１ａ，１１ｂが検出可能な最短時間幅に設定することが好ましい。

また、ウェイクアップ信号及びスリープ信号の送受信回路としては、特に限定されるものではないが、フォトカプラやフォトＭＯＳＩＣなどによって構成することによって、送受信における信頼性が向上するとともに、省電力化を図ることができる。

以上、本発明の好ましい実施の態様を説明してきたが、本発明はこれに限定されることはなく、例えば、上記実施例では、キャパシタとしてリチウムイオンキャパシタを用いて説明したが、電気二重層キャパシタなど他のキャパシタを用いてキャパシタセルを構成することもできるなど、本発明の目的を逸脱しない範囲で種々の変更が可能である。

１０ マスターモジュール（キャパシタモジュール）
１１ａ，１１ｂ スレーブモジュール（キャパシタモジュール）
１２ 均等化制御回路
１４ 蓄電デバイス
２０ 演算処理装置
２２ 動作用電源
２４ スリープ動作用電源
２６ 機能選択ディップスイッチ
３０ コンバーター
４０ デコーダー
５０ 双方向通信用絶縁回路
Ａ₁，Ａ₂ 演算増幅器
Ｃ₁〜Ｃ₃₆ キャパシタセル
Ｐ₁〜Ｐ₁₃ 接続点
Ｒ₁〜Ｒ₁₂ リレー
Ｒ_a，Ｒ_b リレー
Ｒ_DC リレー
Ｂ₁₁〜Ｂ₁₅ ブロック
Ｃ₁₁₀〜Ｃ₁₅₉ 単位セル
Ｒｄｂ ブロック放電抵抗
Ｒｄｃ セル放電抵抗
Ｓｄｂ ブロック放電スイッチ

Claims (20)

1. 複数のキャパシタセルを少なくとも含むキャパシタモジュールを複数接続してなる蓄電装置のモジュール電圧を均等化させる均等化制御回路であって、
   該均等化制御回路は、ＤＣ／ＤＣコンバーターと、演算処理装置を備え、
   前記複数のキャパシタモジュールは、特定のキャパシタモジュールをマスターモジュールと設定し、該マスターモジュール以外のキャパシタモジュールをスレーブモジュールとしてマスターモジュールが認識するように構成され、
   前記複数のキャパシタモジュールのモジュール電圧を均等化させる際に、前記ＤＣ／ＤＣコンバーターの内部損失を用いて、モジュール電圧を降圧するように構成されているとともに、
   モジュール電圧の均等化制御の際に、前記演算処理装置からの信号に基づいて、ＤＣ／ＤＣコンバーターを制御することによって、モジュール電圧を所定の電圧値まで降圧することを特徴とするモジュール電圧の均等化制御回路。
2. 前記キャパシタモジュールにおいて、モジュール電圧を降圧させる際に、
   前記キャパシタモジュール内の複数のキャパシタセルのうち、セル電圧が、他のキャパシタセルのセル電圧よりも低いキャパシタセルに対して、前記ＤＣ／ＤＣコンバーターを介して充電を行うことによって、モジュール電圧を降圧させることを特徴とする請求項１に記載の均等化制御回路。
3. 前記複数のキャパシタセルのうち、二つ以上のキャパシタセルに対して同時に充電を行うことを特徴とする請求項２に記載の均等化制御回路。
4. 前記均等化制御回路が、各キャパシタモジュール内に組み込まれていることを特徴とする請求項１から３のいずれかに記載の均等化制御回路。
5. 前記複数のキャパシタモジュール毎に組み込まれている均等化制御回路が、キャパシタモジュール間の信号の送受信を行うための通信装置を備えていることを特徴とする請求項４に記載の均等化制御回路。
6. 前記均等化制御回路が、通信装置を駆動させるための通信装置用電源を備えており、
   キャパシタモジュール間の通信を行う場合には、通信装置用電源をＯＮ状態にして通信装置を駆動させ、
   キャパシタモジュール間の通信を行わない場合には、通信装置用電源をＯＦＦ状態にして通信装置を停止させるように制御するように構成されていることを特徴とする請求項５に記載の均等化制御回路。
7. 前記マスターモジュールからの信号に基づいて、スレーブモジュールのモジュール電圧を制御することによって、複数のキャパシタモジュールのモジュール電圧の均等化を行うことを特徴とする請求項５または６に記載の均等化制御回路。
8. 前記スレーブモジュールにおいて、異常が発生した場合に、該スレーブモジュールからマスターモジュールに対して通信装置を介して異常発生通知を行うことを特徴とする請求項７に記載の均等化制御回路。
9. 前記マスターモジュールにおいて、マスターモジュールのモジュール電圧と、前記スレーブモジュールのモジュール電圧とを比較し、
   前記スレーブモジュールのモジュール電圧がマスターモジュールのモジュール電圧よりも高い場合に、前記スレーブモジュールを一時的にマスターモジュールとして動作するように構成されていることを特徴とする請求項７または８に記載の均等化制御回路。
10. 前記キャパシタモジュール毎に、複数のキャパシタセルのセル電圧を均等化するように構成されていることを特徴とする請求項１から９のいずれかに記載の均等化制御回路。
11. 前記均等化制御回路は、前記演算処理装置を動作させるための演算処理装置用電源を備えており、
    前記演算処理装置用電源は、前記演算処理装置の通常動作用の電源出力と、通常動作用の電源出力よりも出力の小さいスリープ動作用の電源出力を選択可能に構成されていることを特徴とする請求項１から１０のいずれかに記載の均等化制御回路。
12. 前記演算処理装置用電源は、通常動作用の電源出力のための動作用電源と、スリープ動作用の電源出力のためのスリープ動作用電源の２種の電源から構成されていることを特徴とする請求項１１に記載の均等化制御回路。
13. 前記複数のキャパシタセルの少なくとも一つが所定のセル電圧以下となった場合に、前記演算処理装置からの信号に基づき、通常動作用の電源出力を停止させ、スリープ動作用の電源出力を作動させることを特徴とする請求項１１または１２に記載の均等化制御回路。
14. 前記演算処理装置が通常動作からスリープ動作に移行する際に、演算処理装置用電源に対してスリープ信号を送信して、通常動作用の電源出力からスリープ動作用の電源出力に切り替えるとともに、
    前記演算処理装置がスリープ動作から通常動作に移行する際に、演算処理装置用電源に対してウェイクアップ信号を送信して、スリープ動作用の電源出力から通常動作用の電源出力に切り替えることを特徴とする請求項１１から１３のいずれかに記載の均等化制御回路。
15. 前記マスターモジュールの演算処理装置が通常動作からスリープ動作に移行する際に、スレーブモジュールの演算処理装置にスリープ信号を送信して、スレーブモジュールの演算処理装置用電源を通常動作用の電源出力からスリープ動作用の電源出力に切り替えることを特徴とする請求項１４に記載の均等化制御回路。
16. 前記マスターモジュールの演算処理装置がスリープ動作から通常動作に移行する際に、スレーブモジュールの演算処理装置にウェイクアップ信号を送信して、スレーブモジュールの演算処理装置用電源をスリープ動作用の電源出力から通常動作用の電源出力に切り替えることを特徴とする請求項１４または１５に記載の均等化制御回路。
17. 前記複数のキャパシタモジュールが直列接続、または、並列接続、または、直列接続及び並列接続の組み合わせによって接続されていることを特徴とする請求項１から１６のいずれかに記載の均等化制御回路。
18. 前記キャパシタセルが、リチウムイオンキャパシタであることを特徴とする請求項１から１７のいずれかに記載の均等化制御回路。
19. 請求項１から１８のいずれかに記載の均等化制御回路を備えることを特徴とするキャパシタモジュール。
20. 請求項１９に記載のキャパシタモジュールを複数接続されてなる蓄電装置。

Images