JP5328093B2 - 半導体製品に対するテスト歩留まりを推定する方法及び方法を実行するためのプログラム(ライブラリから作製される半導体製品に対するテスト歩留まりの推定) - Google Patents
半導体製品に対するテスト歩留まりを推定する方法及び方法を実行するためのプログラム(ライブラリから作製される半導体製品に対するテスト歩留まりの推定) Download PDFInfo
- Publication number
- JP5328093B2 JP5328093B2 JP2006290469A JP2006290469A JP5328093B2 JP 5328093 B2 JP5328093 B2 JP 5328093B2 JP 2006290469 A JP2006290469 A JP 2006290469A JP 2006290469 A JP2006290469 A JP 2006290469A JP 5328093 B2 JP5328093 B2 JP 5328093B2
- Authority
- JP
- Japan
- Prior art keywords
- product
- library
- sensitivity
- estimating
- library elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
200 インベントリ
201 ライブラリ
300 製品
360 製品レベル配線
370 スペース
400 感度情報データベース
Claims (8)
- 半導体製品に対するテスト歩留まりを推定する方法であって、
一連のライブラリ・エレメント内の各ライブラリ・エレメントに対するフロント・エンド・オブ・ライン故障感度である、各ライブラリ・エレメントに含まれるデバイスについてまたは各ライブラリ・エレメントの配置についての故障感度と、前記一連のライブラリ・エレメント内の各ライブラリ・エレメントに対する短絡感度である、各ライブラリ・エレメントが別のライブラリ・エレメントとの間のスペースで発生する短絡についての短絡感度とを推定することと、
前記製品を形成するため、前記一連のライブラリ・エレメントから少なくとも2つのライブラリ・エレメントを選択することと、
前記製品に対する配線故障感度である、選択されたライブラリ・エレメントを製品内で接続するのに必要とされる配線長に基づく製品レベルでの配線故障感度を推定することと、
前記少なくとも2つのライブラリ・エレメントの各々に対する前記フロント・エンド・オブ・ライン故障感度と前記少なくとも2つのライブラリ・エレメントの各々に対する前記短絡感度と前記製品に対する前記配線故障感度とに基づいて前記製品に対するテスト歩留まり推定値を計算することと
を含み、
前記短絡感度を推定することが、クリティカル・エリア解析を実行することを含み、
前記一連のライブラリ・エレメント内の各ライブラリ・エレメントに対して、前記クリティカル・エリア解析を実行することが、
エッジ周辺を識別することと、
活性エッジ周辺を含む前記エッジ周辺の量を識別することと、
前記活性エッジ周辺が別のライブラリ・エレメントの別の活性エッジ周辺に隣接して前記製品内に配置される確率を決定することと
を含み、
前記配線故障感度を推定することが、
推定製品サイズと前記製品内のピンの推定数との少なくとも1つに基づいて前記製品内の配線長を推定することと、
前記配線長に基づいて配線故障感度を推定することと
を含む、
前記方法。 - 前記一連のライブラリ・エレメント内の前記ライブラリ・エレメントの各々に対する感度情報のデータベースを維持することを更に含む、請求項1に記載の方法。
- 前記テスト歩留まり推定値の妥当性を定期的に検証することを更に含む、請求項1に記載の方法。
- 前記製品を製造するコストを前記テスト歩留まり推定値に基づいて推定することを更に含む、請求項1に記載の方法。
- 半導体製品に対するテスト歩留まりを推定する方法であって、
一連のライブラリ・エレメント内の各ライブラリ・エレメントに対するフロント・エンド・オブ・ライン故障感度である、各ライブラリ・エレメントに含まれるデバイスについてまたは各ライブラリ・エレメントの配置についての故障感度、及びバック・エンド・オブ・ライン故障感度である、各ライブラリ・エレメント内の配線についての故障感度と、前記一連のライブラリ・エレメント内の各ライブラリ・エレメントに対する短絡感度である、各ライブラリ・エレメントが別のライブラリ・エレメントとの間のスペースで発生する短絡についての短絡感度とを推定することと、
各々が、結合されると前記製品を形成する少なくとも2つのライブラリ・エレメントを含むように前記一連のライブラリ・エレメントから少なくとも2つのグループのライブラリ・エレメントを選択することと、
前記グループの各々により形成される前記製品に対する配線故障感度である、選択されたライブラリ・エレメントを製品内で接続するのに必要とされる配線長に基づく製品レベルでの配線故障感度を推定することと、
各テスト歩留まり推定値が、前記少なくとも2つのライブラリ・エレメントの各々に対する前記フロント・エンド・オブ・ライン及びバック・エンド・オブ・ライン故障感度と前記少なくとも2つのライブラリ・エレメントの各々に対する前記短絡感度と前記製品に対する前記配線故障感度とに基づいて、前記グループの各々により形成される前記製品に対するテスト歩留まり推定値を計算することと、
前記製品を形成するため、前記テスト歩留まり推定値に基づいて前記グループの1つを選択することと
を含み、
前記短絡感度を推定することが、クリティカル・エリア解析を実行することを含み、
前記一連のライブラリ・エレメント内の各ライブラリ・エレメントに対して、前記クリティカル・エリア解析を実行することが、
エッジ周辺を識別することと、
活性エッジ周辺を含む前記エッジ周辺の量を識別することと、
前記活性エッジ周辺が別のライブラリ・エレメントの別の活性エッジ周辺に隣接して前記製品内に配置される確率を決定することと
を含み、
各グループに対して、前記配線故障感度を推定することが、
推定製品サイズと前記製品内のピンの推定数との少なくとも1つに基づいて前記製品内の配線長を推定することと、
前記配線長に基づいて前記配線故障感度を推定することと
を含む、
前記方法。 - 前記一連のライブラリ・エレメント内の前記ライブラリ・エレメントの各々に対する感度情報のデータベースを維持することを更に含む、請求項5に記載の方法。
- 前記テスト歩留まり推定値の妥当性を定期的に検証することを更に含む、請求項5に記載の方法。
- 前記グループの各々により形成される前記製品のサイズを推定することを更に含み、前記製品を形成するため、前記グループの1つを選択することが、前記サイズと前記テスト歩留まり推定値との平衡を取ることを含む、請求項5に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/163,696 US7386815B2 (en) | 2005-10-27 | 2005-10-27 | Test yield estimate for semiconductor products created from a library |
US11/163696 | 2005-10-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007123894A JP2007123894A (ja) | 2007-05-17 |
JP5328093B2 true JP5328093B2 (ja) | 2013-10-30 |
Family
ID=37996875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006290469A Expired - Fee Related JP5328093B2 (ja) | 2005-10-27 | 2006-10-25 | 半導体製品に対するテスト歩留まりを推定する方法及び方法を実行するためのプログラム(ライブラリから作製される半導体製品に対するテスト歩留まりの推定) |
Country Status (3)
Country | Link |
---|---|
US (2) | US7386815B2 (ja) |
JP (1) | JP5328093B2 (ja) |
CN (1) | CN1955969A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7657859B2 (en) * | 2005-12-08 | 2010-02-02 | International Business Machines Corporation | Method for IC wiring yield optimization, including wire widening during and after routing |
US20080178127A1 (en) * | 2007-01-19 | 2008-07-24 | Thomas J Dewkett | Silicon Multiple Core or Redundant Unit Optimization Tool |
US7689948B1 (en) * | 2007-02-24 | 2010-03-30 | Cadence Design Systems, Inc. | System and method for model-based scoring and yield prediction |
US7725845B1 (en) | 2007-02-24 | 2010-05-25 | Cadence Design Systems, Inc. | System and method for layout optimization using model-based verification |
US7707528B1 (en) | 2007-02-24 | 2010-04-27 | Cadence Design Systems, Inc. | System and method for performing verification based upon both rules and models |
US8042070B2 (en) | 2007-10-23 | 2011-10-18 | International Business Machines Corporation | Methods and system for analysis and management of parametric yield |
US7895545B2 (en) * | 2008-04-15 | 2011-02-22 | International Business Machines Corporation | Methods for designing a product chip a priori for design subsetting, feature analysis, and yield learning |
JP2009260176A (ja) * | 2008-04-21 | 2009-11-05 | Nec Electronics Corp | 半導体装置の信頼性予測方法、及びそのプログラム |
JP5380933B2 (ja) * | 2008-07-17 | 2014-01-08 | 富士通株式会社 | モニタ位置決定装置およびモニタ位置決定方法 |
CN102024672B (zh) * | 2009-09-22 | 2012-06-20 | 中芯国际集成电路制造(上海)有限公司 | 分析半导体产品的基准良率值的方法 |
US8276102B2 (en) | 2010-03-05 | 2012-09-25 | International Business Machines Corporation | Spatial correlation-based estimation of yield of integrated circuits |
US10423749B2 (en) * | 2013-03-14 | 2019-09-24 | New York University | System, method and computer-accessible medium for providing secure split manufacturing |
US8799836B1 (en) | 2013-07-08 | 2014-08-05 | International Business Machines Corporation | Yield optimization for design library elements at library element level or at product level |
CN103425896A (zh) * | 2013-08-31 | 2013-12-04 | 西安电子科技大学 | 一种产品参数成品率估计方法 |
WO2017095811A1 (en) * | 2015-11-30 | 2017-06-08 | The Regents Of The University Of California | Multi-die ic layout methods with awareness of mix and match die integration |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2616619A (en) * | 1948-08-30 | 1952-11-04 | Norman A Macleod | Method and apparatus for centrifugal elutriation |
GB812309A (en) * | 1956-03-14 | 1959-04-22 | Beckman Instruments Inc | Improvements in or relating to centrifuging |
JP2671823B2 (ja) * | 1994-10-12 | 1997-11-05 | 日本電気株式会社 | 遅延時間算出装置 |
US5674173A (en) * | 1995-04-18 | 1997-10-07 | Cobe Laboratories, Inc. | Apparatus for separating particles |
US5913768A (en) * | 1995-04-18 | 1999-06-22 | Cobe Laboratories, Inc. | Particle filter apparatus |
US6053856A (en) * | 1995-04-18 | 2000-04-25 | Cobe Laboratories | Tubing set apparatus and method for separation of fluid components |
EP1000664B1 (en) * | 1995-04-18 | 2005-06-15 | Gambro, Inc., | Particle separation apparatus and method |
US6051146A (en) * | 1998-01-20 | 2000-04-18 | Cobe Laboratories, Inc. | Methods for separation of particles |
US6044208A (en) | 1998-04-30 | 2000-03-28 | International Business Machines Corporation | Incremental critical area computation for VLSI yield prediction |
US6334842B1 (en) * | 1999-03-16 | 2002-01-01 | Gambro, Inc. | Centrifugal separation apparatus and method for separating fluid components |
JP3309830B2 (ja) * | 1999-05-19 | 2002-07-29 | 日本電気株式会社 | 仮配線長見積もり装置及びその仮配線長見積もり方法並びにその制御プログラムを記録した記録媒体 |
US6317859B1 (en) | 1999-06-09 | 2001-11-13 | International Business Machines Corporation | Method and system for determining critical area for circuit layouts |
WO2001037322A2 (en) * | 1999-11-18 | 2001-05-25 | Pdf Solutions, Inc. | System and method for product yield prediction using a logic characterization vehicle |
US6449749B1 (en) | 1999-11-18 | 2002-09-10 | Pdf Solutions, Inc. | System and method for product yield prediction |
US6738954B1 (en) * | 1999-12-08 | 2004-05-18 | International Business Machines Corporation | Method for prediction random defect yields of integrated circuits with accuracy and computation time controls |
US6675323B2 (en) * | 2001-09-05 | 2004-01-06 | International Business Machines Corporation | Incremental fault dictionary |
US6918101B1 (en) | 2001-10-25 | 2005-07-12 | Kla -Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
JP4512367B2 (ja) * | 2001-12-05 | 2010-07-28 | カリディアンビーシーティ、インコーポレイテッド | 血液成分の分離方法及び装置 |
JP3958205B2 (ja) * | 2001-12-26 | 2007-08-15 | 株式会社東芝 | 半導体設計/製造システム、半導体設計/製造方法、及び半導体設計/製造プログラム |
JP4279782B2 (ja) * | 2002-10-10 | 2009-06-17 | 富士通株式会社 | レイアウト方法及び装置並びにそのプログラム及び記録媒体 |
WO2004061898A2 (en) * | 2003-01-02 | 2004-07-22 | Pdf Solutions, Inc. | Yield improvement |
CN1809739A (zh) * | 2003-07-02 | 2006-07-26 | 甘布罗公司 | 用于血液处理的监测和控制系统 |
US7013441B2 (en) | 2003-09-26 | 2006-03-14 | International Business Machines Corporation | Method for modeling integrated circuit yield |
JP2005136102A (ja) * | 2003-10-29 | 2005-05-26 | Toshiba Corp | 半導体装置の歩留予測システムおよびその予測方法 |
US7218984B1 (en) * | 2005-12-16 | 2007-05-15 | International Business Machines Corporation | Dynamically determining yield expectation |
-
2005
- 2005-10-27 US US11/163,696 patent/US7386815B2/en not_active Expired - Fee Related
-
2006
- 2006-10-25 JP JP2006290469A patent/JP5328093B2/ja not_active Expired - Fee Related
- 2006-10-25 CN CNA2006101365446A patent/CN1955969A/zh active Pending
-
2008
- 2008-04-04 US US12/062,586 patent/US8010916B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1955969A (zh) | 2007-05-02 |
JP2007123894A (ja) | 2007-05-17 |
US8010916B2 (en) | 2011-08-30 |
US20070099236A1 (en) | 2007-05-03 |
US7386815B2 (en) | 2008-06-10 |
US20080189664A1 (en) | 2008-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5328093B2 (ja) | 半導体製品に対するテスト歩留まりを推定する方法及び方法を実行するためのプログラム(ライブラリから作製される半導体製品に対するテスト歩留まりの推定) | |
TWI796494B (zh) | 高效積體電路模擬及測試 | |
KR102402673B1 (ko) | Beol의 공정 변이를 고려하여 집적 회로를 설계하기 위한 컴퓨터 구현 방법 및 컴퓨팅 시스템 | |
KR20200143699A (ko) | 집적 회로 프로파일링 및 이상 검출 | |
Keim et al. | A rapid yield learning flow based on production integrated layout-aware diagnosis | |
Liou et al. | Modeling, testing, and analysis for delay defects and noise effects in deep submicron devices | |
JPH0812675B2 (ja) | ディジタル・マシン性能シミュレーション方法及び装置 | |
US20080148197A1 (en) | Parametric-based semiconductor design | |
US20100169166A1 (en) | Data quality tests for use in a causal product demand forecasting system | |
Dear et al. | Economic effects in design and test | |
Segal et al. | Using electrical bitmap results from embedded memory to enhance yield | |
JP2008021805A (ja) | テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体 | |
US7886243B1 (en) | System and method for using rules-based analysis to enhance models-based analysis | |
US7502966B2 (en) | Testcase generation via a pool of parameter files | |
JP2005257654A (ja) | 回路の品質判定方法および品質判定装置、並びに、回路の品質判定プログラムおよび該プログラムを記録した媒体 | |
JP5691575B2 (ja) | 故障解析プログラム,故障解析装置および故障解析方法 | |
JP6056174B2 (ja) | 故障診断方法、故障診断装置及びプログラム | |
US10338137B1 (en) | Highly accurate defect identification and prioritization of fault locations | |
US20130283223A1 (en) | Enabling statistical testing using deterministic multi-corner timing analysis | |
US20030229488A1 (en) | Algorithms for determining path coverages and activity | |
Al-Terkawi Hasib et al. | Multi-PVT-point analysis and comparison of recent small-delay defect quality metrics | |
Kim et al. | Sequential test generators: past, present and future | |
WO2009081696A1 (ja) | データ解析装置、データ解析方法、およびプログラム | |
CN116413587B (zh) | 回退路径的选择方法和装置 | |
Lim et al. | Scan Cell Modification for Intra Cell-Aware Scan Chain Diagnosis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |