JP3958205B2 - 半導体設計／製造システム、半導体設計／製造方法、及び半導体設計／製造プログラム - Google Patents
半導体設計／製造システム、半導体設計／製造方法、及び半導体設計／製造プログラム Download PDFInfo
- Publication number
- JP3958205B2 JP3958205B2 JP2002378103A JP2002378103A JP3958205B2 JP 3958205 B2 JP3958205 B2 JP 3958205B2 JP 2002378103 A JP2002378103 A JP 2002378103A JP 2002378103 A JP2002378103 A JP 2002378103A JP 3958205 B2 JP3958205 B2 JP 3958205B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- chip
- functional blocks
- combination
- semiconductor design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の機能ブロックの中から任意の機能ブロックを選択してチップ上に配置する半導体設計／製造システム、半導体設計／製造方法及び半導体設計／製造プログラムに関する。
【０００２】
【従来の技術】
ＬＳＩチップの開発を一から行うのは膨大な時間とコストがかかるため、動作検証済みの機能ブロックを予め複数用意しておき、その中から適宜必要なものを選択してチップ上に配置していくという設計手法を採るのが一般的である。
【０００３】
ユーザがチップに要求するものはさまざまであり、例えば、製造コストを安くしたいとか、コストは多少高くても納期を急ぎたいとか、不良率を低くしたい等の色々な要求がある。
【０００４】
機能ブロックを組合せてチップに配置するにしても、選択される機能ブロックの種類や機能ブロックの配置の仕方などにより、歩留まりや製造コストに大きな差が出る。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来は、ユーザの要求に応じて最適な機能ブロックの組合せを選択する手法が確立されておらず、ユーザは試行錯誤的に機能ブロックを組合せてチップ上に配置して検証しなければならず、最適な機能ブロックの組合せを見つけ出すのに時間がかかるという問題があった。
【０００６】
本発明は、このような点に鑑みてなされたものであり、その目的は、チップ上に配置される最適な機能ブロックの組合せを簡易かつ容易に選択可能な半導体設計・製造システムを提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様によれば、複数の機能ブロックを組合せてチップ上に配置する半導体設計／製造システムにおいて、欠陥の存在により不良が発生する範囲を示すクリティカルエリアがそれぞれ既知である複数の機能ブロックの中から、同一チップ上に配置される機能ブロックの組合せの候補すべてを選択する機能ブロック組合せ候補選択部と、前記選択された機能ブロックの組合せのそれぞれについて、チップの前記クリティカルエリアを計算するチップ情報計算部と、前記チップ情報計算部で計算されたチップのクリティカルエリアとチップ製造ラインの欠陥発生率情報との乗算結果を、欠陥サイズを可変させて累積加算することにより、電気的不良数を計算し、次に、計算された前記電気的不良数により予測歩留まりを計算し、次に、計算された前記予測歩留まりとチップサイズから決まるウエハ一枚当たりのチップ総数とに基づいて、ウエハ一枚当たりの良品チップ数を計算する歩留まり計算部と、採用する製造ラインにおける各工程の製造コスト情報および工期情報と、前記歩留まり計算部で計算されたウエハ一枚当たりの良品チップ数とに基づいて、製品が出来上がるまでにウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間を計算するコスト納期情報計算部と、前記機能ブロックの組合せの候補のそれぞれごとに、前記コスト納期情報計算部で計算された結果を示す情報を格納する計算結果データベースと、前記計算結果データベースに格納された情報の中から、ユーザの要求に合わせて、いずれか一つの機能ブロックの組合せの候補を前記複数の機能ブロックとして選択する組合せ選択部と、をを備えることを特徴とする半導体設計／製造システムが提供される。
【０００８】
【発明の実施の形態】
以下、本発明に係る半導体設計／製造システム、半導体設計／製造方法及び半導体設計／製造プログラムの実施形態について、図面を参照しながら具体的に説明する。
【０００９】
（第１の実施形態）
図１は本発明に係る半導体設計／製造システムの第１の実施形態の概略構成を示すブロック図である。図１の半導体設計／製造システムは、機能ブロックデータベース１と、機能ブロック選択部２と、クリティカルエリア・データベース３と、チップ情報計算部４と、欠陥発生率情報データベース５と、歩留まり計算部６と、製造管理情報データベース７と、コスト納期情報計算部８と、計算結果データベース９と、組合せ選択部１０とを備えている。
【００１０】
機能ブロックデータベース１は、任意に選択してチップ上に配置可能な複数の機能ブロックを格納する。ここで、機能ブロックとは、動作検証済みの回路モジュールであり、機能ブロックデータベース１には、種々の機能ブロックが格納されている。
【００１１】
機能ブロック選択部２は、複数の機能ブロックの中から、同一チップ上に配置される機能ブロックを選択する。例えば図２は、機能ブロックＡ〜Ｅを選択してチップ上に配置する例を示している。
【００１２】
クリティカルエリア・データベース３は、複数の機能ブロックそれぞれに対応するクリティカルエリア情報を格納する。ここで、クリティカルエリアとは、欠陥の存在により不良が発生する範囲であり、例えば図３の斜線部２１がクリティカルエリアを示している。図示の円形の欠陥２２の中心が斜線部内にあるときは、この欠陥は隣接する２本の配線にまたがってしまい、配線間が導通してしまう。一方、図示の欠陥よりもサイズの小さな欠陥（図示の点線）２３の場合、その中心部が斜線部に存在しても２本の配線にはまたがらない。このように、クリティカルエリアは、レイアウトパターンや欠陥サイズにより変化する。
【００１３】
図４の曲線ａは欠陥サイズとクリティカルエリアの大きさとの関係を示す図である。図示のように、欠陥サイズが大きいほどクリティカルエリアは大きくなるが、欠陥サイズが所定のしきい値を超えると、クリティカルエリアは一定になる。
【００１４】
図１に戻って、チップ情報計算部４は、選択された機能ブロックの面積を合算したチップサイズと、ウエハ当たりのチップ総数と、選択された機能ブロックそれぞれについてのクリティカルエリアの総和と、を計算する。クリティカルエリアは、クリティカルエリア・データベース３から読み出す。
【００１５】
欠陥発生率情報データベース５は、製造ラインごとの欠陥発生率情報を格納する。歩留まり計算部６は、チップ情報計算部４の計算結果と製造ラインごとの欠陥発生率情報とに基づいて、ウエハ一枚当たりの良品チップ数を計算する。製造ラインごとの欠陥発生率は、欠陥発生率情報データベース５から読み出される。
【００１６】
製造管理情報データベース７は、製造ラインごとのコストおよび工期に関する製造管理情報を格納する。コスト納期情報計算部８は、歩留まり計算部６の計算結果と製造ラインごとのコストおよび工期に関する製造管理情報とに基づいて、チップの製造コストおよび納期を計算する。製造管理情報は製造管理情報データベース７から読み出される。
【００１７】
計算結果データベース９は、コスト納期情報計算部８での計算結果を格納する。組合せ選択部１０は、異なる機能ブロックの組合せからなる複数のチップのそれぞれについてコスト納期情報計算部８で計算されたチップの製造コストおよび納期に関する情報に基づいて、チップを構成する機能ブロックの最適な組合せを選択する。
【００１８】
図５は図１の半導体設計／製造システムの処理手順を示すフローチャートである。まず、機能ブロック選択部２から、同一チップ上に配置される機能ブロックを選択する（ステップＳ１）。図６は機能ブロックの選択の一例を示しており、機能ブロックＡの候補であるブロックＡ１〜Ａ５の中からブロックＡ２を選択し、機能ブロックＢの候補であるブロックＢ１〜Ｂ４の中からブロックＢ３を選択し、機能ブロックＣの候補であるブロックＣ１〜Ｃ６の中からブロックＣ４を選択し、機能ブロックＤの候補であるブロックＤ１〜Ｄ７の中からブロックＤ７を選択し、機能ブロックＥの候補であるブロックＥ１〜Ｅ３の中からブロックＥ２を選択し、選択した各ブロックをチップ上の図示の位置に配置する例を示している。
【００１９】
図５のステップＳ１の処理が終わると、次に、チップ情報計算部４は、選択した機能ブロックそれぞれに対応するクリティカルエリアをクリティカルエリア・データベース３から読み出し、これらクリティカルエリアを合算することにより、チップのクリティカルエリアを計算する。また、選択した機能ブロックそれぞれの面積に基づいてチップサイズとウエハ当たりのチップ総数とを計算する（ステップＳ２）。
【００２０】
次に、歩留まり計算部６は、採用する製造ラインの欠陥密度分布Ｄ（Ｒ）は図４の曲線ｂに示すように既知であることから、この欠陥密度分布Ｄ（Ｒ）を欠陥発生率情報データベース５から読み出す(ステップＳ３）。
【００２１】
次に、歩留まり計算部６は、ステップＳ３で読み出した欠陥密度分布Ｄ（Ｒ）とステップＳ２で計算したチップのクリティカルエリアＡｃ（Ｒ）とに基づいて、以下の（１）式に基づいて電気的不良数λを計算する（ステップＳ４）。電気的不良数は図４の斜線部ｃである。
【００２２】
λ＝∫Ａｃ（Ｒ）・Ｄ（Ｒ）ｄＲ （１）
次に、歩留まり計算部６は、予測歩留まりＹを計算する（ステップＳ５）。ここでは、例えばポアソン分布を仮定して、以下の（２）式に基づいて予測歩留まりＹを計算する。
【００２３】
Ｙ＝ｅｘｐ（−λ） （２）
次に、歩留まり計算部６は、チップサイズから決まるウエハ一枚当たりのチップ総数と予測歩留まりとに基づいて、ウエハ一枚当たりの良品チップ数を計算する（ステップＳ６）。
【００２４】
なお、ステップＳ６において、チップ情報計算部４が計算したウエハ一枚当たりのチップ総数と歩留まり計算部６が計算した予測歩留まりに基づいて、コスト納期情報計算部８がウエハ一枚当たりの良品チップ数を計算してもよい。
【００２５】
次に、コスト納期情報計算部８は、製造管理情報データベース７から、採用する製造ラインにおける各工程の製造コスト情報と工期情報を読み出し、その情報に基づいて、製品が出来上がるまでにウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間とを計算する（ステップＳ７）。
【００２６】
ステップＳ７の計算結果は計算結果データベース９に格納される（ステップＳ８）。ここでは、選択した機能ブロックの組合せごとに分類して、ステップＳ７の計算結果を格納する。
【００２７】
図７は計算結果データベース９内の情報の一例を示す図である。図７の計算結果データベース９は、機能ブロックの組合せごとに、ブロック構成と、チップサイズと、ウエハ一枚当たりのチップ総数と、ウエハ一枚当たりの良品チップ数と、ウエハ一枚当たりの製造コストと、良品チップ一個当たりの製造コストと、ウエハ一枚当たりの製造時間と、良品チップ一個当たりの製造時間などの情報を格納する。
【００２８】
次に、すべての機能ブロックの組合せについてステップＳ１〜Ｓ８の処理を行ったか否かが判定され（ステップＳ９）、まだ処理を行っていない機能ブロックの組合せがあれば、ステップＳ１で新たな機能ブロックの組合せを選択し、ステップＳ２以降の処理を繰り返す。
【００２９】
すべての組合せについての処理が終わると、組合せ選択部１０は、最適な機能ブロックの組合せを選択する（ステップＳ１０）。ユーザによって、チップに要求するものが異なるため、ここでは、ユーザの要求に合わせて最適な機能ブロックの組合せを選択する。最適な組合せの具体例としては、例えば、ウエハ一枚当たりの良品チップ数が最も多いものや、良品チップ一個当たりのコストが最も安いものや、納期が最も短いものなどが考えられる。
【００３０】
さらに、特に図示していないが、選択された最適な機能ブロックの組合せに基づいて、ユーザの要求する半導体装置が設計／製造されてユーザに納入される。このとき、ユーザに納入される形態としては、半導体装置の完成品であってもよいし、ユーザ側で半導体装置の完成品を製造するためのソフトIP、ファームIP及びハードIPなどの設計データであってもよい。
【００３１】
このように、本実施形態では、同一チップに配置可能な機能ブロックの組合せごとに、ウエハ一枚当たりに必要な製造コストおよび製造時間や、良品チップ一個当たりの製造コストおよび製造時間などの情報を計算して比較するため、顧客の要求に合わせて最適な機能ブロックの組合せを簡易かつ容易に選択できる。
【００３２】
ところで、上述した図５のフローチャートでは、製造ラインごとの処理は行っていないが、複数の製造ラインのいずれかを選択可能な場合は、各製造ラインごとに図５の処理を行って、その計算結果を計算結果データベース９に格納しておき、その中から最適な製造ラインを選択してもよい。これにより、最適な製造ラインでの最適な機能ブロックの組合せを選択できる。
【００３３】
（第２の実施形態）
第２の実施形態は、ユーザから予め具体的に指定された条件に見合う機能ブロックの組合せと製造ラインの選定を行うものである。
【００３４】
図８は本発明に係る半導体設計／製造システムの第２の実施形態の概略構成を示すブロック図である。図８の半導体設計／製造システムは、図１の構成に新たに条件指定部１１を追加した構成になっている。
【００３５】
条件指定部１１は、チップの希望数量、希望納期および希望価格の少なくとも一つを含む製造条件を指定する。組合せ選択部１０は、条件指定部１１で指定された情報に従って、最適な機能ブロックの組合せを選択する。
【００３６】
組合せ選択部１０は、ユーザが条件指定部１１にて指定した希望数量、希望納期、希望価格などの各種の条件に見合う機能ブロックの組合せを選択する。
【００３７】
例えば、ユーザが、１０月１５日までに、チップ一個当たり6000円以下の値段で10000個のチップ納品を希望したときに、計算結果データベース９に図９のような情報が格納されたとすると、組合せ選択部１０は、図９の製造ラインFab.Xの「組合せ３」を選択する。
【００３８】
このように、第２の実施形態では、ユーザが希望する条件に最も合致する機能ブロックの組合せを選択するため、ユーザの希望に沿わないチップが製造されるおそれがなくなる。
【００３９】
（第３の実施形態)
第３の実施形態は、ユーザの希望条件に優先順位をつけ、優先順位の高い順に機能ブロックの組合せを検討するものである。
【００４０】
第２の実施形態のように、ユーザの希望条件に見合うような機能ブロックの組合せを選択する場合、場合によってはユーザの希望条件に見合うものが見つからなかったり、希望条件に見合うものが複数見つかって一つに絞りきれない場合がある。
【００４１】
図１０は本発明に係る半導体設計／製造システムの第３の実施形態の概略構成を示すブロック図である。図１０の半導体設計／製造システムは、図１の構成に新たに優先順位指定部１２を追加した構成になっている。
【００４２】
優先順位指定部１２は、チップの希望数量、希望納期および希望価格の少なくとも一つを含む製造条件の中から、二以上の製造条件を優先順位をつけて指定する。組合せ選択部１０は、優先順位指定部１２で指定された製造条件の優先順位を考慮に入れて機能ブロックの組合せを選択する。
【００４３】
例えば、ユーザがチップ一個当たり5000円以下の価格を提示したときに、計算結果データベース９に図９のような情報が格納されたとすると、ユーザの条件を満たすものとして、製造ラインFab.Ｙの「組合せ３」のみが選択される。
【００４４】
ここで、ユーザが優先順位指定部１２にて希望納期と希望価格のどちらを優先させるかを指定していれば、組合せ選択部１０は、その優先順位を考慮に入れて、所望の組合せを選択する。例えば、ユーザが希望納期（例えば１０月１５日）を最優先で、次に希望価格（例えば5000円以下）を優先させていれば、製造ラインFab.Ｘの「組合せ３」が選択される。一方、ユーザが希望価格（5000円以下）を最優先させ、次に希望納期（１０月１５日）を優先させていれば、製造ラインFab.Ｙの「組合せ３」が選択される。
【００４５】
このように、第３の実施形態では、ユーザの希望条件に優先順位をつけるため、機能ブロックの組合せを一つに絞りきれなかったり、機能ブロックの組合せが見つからない、といった不具合が起きなくなる。
【００４６】
上述した第１〜第３の実施形態では、ユーザが指定する条件の一例として、希望数量、希望納期および希望価格などを挙げたが、ユーザが指定する条件の具体的内容は特に限定されない。例えば、信号伝播速度、消費電力、雑音強度などの、ハードウェア性能に関する条件を指定してもよい。
【００４７】
上述した各実施形態で説明した半導体設計／製造システムは、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、半導体設計／製造システムの機能を実現するプログラムをフロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００４８】
また、半導体設計／製造システムの機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００４９】
【発明の効果】
以上詳細に説明したように、本発明によれば、機能ブロックごとのクリティカルエリア、チップサイズ、および製造ラインの欠陥発生率情報などを考慮に入れてチップ上に配置される機能ブロックの組合せを決定するため、ユーザの希望にかなう最適な機能ブロックの組合せを簡易かつ容易に選択できる。
【図面の簡単な説明】
【図１】本発明に係る半導体設計／製造システムの第１の実施形態の概略構成を示すブロック図。
【図２】機能ブロックを説明する図。
【図３】クリティカルエリアを説明する図。
【図４】欠陥サイズと頻度との関係を示す図。
【図５】図１の半導体設計／製造システムの処理手順を示すフローチャート。
【図６】機能ブロックの選択の一例を示す図。
【図７】図５の処理手順で計算された計算結果を格納する計算結果データベース内の情報の一例を示す図。
【図８】本発明に係る半導体設計／製造システムの第２の実施形態の概略構成を示すブロック図。
【図９】計算結果データベースに格納されている情報を示す図。
【図１０】本発明に係る半導体設計／製造システムの第３の実施形態の概略構成を示すブロック図。
【符号の説明】
１ 機能ブロックデータベース
２ 機能ブロック選択部
３ クリティカルエリア・データベース
４ チップ情報計算部
５ 欠陥発生率情報データベース
６ 良品チップ数計算部
７ 製造管理情報データベース
８ コスト納期計算部
９ 計算結果データベース
１０ 最適組合せ選択部
【発明の属する技術分野】
本発明は、複数の機能ブロックの中から任意の機能ブロックを選択してチップ上に配置する半導体設計／製造システム、半導体設計／製造方法及び半導体設計／製造プログラムに関する。
【０００２】
【従来の技術】
ＬＳＩチップの開発を一から行うのは膨大な時間とコストがかかるため、動作検証済みの機能ブロックを予め複数用意しておき、その中から適宜必要なものを選択してチップ上に配置していくという設計手法を採るのが一般的である。
【０００３】
ユーザがチップに要求するものはさまざまであり、例えば、製造コストを安くしたいとか、コストは多少高くても納期を急ぎたいとか、不良率を低くしたい等の色々な要求がある。
【０００４】
機能ブロックを組合せてチップに配置するにしても、選択される機能ブロックの種類や機能ブロックの配置の仕方などにより、歩留まりや製造コストに大きな差が出る。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来は、ユーザの要求に応じて最適な機能ブロックの組合せを選択する手法が確立されておらず、ユーザは試行錯誤的に機能ブロックを組合せてチップ上に配置して検証しなければならず、最適な機能ブロックの組合せを見つけ出すのに時間がかかるという問題があった。
【０００６】
本発明は、このような点に鑑みてなされたものであり、その目的は、チップ上に配置される最適な機能ブロックの組合せを簡易かつ容易に選択可能な半導体設計・製造システムを提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様によれば、複数の機能ブロックを組合せてチップ上に配置する半導体設計／製造システムにおいて、欠陥の存在により不良が発生する範囲を示すクリティカルエリアがそれぞれ既知である複数の機能ブロックの中から、同一チップ上に配置される機能ブロックの組合せの候補すべてを選択する機能ブロック組合せ候補選択部と、前記選択された機能ブロックの組合せのそれぞれについて、チップの前記クリティカルエリアを計算するチップ情報計算部と、前記チップ情報計算部で計算されたチップのクリティカルエリアとチップ製造ラインの欠陥発生率情報との乗算結果を、欠陥サイズを可変させて累積加算することにより、電気的不良数を計算し、次に、計算された前記電気的不良数により予測歩留まりを計算し、次に、計算された前記予測歩留まりとチップサイズから決まるウエハ一枚当たりのチップ総数とに基づいて、ウエハ一枚当たりの良品チップ数を計算する歩留まり計算部と、採用する製造ラインにおける各工程の製造コスト情報および工期情報と、前記歩留まり計算部で計算されたウエハ一枚当たりの良品チップ数とに基づいて、製品が出来上がるまでにウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間を計算するコスト納期情報計算部と、前記機能ブロックの組合せの候補のそれぞれごとに、前記コスト納期情報計算部で計算された結果を示す情報を格納する計算結果データベースと、前記計算結果データベースに格納された情報の中から、ユーザの要求に合わせて、いずれか一つの機能ブロックの組合せの候補を前記複数の機能ブロックとして選択する組合せ選択部と、をを備えることを特徴とする半導体設計／製造システムが提供される。
【０００８】
【発明の実施の形態】
以下、本発明に係る半導体設計／製造システム、半導体設計／製造方法及び半導体設計／製造プログラムの実施形態について、図面を参照しながら具体的に説明する。
【０００９】
（第１の実施形態）
図１は本発明に係る半導体設計／製造システムの第１の実施形態の概略構成を示すブロック図である。図１の半導体設計／製造システムは、機能ブロックデータベース１と、機能ブロック選択部２と、クリティカルエリア・データベース３と、チップ情報計算部４と、欠陥発生率情報データベース５と、歩留まり計算部６と、製造管理情報データベース７と、コスト納期情報計算部８と、計算結果データベース９と、組合せ選択部１０とを備えている。
【００１０】
機能ブロックデータベース１は、任意に選択してチップ上に配置可能な複数の機能ブロックを格納する。ここで、機能ブロックとは、動作検証済みの回路モジュールであり、機能ブロックデータベース１には、種々の機能ブロックが格納されている。
【００１１】
機能ブロック選択部２は、複数の機能ブロックの中から、同一チップ上に配置される機能ブロックを選択する。例えば図２は、機能ブロックＡ〜Ｅを選択してチップ上に配置する例を示している。
【００１２】
クリティカルエリア・データベース３は、複数の機能ブロックそれぞれに対応するクリティカルエリア情報を格納する。ここで、クリティカルエリアとは、欠陥の存在により不良が発生する範囲であり、例えば図３の斜線部２１がクリティカルエリアを示している。図示の円形の欠陥２２の中心が斜線部内にあるときは、この欠陥は隣接する２本の配線にまたがってしまい、配線間が導通してしまう。一方、図示の欠陥よりもサイズの小さな欠陥（図示の点線）２３の場合、その中心部が斜線部に存在しても２本の配線にはまたがらない。このように、クリティカルエリアは、レイアウトパターンや欠陥サイズにより変化する。
【００１３】
図４の曲線ａは欠陥サイズとクリティカルエリアの大きさとの関係を示す図である。図示のように、欠陥サイズが大きいほどクリティカルエリアは大きくなるが、欠陥サイズが所定のしきい値を超えると、クリティカルエリアは一定になる。
【００１４】
図１に戻って、チップ情報計算部４は、選択された機能ブロックの面積を合算したチップサイズと、ウエハ当たりのチップ総数と、選択された機能ブロックそれぞれについてのクリティカルエリアの総和と、を計算する。クリティカルエリアは、クリティカルエリア・データベース３から読み出す。
【００１５】
欠陥発生率情報データベース５は、製造ラインごとの欠陥発生率情報を格納する。歩留まり計算部６は、チップ情報計算部４の計算結果と製造ラインごとの欠陥発生率情報とに基づいて、ウエハ一枚当たりの良品チップ数を計算する。製造ラインごとの欠陥発生率は、欠陥発生率情報データベース５から読み出される。
【００１６】
製造管理情報データベース７は、製造ラインごとのコストおよび工期に関する製造管理情報を格納する。コスト納期情報計算部８は、歩留まり計算部６の計算結果と製造ラインごとのコストおよび工期に関する製造管理情報とに基づいて、チップの製造コストおよび納期を計算する。製造管理情報は製造管理情報データベース７から読み出される。
【００１７】
計算結果データベース９は、コスト納期情報計算部８での計算結果を格納する。組合せ選択部１０は、異なる機能ブロックの組合せからなる複数のチップのそれぞれについてコスト納期情報計算部８で計算されたチップの製造コストおよび納期に関する情報に基づいて、チップを構成する機能ブロックの最適な組合せを選択する。
【００１８】
図５は図１の半導体設計／製造システムの処理手順を示すフローチャートである。まず、機能ブロック選択部２から、同一チップ上に配置される機能ブロックを選択する（ステップＳ１）。図６は機能ブロックの選択の一例を示しており、機能ブロックＡの候補であるブロックＡ１〜Ａ５の中からブロックＡ２を選択し、機能ブロックＢの候補であるブロックＢ１〜Ｂ４の中からブロックＢ３を選択し、機能ブロックＣの候補であるブロックＣ１〜Ｃ６の中からブロックＣ４を選択し、機能ブロックＤの候補であるブロックＤ１〜Ｄ７の中からブロックＤ７を選択し、機能ブロックＥの候補であるブロックＥ１〜Ｅ３の中からブロックＥ２を選択し、選択した各ブロックをチップ上の図示の位置に配置する例を示している。
【００１９】
図５のステップＳ１の処理が終わると、次に、チップ情報計算部４は、選択した機能ブロックそれぞれに対応するクリティカルエリアをクリティカルエリア・データベース３から読み出し、これらクリティカルエリアを合算することにより、チップのクリティカルエリアを計算する。また、選択した機能ブロックそれぞれの面積に基づいてチップサイズとウエハ当たりのチップ総数とを計算する（ステップＳ２）。
【００２０】
次に、歩留まり計算部６は、採用する製造ラインの欠陥密度分布Ｄ（Ｒ）は図４の曲線ｂに示すように既知であることから、この欠陥密度分布Ｄ（Ｒ）を欠陥発生率情報データベース５から読み出す(ステップＳ３）。
【００２１】
次に、歩留まり計算部６は、ステップＳ３で読み出した欠陥密度分布Ｄ（Ｒ）とステップＳ２で計算したチップのクリティカルエリアＡｃ（Ｒ）とに基づいて、以下の（１）式に基づいて電気的不良数λを計算する（ステップＳ４）。電気的不良数は図４の斜線部ｃである。
【００２２】
λ＝∫Ａｃ（Ｒ）・Ｄ（Ｒ）ｄＲ （１）
次に、歩留まり計算部６は、予測歩留まりＹを計算する（ステップＳ５）。ここでは、例えばポアソン分布を仮定して、以下の（２）式に基づいて予測歩留まりＹを計算する。
【００２３】
Ｙ＝ｅｘｐ（−λ） （２）
次に、歩留まり計算部６は、チップサイズから決まるウエハ一枚当たりのチップ総数と予測歩留まりとに基づいて、ウエハ一枚当たりの良品チップ数を計算する（ステップＳ６）。
【００２４】
なお、ステップＳ６において、チップ情報計算部４が計算したウエハ一枚当たりのチップ総数と歩留まり計算部６が計算した予測歩留まりに基づいて、コスト納期情報計算部８がウエハ一枚当たりの良品チップ数を計算してもよい。
【００２５】
次に、コスト納期情報計算部８は、製造管理情報データベース７から、採用する製造ラインにおける各工程の製造コスト情報と工期情報を読み出し、その情報に基づいて、製品が出来上がるまでにウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間とを計算する（ステップＳ７）。
【００２６】
ステップＳ７の計算結果は計算結果データベース９に格納される（ステップＳ８）。ここでは、選択した機能ブロックの組合せごとに分類して、ステップＳ７の計算結果を格納する。
【００２７】
図７は計算結果データベース９内の情報の一例を示す図である。図７の計算結果データベース９は、機能ブロックの組合せごとに、ブロック構成と、チップサイズと、ウエハ一枚当たりのチップ総数と、ウエハ一枚当たりの良品チップ数と、ウエハ一枚当たりの製造コストと、良品チップ一個当たりの製造コストと、ウエハ一枚当たりの製造時間と、良品チップ一個当たりの製造時間などの情報を格納する。
【００２８】
次に、すべての機能ブロックの組合せについてステップＳ１〜Ｓ８の処理を行ったか否かが判定され（ステップＳ９）、まだ処理を行っていない機能ブロックの組合せがあれば、ステップＳ１で新たな機能ブロックの組合せを選択し、ステップＳ２以降の処理を繰り返す。
【００２９】
すべての組合せについての処理が終わると、組合せ選択部１０は、最適な機能ブロックの組合せを選択する（ステップＳ１０）。ユーザによって、チップに要求するものが異なるため、ここでは、ユーザの要求に合わせて最適な機能ブロックの組合せを選択する。最適な組合せの具体例としては、例えば、ウエハ一枚当たりの良品チップ数が最も多いものや、良品チップ一個当たりのコストが最も安いものや、納期が最も短いものなどが考えられる。
【００３０】
さらに、特に図示していないが、選択された最適な機能ブロックの組合せに基づいて、ユーザの要求する半導体装置が設計／製造されてユーザに納入される。このとき、ユーザに納入される形態としては、半導体装置の完成品であってもよいし、ユーザ側で半導体装置の完成品を製造するためのソフトIP、ファームIP及びハードIPなどの設計データであってもよい。
【００３１】
このように、本実施形態では、同一チップに配置可能な機能ブロックの組合せごとに、ウエハ一枚当たりに必要な製造コストおよび製造時間や、良品チップ一個当たりの製造コストおよび製造時間などの情報を計算して比較するため、顧客の要求に合わせて最適な機能ブロックの組合せを簡易かつ容易に選択できる。
【００３２】
ところで、上述した図５のフローチャートでは、製造ラインごとの処理は行っていないが、複数の製造ラインのいずれかを選択可能な場合は、各製造ラインごとに図５の処理を行って、その計算結果を計算結果データベース９に格納しておき、その中から最適な製造ラインを選択してもよい。これにより、最適な製造ラインでの最適な機能ブロックの組合せを選択できる。
【００３３】
（第２の実施形態）
第２の実施形態は、ユーザから予め具体的に指定された条件に見合う機能ブロックの組合せと製造ラインの選定を行うものである。
【００３４】
図８は本発明に係る半導体設計／製造システムの第２の実施形態の概略構成を示すブロック図である。図８の半導体設計／製造システムは、図１の構成に新たに条件指定部１１を追加した構成になっている。
【００３５】
条件指定部１１は、チップの希望数量、希望納期および希望価格の少なくとも一つを含む製造条件を指定する。組合せ選択部１０は、条件指定部１１で指定された情報に従って、最適な機能ブロックの組合せを選択する。
【００３６】
組合せ選択部１０は、ユーザが条件指定部１１にて指定した希望数量、希望納期、希望価格などの各種の条件に見合う機能ブロックの組合せを選択する。
【００３７】
例えば、ユーザが、１０月１５日までに、チップ一個当たり6000円以下の値段で10000個のチップ納品を希望したときに、計算結果データベース９に図９のような情報が格納されたとすると、組合せ選択部１０は、図９の製造ラインFab.Xの「組合せ３」を選択する。
【００３８】
このように、第２の実施形態では、ユーザが希望する条件に最も合致する機能ブロックの組合せを選択するため、ユーザの希望に沿わないチップが製造されるおそれがなくなる。
【００３９】
（第３の実施形態)
第３の実施形態は、ユーザの希望条件に優先順位をつけ、優先順位の高い順に機能ブロックの組合せを検討するものである。
【００４０】
第２の実施形態のように、ユーザの希望条件に見合うような機能ブロックの組合せを選択する場合、場合によってはユーザの希望条件に見合うものが見つからなかったり、希望条件に見合うものが複数見つかって一つに絞りきれない場合がある。
【００４１】
図１０は本発明に係る半導体設計／製造システムの第３の実施形態の概略構成を示すブロック図である。図１０の半導体設計／製造システムは、図１の構成に新たに優先順位指定部１２を追加した構成になっている。
【００４２】
優先順位指定部１２は、チップの希望数量、希望納期および希望価格の少なくとも一つを含む製造条件の中から、二以上の製造条件を優先順位をつけて指定する。組合せ選択部１０は、優先順位指定部１２で指定された製造条件の優先順位を考慮に入れて機能ブロックの組合せを選択する。
【００４３】
例えば、ユーザがチップ一個当たり5000円以下の価格を提示したときに、計算結果データベース９に図９のような情報が格納されたとすると、ユーザの条件を満たすものとして、製造ラインFab.Ｙの「組合せ３」のみが選択される。
【００４４】
ここで、ユーザが優先順位指定部１２にて希望納期と希望価格のどちらを優先させるかを指定していれば、組合せ選択部１０は、その優先順位を考慮に入れて、所望の組合せを選択する。例えば、ユーザが希望納期（例えば１０月１５日）を最優先で、次に希望価格（例えば5000円以下）を優先させていれば、製造ラインFab.Ｘの「組合せ３」が選択される。一方、ユーザが希望価格（5000円以下）を最優先させ、次に希望納期（１０月１５日）を優先させていれば、製造ラインFab.Ｙの「組合せ３」が選択される。
【００４５】
このように、第３の実施形態では、ユーザの希望条件に優先順位をつけるため、機能ブロックの組合せを一つに絞りきれなかったり、機能ブロックの組合せが見つからない、といった不具合が起きなくなる。
【００４６】
上述した第１〜第３の実施形態では、ユーザが指定する条件の一例として、希望数量、希望納期および希望価格などを挙げたが、ユーザが指定する条件の具体的内容は特に限定されない。例えば、信号伝播速度、消費電力、雑音強度などの、ハードウェア性能に関する条件を指定してもよい。
【００４７】
上述した各実施形態で説明した半導体設計／製造システムは、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、半導体設計／製造システムの機能を実現するプログラムをフロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
【００４８】
また、半導体設計／製造システムの機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００４９】
【発明の効果】
以上詳細に説明したように、本発明によれば、機能ブロックごとのクリティカルエリア、チップサイズ、および製造ラインの欠陥発生率情報などを考慮に入れてチップ上に配置される機能ブロックの組合せを決定するため、ユーザの希望にかなう最適な機能ブロックの組合せを簡易かつ容易に選択できる。
【図面の簡単な説明】
【図１】本発明に係る半導体設計／製造システムの第１の実施形態の概略構成を示すブロック図。
【図２】機能ブロックを説明する図。
【図３】クリティカルエリアを説明する図。
【図４】欠陥サイズと頻度との関係を示す図。
【図５】図１の半導体設計／製造システムの処理手順を示すフローチャート。
【図６】機能ブロックの選択の一例を示す図。
【図７】図５の処理手順で計算された計算結果を格納する計算結果データベース内の情報の一例を示す図。
【図８】本発明に係る半導体設計／製造システムの第２の実施形態の概略構成を示すブロック図。
【図９】計算結果データベースに格納されている情報を示す図。
【図１０】本発明に係る半導体設計／製造システムの第３の実施形態の概略構成を示すブロック図。
【符号の説明】
１ 機能ブロックデータベース
２ 機能ブロック選択部
３ クリティカルエリア・データベース
４ チップ情報計算部
５ 欠陥発生率情報データベース
６ 良品チップ数計算部
７ 製造管理情報データベース
８ コスト納期計算部
９ 計算結果データベース
１０ 最適組合せ選択部
Claims (14)
- 複数の機能ブロックを組合せてチップ上に配置する半導体設計／製造システムにおいて、
欠陥の存在により不良が発生する範囲を示すクリティカルエリアがそれぞれ既知である複数の機能ブロックの中から、同一チップ上に配置される機能ブロックの組合せの候補すべてを選択する機能ブロック組合せ候補選択部と、
前記選択された機能ブロックの組合せのそれぞれについて、チップの前記クリティカルエリアを計算するチップ情報計算部と、
前記チップ情報計算部で計算されたチップのクリティカルエリアとチップ製造ラインの欠陥発生率情報との乗算結果を、欠陥サイズを可変させて累積加算することにより、電気的不良数を計算し、次に、計算された前記電気的不良数により予測歩留まりを計算し、次に、計算された前記予測歩留まりとチップサイズから決まるウエハ一枚当たりのチップ総数とに基づいて、ウエハ一枚当たりの良品チップ数を計算する歩留まり計算部と、
採用する製造ラインにおける各工程の製造コスト情報および工期情報と、前記歩留まり計算部で計算されたウエハ一枚当たりの良品チップ数とに基づいて、製品が出来上がるまでにウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間を計算するコスト納期情報計算部と、
前記機能ブロックの組合せの候補のそれぞれごとに、前記コスト納期情報計算部で計算された結果を示す情報を格納する計算結果データベースと、
前記計算結果データベースに格納された情報の中から、ユーザの要求に合わせて、いずれか一つの機能ブロックの組合せの候補を前記複数の機能ブロックとして選択する組合せ選択部と、をを備えることを特徴とする半導体設計／製造システム。 - 前記組合せ選択部は、ウエハ一枚当たりの良品チップ数が最大になる機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項１に記載の半導体設計／製造システム。
- 前記組合せ選択部は、良品チップ一個当たりの製造コストが最小になる機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項１に記載の半導体設計／製造システム。
- 前記組合せ選択部は、良品チップ一個当たりの製造工期を最も短縮可能な機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項１に記載の半導体設計／製造システム。
- チップの希望数量、希望納期および希望価格の少なくとも一つを含む製造条件を指定する条件指定部をさらに備え、
前記組合せ選択部は、前記指定された製造条件を満たす機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項１に記載の半導体設計／製造システム。 - チップの希望数量、希望納期および希望価格の少なくとも一つを含む複数の製造条件に対して優先順位を指定する優先順位指定部をさらに備え、
前記組合せ選択部は、前記指定された優先順位を考慮に入れて機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項１に記載の半導体設計／製造システム。 - 前記機能ブロック組合せ候補選択部は、同一チップ上に配置される機能ブロックの複数の組合せを順次選択し、
前記チップ情報計算部、前記歩留まり計算部及び前記コスト納期情報計算部は、前記機能ブロック組合せ候補選択部の選択結果に応じて、各計算を繰返し行うことを特徴とする請求項１に記載の半導体設計／製造システム。 - 複数の機能ブロックを組合せてチップ上に配置する半導体設計／製造方法において、
欠陥の存在により不良が発生する範囲を示すクリティカルエリアがそれぞれ既知である複数の機能ブロックの中から、同一チップ上に配置される機能ブロックの組合せの候補すべてを選択するステップと、
前記選択された機能ブロックの組合せのそれぞれについて、チップの前記クリティカルエリアを計算するステップと、
前記計算されたチップのクリティカルエリアとチップ製造ラインの欠陥発生率情報との乗算結果を、欠陥サイズを可変させて累積加算することにより、電気的不良数を計算し、次に、計算された前記電気的不良数により予測歩留まりを計算し、次に、計算された前記予測歩留まりとチップサイズから決まるウエハ一枚当たりのチップ総数とに基づいて、ウエハ一枚当たりの良品チップ数を計算するステップと、
採用する製造ラインにおける各工程の製造コスト情報および工期情報と、前記計算されたウエハ一枚当たりの良品チップ数とに基づいて、製品が出来上がるまでにウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間を計算するステップと、
前記機能ブロックの組合せの候補のそれぞれごとに、前記計算されたウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間とについての情報を計算結果データベースに格納するステップと、
前記計算結果データベースに格納された情報の中から、ユーザの要求に合わせて、いずれか一つの機能ブロックの組合せの候補を前記複数の機能ブロックとして選択するステップと、を備えることを特徴とする半導体設計／製造方法。 - 前記組合せを選択するとき、ウエハ一枚当たりの良品チップ数が最大になる機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項８に記載の半導体設計／製造方法。
- 前記組合せを選択するとき、良品チップ一個当たりの製造コストが最小になる機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項８に記載の半導体設計／製造方法。
- 前記組合せを選択するとき、良品チップ一個当たりの製造工期を最も短縮可能な機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項８に記載の半導体設計／製造方法。
- 前記組合せを選択するとき、指定されたチップの希望数量、希望納期および希望価格の少なくとも一つを含む製造条件を満たす機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項８に記載の半導体設計／製造方法。
- 前記組合せを選択するとき、チップの希望数量、希望納期および希望価格の少なくとも一つを含む複数の製造条件に対して指定された優先順位を考慮に入れて機能ブロックの組合せの候補を前記複数の機能ブロックとして選択することを特徴とする請求項８に記載の半導体設計／製造方法。
- 複数の機能ブロックを組合せてチップ上に配置する半導体設計／製造プログラムにおいて、
欠陥の存在により不良が発生する範囲を示すクリティカルエリアがそれぞれ既知である複数の機能ブロックの中から、同一チップ上に配置される機能ブロックの組合せの候補すべてを選択するステップと、
前記選択された機能ブロックの組合せのそれぞれについて、チップの前記クリティカルエリアを計算するステップと、
前記計算されたチップのクリティカルエリアとチップ製造ラインの欠陥発生率情報との乗算結果を、欠陥サイズを可変させて累積加算することにより、電気的不良数を計算し、次に、計算された前記電気的不良数により予測歩留まりを計算し、次に、計算された前記予測歩留まりとチップサイズから決まるウエハ一枚当たりのチップ総数とに基づいて、ウエハ一枚当たりの良品チップ数を計算するステップと、
採用する製造ラインにおける各工程の製造コスト情報および工期情報と、前記計算されたウエハ一枚当たりの良品チップ数とに基づいて、製品が出来上がるまでにウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間を計算するステップと、
前記機能ブロックの組合せの候補のそれぞれごとに、前記計算されたウエハ一枚当たりに必要な製造コストおよび製造時間と、良品チップ一個当たりの製造コストおよび製造時間とについての情報を計算結果データベースに格納するステップと、
前記計算結果データベースに格納された情報の中から、ユーザの要求に合わせて、いずれか一つの機能ブロックの組合せの候補を前記複数の機能ブロックとして選択するステップと、をコンピュータに実行させることを特徴とする半導体設計／製造プログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002378103A JP3958205B2 (ja) | 2001-12-26 | 2002-12-26 | 半導体設計／製造システム、半導体設計／製造方法、及び半導体設計／製造プログラム |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001394884 | 2001-12-26 | ||
| JP2002378103A JP3958205B2 (ja) | 2001-12-26 | 2002-12-26 | 半導体設計／製造システム、半導体設計／製造方法、及び半導体設計／製造プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004031891A JP2004031891A (ja) | 2004-01-29 |
| JP3958205B2 true JP3958205B2 (ja) | 2007-08-15 |
Family
ID=31189876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002378103A Expired - Fee Related JP3958205B2 (ja) | 2001-12-26 | 2002-12-26 | 半導体設計／製造システム、半導体設計／製造方法、及び半導体設計／製造プログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3958205B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200622275A (en) * | 2004-09-06 | 2006-07-01 | Mentor Graphics Corp | Integrated circuit yield and quality analysis methods and systems |
| JP4801910B2 (ja) * | 2005-02-17 | 2011-10-26 | 株式会社東芝 | 半導体チップの設計方法 |
| JP4704825B2 (ja) * | 2005-07-08 | 2011-06-22 | 富士通セミコンダクター株式会社 | 歩留り予測システム |
| US7386815B2 (en) * | 2005-10-27 | 2008-06-10 | International Business Machines Corporation | Test yield estimate for semiconductor products created from a library |
| KR100703982B1 (ko) | 2006-01-23 | 2007-04-09 | 삼성전자주식회사 | 반도체 집적 회로 장치의 레이아웃 분석 방법, 레이아웃 분석 시스템, 스탠다드 셀 라이브러리, 마스크 및 반도체 집적 회로 장치 |
| JP5095278B2 (ja) | 2006-08-10 | 2012-12-12 | 株式会社日立製作所 | 半導体デバイス歩留り予測システムおよび方法 |
| JP6364600B2 (ja) * | 2013-07-02 | 2018-08-01 | 学校法人福岡大学 | 情報管理システム |
-
2002
- 2002-12-26 JP JP2002378103A patent/JP3958205B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004031891A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9665679B2 (en) | Systems and methods for designing integrated circuits with consideration of horizontal and vertical wiring demand ratios | |
| EP0145925B1 (en) | Iterative method for establishing connections between nodes and the resulting product | |
| US6548902B2 (en) | Semiconductor integrated circuit device, circuit design apparatus, and circuit design method | |
| JPH10313058A (ja) | 半導体集積回路設計装置、半導体集積回路設計方法、半導体集積回路設計プログラムを記録したコンピュータ読み取り可能な記録媒体、及び、半導体集積回路製造方法 | |
| TW200807268A (en) | Method and apparatus for approximating diagonal lines in placement | |
| JP3958205B2 (ja) | 半導体設計／製造システム、半導体設計／製造方法、及び半導体設計／製造プログラム | |
| US7657858B2 (en) | Automated electrostatic discharge structure placement and routing in an integrated circuit | |
| US8667433B2 (en) | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof | |
| US6775816B2 (en) | Semiconductor design/fabrication system, semiconductor design/fabrication method and semiconductor design/fabrication program | |
| KR20190037046A (ko) | 반도체 장치의 설계 방법 및 시스템 | |
| JP3229235B2 (ja) | 配線整形方法及び装置、禁止領域半径決定方法及び装置 | |
| CN111950228A (zh) | 布线方法、装置、设备及存储介质 | |
| JP3705737B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP4312671B2 (ja) | デザインルールチェック実行装置 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP3071767B2 (ja) | 自動配置配線方法及び自動配線システム並びにその記録媒体 | |
| JP2011145971A (ja) | 半導体集積回路の設計方法 | |
| JPH11121626A (ja) | 概略経路決定方法および概略経路決定方式 | |
| JP2021128712A (ja) | 情報処理装置及びプリント基板シミュレータ方法、及びプログラム | |
| JPH06131418A (ja) | 自動配置優先順位決定方法及び装置 | |
| JP2002215704A (ja) | モジュールの端子位置決定方法及び装置 | |
| JPH07121600A (ja) | 配線経路処理方法 | |
| JPH1070241A (ja) | 自動配置方法 | |
| JPH05259285A (ja) | 配線経路処理方法、及び配線経路処理システム | |
| JP2005108065A (ja) | 集積回路の配線処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |