JP5318811B2 - ２次元／３次元映像処理装置および映像表示装置 - Google Patents

Description

本発明は映像表示処理に関し、特に、２次元および３次元映像を同一の映像表示装置で表示を行うことを可能とする２次元／３次元映像処理装置に関する。

現在、３次元映像装置が、映画館などの商用施設での普及が促進されていると共に、家庭用のテレビジョンへの搭載が始まろうとしている。

図６に示すように、３次元映像処理においては、入力映像信号は、例えば、規格制定団体であるＨＤＭＩが規定した放送規格のサイド・バイ・サイド方式や、パッケージメディアであるBlu-ray Disc（登録商標）規格のトップ・アンド・ボトム方式で伝送される。これらの方式で伝送を受けた３次元映像装置は、例えば３次元映像出力方式のひとつであるシャッターメガネ方式を適用する場合であれば、フレームシーケンシャル方式に変換処理を行った上で立体視映像信号を出力し、視聴者はシャッターメガネを着用して、３次元映像を視聴する。

一方、２次元映像処理においては、液晶パネルを使用する場合など、表示素子の応答速度が遅い場合には、スポーツなどの動きの激しい映像では残像感（動画ぼやけ）が出てしまうことがある。このため、入力映像の周波数を２倍にするいわゆる倍速変換処理を行い、この現象の解消を行っている。倍速変換処理においては、例えば６０フレーム／秒（Ｈｚ）の映像信号を１２０フレーム／秒（Ｈｚ）に変換している。

２次元および３次元映像を同一の映像表示装置で表示を行う場合、映像信号処理内容の異なる２次元および３次元映像信号処理を行うために、従来は２次元映像信号処理用と３次元映像信号処理用との回路およびメモリを各々設けて処理を行っていた。

例えば、従来の２次元／３次元映像表示装置は、図７に示すように、２次元用映像信号処理部１００と、３次元用映像信号処理部１１０と、２Ｄ／３Ｄ検出部１２０と、映像信号選択部１３０とを有している。２次元用映像信号処理部１００は、上述の動画特性を向上するための倍速変換処理を行うものであり、２Ｄ用メモリ１０１、動き検出回路１０２、補間フレーム生成回路１０３、２Ｄ出力タイミング制御回路１０４からなっている。また、３次元用映像信号処理部１１０は、上述の映像信号方式の変換処理を行うものであり、３Ｄ用メモリ１１１、３Ｄ倍速処理回路１１２、３Ｄ出力タイミング制御回路１１３からなっている。

しかしながら、上述のような従来技術では、２次元用映像信号処理部と３次元用映像信号処理部とを各々設けているために、回路・メモリ規模・コストが大きくなると共に、消費電力も大きくなってしまうという問題がある。

本願発明は、上記課題に鑑みてなされたものであり、回路・メモリ規模・コストおよび消費電力を、より小さくすることが可能となる２次元／３次元映像処理装置を提供することを目的としている。

上記の課題を解決するために、本発明の２次元／３次元映像処理装置は、入力映像信号が２次元映像信号か３次元映像信号かを検出する２Ｄ／３Ｄ検出部と、入力映像信号が２次元映像信号の場合と３次元映像信号の場合とで共通に用いられるフレームメモリを有し、上記２Ｄ／３Ｄ検出部の検出結果に基づいて、上記フレームメモリから読み出される上記入力映像信号から２次元出力フレーム信号または３次元出力フレーム信号を生成する２Ｄ／３Ｄフレーム生成処理部と、上記２Ｄ／３Ｄ検出部の検出結果に基づき、上記２Ｄ／３Ｄフレーム生成処理部で生成された上記２次元出力フレーム信号または３次元出力フレーム信号を所望の順序およびタイミングで出力する２Ｄ／３Ｄ出力タイミング制御部とを備え、上記２Ｄ／３Ｄフレーム生成処理部は、上記フレームメモリと、上記フレームメモリから読み出される２次元映像信号に対して倍速処理を行うことで、２次元出力フレーム信号としての倍速映像信号を生成する２次元信号処理部と、上記フレームメモリから読み出される３次元映像信号に対して立体視映像信号生成処理を行うことで３次元出力フレーム信号としての立体視映像信号を生成する３次元信号処理部と、上記２Ｄ／３Ｄ検出部の検出結果に基づき、上記２次元信号処理部で生成される倍速映像信号および上記３次元信号処理部で生成される上記立体視映像信号の何れか一方を選択して出力する出力選択部とを具備し、上記２Ｄ／３Ｄ出力タイミング制御部は、上記２Ｄ／３Ｄフレーム生成処理部で生成された２次元出力フレーム信号または３次元出力フレーム信号がデータ入力される論理ゲート素子部と、上記２Ｄ／３Ｄ検出部の検出結果に基づき、所望のクロックの選択を行うクロック選択部とを具備し、上記論理ゲート素子部は、上記クロック選択部で選択されるクロックに応じて、所望の順序およびタイミングで上記２次元出力フレーム信号または３次元出力フレーム信号を出力することを特徴としている。

上記の構成によれば、入力映像信号は２次元映像信号か３次元映像信号に関わらず、一旦共通のフレームメモリに格納された後、上記２Ｄ／３Ｄ検出部の検出結果に基づいて、２次元出力フレーム信号または３次元出力フレーム信号が生成される。これにより、２次元映像信号処理用と３次元映像信号処理用との回路およびメモリを各々設けて処理を行っていた従来構成に比べ、メモリを削減することが可能となる。また、２次元映像信号の場合と、３次元映像信号の場合とで、各々最適なクロックを選択することにより、従来、両者の処理のために両方で行っていたクロック出力を行わないために消費電力が削減されることになる。さらに、フレームメモリを２次元映像の場合と３次元映像の場合とで共通化した上記２Ｄ／３Ｄフレーム生成処理部において、２次元出力フレーム信号または３次元出力フレーム信号を適切に生成して出力することができる。また、上記論理ゲート素子部に入力された２次元出力フレーム信号または３次元出力フレーム信号は、クロック選択部で選択された所望のクロックにて、所望の順序およびタイミングで出力することができる。この構成では、上記論理ゲート素子部を、２次元映像信号の場合と３次元映像信号の場合とで共通に用いることができ、上記２Ｄ／３Ｄ出力タイミング制御部の回路構成を簡略化できる。

また、上記２次元／３次元映像処理装置では、上記２Ｄ／３Ｄ検出部は、入力映像信号が有する２Ｄ／３Ｄフラグを検出することにより上記入力映像信号が２次元映像信号か３次元映像信号かを検出する、あるいは、入力映像信号の特徴を抽出することにより上記入力映像信号が２次元映像信号か３次元映像信号かを検出する構成とすることができる。

また、上記２次元／３次元映像処理装置では、上記２Ｄ／３Ｄ出力タイミング制御部は、入力映像信号が２次元映像信号の場合と３次元映像信号の場合とで、異なった出力タイミングで映像信号を出力する構成とすることができる。

また、上記２次元／３次元映像処理装置では、上記２Ｄ／３Ｄ出力タイミング制御部は、２次元映像出力の時には１２０Ｈｚ、３次元映像出力の時には２４０Ｈｚで映像信号を出力する構成とすることができる。

本発明の２次元／３次元映像処理装置は、以上のように、入力映像信号が２次元映像信号か３次元映像信号かを検出する２Ｄ／３Ｄ検出部と、入力映像信号が２次元映像信号の場合と３次元映像信号の場合とで共通に用いられるフレームメモリを有し、上記２Ｄ／３Ｄ検出部の検出結果に基づいて、上記フレームメモリから読み出される上記入力映像信号から２次元出力フレーム信号または３次元出力フレーム信号を生成する２Ｄ／３Ｄフレーム生成処理部と、上記２Ｄ／３Ｄ検出部の検出結果に基づき、上記２Ｄ／３Ｄフレーム生成処理部で生成された上記２次元出力フレーム信号または３次元出力フレーム信号を所望の順序およびタイミングで出力する２Ｄ／３Ｄ出力タイミング制御部とを備えた構成である。

それゆえ、入力映像信号は２次元映像信号か３次元映像信号に関わらず、一旦共通のフレームメモリに格納された後、上記２Ｄ／３Ｄ検出部の検出結果に基づいて、２次元出力フレーム信号または３次元出力フレーム信号が生成される。これにより、２次元映像信号処理用と３次元映像信号処理用との回路およびメモリを各々設けて処理を行っていた従来構成に比べ、メモリを削減することが可能となるといった効果を奏する。

本発明の一実施形態を示すものであり、２次元／３次元映像処理装置の基本構成を示す図である。 上記２次元／３次元映像処理装置における２Ｄ／３Ｄフレーム生成処理部の一実施例を示す図である。 上記２次元／３次元映像処理装置における２Ｄ／３Ｄ出力タイミング制御部の一実施例を示す図である。 上記２Ｄ／３Ｄ出力タイミング制御部の入力信号が２次元の場合のタイミングチャートを示す図である。 上記２Ｄ／３Ｄ出力タイミング制御部の入力信号が３次元の場合のタイミングチャートを示す図である。 ３次元テレビジョンの入出力データ形式を示す図である。 従来の２次元および３次元映像信号処理を示す図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

図１は、本発明による２次元／３次元映像処理装置（以下、本処理装置）の基本構成および信号処理の流れを示す図である。図１に示すように、本処理装置は、２Ｄ／３Ｄ検出部１０と２Ｄ／３Ｄフレーム生成処理部２０と２Ｄ／３Ｄ出力タイミング制御部３０とからなる。図１の映像信号処理部においては、入力映像信号として、信号が２次元信号の場合は６０Ｈｚの信号が、３次元信号の場合はサイド・バイ・サイド形式で６０Ｈｚの信号が入力される場合を示す。

入力映像信号は、２Ｄ／３Ｄ検出部１０に入力され、ここで３次元信号であるか否かが検出される。具体的には、入力映像信号にＨＤＭＩ規格などで規定されている２次元映像であるか３次元映像であるかを示す２Ｄ／３Ｄフラグが入っており、そのフラグが入力映像信号が３次元映像であることを示す値となっている場合には、該入力映像信号は３次元信号であることが検出される。また、入力映像信号にＨＤＭＩ規格などで規定されている上記２Ｄ／３Ｄフラグが入っていない場合には、入力映像信号が３次元映像である場合の特徴を抽出することで、入力映像信号が３次元映像であると判断できる。本実施の形態のように３次元信号がサイド・バイ・サイド形式である場合には、サイド・バイ・サイド形式の特徴、例えば左側画像と右側画像との間の相関関係が強い等の特徴を抽出することにより、該入力映像信号は３次元信号であることが検出される。２Ｄ／３Ｄ検出部１０により入力映像信号が３次元信号であることが検出されると、２Ｄ／３Ｄ検出部１０は入力映像信号が３次元信号であることを示す値を出力する。２Ｄ／３Ｄ検出部１０において、入力映像信号が３次元映像でないと判断された場合、２Ｄ／３Ｄ検出部１０は入力映像信号が２次元信号であることを示す値を出力する。

さらに、入力映像信号は、２Ｄ／３Ｄフレーム生成処理部２０にも入力される。２Ｄ／３Ｄフレーム生成処理部２０では、２Ｄ／３Ｄ検出部１０で入力映像信号が２次元映像か３次元映像か判別された結果に従い、フレーム生成処理を行う。すなわち、入力映像信号が２次元映像と判別された場合には、２次元出力フレーム信号として、オリジナルのフレーム映像信号と倍速変換処理を行うための補間フレーム映像信号とを生成し、各々の信号を２系統の信号線に別々に出力する。

また、入力映像信号が３次元映像と判別された場合には、サイド・バイ・サイド形式で入力された信号の左半分と右半分を参照して、水平（ライン）方向の解像度を補間する処理を行い、各々の信号を２系統の信号線に別々に出力する。すなわち、３次元出力フレーム信号として、「左側映像信号」と「右側映像信号」とを生成し、各々の信号を２系統の信号線に別々に出力する。

２Ｄ／３Ｄフレーム生成処理部２０から出力された２系統の信号は、２Ｄ／３Ｄ出力タイミング制御部３０に出力される。２Ｄ／３Ｄ出力タイミング制御部３０は、２Ｄ／３Ｄ検出部１０で入力映像信号が２次元映像か３次元映像か判別された結果に従い、上記２系統の信号の出力タイミングを制御する。すなわち、入力映像信号が２次元映像と判別された場合には、オリジナルのフレーム映像信号と上述の補間フレーム映像信号とを交互に出力することにより倍速変換処理を行い、倍速映像信号（１２０Ｈｚ）を出力する。また、入力映像信号が３次元映像と判別された場合には、上述の水平方向の解像度を補間された「左側映像信号」と「右側映像信号」とを、フレームシーケンシャル方式に適合する様に、即ち、「左側映像信号」、「左側映像信号」、「右側映像信号」、「右側映像信号」の順序で出力することにより、立体視映像信号（２４０Ｈｚ）を出力する。

次に、上述した２次元および３次元映像表示処理の信号処理の流れを、図面を参照して、より詳細に説明する。

図２は、本発明による２Ｄ／３Ｄフレーム生成処理部２０の一実施例を示す図である。図２に示すように、２Ｄ／３Ｄフレーム生成処理部２０は、フレームメモリ２１、動き検出回路（２次元信号処理部）２２、補間フレーム生成回路（２次元信号処理部）２３、左側信号用解像度補間回路（３次元信号処理部）２４、右側信号用解像度補間回路（３次元信号処理部）２５、第１スイッチ（出力選択部）２６、および第２スイッチ（出力選択部）２７を備えて構成されている。

まず、入力映像信号が２次元映像信号である場合を示す。入力映像信号は、最初にフレームメモリ２１に供給され、フレームメモリ２１から、動き検出回路２２、補間フレーム生成回路２３および第２スイッチ２７へ供給される。動き検出回路２２は、フレームメモリ２１から供給された映像信号を用いて画像動きを検出し、動き検出信号を得る。この動き検出信号は、補間フレーム生成回路２３に供給される。補間フレーム生成回路２３は、動き検出信号に基づいて、フレームメモリ２１から供給された映像信号を用いて補間フレーム映像信号を生成する。補間フレーム生成回路２３にて生成された補間フレーム映像信号は、第１スイッチ２６の２Ｄ入力端子に供給される。また、フレームメモリ２１から第２スイッチ２７へ供給される映像信号は、第２スイッチ２７の２Ｄ入力端子に供給される。

映像信号が２次元映像信号である場合は、２Ｄ／３Ｄ検出部１０から供給される２Ｄ／３Ｄ検出信号に基づいて、第１スイッチ２６および第２スイッチ２７では２Ｄ側の入力が選択される。すなわち、第１スイッチ２６のＣｒｅ／Ｌ出力からは、補間フレーム生成回路２３にて生成された補間フレーム映像信号が出力され、第２スイッチ２７のＯｒｇ／Ｒ出力からは、フレームメモリ２１から供給されたオリジナルの映像信号が出力される。

次に、入力映像信号が３次元映像信号である場合を示す。入力映像信号は、最初にフレームメモリ２１に供給され、フレームメモリ２１から、左側信号用解像度補間回路２４、右側信号用解像度補間回路２５へ供給される。左側信号用解像度補間回路２４においては、サイド・バイ・サイド形式で入力された映像信号の左半分を参照して、水平（ライン）方向の解像度を補間し、「左側映像信号」を生成する処理を行う。水平方向の解像度を補間する処理の一例としては、隣り合った画素の値の加重平均を求めて、この値を隣り合った画素の間に補間することが挙げられる。左側信号用解像度補間回路２４の出力は、第１スイッチ２６の３Ｄ入力端子に供給される。同様に、右側信号用解像度補間回路２５においても画素を補間して「右側映像信号」を生成する処理が行われ、右側信号用解像度補間回路２５の出力は第２スイッチ２７の３Ｄ入力端子に供給される。

映像信号が３次元映像信号である場合は、２Ｄ／３Ｄ検出部１０から供給される２Ｄ／３Ｄ検出信号に基づいて、第１スイッチ２６および第２スイッチ２７では３Ｄ側の入力が選択される。すなわち、第１スイッチ２６のＣｒｅ／Ｌ出力からは、左側信号用解像度補間回路２４にて生成された「左側映像信号」が出力され、第２スイッチ２７のＯｒｇ／Ｒ出力からは、右側信号用解像度補間回路２５にて生成された「右側映像信号」が出力される。

上記のように、２Ｄ／３Ｄフレーム生成処理部２０では、入力映像信号が２次元映像の場合と３次元映像の場合とでフレームメモリ２１を共通に使用できる。

次に、２Ｄ／３Ｄ出力タイミング制御部３０の構成および処理について説明する。図３は、２Ｄ／３Ｄ出力タイミング制御部３０の一実施例を示す図である。図４は、２Ｄ／３Ｄ出力タイミング制御部３０の入力信号が２次元の場合のタイミングチャートである。図５は、２Ｄ／３Ｄ出力タイミング制御部３０の入力信号が３次元の場合のタイミングチャートである。

２Ｄ／３Ｄ出力タイミング制御部３０の基本構成は、図３に示すように、フリップフロップＦＦ１〜ＦＦ３（論理ゲート素子部）、およびスイッチＳＷ１〜ＳＷ３（クロック選択部）からなる。フリップフロップＦＦ１のＤ入力端子には２Ｄ／３Ｄフレーム生成処理部２０のＣｒｅ／Ｌ出力が供給され、ＣＫ入力端子にはスイッチＳＷ１にて選択されたクロック信号が供給される。フリップフロップＦＦ２のＤ入力端子には２Ｄ／３Ｄフレーム生成処理部２０のＯｒｇ／Ｒ出力が供給され、ＣＫ入力端子にはスイッチＳＷ２にて選択されたクロック信号が供給される。また、フリップフロップＦＦ３のＤ入力端子にはフリップフロップＦＦ１またはＦＦ２の何れかの出力信号が供給され、ＣＫ入力端子にはスイッチＳＷ３にて選択されたクロック信号が供給される。

まず、映像信号が２次元映像信号である場合を図３および図４を参照して説明する。映像信号が２次元映像信号の場合、フリップフロップＦＦ１のＤ入力端子（図４のＦＦ１：Ｄ）には補間フレーム映像信号が入力されており、フリップフロップＦＦ２のＤ入力端子（ＦＦ２：Ｄ）にはオリジナルの映像信号が入力されている。

ここで、図４のタイミングチャート上では、オリジナルの映像信号はその入力順に、Ｏｒｇ１、Ｏｒｇ２、Ｏｒｇ３、…、と記載し、補間フレーム映像信号はその入力順に、Ｃｒｅ１、Ｃｒｅ２、Ｃｒｅ３、…、と記載している。また、２Ｄ／３Ｄ出力タイミング制御部３０には、３種類のクロック信号、すなわち、Ｃｋ６０Ｈｚ、Ｃｋ１２０Ｈｚ、Ｃｋ２４０Ｈｚが入力されている。

映像信号が２次元映像信号である場合、フリップフロップＦＦ２のＣＫ入力端子（ＦＦ２：ＣＫ）には、入力クロックであるＣｋ６０ＨｚがスイッチＳＷ２を介して与えられる。すなわち、スイッチＳＷ２は、２Ｄ／３Ｄ検出信号に基づいて、一方の入力端子Ａに入力されているＣｋ６０Ｈｚを選択する。オリジナルの映像信号Ｏｒｇｘは、フリップフロップＦＦ２のＣＫ入力端子にスイッチＳＷ２からＣｋ６０Ｈｚと同位相のクロック信号が入力されることにより、このクロック信号の立ち上がりエッジでデータが保持され、その出力（ＦＦ２：Ｑ）がフリップフロップＦＦ３のＤ入力端子に与えられる。

一方、フリップフロップＦＦ１のＣＫ入力端子（ＦＦ１：ＣＫ）には、入力クロックであるＣｋ６０Ｈｚが論理反転素子およびスイッチＳＷ１を介して与えられる。すなわち、スイッチＳＷ１は、２Ｄ／３Ｄ検出信号に基づいて、一方の端子Ａに入力されているＣｋ６０Ｈｚの反転クロックを選択する。補間フレーム映像信号Ｃｒｅｘは、フリップフロップＦＦ１のＣＫ入力端子にスイッチＳＷ１からＣｋ６０Ｈｚと逆位相のクロック信号が入力されることにより、このクロック信号の立ち上がりエッジでデータが保持され、その出力（ＦＦ１：Ｑ）がフリップフロップＦＦ３のＤ入力端子に与えられる。

このため、フリップフロップＦＦ３のＤ入力端子（ＦＦ３：Ｄ）においては、Ｏｒｇ１、Ｃｒｅ１、Ｏｒｇ２、Ｃｒｅ２、…、と、オリジナル映像信号と補間フレーム映像信号とが交互に入力される。さらに、フリップフロップＦＦ３のＣＫ入力端子（ＦＦ３：ＣＫ）には、入力クロックであるＣｋ１２０Ｈｚが論理反転素子およびスイッチＳＷ３を介して与えられる。すなわち、スイッチＳＷ３は、２Ｄ／３Ｄ検出信号に基づいて、一方の端子Ａに入力されているＣｋ１２０Ｈｚの反転クロックを選択する。フリップフロップＦＦ３は、Ｃｋ１２０Ｈｚと逆位相のクロック信号が入力されることにより、その立ち上がりエッジで入力データを保持し、倍速映像信号（１２０Ｈｚ）として出力（ＦＦ３：Ｑ）する。

次に、映像信号が３次元映像信号である場合を図３および図５を参照して説明する。映像信号が３次元映像信号の場合、フリップフロップＦＦ１のＤ入力端子（図５のＦＦ１：Ｄ）には上述の水平方向の解像度を補間された「左側映像信号」が入力されており、フリップフロップＦＦ２のＤ入力端子（ＦＦ２：Ｄ）には上述の水平方向の解像度を補間された「右側映像信号」が入力されている。

ここで、図５のタイミングチャート上では、「左側映像信号」はその入力順に、Ｌ１、Ｌ２、…、と記載し、「右側映像信号」はその入力順に、Ｒ１、Ｒ２、…、と記載している。

ここで、３次元映像信号処理に使用するクロック信号につき記載する。本実施の形態では、３次元映像信号表示の際必要となるフレームシーケンシャル方式に適合するように、入力クロック信号に下記処理を行う。これにより、「左側映像信号」、「左側映像信号」、「右側映像信号」、「右側映像信号」の順序で出力することで立体視映像信号（２４０Ｈｚ）を出力する。

スイッチＳＷ１の入力端子Ｂには、入力クロックであるＣｋ６０ＨｚとＣｋ２４０Ｈｚとが論理的積素子を介して与えられる。３次元映像信号処理時には、スイッチＳＷ１は、２Ｄ／３Ｄ検出信号に基づいて、この端子Ｂに入力されているクロックを選択する。すなわち、Ｃｋ６０Ｈｚがハイレベルの時に、Ｃｋ２４０Ｈｚの信号値がクロック動作として有効となるように、Ｃｋ６０ＨｚとＣｋ２４０Ｈｚとの論理積がＦＦ１のＣＫ入力端子（ＦＦ１：ＣＫ）に供給される。

これにより、フリップフロップＦＦ１は、ＣＫ入力端子に入力されるクロック信号の立ち上がりエッジでＤ入力端子に入力される「左側映像信号」を保持し、その出力（ＦＦ１：Ｑ）がフリップフロップＦＦ３のＤ入力端子に供給される。

一方、スイッチＳＷ２の入力端子Ｂには、入力クロックであるＣｋ６０Ｈｚの反転クロックとＣｋ２４０Ｈｚとが論理的積素子を介して与えられる。３次元映像信号処理時には、スイッチＳＷ２は、２Ｄ／３Ｄ検出信号に基づいて、この端子Ｂに入力されているクロックを選択する。すなわち、Ｃｋ６０Ｈｚがローレベルの時に、Ｃｋ２４０Ｈｚの信号値がクロック動作として有効となるように、Ｃｋ６０Ｈｚの反転クロックとＣｋ２４０Ｈｚとの論理積がＦＦ２のＣＫ入力端子（ＦＦ２：ＣＫ）に供給される。

これにより、フリップフロップＦＦ２は、ＣＫ入力端子に入力されるクロック信号の立ち上がりエッジでＤ入力端子に入力される「右側映像信号」を保持し、その出力（ＦＦ２：Ｑ）がフリップフロップＦＦ３のＤ入力端子に供給される。

これにより、「左側映像信号」Ｌｘは、フリップフロップＦＦ１に入力されたデータが２回保持されて、フリップフロップＦＦ３にデータが与えられる。次いで、「右側映像信号」Ｒｘは、フリップフロップＦＦ２に入力されたデータが２回保持されて、フリップフロップＦＦ３にデータが与えられる。このため、フリップフロップＦＦ３のＤ入力端子（ＦＦ３：Ｄ）においては、Ｌ１、Ｌ１、Ｒ１、Ｒ１、Ｌ２、Ｌ２、…、となるように、「左側映像信号」と「右側映像信号」とが入力される。

また、フリップフロップＦＦ３のＣＫ入力端子（ＦＦ３：ＣＫ）には、入力クロックであるＣｋ２４０Ｈｚが論理反転素子およびスイッチＳＷ３を介して与えられる。すなわち、スイッチＳＷ３は、２Ｄ／３Ｄ検出信号に基づいて、一方の端子Ｂに入力されているＣｋ２４０Ｈｚの反転クロックを選択する。フリップフロップＦＦ３は、Ｃｋ２４０Ｈｚと逆位相のクロック信号が入力されることにより、その立ち上がりエッジで入力データを保持し、立体視映像信号（２４０Ｈｚ）として出力（ＦＦ３：Ｑ）する。

以上のように、２Ｄ／３Ｄ出力タイミング制御部３０は、フリップフロップＦＦ１〜ＦＦ３に、２Ｄ／３Ｄフレーム生成処理部２０で生成された２次元出力フレーム信号または３次元出力フレーム信号をデータ入力する。そして、２Ｄ／３Ｄ検出信号に基づいてスイッチＳＷ１〜ＳＷ３で選択されるクロック信号を上記論理ゲート素子部にクロック入力することで、フレーム信号を所望の順序およびタイミングで出力することができる。この構成では、論理ゲート素子部であるフリップフロップＦＦ１〜ＦＦ３を、２次元映像信号の場合と３次元映像信号の場合とで共通に用いることができ、２Ｄ／３Ｄ出力タイミング制御部３０の回路構成を簡略化できる。また、２次元映像信号についての出力は１２０Ｈｚで、３次元映像信号についての出力は２４０Ｈｚと、各々最適なクロックを選択することにより、従来、両者の処理のために両方で行っていたクロック出力を行わないために消費電力が削減されることになる。

このように、２次元用映像信号処理部と３次元用映像信号処理部を各々設けず、共用化することが可能となったために、回路・メモリ規模・コストおよび消費電力が大きいという課題が解消可能となる。

本処理装置と、本処理装置から出力されるフレーム信号に応じた画像を表示する表示部とを組み合わせることで、映像表示装置を構成することができる。このような映像表示装置では、上記表示部が液晶パネルである場合に、本発明の適用が好適である。これは、液晶パネルでは表示素子の応答速度が遅いため動画ぼやけの問題があるが、倍速変換処理を行うことで動画ぼやけが解消できるためである。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

本発明は、２次元／３次元映像処理における回路・メモリ規模・コストおよび消費電力を低減できるものであり、３次元映像装置等に利用することができる。

１０ ２Ｄ／３Ｄ検出部
２０ ２Ｄ／３Ｄフレーム生成処理部
２１ フレームメモリ
２２ 動き検出回路（２次元信号処理部）
２３ 補間フレーム生成回路（２次元信号処理部）
２４ 左側信号用解像度補間回路（３次元信号処理部）
２５ 右側信号用解像度補間回路（３次元信号処理部）
２６ 第１スイッチ（出力選択部）
２７ 第２スイッチ（出力選択部）
３０ ２Ｄ／３Ｄ出力タイミング制御部
ＦＦ１〜ＦＦ３ フリップフロップ（論理ゲート素子部）
ＳＷ１〜ＳＷ３ スイッチ（クロック選択部）

Claims (6)

1. 入力映像信号が２次元映像信号か３次元映像信号かを検出する２Ｄ／３Ｄ検出部と、
   入力映像信号が２次元映像信号の場合と３次元映像信号の場合とで共通に用いられるフレームメモリを有し、上記２Ｄ／３Ｄ検出部の検出結果に基づいて、上記フレームメモリから読み出される上記入力映像信号から２次元出力フレーム信号または３次元出力フレーム信号を生成する２Ｄ／３Ｄフレーム生成処理部と、
   上記２Ｄ／３Ｄ検出部の検出結果に基づき、上記２Ｄ／３Ｄフレーム生成処理部で生成された上記２次元出力フレーム信号または３次元出力フレーム信号を所望の順序およびタイミングで出力する２Ｄ／３Ｄ出力タイミング制御部とを備え、
   上記２Ｄ／３Ｄフレーム生成処理部は、
   上記フレームメモリと、
   上記フレームメモリから読み出される２次元映像信号に対して倍速処理を行うことで、２次元出力フレーム信号としての倍速映像信号を生成する２次元信号処理部と、
   上記フレームメモリから読み出される３次元映像信号に対して立体視映像信号生成処理を行うことで３次元出力フレーム信号としての立体視映像信号を生成する３次元信号処理部と、
   上記２Ｄ／３Ｄ検出部の検出結果に基づき、上記２次元信号処理部で生成される倍速映像信号および上記３次元信号処理部で生成される上記立体視映像信号の何れか一方を選択して出力する出力選択部とを具備し、
   上記２Ｄ／３Ｄ出力タイミング制御部は、
   上記２Ｄ／３Ｄフレーム生成処理部で生成された２次元出力フレーム信号または３次元出力フレーム信号がデータ入力される論理ゲート素子部と、
   上記２Ｄ／３Ｄ検出部の検出結果に基づき、所望のクロックの選択を行うクロック選択部とを具備し、
   上記論理ゲート素子部は、上記クロック選択部で選択されるクロックに応じて、所望の順序およびタイミングで上記２次元出力フレーム信号または３次元出力フレーム信号を出力すること、を特徴とする２次元／３次元映像処理装置。
2. 上記２Ｄ／３Ｄ検出部は、入力映像信号が有する２Ｄ／３Ｄフラグを検出することにより上記入力映像信号が２次元映像信号か３次元映像信号かを検出する、あるいは、入力映像信号の特徴を抽出することにより上記入力映像信号が２次元映像信号か３次元映像信号かを検出することを特徴とする請求項１に記載の２次元／３次元映像処理装置。
3. 上記２Ｄ／３Ｄ出力タイミング制御部は、入力映像信号が２次元映像信号の場合と３次元映像信号の場合とで、異なった出力タイミングで映像信号を出力することを特徴とする請求項１または２に記載の２次元／３次元映像処理装置。
4. 上記２Ｄ／３Ｄ出力タイミング制御部は、２次元映像出力の時には１２０Ｈｚ、３次元映像出力の時には２４０Ｈｚで映像信号を出力することを特徴とする請求項３に記載の２次元／３次元映像処理装置。
5. 上記請求項１から４のいずれか一項に記載の２次元／３次元映像処理装置と、
   上記２次元／３次元映像処理装置から出力されるフレーム信号に応じた画像を表示する表示部とを具備したことを特徴とする映像表示装置。
6. 上記表示部は、液晶パネルであることを特徴とする請求項５に記載の映像表示装置。

Images