JP5304443B2 - 描画データ処理方法、図形描画システム、及び図形描画データ作成プログラム - Google Patents
描画データ処理方法、図形描画システム、及び図形描画データ作成プログラム Download PDFInfo
- Publication number
- JP5304443B2 JP5304443B2 JP2009128800A JP2009128800A JP5304443B2 JP 5304443 B2 JP5304443 B2 JP 5304443B2 JP 2009128800 A JP2009128800 A JP 2009128800A JP 2009128800 A JP2009128800 A JP 2009128800A JP 5304443 B2 JP5304443 B2 JP 5304443B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- vertex
- vertices
- format
- offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2210/00—Indexing scheme for image generation or computer graphics
- G06T2210/32—Image data format
Description
前記第1データ形式と前記第3データ形式とに応じた第1のデータ生成処理を選択し、
前記第2データ形式と前記第4データ形式とに応じた第2のデータ生成処理を選択し、
少なくとも前記第3データ形式と前記第4データ形式とに応じて前記第3のリストにおける各頂点間のメモリアドレス距離を示すオフセットを計算し、
前記第1のデータ生成処理を前記第1のリストの前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し、前記生成した第1のデータを前記オフセットが示す間隔でメモリに書き込み、
前記第2のデータ生成処理を前記第2のリストの前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し、前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む
各段階を含み演算処理ユニットにより実行し、前記第1のデータに対する前記第1のデータ生成処理によるデータ生成及び前記オフセットが示す間隔でのメモリ書き込みを前記複数の頂点について一括的に実行し、且つ、前記第2のデータに対する前記第2のデータ生成処理によるデータ生成及び前記オフセットが示す間隔でのメモリ書き込みを前記複数の頂点について一括的に実行する描画データ処理方法が提供される。
ここで、vertex_ptr及びfirstは図形描画制御データ23に定義されるデータであり、またvertex_get_offsetは上記のステップS3で求めたオフセット値である。図7に示す図形描画制御データ23の例の場合、
vertex_get_ptr = 0x00A00000 + (8 × 16) = 0x00A00080
となる。従って、事前計算結果データ24(又は図形描画制御データ23の一部)において、データ名vertex_get_ptrのデータ値には0x00A00080が格納される。この様子が図13に示される。
ここで、color_ptr及びfirstは図形描画制御データ23に定義されるデータであり、またcolor_offsetは上記のステップS7で求めたオフセット値である。図7に示す図形描画制御データ23の例の場合、
color_first_ptr = 0x00B00000 + (12 × 16) = 0x00B000C0
となる。従って、事前計算結果データ24(又は図形描画制御データ23の一部)において、データ名color_first_ptrのデータ値には0x00B000C0が格納される。この様子が図18に示される。
ここで、texture_ptr及びfirstは図形描画制御データ23に定義されるデータであり、またtexture_offsetは上記のステップS11で求めたオフセット値である。図7に示す図形描画制御データ23の例の場合、
texture_first_ptr = 0x00C00000 + (8 × 16) = 0x00C00080
となる。従って、事前計算結果データ24(又は図形描画制御データ23の一部)において、データ名texture_first_ptrのデータ値には0x00C00080が格納される。この様子が図23に示される。
vertex_set_ptr = 0x44000000 + ((4 + 1 + 6) × 4) = 0x4400002C
となる。従って、事前計算結果データ24(又は図形描画制御データ23の一部)において、データ名vertex_set_ptrのデータ値には0x4400002Cが格納される。この様子が図24に示される。
color_set_ptr = 0x4400002C + (3 × 4) = 0x44000038
となる。従って、事前計算結果データ24(又は図形描画制御データ23の一部)において、データ名color_set_ptrのデータ値には0x44000038が格納される。この様子が図26に示される。
texture_set_ptr = 0x44000038 + (3 × 4) = 0x44000044
となる。従って、事前計算結果データ24(又は図形描画制御データ23の一部)において、データ名texture_set_ptrのデータ値には0x44000044が格納される。この様子が図28に示される。
vertex_set_offset = (3 + 3 + 2) × 4 = 32
となる。従って、事前計算結果データ24(又は図形描画制御データ23の一部)において、データ名vertex_set_offsetのデータ値には32が格納される。この様子が図30に示される。
(付記1)
各頂点に関する第1データ形式の第1のデータが複数の頂点について並べられた第1のリストと各頂点に関する第2データ形式の第2のデータが前記複数の頂点について並べられた第2のリストとを含む複数のリストが与えられたときに、前記第1データ形式と同一又は異なる第3データ形式で表現した前記第1のデータと前記第2データ形式と同一又は異なる第4データ形式で表現した前記第2のデータとを含む各頂点に関するデータを前記複数の頂点について並べることにより、描画処理装置へ入力する第3のリストを生成する描画データ処理方法であって、
前記第1データ形式と前記第3データ形式とに応じた第1のデータ生成処理を選択し、
前記第2データ形式と前記第4データ形式とに応じた第2のデータ生成処理を選択し、
少なくとも前記第3データ形式と前記第4データ形式とに応じて前記第3のリストにおける各頂点間のメモリアドレス距離を示すオフセットを計算し、
前記第1のデータ生成処理を前記第1のリストの前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し、前記生成した第1のデータを前記オフセットが示す間隔でメモリに書き込み、
前記第2のデータ生成処理を前記第2のリストの前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し、前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む
各段階を含み演算処理ユニットにより実行することを特徴とする描画データ処理方法。
(付記2)
前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第1のデータ生成処理に対応する第1の関数を呼び出すことにより実行され、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第2のデータ生成処理に対応する第2の関数を呼び出すことにより実行されることを特徴とする付記1記載の描画データ処理方法。
(付記3)
前記第1の関数は、第1のオフセットが示す間隔で前記第1のリストから前記第1のデータを前記複数の頂点について読み出す段階を更に含み、前記第2の関数は、第2のオフセットが示す間隔で前記第2のリストから前記第2のデータを前記複数の頂点について読み出す段階を更に含むことを特徴とする付記2記載の描画データ処理方法。
(付記4)
前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、第1の演算処理ユニットにより実行し、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、第2の演算処理ユニットにより実行することを特徴とする付記1記載の描画データ処理方法。
(付記5)
各頂点に関する第1データ形式の第1のデータが複数の頂点について並べられた第1のリストと各頂点に関する第2データ形式の第2のデータが前記複数の頂点について並べられた第2のリストとを含む複数のリストが与えられたときに、前記第1データ形式と同一又は異なる第3データ形式で表現した前記第1のデータと前記第2データ形式と同一又は異なる第4データ形式で表現した前記第2のデータとを含む各頂点に関するデータを前記複数の頂点について並べることにより、第3のリストを生成する図形描画システムであって、
演算処理ユニットと、
プログラムを格納する格納ユニットと、
前記第3のリストに基づいて画像を描画する描画処理装置と、
メモリと
を含み、前記格納ユニットに格納される前記プログラムは、
前記第1データ形式と前記第3データ形式とに応じた第1のデータ生成処理を選択し、
前記第2データ形式と前記第4データ形式とに応じた第2のデータ生成処理を選択し、
少なくとも前記第3データ形式と前記第4データ形式とに応じて前記第3のリストにおける各頂点間のメモリアドレス距離を示すオフセットを計算し、
前記第1のデータ生成処理を前記第1のリストの前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し、前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込み、
前記第2のデータ生成処理を前記第2のリストの前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し、前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む
各段階を前記演算処理ユニットに実行させる第1のプログラムコードを含むことを特徴とする図形描画システム。
(付記6)
前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第1のデータ生成処理に対応する第1の関数を呼び出すことにより実行され、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第2のデータ生成処理に対応する第2の関数を呼び出すことにより実行されることを特徴とする付記5記載の図形描画システム。
(付記7)
前記第1の関数は、第1のオフセットが示す間隔で前記第1のリストから前記第1のデータを前記複数の頂点について読み出す段階を更に含み、前記第2の関数は、第2のオフセットが示す間隔で前記第2のリストから前記第2のデータを前記複数の頂点について読み出す段階を更に含むことを特徴とする付記6記載の図形描画システム。
(付記8)
前記演算処理ユニットは、第1の演算処理ユニットと第2の演算処理ユニットとを含み、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第1の演算処理ユニットにより実行し、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第2の演算処理ユニットにより実行することを特徴とする付記5記載の図形描画システム。
(付記9)
前記格納ユニットに格納される前記プログラムは、
前記複数の頂点のうちの着目頂点について、前記第1データ形式と前記第3データ形式とに応じた第3のデータ生成処理を選択し、
前記第3のデータ生成処理を前記第1のリストの前記着目頂点の前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記着目頂点について生成して前記メモリに格納し、
前記着目頂点について、前記第2データ形式と前記第4データ形式とに応じた第4のデータ生成処理を選択し、
前記第4のデータ生成処理を前記第2のリストの前記着目頂点の前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記着目頂点について生成して前記メモリに格納する
各段階を前記複数の頂点の各々について前記演算処理ユニットに順次実行させる第2のプログラムコードを更に含み、前記複数の頂点の数に応じて前記第1のプログラムコードと前記第2のプログラムコードとの何れか一方を前記演算処理ユニットに実行させることを特徴とする付記5記載の図形描画システム。
(付記10)
各頂点に関する第1データ形式の第1のデータが複数の頂点について並べられた第1のリストと各頂点に関する第2データ形式の第2のデータが前記複数の頂点について並べられた第2のリストとを含む複数のリストが与えられたときに、前記第1データ形式と同一又は異なる第3データ形式で表現した前記第1のデータと前記第2データ形式と同一又は異なる第4データ形式で表現した前記第2のデータとを含む各頂点に関するデータを前記複数の頂点について並べることにより、第3のリストを生成するための図形描画データ作成プログラムであって、
前記第1データ形式と前記第3データ形式とに応じた第1のデータ生成処理を選択し、
前記第2データ形式と前記第4データ形式とに応じた第2のデータ生成処理を選択し、
少なくとも前記第3データ形式と前記第4データ形式とに応じて前記第3のリストにおける各頂点間のメモリアドレス距離を示すオフセットを計算し、
前記第1のデータ生成処理を前記第1のリストの前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し、前記生成した第1のデータを前記オフセットが示す間隔でメモリに書き込み、
前記第2のデータ生成処理を前記第2のリストの前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し、前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む
各段階を演算処理ユニットに実行させる第1のプログラムコードを含むことを特徴とする図形描画データ作成プログラム。
(付記11)
前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、第1の演算処理ユニットにより実行させ、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、第2の演算処理ユニットにより実行させることを特徴とする付記10記載の図形描画データ作成プログラム。
(付記12)
前記複数の頂点のうちの着目頂点について、前記第1データ形式と前記第3データ形式とに応じた第3のデータ生成処理を選択し、
前記第3のデータ生成処理を前記第1のリストの前記着目頂点の前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記着目頂点について生成して前記メモリに格納し、
前記着目頂点について、前記第2データ形式と前記第4データ形式とに応じた第4のデータ生成処理を選択し、
前記第4のデータ生成処理を前記第2のリストの前記着目頂点の前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記着目頂点について生成して前記メモリに格納する
各段階を前記複数の頂点の各々について前記演算処理ユニットに順次実行させる第2のプログラムコードを更に含み、前記複数の頂点の数に応じて前記第1のプログラムコードと前記第2のプログラムコードとの何れか一方を前記演算処理ユニットに実行させることを特徴とする付記10記載の図形描画データ作成プログラム。
11 ホストインターフェース
12 図形描画処理装置
13 表示装置
14 データ格納ユニット
15 メインメモリ
16 VRAM
Claims (10)
- 各頂点に関する第1データ形式の第1のデータが複数の頂点について並べられた第1のリストと各頂点に関する第2データ形式の第2のデータが前記複数の頂点について並べられた第2のリストとを含む複数のリストが与えられたときに、前記第1データ形式と同一又は異なる第3データ形式で表現した前記第1のデータと前記第2データ形式と同一又は異なる第4データ形式で表現した前記第2のデータとを含む各頂点に関するデータを前記複数の頂点について並べることにより、描画処理装置へ入力する第3のリストを生成する描画データ処理方法であって、
前記第1データ形式と前記第3データ形式とに応じた第1のデータ生成処理を選択し、
前記第2データ形式と前記第4データ形式とに応じた第2のデータ生成処理を選択し、
少なくとも前記第3データ形式と前記第4データ形式とに応じて前記第3のリストにおける各頂点間のメモリアドレス距離を示すオフセットを計算し、
前記第1のデータ生成処理を前記第1のリストの前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し、前記生成した第1のデータを前記オフセットが示す間隔でメモリに書き込み、
前記第2のデータ生成処理を前記第2のリストの前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し、前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む
各段階を含み演算処理ユニットにより実行し、前記第1のデータに対する前記第1のデータ生成処理によるデータ生成及び前記オフセットが示す間隔でのメモリ書き込みを前記複数の頂点について一括的に実行し、且つ、前記第2のデータに対する前記第2のデータ生成処理によるデータ生成及び前記オフセットが示す間隔でのメモリ書き込みを前記複数の頂点について一括的に実行することを特徴とする描画データ処理方法。 - 前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第1のデータ生成処理に対応する第1の関数を呼び出すことにより実行され、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第2のデータ生成処理に対応する第2の関数を呼び出すことにより実行されることを特徴とする請求項1記載の描画データ処理方法。
- 前記第1の関数は、第1のオフセットが示す間隔で前記第1のリストから前記第1のデータを前記複数の頂点について読み出す段階を更に含み、前記第2の関数は、第2のオフセットが示す間隔で前記第2のリストから前記第2のデータを前記複数の頂点について読み出す段階を更に含むことを特徴とする請求項2記載の描画データ処理方法。
- 前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、第1の演算処理ユニットにより実行し、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、第2の演算処理ユニットにより実行することを特徴とする請求項1記載の描画データ処理方法。
- 各頂点に関する第1データ形式の第1のデータが複数の頂点について並べられた第1のリストと各頂点に関する第2データ形式の第2のデータが前記複数の頂点について並べられた第2のリストとを含む複数のリストが与えられたときに、前記第1データ形式と同一又は異なる第3データ形式で表現した前記第1のデータと前記第2データ形式と同一又は異なる第4データ形式で表現した前記第2のデータとを含む各頂点に関するデータを前記複数の頂点について並べることにより、第3のリストを生成する図形描画システムであって、
演算処理ユニットと、
プログラムを格納する格納ユニットと、
前記第3のリストに基づいて画像を描画する描画処理装置と、
メモリと
を含み、前記格納ユニットに格納される前記プログラムは、
前記第1データ形式と前記第3データ形式とに応じた第1のデータ生成処理を選択し、
前記第2データ形式と前記第4データ形式とに応じた第2のデータ生成処理を選択し、
少なくとも前記第3データ形式と前記第4データ形式とに応じて前記第3のリストにおける各頂点間のメモリアドレス距離を示すオフセットを計算し、
前記第1のデータ生成処理を前記第1のリストの前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し、前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込み、
前記第2のデータ生成処理を前記第2のリストの前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し、前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む
各段階を実行するために前記演算処理ユニットが実行する第1のプログラムコードを含み、前記第1のデータに対する前記第1のデータ生成処理によるデータ生成及び前記オフセットが示す間隔でのメモリ書き込みを前記複数の頂点について一括的に実行し、且つ、前記第2のデータに対する前記第2のデータ生成処理によるデータ生成及び前記オフセットが示す間隔でのメモリ書き込みを前記複数の頂点について一括的に実行することを特徴とする図形描画システム。 - 前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第1のデータ生成処理に対応する第1の関数を呼び出すことにより実行され、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第2のデータ生成処理に対応する第2の関数を呼び出すことにより実行されることを特徴とする請求項5記載の図形描画システム。
- 前記第1の関数は、第1のオフセットが示す間隔で前記第1のリストから前記第1のデータを前記複数の頂点について読み出す段階を更に含み、前記第2の関数は、第2のオフセットが示す間隔で前記第2のリストから前記第2のデータを前記複数の頂点について読み出す段階を更に含むことを特徴とする請求項6記載の図形描画システム。
- 前記演算処理ユニットは、第1の演算処理ユニットと第2の演算処理ユニットとを含み、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し前記生成した第1のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第1の演算処理ユニットにより実行し、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む段階は、前記第2の演算処理ユニットにより実行することを特徴とする請求項5記載の図形描画システム。
- 前記格納ユニットに格納される前記プログラムは、
前記複数の頂点のうちの着目頂点について、前記第1データ形式と前記第3データ形式とに応じた第3のデータ生成処理を選択し、
前記第3のデータ生成処理を前記第1のリストの前記着目頂点の前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記着目頂点について生成して前記メモリに格納し、
前記着目頂点について、前記第2データ形式と前記第4データ形式とに応じた第4のデータ生成処理を選択し、
前記第4のデータ生成処理を前記第2のリストの前記着目頂点の前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記着目頂点について生成して前記メモリに格納する
各段階を前記複数の頂点の各々について実行するために前記演算処理ユニットが順次実行する第2のプログラムコードを更に含み、前記複数の頂点の数に応じて前記第1のプログラムコードと前記第2のプログラムコードとの何れか一方を前記演算処理ユニットに実行させることを特徴とする請求項5記載の図形描画システム。 - 各頂点に関する第1データ形式の第1のデータが複数の頂点について並べられた第1のリストと各頂点に関する第2データ形式の第2のデータが前記複数の頂点について並べられた第2のリストとを含む複数のリストが与えられたときに、前記第1データ形式と同一又は異なる第3データ形式で表現した前記第1のデータと前記第2データ形式と同一又は異なる第4データ形式で表現した前記第2のデータとを含む各頂点に関するデータを前記複数の頂点について並べることにより、第3のリストを生成するための図形描画データ作成プログラムであって、
前記第1データ形式と前記第3データ形式とに応じた第1のデータ生成処理を選択し、
前記第2データ形式と前記第4データ形式とに応じた第2のデータ生成処理を選択し、
少なくとも前記第3データ形式と前記第4データ形式とに応じて前記第3のリストにおける各頂点間のメモリアドレス距離を示すオフセットを計算し、
前記第1のデータ生成処理を前記第1のリストの前記第1のデータに対して実行することにより、前記第3データ形式で表現した前記第1のデータを前記複数の頂点について生成し、前記生成した第1のデータを前記オフセットが示す間隔でメモリに書き込み、
前記第2のデータ生成処理を前記第2のリストの前記第2のデータに対して実行することにより、前記第4データ形式で表現した前記第2のデータを前記複数の頂点について生成し、前記生成した第2のデータを前記オフセットが示す間隔で前記メモリに書き込む
各段階を実行するために演算処理ユニットが実行する第1のプログラムコードを含み、前記第1のデータに対する前記第1のデータ生成処理によるデータ生成及び前記オフセットが示す間隔でのメモリ書き込みを前記複数の頂点について一括的に実行し、且つ、前記第2のデータに対する前記第2のデータ生成処理によるデータ生成及び前記オフセットが示す間隔でのメモリ書き込みを前記複数の頂点について一括的に実行することを特徴とする図形描画データ作成プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009128800A JP5304443B2 (ja) | 2009-05-28 | 2009-05-28 | 描画データ処理方法、図形描画システム、及び図形描画データ作成プログラム |
US12/785,598 US20100302259A1 (en) | 2009-05-28 | 2010-05-24 | Drawing data processing method, graphics drawing system and graphics drawing data generation program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009128800A JP5304443B2 (ja) | 2009-05-28 | 2009-05-28 | 描画データ処理方法、図形描画システム、及び図形描画データ作成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010277304A JP2010277304A (ja) | 2010-12-09 |
JP5304443B2 true JP5304443B2 (ja) | 2013-10-02 |
Family
ID=43219713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009128800A Expired - Fee Related JP5304443B2 (ja) | 2009-05-28 | 2009-05-28 | 描画データ処理方法、図形描画システム、及び図形描画データ作成プログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100302259A1 (ja) |
JP (1) | JP5304443B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5436526B2 (ja) * | 2011-12-06 | 2014-03-05 | 株式会社ソニー・コンピュータエンタテインメント | グラフィックスコマンド生成装置、グラフィックスコマンド生成方法、サーバ装置、およびクライアント装置 |
JP2016035623A (ja) * | 2014-08-01 | 2016-03-17 | キヤノン株式会社 | 情報処理装置及び情報処理方法 |
JP2021068367A (ja) * | 2019-10-28 | 2021-04-30 | ルネサスエレクトロニクス株式会社 | 画像処理装置及び画像処理方法 |
TWI750013B (zh) * | 2021-01-20 | 2021-12-11 | 群聯電子股份有限公司 | 資料存取方法、記憶體控制電路單元及記憶體儲存裝置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8201057A (nl) * | 1982-03-15 | 1983-10-03 | Philips Nv | Inrichting voor het serieel fuseren van twee geordende lijsten tot een enkele geordende lijst. |
US5321810A (en) * | 1991-08-21 | 1994-06-14 | Digital Equipment Corporation | Address method for computer graphics system |
JPH06266554A (ja) * | 1993-03-17 | 1994-09-22 | Hitachi Ltd | マイクロプロセッサ |
JPH0922456A (ja) * | 1995-07-05 | 1997-01-21 | Omron Corp | データ処理装置およびデータ処理方法 |
US5864342A (en) * | 1995-08-04 | 1999-01-26 | Microsoft Corporation | Method and system for rendering graphical objects to image chunks |
US6771264B1 (en) * | 1998-08-20 | 2004-08-03 | Apple Computer, Inc. | Method and apparatus for performing tangent space lighting and bump mapping in a deferred shading graphics processor |
JP3832976B2 (ja) * | 1998-08-31 | 2006-10-11 | キヤノン株式会社 | 画像ファイル管理方法および装置 |
US6813394B1 (en) * | 1998-08-31 | 2004-11-02 | Canon Kabushiki Kaisha | Image storage method and apparatus |
JP2000123190A (ja) * | 1998-10-14 | 2000-04-28 | Hitachi Ltd | 3次元描画方法および装置 |
US6717577B1 (en) * | 1999-10-28 | 2004-04-06 | Nintendo Co., Ltd. | Vertex cache for 3D computer graphics |
US6452600B1 (en) * | 1999-10-28 | 2002-09-17 | Nintendo Co., Ltd. | Graphics system interface |
JP2001137545A (ja) * | 1999-11-17 | 2001-05-22 | Square Co Ltd | 記録媒体、データアクセス方法、ゲーム進行制御方法およびゲーム装置 |
US6867780B1 (en) * | 1999-12-06 | 2005-03-15 | Nvidia Corporation | System, method and article of manufacture for allowing direct memory access to graphics vertex data while bypassing a processor |
US6700586B1 (en) * | 2000-08-23 | 2004-03-02 | Nintendo Co., Ltd. | Low cost graphics with stitching processing hardware support for skeletal animation |
US7127559B2 (en) * | 2001-07-10 | 2006-10-24 | Micron Technology, Inc. | Caching of dynamic arrays |
US7213123B2 (en) * | 2002-10-24 | 2007-05-01 | International Business Machines Corporation | Method and apparatus for mapping debugging information when debugging integrated executables in a heterogeneous architecture |
US7096463B2 (en) * | 2002-11-20 | 2006-08-22 | Hewlett-Packard Development Company, Lp. | System and apparatus for dynamically upgrading concentrated executable computer software code |
WO2005020292A2 (en) * | 2003-08-26 | 2005-03-03 | Nusym Technology, Inc. | Methods and systems for improved integrated circuit functional simulation |
US7493599B2 (en) * | 2003-11-26 | 2009-02-17 | Intel Corporation | Device, system and method for detection and handling of misaligned data access |
JP4749824B2 (ja) * | 2005-10-12 | 2011-08-17 | 三菱電機株式会社 | グラフィックスシステム |
US8094158B1 (en) * | 2006-01-31 | 2012-01-10 | Nvidia Corporation | Using programmable constant buffers for multi-threaded processing |
US20090195541A1 (en) * | 2008-02-05 | 2009-08-06 | Rambus Inc. | Rendering dynamic objects using geometry level-of-detail in a graphics processing unit |
US8121407B1 (en) * | 2008-03-17 | 2012-02-21 | Adobe Systems Incorporated | Method and apparatus for localized labeling in digital images |
US8217953B2 (en) * | 2008-04-25 | 2012-07-10 | International Business Machines Corporation | Anisotropic texture filtering with texture data prefetching |
US8675000B2 (en) * | 2008-11-07 | 2014-03-18 | Google, Inc. | Command buffers for web-based graphics rendering |
-
2009
- 2009-05-28 JP JP2009128800A patent/JP5304443B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-24 US US12/785,598 patent/US20100302259A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2010277304A (ja) | 2010-12-09 |
US20100302259A1 (en) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6563048B2 (ja) | スクリーンの位置によって異なる解像度のターゲットの複数レンダリングのテクスチャ・マッピングの傾き調整 | |
KR101862182B1 (ko) | 래스터화 파라미터를 변경하는 것에 의해 스크린 위치에 따른 유효 해상도의 가변 | |
JP4030519B2 (ja) | 画像処理装置および画像処理システム | |
KR101349171B1 (ko) | 3차원 그래픽 가속기 및 그것의 픽셀 분배 방법 | |
TW201541403A (zh) | 用於紋理映射至非正交網格的梯度調整 | |
MXPA01010828A (es) | Dispositivo de produccion de imagenes. | |
JP5304443B2 (ja) | 描画データ処理方法、図形描画システム、及び図形描画データ作成プログラム | |
JP5657099B2 (ja) | テクスチャマッピング装置 | |
JP3889394B2 (ja) | 画像描画装置及び方法、プログラム並びに記録媒体 | |
JP2005077522A (ja) | 画像処理装置および画像処理方法 | |
JP2005332195A (ja) | テクスチャユニット、画像描画装置、テクセル転送方法 | |
JP2004317878A (ja) | グラフィックスプロセッサ、グラフィックスカード及びグラフィックス処理システム | |
JP5864474B2 (ja) | 空間を分割してグラフィックスを処理する画像処理装置及び画像処理方法 | |
JP3979162B2 (ja) | 画像処理装置およびその方法 | |
JP4847226B2 (ja) | 画像生成装置 | |
JP6942007B2 (ja) | 画像処理装置、及びプログラム | |
JP2001134777A (ja) | 3次元グラフィックスシステム、演算処理装置及び記録媒体 | |
US20040012586A1 (en) | Image processing apparatus and method of same | |
WO2006003856A1 (ja) | 画像描画装置、頂点選出方法、頂点選出プログラム及び集積回路 | |
JP5606632B2 (ja) | ジオモーフィング装置 | |
JP4669334B2 (ja) | エッジ・マルチサンプリングハイブリッドアンチエイリアス | |
JP5719157B2 (ja) | グラフィック演算処理チップ | |
JPWO2008032603A1 (ja) | 画像処理装置、画像処理用集積回路、画像処理システム、インプットアセンブラ装置、インプットアセンブル用集積回路 | |
JP4479957B2 (ja) | 曲面細分割装置 | |
JP2006113909A (ja) | 画像処理装置、画像処理方法及び画像処理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5304443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |