JP5293021B2 - 電子線描画方法及び電子線描画装置 - Google Patents

電子線描画方法及び電子線描画装置 Download PDF

Info

Publication number
JP5293021B2
JP5293021B2 JP2008232480A JP2008232480A JP5293021B2 JP 5293021 B2 JP5293021 B2 JP 5293021B2 JP 2008232480 A JP2008232480 A JP 2008232480A JP 2008232480 A JP2008232480 A JP 2008232480A JP 5293021 B2 JP5293021 B2 JP 5293021B2
Authority
JP
Japan
Prior art keywords
resist
terminal
electron beam
mask blank
grounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008232480A
Other languages
English (en)
Other versions
JP2010067781A (ja
Inventor
崇 吉井
歩美 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2008232480A priority Critical patent/JP5293021B2/ja
Publication of JP2010067781A publication Critical patent/JP2010067781A/ja
Application granted granted Critical
Publication of JP5293021B2 publication Critical patent/JP5293021B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Electron Beam Exposure (AREA)

Description

本発明は、電子線描画方法、電子線描画装置及びフォトマスクに関し、特に、荷電粒子線を用いた電子線描画方法、電子線描画装置及びフォトマスクに関するものである。
半導体デバイスは、所望の回路パターンをレチクル、マスク等と呼ばれる露光原版を通してウェハ上に転写することによって作製される。露光原版は、透明なガラス基板の上に遮光材料で電子デバイスのパターンが形成されたものであり、その際、微細な寸法のパターニングには、レーザ光よりも、より解像性の高い電子線を用いた描画によって作製される。
以下、電子線描画装置を用いたマスクの作製工程について説明する。マスクの原版をマスクブランクスとして、ガラスなどの光透過性を有する基材の上に遮光性能を有する遮光膜を形成する。遮光膜の材料としては、クロム(Cr)及びその化合物、モリブデンシリサイド(MoSi)など、電気伝導性を有する金属が用いられる。
このマスクブランクスの遮光膜側に電子線レジストが塗布されたものが電子線を光源とするマスク描画装置に装填される。マスク描画装置は、電子線源から放出された電子線の形状と位置を制御し、マスクブランクス上の電子線レジストを所望のパターン通りに感光させる。この後、感光済みのマスクブランクスを現像し、マスクブランクス上に残ったレジストをマスクとして遮光膜をエッチングする。
さらに洗浄、検査工程を経てマスクが完成する。露光光源である電子線は荷電粒子であるため、描画中に基板(マスクブランクス)が帯電すると電子線の軌道が曲げられる、もしくは、フォーカス位置がずれるためパターニング精度が著しく劣化してしまう。通常は帯電を回避するため、帯電層(遮光膜)を接地(アース)して描画が行われる。
次に、従来例を図3及び図4を参照して、説明する。図3は、マスク描画装置内で接地が行われている領域近傍を示すレジストを含むマスクブランクスの概略断面図である。ここで、図3に示す、レジストを含むマスクブランクスは基板固定部16に固定されている。また、図4は、接地後の接地領域近傍を表すレジストを含むマスクブランクスの概略断面図である。図3において、接触端子104は、絶縁体であるレジスト101上から押し付けられることにより、レジスト101を貫通して帯電する遮光膜102に接触する。接触端子104は、安定した接地を行うために接触抵抗を減らす必要がある。そのため、先端部に、ある程度の面積や突き当て強さが求められる。
しかも、接触端子104は絶縁体であるレジスト101を貫通するように、先端がブレードやピン形状になっている。そのため、図4に示すように、マスクブランクスの接地時に機械的に突き破られるため、接地跡106が形成され、その周囲にレジスト101が削られてパーティクル105として飛散し、描画された基板(レジストを含むマスクブランクス)に付着するという問題があった。
図5は、マスク描画装置において接触端子104によってレジスト101が削られている状態を示す顕微鏡写真である。接触端子104の押し込み力によって、基板固定部16の側面に固定された接触端子104が横に引きずられる。その結果、レジスト101が切削されて遮光膜102が露出してしまう。また、接触端子104がレジスト101を切削すると、安定した導通を得られる反面、切削されたレジスト101がパーティクル105となり周囲に飛散してしまう。このように、遮光膜102を接触端子104であるアースピンによって接地させることで、マスクに欠陥を引き起こす問題があった。
そこで、上述した問題を解決するために、特許文献1には、あらかじめレジスト膜の一部に接地用の開口部を設ける方法が開示されている(特許文献1参照)。また、特許文献2には、生じた接地跡及びその周囲のレジストをCVD(Chemical Vapor Deposition:化学気相成長法)で保護を行う方法や、FIB(Focused Ion Beam:集束イオンビーム)やレーザにより選択的に除去するなどの方法も開示されている(特許文献2参照)。さらに、特許文献3には、ポジ型レジスト膜の周囲全体をあらかじめ露光しておき、発生したレジストのパーティクルを現像工程で全て除去するという方法も開示されている(特許文献3参照)。
しかし、特許文献1乃至特許文献3に記載の方法では、マスク描画装置とは別の装置による処理を必要とし、工程数も増えコストアップにつながるばかりではなく、これらのプロセスを行うことで新たなパーティクルがマスクブランクス上に付着して欠陥の原因となるなどの問題があった。また、電子線マスク描画装置が持つ電子線で接地領域をあらかじめ感光するという方法も考えられるが、現状の電子線マスク描画装置において、ステージ内に基板を固定する機構と基板上面への接地機構は一体化されており、ステージ内にマスクブランクスが装填された時点で接地が行われるため、装填後に上方からの電子線を接地領域に照射させ、感光することは出来ない。また、装填後に接地機構を含めて接地部表面基板を電子線で露光すると、接地機構に当たって散乱した電子線が基板上の他の領域のレジストを感光させてしまう。
特開平1−187926号公報 特開平4−353848号公報 特開平3−6014号公報
本発明は、マスクブランクスを別の装置で処理する必要がなく、マスクブランクスの接地時に安定した導通を確保しつつ、接地時に発生するマスクブランクス上の異物による問題を解消することができる電子線描画方法、電子線描画装置及びフォトマスクを提供することを目的とする。
本発明の請求項1に係る発明は、基板及び遮光膜を有するマスクブランクスを形成し、マスクブランクス上にレジストを塗布形成し、形状の異なる第1及び第2端子をマスクブランクスの接地に用いてパターニングを行うことを特徴とする電子線描画方法としたものである。
本発明の請求項2に係る発明は、第1端子の形状は第2端子に比べて接地時にレジストを切削する量が小さくなるよう構成されたことを特徴とする請求項1に記載の電子線描画方法としたものである。
本発明の請求項3に係る発明は、第1端子は第2端子よりも先にレジストと接触して接地することを特徴とする請求項2に記載の電子線描画方法としたものである。
本発明の請求項4に係る発明は、第2端子とマスクブランクスの表面との間に電気伝導を生じさせて、第2端子の接触部のレジストが感光することを特徴とする請求項1乃至請求項3のいずれかに記載の電子線描画方法としたものである。
本発明の請求項5に係る発明は、第2端子は電気伝導を生じた後にマスクブランクスと接触が行われて、接地時に削られて飛散した接触部近傍のレジストが感光することを特徴とする請求項4に記載の電子線描画方法としたものである。
本発明の請求項6に係る発明は、電子線を用いて、レジストを含む基板及び遮光膜を有するマスクブランクスをパターニングする電子線描画装置において、電子線を発生する電子銃と、電子線を成形する電子光学系と、マスクブランクスを固定する基板固定部と、マスクブランクスを所望の位置に移動させる移動ステージと、マスクブランクスを接地させるアース機構と、を具備し、アース機構は、形状の異なる第1及び第2端子をマスクブランクスの接地に用いてパターニングさせることを特徴とする電子線描画装置としたものである。
本発明の請求項7に係る発明は、第1端子の形状は第2端子に比べて接地時にレジストの切削量が小さくなるよう構成されていることを特徴とする請求項6に記載の電子線描画装置としたものである。
本発明の請求項8に係る発明は、第1端子は第2端子よりも先にレジストと接触することを特徴とする請求項7に記載の電子線描画装置としたものである。
本発明によれば、マスクブランクスを別の装置で処理する必要がなく、マスクブランクスの接地時に安定した導通を確保しつつ、異物による問題を解消することができる電子線描画方法、電子線描画装置及びフォトマスクを提供することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、本発明は以下の実施の形態に限定されるわけではない。
本発明の実施の形態は、電子線描画装置におけるアース機構に関する発明であり、安定した導通が確保できるが、マスクブランクスの接地時にレジストを切削して飛散させてしまう端子に対して行う作用であり、端子が接触する領域近傍のレジストを電気伝導によって感光させることを特徴としている。この電気伝導により、マスクブランクスに蓄積した電荷は、別途接地したレジストの切削量が小さい簡易端子によって解消される。また、本発明の構成によれば、端子接触部分近傍のレジストだけを選択的にかつ簡便に感光することが出来る。
図1は、本発明の実施の形態に係る可変成形方式のマスクブランクスのアース機構を組み込んだ電子線描画装置を示す概略断面図である。図1に示すように、本発明の実施の形態に係るマスクブランクスのアース機構を組み込んだ電子線描画装置は、電子光学系が格納されている鏡筒部1を備え、鏡筒部1には、電子銃2、ウェーネルト電極3、加速電極4、ブランキング電極5、第1レンズ6、第1成形スリット7、成形偏向器8、第2レンズ9、第2成形スリット10、縮小レンズ11、位置決め偏向器12、及び対物レンズ13を備えている。また、真空試料室14内には、基板15、基板固定部16、移動ステージ17、第1アースピン18、第2アースピン19及び電力発生器20を備えている。
次に、本発明の実施の形態に係るマスクブランクスのアース機構を組み込んだ電子線描画方法について説明する。電子銃2から照射された電子線は、第1成形スリット7を通過して、一定サイズの形状に整えられたのち、第2レンズ9により第2成形スリット10上に投影される。この際、成形偏向器8によって第2成形スリット10上に投影される電子線の位置が制御され、電子線の寸法及び形状を変化させる事が出来る。そして、第2成形スリット10を通過した電子線は、縮小レンズ11を通して電子線サイズの縮小と同時に電子線の電流密度の向上が図られる。
このようにして作製された成形電子線は、対物レンズ13により基板15上に焦点を合わせ、位置決め偏向器12と移動ステージ17により基板15の所望の位置に投影されてパターニングされる仕組みとなっている。
次に、本発明の実施の形態に係るマスクブランクスのアース機構について図2を参照して説明する。図2に示すように、本発明の実施の形態に係るマスクブランクスである基板15は、レジスト21、遮光膜22及び透明基板23を有している。図2に示すように、マスクブランクスの透明基板23には、光透過性が高く熱膨張係数が小さい合成石英基板を用いている。透明基板23上にスパッタリング法を用いてCrやMoSiなどの遮光膜22を70nm〜100nmに成膜している。遮光膜22の膜厚は、作製したマスクを用いてウェハ上に転写するステッパ、スキャナ等を有する縮小投影露光装置の露光波長に対する遮光性能によって決定され、光学濃度(OD)は3程度となっている。作製したマスクブランクスの遮光膜22上にレジスト21が150nm〜300nm程度の膜厚で塗布される。レジスト21の膜厚は、パターニングされたレジスト21をマスクとして遮光膜22をプラズマ等でエッチングする際のレジスト21と遮光膜22とのエッチングレート比(選択比)によって決定される。
次に、図2を参照してマスクブランクスの描画方法について説明する。基板15の上面(描画面)に対し、描画前はレジスト21の切削量が少ない第1アースピン18が、描画中は第1アースピン18および、レジスト21の切削量が大きく安定した導通が確保できる第2アースピン19が、遮光膜22に蓄積する電荷を逃がし、帯電を回避する。ここで、第1アースピン18と第2アースピン19は、太さ及び接触面積が異なるアースピンである。
本発明の実施の形態では、レジスト21の切削量が小さい第1アースピン18が先に基板15に差し込まれ、仮の導通を確保する。そして、もう一方のレジスト21の切削量が大きい第2アースピン19と接地点との間に電力発生器20を介在させ、第2アースピン19が基板15に押し込まれ、基板15の表面のレジスト21を削る前に第2アースピン19と基板15の表面に放電を引き起こす。流れた電流は、第1アースピン18を通して逃がされる。
その結果、第2アースピン19直下のレジスト21が感光し、接地時に第1アースピン18及び第2アースピン19によって削られ、飛散したレジスト21のパーティクルは現像工程で全て溶解する。放電時は、第2アースピン19がレジスト21表面を削らない程度に接触させるか、接触する直前の距離(<0.5mm)まで近接する事が望ましい。放電時の起電力は、5000V未満だと、レジスト21の膜厚で電子線が透過しなくなってしまい、放電時の起電力が10000Vを超えると電子線とレジスト21との反応性が足りなくなってしまうため、5000V以上10000V以下の範囲が望ましい。
また、必要となる露光量は、現在マスクの作製に用いられている化学増幅型電子線レジストの場合、数μC/cm程度の露光量で感光させる事ができる。そのため、電力発生器20は、一例として圧電素子を用いた小型かつ安価で簡便な機構によっても電力を発生し、感光させる事が出来る。ただし、発生する電流が交流であるため、電子の流れが端子から基板15方向だけでなく、逆方向にも流れることになる。いずれの電流方向でも感光することは可能であるが、電子、つまりエネルギーの流れがアースピンから基板側へと流れる方が、通電時にレジストの剥がれや飛散のリスクを減少させられるため、直流電流を用いて端子側から基板側へ電子が流れる機構を用いる方がより望ましい。
以下、本発明の実施の形態に係る実施例について説明する。本実施例においてはこれらに限定されるわけではない。
6インチ角の合成石英基板23上に遮光膜22であるCrを100nmに成膜してマスクブランクスを作製した。次に、マスクブランクスの遮光膜22上に、化学増幅型電子線ポジ型レジストFEP171を250nm塗布して、レジスト21を含むマスクブランクスを基板15として準備した。
基板15は、レジスト21の切削量が異なる2種類のアースピンをそれぞれ2本備え、レジスト21の切削量が大きい第2アースピン19は、接地経路に電力発生器20が備え付けられているマスク描画装置に装填した。
まず、レジスト21の切削量が小さい第1アースピン18を基板15の表面に接触させ、接地前にこの基板15の表面と切削量が小さい第1アースピン18間において閉回路を作製した。この閉回路の抵抗を測定し、1.0×10Ω以下であることを確認した後、第1アースピン18の経路を閉回路から接地に変更した。
次に、レジスト21の切削量が大きい第2アースピン19を基板15の表面にレジスト21が切削しない程度に接触させ、それぞれに10000V、2μA/cm、1msec相当の直流電流を流し、第2アースピン19の接続箇所のレジスト21を感光させた。感光後、この第2アースピン19を押し付けて導通を確保し、マスクブランクス上にパターンの描画を行った。
現像、エッチング後にパターンの検査を行ったが、チャージアップに起因するパターン形状不良は発見されず、飛散したレジスト21のパーティクルに起因する欠陥も発生していなかったことを確認した。
本実施例において、レジスト21の切削量が異なる2種類のアースピンを用いて、マスクブランクスを接地させることにより、パターン形状の不良がなく、安定した導通を確保しつつ、接地時に切削されて飛散したレジスト21のパーティクルによる欠陥が発生しない電子線描画方法、電子線描画装置及びフォトマスクを得ることができる。
本発明の実施形態に係るアース機構を組み込んだ電子線描画装置を示す概略断面図である。 本発明の実施形態に係るアース機構による接地領域近傍の概略断面図である。 従来のマスク描画装置内において接地が行われている領域近傍を示すレジストを含むマスクブランクスの概略断面図である。 従来のマスク描画装置内における接地後の接地領域近傍を示すレジストを含むマスクブランクスの概略断面図である。 従来のマスク描画装置において接触端子によってレジストが削られている状態を示す顕微鏡写真である。
符号の説明
1:鏡筒部、2:電子銃、3:ウェーネルト電極、4:加速電極、5:ブランキング電極、6:第1レンズ、7:第1成形スリット、8:成形偏向器、9:第2レンズ、10:第2成形スリット、11:縮小レンズ、12:位置決め偏向器、13:対物レンズ、14:真空試料室、15:基板、16:基板固定部、17:移動ステージ、18:第1アースピン、19:第2アースピン、20:電力発生器、21:レジスト、22:遮光膜、23:透明基板、101:レジスト、102:遮光膜、103:透明基板、104:接触端子、105:パーティクル、106:接地跡

Claims (2)

  1. 基板及び遮光膜を有するマスクブランクスを形成し、
    前記マスクブランクス上にレジストを塗布形成し、
    形状の異なる第1及び第2端子をマスクブランクスの接地に用いてパターニングを行う電子線描画方法であって、
    前記第1端子の形状は前記第2端子に比べて接地時に前記レジストを切削する量が小さくなるよう構成し、
    前記第1端子は前記第2端子よりも先に前記レジストと接触して接地させ、
    前記第2端子と前記マスクブランクスの表面との間に電気伝導を生じさせて、前記第2端子の接触部の前記レジストを感光させ、
    前記第2端子は電気伝導を生じた後に前記マスクブランクスと接触が行われて、前記第2端子の接地時に削られて飛散する接触部近傍の前記レジストを感光することを特徴とする電子線描画方法。
  2. 電子線を用いて、レジストを含む基板及び遮光膜を有するマスクブランクスをパターニングする電子線描画装置において、
    前記電子線を発生する電子銃と、
    前記電子線を成形する電子光学系と、
    前記マスクブランクスを固定する基板固定部と、
    前記マスクブランクスを所望の位置に移動させる移動ステージと、
    形状の異なる第1及び第2端子を前記マスクブランクスの接地に用いるアース機構と、
    を具備し、
    前記第1端子の形状は前記第2端子に比べて接地時に前記レジストの切削量が小さくなるよう構成されており、
    前記第1端子は前記第2端子よりも先に前記レジストと接触して接地され、
    前記第2端子と前記マスクブランクスの表面との間に電気伝導を生じさせて、前記第2端子の接触部の前記レジストを感光させ、
    前記第2端子は電気伝導を生じた後に前記マスクブランクスと接触が行われて、前記第2端子の接地時に削られて飛散する接触部近傍の前記レジストを感光することを特徴とする電子線描画装置。

JP2008232480A 2008-09-10 2008-09-10 電子線描画方法及び電子線描画装置 Expired - Fee Related JP5293021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008232480A JP5293021B2 (ja) 2008-09-10 2008-09-10 電子線描画方法及び電子線描画装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008232480A JP5293021B2 (ja) 2008-09-10 2008-09-10 電子線描画方法及び電子線描画装置

Publications (2)

Publication Number Publication Date
JP2010067781A JP2010067781A (ja) 2010-03-25
JP5293021B2 true JP5293021B2 (ja) 2013-09-18

Family

ID=42193116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008232480A Expired - Fee Related JP5293021B2 (ja) 2008-09-10 2008-09-10 電子線描画方法及び電子線描画装置

Country Status (1)

Country Link
JP (1) JP5293021B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5436927B2 (ja) * 2009-05-14 2014-03-05 株式会社ニューフレアテクノロジー 荷電粒子ビーム描画装置の基板搬送方法および荷電粒子ビーム描画装置
JP2013140236A (ja) * 2011-12-29 2013-07-18 Hoya Corp マスクブランク及び位相シフトマスクの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187926A (ja) * 1988-01-22 1989-07-27 Nec Corp マスク及びレチクルの製造方法
JPH02125416A (ja) * 1988-11-02 1990-05-14 Nec Corp 電子ビーム露光装置
JPH036014A (ja) * 1989-06-02 1991-01-11 Dainippon Printing Co Ltd 既被露光域を有するレジスト塗布基板、その製造方法および製造装置
JPH09205050A (ja) * 1996-01-24 1997-08-05 Toshiba Mach Co Ltd 電子ビーム描画装置における試料帯電防止方法

Also Published As

Publication number Publication date
JP2010067781A (ja) 2010-03-25

Similar Documents

Publication Publication Date Title
US7256405B2 (en) Sample repairing apparatus, a sample repairing method and a device manufacturing method using the same method
JP2004537758A (ja) 電子ビーム処理
KR100590575B1 (ko) 새로운 물질을 이용한 전자빔 리소그래피 방법
JP5293021B2 (ja) 電子線描画方法及び電子線描画装置
JP2007057821A (ja) マスク欠陥修正方法及び半導体装置の製造方法
JP2002110537A (ja) マスク描画用電子線露光装置
JP4319642B2 (ja) デバイス製造方法
Yasaka et al. Nanoscale Imaging, Material Removal and Deposition for Fabrication of Cutting-edge Semiconductor Devices
US6376132B1 (en) Mask for electron beam exposure, manufacturing method for the same, and manufacturing method for semiconductor device
US20070037071A1 (en) Method for removing defect material of a lithography mask
JP2000010260A (ja) マスク修正装置の黒欠陥修正方法
US20060199082A1 (en) Mask repair
JP2009070982A (ja) 飛散粒子除去装置、飛散粒子の低減方法、光源装置、照明光学装置、露光装置及び電子デバイスの製造方法
JP3100582B2 (ja) 走査型電子顕微鏡及びパターン測定方法
US6821688B2 (en) Photomask, method for manufacturing the same and method for detecting/repairing defects in photomask
JP2008134603A (ja) フォトマスク欠陥修正方法
JP2004287321A (ja) フォトマスクの欠陥修正方法
JP2001343735A (ja) 開口部用フォトマスクの不透明欠陥修理方法
JP5736113B2 (ja) 露光用マスクの製造方法
JPH04368947A (ja) 位相シフトマスクの作成方法
JP2888228B2 (ja) 荷電粒子線用部分一括マスクの構造
JP2004309604A (ja) フォトマスクの欠陥修正方法
JP2005032816A (ja) マスクの製造方法、マスク、露光方法および露光装置
JP2006139049A (ja) フォトマスクの修正方法及びフォトマスクの修正装置
JP2000353662A (ja) 電子ビーム投影リソグラフィ用の散乱パターンを含むステンシルレチクル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees