JP4319642B2 - デバイス製造方法 - Google Patents

デバイス製造方法 Download PDF

Info

Publication number
JP4319642B2
JP4319642B2 JP2005115239A JP2005115239A JP4319642B2 JP 4319642 B2 JP4319642 B2 JP 4319642B2 JP 2005115239 A JP2005115239 A JP 2005115239A JP 2005115239 A JP2005115239 A JP 2005115239A JP 4319642 B2 JP4319642 B2 JP 4319642B2
Authority
JP
Japan
Prior art keywords
substrate
layer
resist layer
resist
electric field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005115239A
Other languages
English (en)
Other versions
JP2005303315A (ja
Inventor
ミッカン ウヴェ
ヨハンネス ヨセフス ファン デュッセルドンク アントニウス
Original Assignee
エーエスエムエル ネザーランズ ビー.ブイ.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーエスエムエル ネザーランズ ビー.ブイ. filed Critical エーエスエムエル ネザーランズ ビー.ブイ.
Publication of JP2005303315A publication Critical patent/JP2005303315A/ja
Application granted granted Critical
Publication of JP4319642B2 publication Critical patent/JP4319642B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/708Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70908Hygiene, e.g. preventing apparatus pollution, mitigating effect of pollution or removing pollutants from apparatus
    • G03F7/70941Stray fields and charges, e.g. stray light, scattered light, flare, transmission loss

Description

本発明は、リソグラフィを使用するデバイス製造方法に関する。
リソグラフィ装置は、所望のパターンを基板の目標部分に適用する機械である。リソグラフィ装置は例えば、集積回路デバイス(IC)などのデバイスの製造において使用可能である。この状況で、代替的にマスクまたはレチクルとも呼ばれるパターニング手段は、ICの個々の層に対応する回路パターンの生成に使用することができ、このパターンを、放射線感光原料(レジスト)の層を有する基板(例えばシリコンウェハ)上の目標部分(例えば1つあるいはそれ以上のダイから成る)に描像することができる。一般的に、1枚の基板は、順次照射される近接目標部分のネットワークを含んでいる。本明細書および請求の範囲では、「基板」という表現は、以前のリソグラフィ・プロセスのステップで生成された処理済み層を担持するか、担持しない基板を表すものと解釈されたい。既知のリソグラフィ装置は、全体マスクパターンを目標部分に1回の作動にて露光することによって各目標部分が照射される、いわゆるステッパと、所定の方向(「走査」方向にパターンを投影ビームで走査し、これと同時に基板をこの方向と平行に、あるいは反平行に走査することにより、各目標部分が照射される、いわゆるスキャナとを含む。
レチクルを照明し、レチクルでパターニングするために、放射線ソースから放射線のビームを受け、投影ビームと呼ばれ、断面に所望の均一性および強度分布を有する放射線の調整済みビームを供給するために、照明システムを設ける。ソースおよびリソグラフィ装置は、例えばソースがプラズマ放電ソースである場合に、別個の存在でよい。このような場合、ソースはリソグラフィ装置の一部を形成すると見なされず、放射線ビームは、例えば適切な集光ミラーおよび/またはスペクトル純度フィルタなどを有する放射線集光器の助けにより、ソースから照明システムへと渡される。他の場合、例えばソースが水銀ランプの場合は、ソースが装置の一体部品でもよい。
マスクパターンをレジストの層に複写できる解像度は、幾つかの要素によって決定される。これらの要素のうち主なものは、照明用放射線の波長である。マスクにて生じる回折は、照明パターンの解像度を低下させる傾向がある。このような解像度の低下は、比較的短い波長の放射線の方が少ない。したがって、多くの研究により、動作時の波長をさらに短くしたシステムが生産されている。現在の目標は、いわゆる「極(E)」UV範囲、つまり50nm未満、例えば13.4nmまたは11nmの波長で動作するシステムを提供することである。EUV放射線は、レジスト材料によって容易に吸収され、したがってEUVを利用する処理は、通常は100nmのオーダーの極めて薄いレジスト層で動作しなければならないことが分かる。
放射線の波長が短くなるにつれ、レジストに衝突する光子のエネルギが増加し、レジスト内での二次電子の生成が増加する。実際、EUVの波長では、光子エネルギがもはやレジスト分子間の結合エネルギと一致しないので、レジストを露光する主なメカニズムを提供するのは二次電子である。この現象を、さらに二次電子がマスク転写の解像度を縮小できる理由も理解する上で、多少の背景情報が役に立つ。
レジスト層の露光中に、レジストに衝突する光子は、レジストの原子内で結合した電子に吸収され、電子が個々の原子殻から飛び出すように、これらの電子に十分なエネルギを与える。原子の特定の原子殻に空格子点が生じる。このプロセスは「光電離」として知られ、自由電子は「光電子」として知られる。露光領域の程度を画定する際に重要なパラメータは、
− レジストでの吸収によって決定される光子の平均自由路、
− 原子の様々な殻におけるエネルギレベル、
− レジストの原子密度、および
− 放射した光電子の角度分布、である。
光電子によって残された空格子点を充填するために、電子が移動すると、前の状態と新しい状態との間の価電子帯の差によって画定されるエネルギを有する光子が放出される。このプロセスは、蛍光発光の一形態である。したがって、露光領域の程度を画定するさらなるパラメータは、
− 使用可能な殻間遷移(エネルギ差)、
− 移動が発生する確率、および
− 蛍光発光の角度分布、である。
光電子が、結合した電子に衝突すると、その衝撃は、結合電子を叩き落として、「二次」電子を提供するのに十分なほど強力なことがある。電子は、エネルギが低下した状態で新しい方向に移動する。その結果、露光領域の程度を画定する追加のパラメータは、
− 電子密度、
− 散乱/衝撃移動の確率、
− 散乱した一次電子の角度分布、
− 生成した二次電子の角度分布、および
− 両タイプの電子の平均自由路(原則として、電子エネルギが低下すると、平均自由路が、例えば5eVの約5nmから248nmへと増加する)である。
この理論に関するさらに詳細な説明については、David T.Attwoodの「軟X線および極紫外線:原理と応用(Soft x-rays and extreme ultraviolet radiation:principles and applications)」(ケンブリッジ大学出版局、1999年(ISBN 0 521 65214 6))およびP.W.H de Jagerの「イオンと電子の調整を組み合わせるナノ構造を作成し、分析する計器(An instrument for Fabrication and Analysis of Nanostructures Combining Ion and Electron Regulation)」(デルフト大学出版局、1997年 (ISBN 90 407 1478 9))を参照されたい。
図1は、上記で概略を述べた様々なプロセスを概略的に示す。図示のように、レジストを実際に露光するエネルギは、これらのプロセスのいずれかにより、特に二次電子発生の結果として生じるものである。点光源の回折で制限された像に関して、二次電子の平均自由路は、光化学効果でレジストを効果的に露光しうる半径を画成する。この半径は、達成可能な最小解像度を制限する。任意のフューチャーの最小線縁粗さ(LER)は、レジストを通して散乱する二次電子のランダム生成路、およびランダム化した光子分布によって、第1オーダーまで画定される。LERは、1本の線を中心とし、円の縁がちょうど接触する一連の円(散乱した二次電子のランダム生成路と等しい半径を有する)のエンベロープとして視覚化することができる。また、円の中心は、統計的に画定され、レジスト内の原子密度によって決定される。これを図2に示す。
二次電子は、露光の解像度に悪影響を及ぼすばかりでなく、レジスト層の下にある集積回路の層を損傷する結果ももたらし得る。これは、2つのシナリオが考えられる。
− レジスト層に収集された二次電子の電圧によって、損傷をもたらす電圧が生じる。
− 二次電子が選択層に入り、その層内の結合または構造を損傷する。
レジスト層内に電子が集合すると、露光された大きい区域の附近の小構造または構造にも悪影響を及ぼすことがある。所望の限界寸法(つまり、デバイス層の作成時に許容される線または接点などの2つのパターンのフューチャー間の最小スペースおよび/または線または任意の他の形態の最小幅)も変化することがある。
上述した問題を少なくとも部分的に緩和することが、本発明の目的である。
本発明の第一の態様によると、リソグラフィのプロセスを使用してデバイスを作成する方法で、基板の頂部に放射線感光性レジストを適用することと、レジストに電界を適用しながら、レジストの一部を放射線に露光することとを含み、前記電界の方向がレジスト層の面に対してほぼ直角である方法が提供される。
本発明を実現する作成方法は、二次電子がレジストの露光区域から非露光区域へ転移することを防止し、したがってプロセスの解像度を改善する傾向がある。同様に、レジストから出てデバイスの下層へと転移する電子を防止するか、減少させることができる。
本発明の第一の実施形態では、方法は、導電性材料の層をレジストの上面に適用することを含む。露光中に、例えば導電材料の層を固定電位と接続することにより、電界を適用する。導電材料は金属で、少なくとも部分的に露光放射線に対して透明でよい。1つの可能な導電性材料は、酸化すずインジウムである。
導電層の厚さは、透過光の減衰を最小限例えば10%未満で、好ましくは約2%以下とするために十分薄くしなければならない。層は、50nm未満、例えば約10nmの厚さまで適用することができる。
代替実施形態では、方法は、レジストの下面にある導電材料の層を、レジストとデバイスの表面との間に設けることを含む。前記電界を、露光中に、例えば導電材料の層を固定電位に接続することによって適用する。導電層は金属性で、例えば酸化錫インジウムでよい。
さらに別の実施形態では、方法は、導電材料の層をレジストの上面に適用することと、レジストの下面に導電材料の層を、レジストとデバイスの表面との間で設けることと、露光中に、2つの導電層の間に電位差を適用することによって、前記電界を適用することとを含む。
さらに別の実施形態では、電界は、レジストを固定電位に直接結合することによって適用する。例えば、固定電位に接続したプローブを、露光開始直後にレジストに接触させる。導電材料をレジストに組み込むことが好ましい。
本発明の第二の態様によると、放射線の投影ビームを提供する照明システムと、パターンを投影ビームに与えるためにパターニングデバイスを支持する支持構図と、基板を保持する基板テーブルと、パターン形成したビームを基板の目標部分に投影する投影システムと、基板の表面に設けたレジスト層にわたって電界を適用させる電界生成器とを備え、電界の方向がレジスト層の面にほぼ直角であるリソグラフィ装置が提供される。
本発明の第三の態様によると、リソグラフィのプロセスを使用してデバイスを作成する方法で、導電性材料を含む放射線感光性レジストをデバイスの頂部に適用することと、さらにレジストに電界を適用しながら、レジストの一部を放射線に露光することを含む方法が提供される。
本発明をさらによく理解し、これを実現させる方法を示すために、次に例示的に添付図面を参照する。
以下の説明は、本発明の特定の実施形態に言及するが、本発明は下記以外でも実践できることが理解される。説明は本発明を制限するものではない。
図3は、典型的なリソグラフィ装置を概略的に示したものである。この装置は、
− 放射線(例えばUVまたはEUV放射線)の投影ビームPBを供給する照明システムILと、
− パターニングデバイス(例えばマスク)MAを支持し、かつ、品目PLに対して正確にパターニングデバイスの位置決めを行う第一位置決め装置に連結を行った第一支持構造(例えばマスクテーブル)MTと、
− 基板(例えばレジスト塗布したシリコンウェハ)Wを支持し、かつ、品目PLに対して正確に基板の位置決めを行う第二位置決め装置PWに連結を行った基板テーブル(例えばウェハテーブル)WTと、
− パターニングデバイスMAによって投影ビームPBに与えられたパターンを基板Wの目標部分C(例えば、1つあるいはそれ以上のダイから成る)に描像する投影システム(例えば反射性投影レンズ)PLを有する。
ここで示しているように、本装置は反射タイプである(例えば反射マスクまたは上記で言及したようなタイプのプログラマブルミラーアレイを使用する)。あるいは、装置は透過タイプでもよい(例えば透過マスクを使用する)。
照明システムILは放射線ソースSOから放射線のビームを受け取る。ソースとリソグラフィ装置とは、例えばソースがプラズマ放電ソースである場合に、別個の存在でよい。このような場合、ソースはリソグラフィ装置の一部を形成すると見なされず、放射線ビームは、例えば適切な集光ミラーおよび/またはスペクトル純度フィルタなどを有する放射線集光器の助けにより、ソースSOから照明装置ILへと渡される。他の場合、例えばソースが水銀ランプの場合は、ソースが装置の一体部品でもよい。ソースSOおよび照明装置ILは、放射線システムと呼ぶことができる。
投影ビームPBは、マスクテーブルMT上に保持されているマスクMAに入射する。投影ビームPBはマスクMAで反射して、基板Wの目標部分C上にビームを集束するレンズPLを通過する。第二位置決め装置PWおよび位置センサIF2(例えば干渉計デバイス)の助けにより、基板テーブルWTは、例えばビームPBの経路における異なる目標部分Cに位置を合わせるために正確に運動可能である。同様に、第一位置決め装置PMおよび位置センサIF1を使用して、例えばマスクライブラリから機械的に検索した後に、あるいは走査運動の間に、ビームPBの経路に対してマスクMAを正確に位置決めすることができる。一般的に、オブジェクトテーブルMTおよびWTの運動は、位置決め装置PMおよびPWの部分を形成するロングストロークモジュール(粗動位置決め)およびショートストロークモジュール(微動位置決め)にて行われる。しかし、ステッパの場合(スキャナとは対照的に)、マスクテーブルMTはショートストロークアクチュエータに連結されるだけであるか、あるいは固定される。マスクMAおよび基板Wは、マスクアラインメントマークM1、M2および基板アラインメントマークP1、P2を使用して位置合わせすることができる。
予め準備したウェハ1を図4aに示す。感光性レジストの薄い均一なコーティング2を、ウェハの上面に設ける。レジスト層は、100nmのオーダーの厚さを有してよい。一般的に、レジスト層2は、ウェハを高速で回転し、1回または複数回にわたってレジストをウェハ表面に滴下することによって生成する。次に、回転したレジストを高速でベークする。導電性材料の薄いコーティング3(例えば金属層または金属を含む層を実現する)を、レジスト層2の表面に設ける。導電層は、露光波長で光に対して透明であることが好ましい。このような1つの材料は、酸化インジウム錫である。しかし、十分な光がレジスト層2へと透過できるほど十分に導電層3が薄い場合、このことは必要不可欠ではない。典型的な厚さは10nmであり、これは光透過損がわずか2%程度になる。導電層3は、例えば蒸着またはスパッタリングによって生成することができる。コーティング3が金属質の層である場合、追加の利点は、このような層が通常は、130nmと400nmの間の波長の遠紫外線(「DUV」)放射線を反射することである。概して、EUV放射線ソースは、このようなDUV放射線も放射する。レジスト、特に化学的に増幅したレジストは、DUV放射線に対して非常に敏感である。その結果、撮像したパターンに露光中にフレア、またはゴースト像まで存在することがあり、これはEUVリソグラフィ装置の解像度性能を低下させる。金属質のトップコートは、露光中にレジスト層に前記DUV放射線が存在するのを減少させるか、ほぼ抑制し、それによってフレアおよび/またはゴースト像の問題を緩和する。
図4bは、代替的な事前調整したウェハ構成を示し、ここではレジスト層2とウェハ1の表面との間に導電材料4の第二層を設ける。この層は光を透過する必要がないので、使用する材料および層自体の特性は、上の導電層3のそれと異なってよい。
図4cは、レジスト層2を提供するレジスト材料に導電材料を組み込んだ、別の代替的な事前調整したウェハ構成を示す。この導電材料は、例えばシリコンでよい。さらなるコーティング5をレジストの表面に設ける。このコーティングは、AIN(窒化アルミ)、Ru、Ir、Au、SiN、Rh、SiまたはCで形成することが好ましく、リソグラフィ装置にガス放出保護を提供する。これについて、以下でさらに説明する。バリア層6を、ウェハ1の表面上でウェハ1とレジスト層2の間に追加的に設ける。この層6は、導電性イオンがレジスト層からウェハ内に移動するのを防止するのに役立ち、これがない場合は、移動の問題が生じ、ウェハへの損傷を引き起こすことがある。
事前調整したウェハを調整した後、ウェハを図3の装置に導入し、投影システムPLに対して適正な位置で、マスクMAと位置合わせした状態にて基板テーブルWTを位置決めする。図4aで示すウェハの場合は、プローブを導電層3と導電接触させる。プローブは大地電位に接続し、したがって導電層3をアースに接続する。次に、適切な光のパターンでウェハを照明する。露光ステップ中に生成される二次電子などの自由電子は、接地層3に向かう方向で移動する傾向があることが理解される。つまり、電子は、(図4aに対して)水平面には移動しない傾向があり、したがって非照明区域の露光が減少する。
図4bのウェハを参照すると、投影システムPLでウェハを位置合わせした後、導電層3および4の両方と導電接触させる。上層3が下層4に対してプラスの電位になるように、2つの層の間に静止(DC)電位を適用する。この場合も、これは自由電子を上層3に向かって移動させ、横方向の動作を阻止する効果を有する。代替構成では、電位の極性が図5の図とは反対になる。これは、ウェハ表面に向かう自由電子を加速させ、レジストの感度を効果的に向上させる効果を有する。
図4cのウェハを参照すると、レジスト層2と導電接触し、層をアースに結合できるようにする。
図6は、デバイス作成手順の重要なステップを示す流れ図である。
プローブをデバイスの導電部分(レジストまたは追加の導電層とする)に結合するのは、実際には困難であることが判明することが理解される。よりよい解決法は、導電材料がウェハの側部に重なり、ウェハの基部の周囲に延在できるようにすることである。基部を固定電位と結合することにより、レジスト層2に適切な電界を適用することができる。
EUV放射線で操作する場合にリソグラフィ装置の光学的構成要素が劣化するという問題は、例えば米国特許第6,459,472号で考察されている。これは、最終的な光学的構成要素(ミラーまたはレンズ)上のコーティングを形成するレジスト層の表面から材料のガスが放出することによって生じるようである。特に問題となるのは炭化水素および硫黄である。また、(例えば露光波長でのレジストの透過性を改善するために)シリコンを含むレジストのガス放出は望ましくない。シリコンを含むレジストは、露光中にシリコンを放出する傾向があり、自由なSiまたはSiイオンによって光学素子が劣化する。この問題は、レジスト層2を、レジストからのガス放出を防止するのに十分なほど密度が高いトップ層でコーティングすると、大幅に軽減されることが予想される。例えば、図4aおよび図4b(または図5)の配置構成が特に適切である。二次電子の効果を低下させる手段の一部として導電性トップ層を設けない場合(例えば、導電性材料をレジストに組み込む図4c)は、追加のガス放出保護層5を追加することが好ましい。これは言うまでもなく、ガス放出保護層内の光の大幅な吸収を回避するために、十分に薄くなければならない。
米国特許第6,459,472号は、ウェハの表面からスパッタリングの残骸を除去する問題に対する解決法を提示し、それにはアルゴンガスを含む流路をリソグラフィ装置の最終的な光学構成要素とウェハの表面との間に導入しなければならない。アルゴンは、空気よりもEUV吸収率が非常に低い。室内のガスを連続的に流して、スパッタリングの残骸をウェハの表面から除去する。この方法の潜在的問題は、アルゴン原子が照明の放射線によってある程度イオン化させることである。レジストの頂部の導電層をアースに結合すると、アルゴンを含む室をプラスの電位に接続することができる。それを図7に示す。この配置構成により、イオンがレジスト材料(プラスに帯電している傾向がある)から放出され、ウェハに向かって引きつけられて、投影用光学機器から離れ、したがって光学機器が被る汚染のレベルが低下する。
本発明の範囲から逸脱することなく、上述した実施形態に様々な変更ができることが当業者には理解される。
フォトレジストへの二次電子生成メカニズムを示したものである。 フォトリソグラフィプロセスにおける線縁粗さへの制限を線図で示したものである。 典型的なリソグラフィ装置を線図で示したものである。 aからcは、図3の装置の解像度を改善する様々な手順を示すものである。 図3の装置の解像度を改善する代替手順を示したものである。 集積回路の作成において選択されたプロセスのステップを示す流れ図である。 図3の装置の解像度を改善するさらなる代替手順を示したものである。

Claims (13)

  1. リソグラフィのプロセスを使用するデバイスの製造方法であって、
    基板のレジスト層の一部を放射線に露光することと、
    レジストに電界を適用することとを含み、露光中、電界の方向が、レジスト層の面に対してほぼ直角であり
    さらに、
    導電材料の層をレジストの上面に適用することと、
    導電材料の層をレジストの下面と基板の表面との間に設けることと、
    露光中の前記電界を、2つの導電層間に電位差を適用することによって適用することとを含む方法。
  2. 前記導電材料が金属質である、請求項に記載の方法。
  3. さらに、前記導電材料の層を50nm未満の厚さで適用することを含む、請求項に記載の方法。
  4. 前記導電材料の層が、基板の側部に重なり、基板の基部の少なくとも一部の中に延在する、請求項に記載の方法。
  5. 前記放射線が極紫外線範囲になる、請求項1に記載の方法。
  6. さらに、レジスト層の上面がレジスト層の下面に対してプラスの電位になるように、電界を配向することを含む、請求項1に記載の方法。
  7. さらに、レジスト層の上面がレジスト層の下面に対してマイナスの電位になるように、電界を配向することを含む、請求項1に記載の方法。
  8. リソグラフィのプロセスを使用するデバイスの製造方法であって、
    基板のレジスト層の一部を放射線に露光することと、
    導電材料を組み込んだレジスト層を固定電位に直接結合することによって、レジストに電界を適用することとを含み、露光中、電界の方向が、レジスト層の面に対してほぼ直角であり、
    さらに、レジスト層から基板の表面へ向かう導電性イオンの移動を防止するバリア層を、レジスト層の下面と基板の表面との間に設けることを含む方法。
  9. 導電材料を組み込んだレジスト層が、基板の側部に重なり、基板の基部の少なくとも一部の中に延在する、請求項に記載の方法。
  10. さらに、ガス放出を減少させる層をレジストの上面に適用することを含む、請求項に記載の方法。
  11. ガス放出を減少させる層が、窒化アルミ、Ru、Ir、Au、SiN、Rh、SiまたはCのうち1つを有する、請求項10に記載の方法。
  12. リソグラフィ装置で、
    放射線の投影ビームを供給する照明システムと、
    投影ビームにパターンを与えるパターニングデバイスを支持する支持構造と、
    基板を保持する基板テーブルと、
    パターン形成したビームを基板の目標部分に投影する投影システムと、
    前記基板の表面に設けたレジスト層に電界を適用するように構成され、配置された電界生成器とを有し、前記電界の方向が、レジスト層の面に対してほぼ直角であり、
    前記電界生成器は、レジスト層の上面に設けた導電層と、レジスト層の下面と基板の表面との間に設けた導電層との間に電位差を適用することによってレジスト層に電界を適用するリソグラフィ装置。
  13. リソグラフィ装置で、
    放射線の投影ビームを供給する照明システムと、
    投影ビームにパターンを与えるパターニングデバイスを支持する支持構造と、
    基板を保持する基板テーブルと、
    パターン形成したビームを基板の目標部分に投影する投影システムと、
    前記基板の表面に設けたレジスト層に電界を適用するように構成され、配置された電界生成器とを有し、前記電界の方向が、レジスト層の面に対してほぼ直角であり、
    前記電界生成器は、導電材料を組み込んだレジスト層を固定電位に直接結合することによって、レジスト層に電界を適用し、
    さらに、レジスト層の下面と基板の表面との間には、レジスト層から基板の表面へ向かう導電性イオンの移動を防止するバリア層が設けられているリソグラフィ装置。
JP2005115239A 2004-04-14 2005-04-13 デバイス製造方法 Expired - Fee Related JP4319642B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/823,775 US7463336B2 (en) 2004-04-14 2004-04-14 Device manufacturing method and apparatus with applied electric field

Publications (2)

Publication Number Publication Date
JP2005303315A JP2005303315A (ja) 2005-10-27
JP4319642B2 true JP4319642B2 (ja) 2009-08-26

Family

ID=35095921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005115239A Expired - Fee Related JP4319642B2 (ja) 2004-04-14 2005-04-13 デバイス製造方法

Country Status (2)

Country Link
US (1) US7463336B2 (ja)
JP (1) JP4319642B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070076292A1 (en) * 2005-09-27 2007-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fully electric field shielding reticle pod
US20080060974A1 (en) * 2006-02-21 2008-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Mask carrier treatment to prevent haze and ESD damage
DE102006053074B4 (de) * 2006-11-10 2012-03-29 Qimonda Ag Strukturierungsverfahren unter Verwendung chemisch verstärkter Fotolacke und Belichtungsvorrichtung
KR102099880B1 (ko) * 2013-05-06 2020-04-10 삼성전자 주식회사 유효 열 전자 강화 유닛을 갖는 리소그래피 장치 및 패턴 형성 방법
KR20220112135A (ko) * 2021-02-03 2022-08-10 에스케이하이닉스 주식회사 극자외선광 및 전기장을 이용한 레지스트 패턴 형성 방법 및 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244622A (ja) 1987-03-30 1988-10-12 Nec Corp 半導体装置の製造方法
JPH01158729A (ja) 1987-12-16 1989-06-21 Matsushita Electron Corp X線露光方法
US5258266A (en) * 1989-11-16 1993-11-02 Mitsubishi Denki Kabushiki Kaisha Method of forming minute patterns using positive chemically amplifying type resist
JPH04166947A (ja) 1990-10-31 1992-06-12 Ishikawajima Harima Heavy Ind Co Ltd X線リソグラフィによる露光方法および露光装置
JPH04258110A (ja) 1991-02-12 1992-09-14 Canon Inc X線露光装置及びx線露光方法
US5444590A (en) * 1992-12-04 1995-08-22 Texas Instruments Incorporated Solid state power controller with power switch protection apparatus
US5948219A (en) * 1997-05-07 1999-09-07 Advanced Micro Devices, Inc. Apparatus for selectively exposing a semiconductor topography to an electric field
US6459472B1 (en) 1998-05-15 2002-10-01 Asml Netherlands B.V. Lithographic device
JP4058195B2 (ja) * 1999-05-31 2008-03-05 パイオニア株式会社 ディスク原盤とディスク原盤形成装置並びにディスク原盤形成方法
US6319643B1 (en) * 2000-06-19 2001-11-20 Advanced Micro Devices, Inc. Conductive photoresist pattern for long term calibration of scanning electron microscope
US6482558B1 (en) * 2000-10-24 2002-11-19 Advanced Micro Devices, Inc. Conducting electron beam resist thin film layer for patterning of mask plates
US6686132B2 (en) * 2001-04-20 2004-02-03 The Regents Of The University Of California Method and apparatus for enhancing resist sensitivity and resolution by application of an alternating electric field during post-exposure bake
KR100533719B1 (ko) * 2001-06-29 2005-12-06 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그 제조방법
US6897940B2 (en) * 2002-06-21 2005-05-24 Nikon Corporation System for correcting aberrations and distortions in EUV lithography
US6846360B2 (en) * 2003-01-13 2005-01-25 Aptos Corporation Apparatus and method for bubble-free application of a resin to a substrate
WO2004079833A1 (en) * 2003-03-07 2004-09-16 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic arrangement
US7317504B2 (en) * 2004-04-08 2008-01-08 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US6891176B2 (en) * 2003-06-20 2005-05-10 Nanion Aps Planar electron emitter with extended lifetime and system using same
US7374867B2 (en) * 2003-10-06 2008-05-20 Intel Corporation Enhancing photoresist performance using electric fields
US7509505B2 (en) * 2005-01-04 2009-03-24 Cisco Technology, Inc. Method and system for managing power delivery for power over Ethernet systems
US9769090B2 (en) * 2005-01-25 2017-09-19 Linear Technology Corporation Adjusting current limit thresholds based on power requirement of powered device in system for providing power over communication link
US20060168459A1 (en) * 2005-01-25 2006-07-27 Dwelley David M Providing data communication between power supply device and powered device in system for supplying power over communication link

Also Published As

Publication number Publication date
JP2005303315A (ja) 2005-10-27
US7463336B2 (en) 2008-12-09
US20050231704A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
JP3696163B2 (ja) リソグラフィ投影装置、素子製造方法、およびそれによって製造される素子
JP5055310B2 (ja) リソグラフィ機器、放射システム、汚染物質トラップ、デバイスの製造方法、及び汚染物質トラップ内で汚染物質を捕らえる方法
JP5535194B2 (ja) リソグラフィ装置、デバイス製造方法、クリーニングシステム、およびパターニングデバイスをクリーニングする方法
KR100748447B1 (ko) 리소그래피 투영장치 및 상기 장치에 사용하기 위한파티클 배리어
JP5732392B2 (ja) 放射源およびリソグラフィ装置
JP2008268956A (ja) ペリクル、リソグラフィ装置、およびデバイス製造方法
US11333984B2 (en) Apparatus for and method of in-situ particle removal in a lithography apparatus
KR20120102145A (ko) 조명 시스템, 리소그래피 장치 및 조명 방법
KR101776837B1 (ko) 다중층 거울
JP2012506133A (ja) コレクタアセンブリ、放射源、リソグラフィ装置およびデバイス製造方法
JP4319642B2 (ja) デバイス製造方法
JP2007517396A (ja) リソグラフィ装置、及びデブリ軽減システムを備える放射源、並びにリソグラフィ装置におけるデブリ粒子を軽減する方法
JP4058404B2 (ja) リソグラフィ投影装置およびリソグラフィ工程により集積構造を製造する方法
TW201316842A (zh) 輻射源
KR20130009773A (ko) 스펙트럼 퓨리티 필터
JP2004153279A (ja) リソグラフィ装置およびデバイス製造方法
US20070075276A1 (en) Exposure system and method for operating an exposure system
JP2010153857A (ja) 放射源、リソグラフィ装置及びデバイス製造方法
US20160170309A1 (en) Light exposure method, and light exposure apparatus
JP4966410B2 (ja) リソグラフィ装置およびデバイス製造方法
JP4384082B2 (ja) かすめ入射ミラー、かすめ入射ミラーを含むリソグラフィ装置、かすめ入射ミラーを提供する方法、かすめ入射ミラーのeuv反射を強化する方法、デバイス製造方法およびそれによって製造したデバイス
TWI754500B (zh) 反射式光罩坯體及其製造方法
JP2010045355A (ja) 放射源、リソグラフィ装置、および、デバイス製造方法
CN114641731A (zh) 用于在光刻过程中改善衬底的均匀性的方法
WO2021073817A1 (en) Patterning device conditioning system and method

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060904

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20070615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080423

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080718

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees