JP5285942B2 - 半導体ウェハ - Google Patents

半導体ウェハ Download PDF

Info

Publication number
JP5285942B2
JP5285942B2 JP2008086879A JP2008086879A JP5285942B2 JP 5285942 B2 JP5285942 B2 JP 5285942B2 JP 2008086879 A JP2008086879 A JP 2008086879A JP 2008086879 A JP2008086879 A JP 2008086879A JP 5285942 B2 JP5285942 B2 JP 5285942B2
Authority
JP
Japan
Prior art keywords
layer
oxide layer
oxide
thickness
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008086879A
Other languages
English (en)
Other versions
JP2008294412A (ja
Inventor
シュレーダー トーマス
シュトルク ペーター
ミュッシヒ ハンス−ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2008294412A publication Critical patent/JP2008294412A/ja
Application granted granted Critical
Publication of JP5285942B2 publication Critical patent/JP5285942B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、層状の半導体ウェハ及びその製造法に関する。
ＳＯＩウェハ（セミコンダクター・オン・インシュレーター）は、一般に単結晶シリコンからなる基板ウェハ（ハンドルウェハ又はベースウェハ）と、電気絶縁性材料の層（いわゆる埋込酸化物層（buried oxide layer）、ＢＯＸ）と、これに連結した半導体材料の表面層（上層又はデバイス層）とを含み、ここで、前記表面層は、電子部品の製造のために設けられるいわゆる活性層である。
ＳＯＩウェハは種々の方法で製造することができる：第一に、幅広く用いられている方法は、半導体材料の薄層をドナーウェハから基板ウェハへと移設することである。前記の移設の前に、ドナーウェハの表面又は基板ウェハの表面又はこれら双方を酸化させることによって、絶縁性層を形成させる。前記方法は層の移設（layer transfer）と称される。第二に、酸素イオンをその表面の一つに注入し、基板ウェハを引き続きアニーリングして二酸化シリコン層を形成させることによって、絶縁性層をシリコン基板ウェハ内に直接形成させることができる。前記方法は"ＳＩＭＯＸ"と称される。
第一の方法（層の移設）は作業の多い処理工程のために費用がかかる。前記方法は、シリコンに対しては十分に、かつゲルマニウムに対してはある程度開発されたものであるが、別の半導体、例えば窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）又は活性層に使用され得る他の材料に対しては、十分に開発されたものではない。更に、前記方法は、そのために適当な直径のバルクウェハが存在するような半導体材料に限定されているが、これは多くの重要な材料、例えば炭化シリコン（ＳｉＣ）、ヒ化ガリウム（ＧａＡｓ）又は窒化ガリウム（ＧａＮ）に対して問題である。
第二の方法（ＳＩＭＯＸ）は、そのために適当な直径のバルクウェハが存在し、かつ、イオン注入及び後注入アニーリング工程による埋込酸化物層の形成が実現可能であるような材料に限定されている。これは、特にイオン注入用の所望の装置及び長い処理時間のためにコストがかさむ。
例えば論文H. J. Osten et al., "Growth of crystalline praseodymium oxide on silicon", Journal of Crystal Growth 235 (2002), 229 - 234及びT. Schroeder et al., "Structure, twinning behavior, and interface composition of epitaxial Si(111) films on hex-Pr2O3(0001)/Si(111) support systems", Journal of Applied Physics 98 (2005), 123513-1 - 123513-6においてエピ−Ｓｉ／六方晶Ｐｒ2Ｏ3／Ｓｉ系に関して記載されているように、シリコンウェハ上の、ヘテロエピタキシャル埋込酸化物及び半導体層の後続の堆積は、ＳＯＩウェハ製造の第三の方法を提供する。前記方法は、六方晶系結晶構造を有する酸化プラセオジムからなる絶縁体層をシリコン基板ウェハ上に、かつ引き続きシリコン層を絶縁体層上にエピタキシャル堆積させることを含む。
ＷＯ０３／０９６３８５Ａ２には類似の方法が開示されている。前記特許文献には、絶縁体層用の材料として、酸化セシウム（ＣｅＯ2）、窒化アルミニウム（ＡｌＮ）及び酸化ランタンアルミニウム（ＬａＡｌＯ3）が記載されている。前記材料はシリコンのものに近い格子定数及び立方晶系結晶構造を有する。ＬａＡｌＯ3のような三元材料は、絶縁体層の格子定数を重なった半導体層（例えばシリコン−ゲルマニウム、ＳｉＧｅ）に適合させるために使用することができる。場合により、非晶質酸化シリコンの薄層を、シリコン基板ウェハとエピタキシャル堆積絶縁体層との間の界面で、酸化雰囲気下での熱処理により成長させることができる。前記層は、低い誘電率を有する誘電体が所望される場合に有利に形成される。ＷＯ０３／０９６３８５Ａ２には前記の酸化シリコン層のその他の効果は何ら列挙されていない。
ＷＯ０３／０９６３８５Ａ２記載のＳＯＩウェハが、これを電子デバイスの作製のための基板として使用する場合にいくつかの欠点を有することが判明した。
格子定数の適合は、極めて限定された範囲内でのみ可能であり：Ｌａ2Ｏ3、ＬａＡｌＯ3及びＡｌ2Ｏ3は異なる結晶構造を有する。Ｌａ2Ｏ3が立方晶系Ｉａ−３結晶構造を有するのに対して、Ａｌ2Ｏ3はＲ３ＣＨ対称を有するコランダム構造を有する。双方の酸化物を混合した場合、Ｌａ／Ａｌ比に応じて構造の多様性が生じ、例えばＬａＡｌＯ3は室温でＲ−３ｍＲ対称を有するペロフスカイト様構造を有する。構造が異なるために、Ｌａ2Ｏ3とＡｌ2Ｏ3とを０から１以下の任意の所望の比で混合することはできず、即ちミシビリティギャップが存在する。ペロフスカイト様構造は約０．８〜約１．２のＬａ／Ａｌ比に対してのみ存在する。更に、前記構造は、単結晶立方晶系半導体材料をその上にエピタキシャル堆積させるのには不適当である。
シリコン基板からの埋込酸化物格子の不完全な切り離しの結果、ａ）ひずみのミスフィットにより、及びｂ）ヘテロ構造における材料の異なる熱膨張係数に基づく熱的な不整合により、欠陥が発生する。例えば、直前に記載した効果によって、ＳＯＩウェハの製造における熱的ランピング（アニーリング並びに冷却サイクル）の間に、並びにＩＣデバイスの加工の間に、ＳＯＩ構造内に微細な亀裂が形成される。
絶縁体層及び薄い付加的な酸化シリコン層は一緒に不十分な分離をもたらす。エピタキシャル酸化物は一般に、電流路に対して垂直に配向されることによって漏れ電流をブロックする粒界の不在に基づき、幾分高い漏れ電流を示す。薄い非晶質ＳｉＯ2層も、ダイレクトトンネリング現象の領域における厚さの値に基づき、有効でない。比較的厚いＳｉＯ2層は全ての場合において達成不可能であるが、ウェハを高温でアニールする場合に限って達成可能である。しかしながらこれによってエピタキシャル酸化物層の結晶化度が低下し、従って表面半導体層の完全な成長のための基礎が台無しになる。このことは、酸化工程に引き続き"リペアアニール(repair anneal)"が推奨されるために明らかとなった(ＷＯ０３／０９６３８５Ａ２、第５頁第１６行)。更に、寄生チャージトラッピング効果による埋込酸化物におけるヒステリシスフローティングボディ効果を回避するために、界面準位密度の厳密な制御が必要とされる。
ＷＯ０３／０９６３８５Ａ２ H. J. Osten et al., "Growth of crystalline praseodymium oxide on silicon", Journal of Crystal Growth 235 (2002), 229 - 234 T. Schroeder et al., "Structure, twinning behavior, and interface composition of epitaxial Si(111) films on hex-Pr2O3(0001)/Si(111) support systems", Journal of Applied Physics 98 (2005), 123513-1 - 123513-6
従って、本発明の課題は、高い結晶品質を有する、多様な材料からなる、完全に緩和した、又は歪んだ半導体層を積層するために絶縁体層の格子寸法を調整するための高い柔軟性を許容する、ＳＯＩ（semiconductor on insulator）構造の作製のための基板を提供することである。他の課題は、十分な格子の切り離し、並びに、半導体層と基板ウェハとの間の絶縁を達成することである。所望の用途に適当なパラメータを伴う界面層の作製によってＳｉ基板との界面を正確に制御することのできる酸化物構造が必要とされている。
本発明は、以下の層：
− 実質的にシリコンからなる単結晶基板ウェハ１
− 電気絶縁性材料を含み、かつ２ｎｍ〜１００ｎｍの厚さを有する第一非晶質中間層２
− 立方晶系Ｉａ−３結晶構造と、（Ｍｅ１2Ｏ3）1-x（Ｍｅ２2Ｏ3）x（ここで、Ｍｅ１及びＭｅ２の各々は金属であり、０≦ｘ≦１である）の組成と、基板ウェハの材料の格子定数と０％〜５％異なる格子定数とを有する単結晶第一酸化物層３
を、示される順序で含むことを特徴とする半導体ウェハに関する。
本発明は、以下の工程：
ａ）基板ウェハ１を設ける工程
ｂ）第一酸化物層３を基板ウェハ１の少なくとも１つの表面上にエピタキシャル堆積させる工程、及び
ｅ）得られた層状のウェハを酸素含有雰囲気下で１０-6ミリバール〜１バールの部分圧で２００〜１０００℃の温度で１０〜１００分間熱処理し、それによって、第一非晶質中間層２を基板ウェハ１と第一酸化物層３との間の境界に形成させる工程
を、示される順序で含むことを特徴とする、上記の半導体ウェハを製造するための第一の方法にも関する。
本発明は更に、以下の工程：
ａ）基板ウェハ１を設ける工程であって、その際、前記基板ウェハはＳｉ（１１１）の結晶格子配向を有するものとする、
ｂ）第一酸化物層３１を基板ウェハ１の少なくとも１つの表面上にエピタキシャル堆積させる工程であって、その際、前記第一酸化物層３１は、六方晶系結晶構造と、（Ｍｅ１2Ｏ3）1-x（Ｍｅ２2Ｏ3）x（ここで、Ｍｅ１及びＭｅ２の各々は金属であり、０≦ｘ≦１である）の組成と、基板ウェハの材料の格子定数と０％〜５％異なる格子定数とを有するものとする、
ｅ）得られた層状のウェハを酸素含有雰囲気下で１０-6ミリバール〜１バールの部分圧で２００〜１０００℃の温度で１０〜１００分間熱処理し、それによって、六方晶系結晶構造を有する第一酸化物層３１を、立方晶系Ｉａ−３結晶構造を有する第一酸化物層３に変換し、かつそれによって更に、第一非晶質中間層２を基板ウェハ１と第一酸化物層３との間の境界に形成させる工程
を、示される順序で含むことを特徴とする、上記の半導体ウェハを製造するための第二の方法にも関する。
第一の工程ａ）（図１及び２）において、実質的に単結晶シリコンからなる単結晶基板ウェハ１が設けられるが、この単結晶基板ウェハ１は有利にシリコン９０％〜１００％、更に有利にシリコン９８％〜１００％からなる。基板ウェハはシリコン技術分野において広く公知である通例のドーパント又は不純物を含んでよい。基板ウェハ１は有利にＳｉ（００１）、Ｓｉ（１１１）又はＳｉ（１１０）の結晶格子配向を有する。
本発明によれば、単結晶第一酸化物層３は前記方法の工程ｂ）において基板ウェハ１の少なくとも１つの表面上にエピタキシャル堆積される（図１及び２）。第一酸化物層３は（Ｍｅ１2Ｏ3）1-x（Ｍｅ２2Ｏ3）x（ここで、Ｍｅ１及びＭｅ２の各々は金属である）の組成を有する。１００％のミシビリティを保証するために、酸化物Ｍｅ１2Ｏ3及びＭｅ２2Ｏ3がＩａ−３対称性を有する金属Ｍｅ１及びＭｅ２を使用するのが好適である。有利に、Ｍｅ１及びＭｅ２の各々は希土類金属又は遷移金属であり、最も有利に、Ｍｅ１はプラセオジムであり、Ｍｅ２はイットリウムである。Ｓｉに対して、Ｐｒ2Ｏ3は約２％大きすぎ、Ｙ2Ｏ3は約２％小さすぎる。従って、前記混合物は、５０：５０ベース、即ち（Ｐｒ2Ｏ3）0.5（Ｙ2Ｏ3）0.5で、Ｓｉの格子寸法に合致し得る。更に前記混合物は、Ｐｒ2Ｏ3で終了し、かつ酸化の際に、以下で工程ｄ）において記載されている"内部酸素リザーバー"を組み込むという利点を提供する。しかしながら、これは幾つかの可能性の単に一例に過ぎない。添え字ｘは不等式０≦ｘ≦１、有利に不等式０＜ｘ＜１を満たしており、かつ第一酸化物層３の格子定数が基板ウェハの材料の格子定数と０％〜５％、有利に０％〜２％異なるように適合される。Ｓｉの格子寸法に完全に合致する酸化物は存在しない。混合によってのみ完全に整合させることができる。
有利に、第一酸化物層３は均一な組成を有しており、それゆえ、その全厚にわたって均一な格子定数を有する。しかしながら、直ちに組成勾配を伴って出発することも可能である。有利に、第一酸化物層３の厚さは少なくとも１ｎｍである。
第一酸化物層３は立方晶系Ｉａ−３結晶構造を有する。大抵の場合、特に基板ウェハ１の表面が（００１）又は（１１０）配向性の場合には、第一酸化物層３は工程ｂ）において基板ウェハ１の表面のすぐ上にエピタキシャル成長することができる。しかしながら、基板ウェハ１が（１１１）配向表面を有する場合には、立方晶系Ｉａ−３酸化物は常に直に成長し得るとは限らない。例えば、Ｐｒ2Ｏ3はＳｉ（１１１）表面上で六方相として成長する。立方晶系酸化物の直接の成長が不可能である場合には、六方晶系結晶構造を有する第一酸化物層３１が工程ｂ）において基板ウェハ１の少なくとも１つの表面上に堆積される。前記層はその後、（熱力学的に安定な）立方晶系Ｉａ−３結晶構造を有する第一酸化物層３に変換される。前記の相転移は、以下に記載する工程ｅ）の熱処理の間に自動的に達成される。熱処理を相転移と界面最適化工程とに分割することも可能である。
場合による工程ｃ）（図１及び２）において、単結晶第二酸化物層４を第一酸化物層３の表面上にエピタキシャル堆積させることができる。第二酸化物層４は更に、立方晶系Ｉａ−３結晶構造と（Ｍｅ３2Ｏ3）1-y（Ｍｅ４2Ｏ3）y（ここで、Ｍｅ３及びＭｅ４の各々は金属である）の組成とを有する。１００％のミシビリティを保証するために、酸化物Ｍｅ３2Ｏ3及びＭｅ４2Ｏ3がＩａ−３対称性を有する金属Ｍｅ３及びＭｅ４を使用するのが好適である。有利に、Ｍｅ３及びＭｅ４の各々は希土類金属又は遷移金属であり、最も有利に、Ｍｅ４はプラセオジムであり、Ｍｅ４はイットリウムである。添え字ｙは不等式０≦ｙ≦１、有利に不等式０＜ｙ＜１を満たす。第二酸化物層４は層の厚さに沿って変化する組成を有する。ｙは第一酸化物層３との境界で値ｙ１で出発し、第二酸化物層４の厚さにわたって第二酸化物層４の材料の格子定数の変化が達成されるように第二酸化物層４の厚さにわたって変化する。ｙは第二酸化物層４の表面で値ｙ２で終わる。制限された欠陥密度を伴う単結晶酸化物の成長を保証するために、値ｙ１は、第二酸化物層４の格子定数が、第一酸化物層３に対する第二酸化物層４の境界で、第一酸化物層３の材料の格子定数と０％〜２％異なるように選択されている。有利に、値ｙ２は、前記層間の格子整合を達成するために、第二酸化物層４の表面上に堆積すべき層の格子定数に応じて選択される。第二酸化物層４における欠陥密度を最小化するために、ｙ１とｙ２との間の濃度勾配の変動による第二酸化物層４の格子定数の変化は、有利に、対象となる酸化物成分において、一方では歪み効果と、他方では欠陥核形成エネルギーとの間の相互作用に関して最適化される。
工程ｃ）は、第二酸化物層４の表面上に堆積させるべきいずれかの付加的な層（例えば単結晶半導体材料からなる表面層８又は第三酸化物層５０）が第一酸化物層３とほぼ同じ格子定数を有する場合には省略することができる。そうでない場合には工程ｃ）を実施するのが有利であり、この工程ｃ）によって、値ｙ１を隣接する第一酸化物層３の格子定数に適合させ、第二酸化物層の組成を第二酸化物層の厚さにわたって適当な様式に変化させ、かつ堆積すべき次の層の格子定数に適合する値ｙ２で終わることができる。
その他の場合による工程ｄ）（図２）において、立方晶系Ｉａ−３結晶構造とＭｅ５2Ｏ3の組成とを有する単結晶第三酸化物層５０を第二酸化物層４の表面上にエピタキシャル堆積させる。Ｍｅ５2Ｏ3は、更にＭｅ５2Ｏw（３＜ｗ≦４）の組成を有するより高級な酸化物へと酸化し得る金属酸化物である。有利に、Ｍｅ５は希土類金属又は遷移金属である。典型例はｗが３〜４の範囲で動く種々の酸化物相Ｍｅ５2Ｏwを示すプラセオジム（Ｐｒ）及びテルビウム（Ｔｂ）であるが、二酸化セリウム（ＣｅＯ2）及び二酸化ネオジム（ＮｄＯ2）（ｗ＝４）という特別な場合も挙げられる。工程ｄ）は工程ｂ）の後又は工程ｂ）及びｃ）の後でかつ工程ｅ）の前に実施される。前記工程を行う場合、Ｍｅ５2Ｏ3からなる第三酸化物層５０を更に酸化させ、そのようにして、後続の工程ｅ）の間に、Ｍｅ５2Ｏw（３＜ｗ≦４）からなる第三酸化物層５１へと変換する。第三酸化物層５１は、以下で工程ｈ）として記載される更なる熱処理の間に、第二非晶質中間層７の形成を促進する酸素リザーバーとして機能する。前記層の厚さは有利に１ｎｍ〜１００ｎｍの範囲内である。
更なる工程ｅ）（図１及び２）において、得られた層状のウェハは酸素含有雰囲気下で１０-6ミリバール〜１バールの部分圧で２００〜１０００℃、有利に３００〜６００℃の温度で、１０〜１００分間熱処理される。酸素は分子酸素（Ｏ2又はオゾン、Ｏ3）の形か、又は酸素化合物、例えば一酸化二窒素（Ｎ2Ｏ）の形か、又は原子酸素の形で供給されてよい。酸素含有プラズマを使用することも可能である。前記の熱処理により、第一非晶質中間層２が基板ウェハ１と第一酸化物層３との間の界面に形成される。第一非晶質中間層２は２ｎｍ〜１００ｎｍ、有利に３ｎｍ〜１０ｎｍの厚さを有する。第一酸化物層３の材料に応じて、第一非晶質中間層２は二酸化シリコン又は金属ケイ酸塩又は双方を含む。第一中間非晶質層２の厚さは、熱処理の条件（温度、継続時間、酸素部分圧、供される酸素の形状）により決定される。従って、熱処理の条件は、所望の厚さ、従って所望の電気的特性を有する中間非晶質層２を達成するために選択される。第一非晶質中間層２の目的は二つあり、即ち、第一には、熱的な不整合の問題（欠陥発生、薄膜クラッキング等）を回避するための硬質Ｓｉ基板ウェハ１からの第一酸化物層３及び場合により他の酸化物層の格子の切り離しであり、第二には、設計されたウェハ構造の電気的特性を最適化することである（典型的には、１Ｖで１０-8Ａ／ｃｍ2未満の漏れ電流；４〜１６の有効な誘電率値を伴うキャパシタンス、１０12／ｃｍ2未満の界面準位の密度、１０ＭＶ／ｃｍ以下のbox酸化物の高い降伏電界等）。
例えば、シリコン基板ウェハ１と第一酸化物層３との間の境界の後堆積酸化は、Ｓｉ（１１１）上の単結晶立方晶系Ｙ2Ｏ3酸化物層の場合には系を分子酸素１気圧で６００℃で３０分間加熱することにより行われ、その結果、ケイ酸イットリウムからなる６ｎｍ厚の非晶質中間層が生じる。ヘテロ構造の構造的及び電気的特性の改善に関する非晶質中間層２の有効性は、以下のように制御される。構造に関しては、硬質シリコン基板１からの酸化物薄膜の切り離しは、立方晶系Ｙ2Ｏ3薄膜が処理後に完全に緩和されているという事実により制御される。特に、酸化物薄膜構造における基板に誘導された歪みが解放され、単結晶酸化物薄膜は非晶質界面層２上で浮き、そのようにして、相応する格子空間を有するそのバルク構造が採用される。この状況において、薄膜と基板との間の熱的な不整合の問題は回避されるため、Ｙ2Ｏ3薄膜は堅固に結合されたＹ2Ｏ3／Ｓｉ（１１１）ヘテロ構造の場合に対して改善された結晶品質を示す。電気的特性に関して、非晶質中間層は±１Ｖでの漏れ電流を１０-8Ａ／ｃｍ2未満の値に低減し、かつ８ＭＶ／ｃｍの高さの絶縁破壊電界を達成する。更に、１０11／ｃｍ2未満の界面準位密度を、付加的なガス処理（例えばフォーミングガス（forming gas）アニーリング等）の適用後に非晶質中間層の形成により実現することができる。
上記の厚さの上記の第一非晶質中間層２の形成には、大気から、少なくとも第一酸化物層３を通過して、第一酸化物層３とシリコン基板ウェハ１との間の界面までの酸素の拡散が必要とされる。酸化物層のスタックは数十ナノメートルの厚さを有してよい。ＷＯ０３／０９６３８５Ａ２と比較して、この拡散は、本発明による第一酸化物層３及び場合により他の酸化物層に関して規定された材料によって非常に促進される。酸化物における酸素伝導性はイオン伝導の特別な場合である。組み込まれたイオン、この場合酸素アニオンのホッピングプロセスによって、特別な格子部位（間隙、欠陥等）への物質移動が生じるが、これにはいかなる場合にもホストマトリックスのある程度のフレキシビリティーが必要とされる。Ｉａ−３結晶構造を有するＭｅ2Ｏ3酸化物は、いわゆる規則酸素空格子結晶構造に属する。このＩａ−３結晶構造を有するＭｅ2Ｏ3酸化物の固有の空格子構造によって、２００℃の低さの温度であっても酸素の拡散が起こることが考慮される結晶格子の柔軟性がもたらされ、前記化合物は公知の最良の酸素伝導体の中に位置づけられる。本発明の発明者は、第一酸化物層３がＩａ−３対称性を有する（Ｍｅ１2Ｏ3）1-x（Ｍｅ２2Ｏ3）xからなる場合、工程ｅ）の熱処理の間に比較的低温であっても、十分に厚い第一非晶質中間層２が生じうることを見出した。低温酸化アニールはエピタキシャル酸化物層の結晶化度を保持することができる。一般に、固体化学のタム(Tamm)の法則によれば、酸化物中のイオン移動度は、溶融温度のほぼ半分未満の温度に関して無視できるほどである。しかしながら、タムの法則は、金属カチオンには当てはまるが立方晶系Ｉａ−３結晶構造の酸素副格子に関しては当てはまらないことが知られているということは、本発明にとって重要である。特に、立方晶系Ｉａ−３結晶構造の溶融温度は典型的に２０００℃を十分に上回るため、１０００℃未満では実質的な金属カチオン物質移動は起こらないが、３００℃の低さの温度であっても高い酸素移動度が検出される。このＩａ−３結晶構造を有するＡ2Ｏ3酸化物の特性は、酸化周囲において、一方では、所望の特性を有する酸化物層３、４、５０を含むバッファ酸化物薄膜の下方に非晶質中間層２を作製するために、しかしまた一方ではＳｉ基板ウェハ１中への不所望な金属カチオン拡散を回避するために、大きな温度ウィンドウを開放する。Ｓｉ基板中の金属汚染物は厳密に回避されねばならず、なぜならば、この不純物は一般にはウェハ構造の電気的特性（担体の耐用年数、移動度等）にマイナスの影響を与えることが知られているためである。
場合による工程ｄ）が工程ｅ）の前に実施された場合、工程ｅ）の熱処理では、第一非晶質中間層２が形成されるだけではなく、更に、上記のように、第三酸化物層５０のＭｅ５2Ｏ3が酸化されてＭｅ５2Ｏw（３＜ｗ≦４）となり、このようにして第三酸化物層５０が第三酸化物層５１へと変換される（図２）。Ｍｅ５がプラセオジムである場合、酸化後にｗ＝４であり、即ちＰｒＯ2が形成される。前記層は更なる工程ｈ）において内部酸素リザーバーとしての役割を果たす。
場合による工程ｆ）（図２）において、単結晶第四酸化物層６を第三酸化物層５１の表面上にエピタキシャル堆積させることができる。第四酸化物層６は更に立方晶系Ｉａ−３結晶構造と（Ｍｅ６2Ｏ3）1-z（Ｍｅ７2Ｏ3）z（ここで、Ｍｅ６及びＭｅ７の各々は金属である）の組成とを有する。１００％のミシビリティを保証するために、酸化物Ｍｅ６2Ｏ3及びＭｅ７2Ｏ3がＩａ−３対称性を有する金属Ｍｅ６及びＭｅ７を使用するのが好適である。有利に、Ｍｅ６及びＭｅ７の各々は希土類金属、遷移金属、例えばスカンジウム（Ｓｃ）、イットリウム（Ｙ）又はマンガン（Ｍｎ）又は典型金属、例えばインジウム（Ｉｎ）、タリウム（Ｔｌ）、アンチモン（Ｓｂ）又はビスマス（Ｂｉ）である。添え字ｚは不等式０≦ｚ≦１、有利に不等式０＜ｚ＜１を満たす。第二酸化物層４と同様に、第四酸化物層６は層の厚さにそって変化する組成を有する。ｚは第三酸化物層５１との境界で値ｚ１で出発し、第四酸化物層６の厚さにわたって第四酸化物層６の材料の格子定数の変化が達成されるように第四酸化物層６の厚さにわたって変化する。ｚは第四酸化物層６の表面で値ｚ２で終わる。金属Ｍｅ６及びＭｅ７並びに値ｚ１は、第四酸化物層６の格子定数が、第三酸化物層５１に対する、第四酸化物層６の境界で、第三酸化物層５１の格子定数と整合するように選択されてよい。また有利に、金属Ｍｅ６及びＭｅ７並びに値ｚ２は、前記層間の格子の整合を達成するために、第四酸化物層６の表面上に堆積すべき層の格子定数に応じて選択される。
工程ｆ）は有利に工程ｄ）及びｅ）と一緒にのみ、ｄ）→ｅ）→ｆ）の順序で実施される。工程ｄ）が省略される、即ちＭｅ５2Ｏ3からなる第三酸化物層５０（これは後に酸化されてＭｅ５2Ｏwとなり、ここで３＜ｗ≦４である）が堆積されない場合、第四酸化物層６は不要である。第四酸化物層６は第一に、第三酸化物層の値からの格子定数を、第四酸化物層６の表面上に堆積された更なる付加的な層、例えば半導体材料からなる表面層８の値からの格子定数に適合させる役割を果たす。
Ｍｅ５2Ｏw（３＜ｗ≦４）からなる第三酸化物層５１が存在する場合であっても、第四酸化物層６の表面上に堆積すべきいずれかの付加的な層（例えば単結晶半導体材料からなる表面層８）が第三酸化物層３とほぼ同じ格子定数を有するのであれば、工程ｆ）を省略することができる。そうでない場合には工程ｆ）を実施するのが有利であり、この工程ｆ）によって、値ｚ１を隣接する第三酸化物層５１の格子定数に適合させ、第四酸化物層の組成を第四酸化物層の厚さにわたって適当な様式に変化させ、かつ堆積すべき次の層の格子定数に適合させた値ｚ２で終わることができる。（格子定数の例を図３及び４に示す。）
「格子定数に適合させた」という表現は、格子整合又は定義された様式での格子不整合を意味し得る。次の層が圧縮歪みのある層の場合、隣接した酸化物層は次の層よりも小さい格子定数を有していなければならない。次の層が引張歪みを示す場合には、隣接した酸化物層はより大きな格子定数を有していなければならない。この原則は、酸化物層と単結晶半導体材料からなる表面層８との間のいずれの界面に関しても当てはまる。例えば、純粋シリコンからなる表面層８の場合、比較的高い電荷担体移動度に基づくＩＣ関連性能の向上を達成するためには、２％を上回る引張歪みのミスフィットが必要とされる。
少なくとも、シリコン基板ウェハ１、第一非晶質中間層２及び第一酸化物層３を含む本発明による層状の半導体ウェハは、有利に、半導体材料からなる表面層８のエピタキシャル堆積のための基板として使用することができる。前記層は、更なる場合による工程ｇ）において（図１及び２）、第一酸化物層３の表面上に（即ち工程ａ）、ｂ）及びｅ）の後に；図１及び２）、第二酸化物層４の表面上に（即ち工程ａ）、ｂ）、ｃ）及びｅ）の後に；図１）、第三酸化物層５１の表面上に（即ち工程ａ）、ｂ）、ｃ）、ｄ）及びｅ）の後に；図２）、又は、第四酸化物層６の表面上に（即ち工程ａ）、ｂ）、ｃ）、ｄ）、ｅ）及びｆ）の後に；図２）堆積されてよい。
表面層８の半導体材料は、例えばＩＶ族半導体、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコン−ゲルマニウム（Ｓｉ1-aＧｅa、０＜ａ＜１）、炭化シリコン（ＳｉＣ）；ＩＩＩ−Ｖ族半導体、例えば第リン化ガリウム（ＧａＰ）、リン化アルミニウム（ＡｌＰ）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化アルミニウム（ＡｌＡｓ）、ヒ化インジウム（ＩｎＡｓ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）、ＧａＡｓ格子に完全に整合する半導体、例えばリン化ガリウムインジウム（Ｇａ0.51Ｉｎ0.49Ｐ）又はリン化インジウムヒ素（Ｉｎ0.51Ａｓ0.49Ｐ）；ＩＩ−ＶＩ半導体、例えば硫化亜鉛（ＺｎＳ）及び酸化亜鉛（ＺｎＯ）であってよい。全ての材料は単結晶である。
酸化物層のスタックは、立方晶系Ｉａ−３結晶構造を有し、かついかなる場合においても基板ウェハ１と同じ配向を有する（即ちＳｉ（００１）ウェハ上では（００１）、Ｓｉ（１１０）ウェハ上では（１１０）及びＳｉ（１１１）ウェハ上では（１１１））。表面層８は以下の構造及び配向を有してよい：Ｓｉ（００１）ウェハが基板１として使用される場合、表面層８も立方晶系結晶構造及び（００１）配向を有する。Ｓｉ（１１０）ウェハが基板１として使用される場合、表面層８も立方晶系結晶構造及び（１１０）配向を有する。Ｓｉ（１１１）ウェハが基板１として使用される場合、表面層８は立方晶系結晶構造及び（００１）配向か、又は六方晶系結晶構造及び（０００１）配向を有してよい。
表面層８は緩和していても歪んでいてもよい。半導体材料の歪んだ層の堆積が意図される場合、この層の厚さは擬似格子整合成長に関してクリティカルな厚さを越えるべきではない。
表面層８は目標となる適用に応じて有利に１０ｎｍ〜５０μｍの厚さを有する。
更なる場合による工程ｈ）において、得られた層状のウェハは２００〜１０００℃、有利に３００〜６００℃の温度で１０〜１００分間熱処理され、それによって、第四酸化物層６と表面層８との間の界面に、電気絶縁性材料を含む第二非晶質中間層７が形成される。この第二非晶質中間層７は有利に０．５ｎｍ〜１００ｎｍ、更に有利に２ｎｍ〜１００ｎｍ、極めて有利に３ｎｍ〜１０ｎｍの厚さを有する。隣接する酸化物層（一般には第四酸化物層６）の材料に応じて、第二非晶質中間層７は二酸化シリコン又は金属ケイ酸塩又は双方を含む。第二非晶質中間層７の重要性は適用に依る。例えば、完全空乏型ＣＭＯＳ技術の場合には、エピタキシャル酸化物層の高すぎるキャパシタンス及びリーク値に基づく不所望のバックチャネル及びクロストーク効果を回避する必要がある。
第二中間非晶質層７の厚さは、熱処理の条件（即ち温度及び継続時間）により決定される。例えば、ヘテロ構造を保護窒素雰囲気中で６００℃で３０分間アニールした場合、ケイ酸プラセオジムからなる５ｎｍ厚の非晶質中間層７が、エピタキシャルシリコン層８と、組み込まれたＰｒＯ2層５１を伴うＰｒ2Ｏ3ベースのバッファ酸化物層６との間に形成されることが見出された。第二非晶質中間層７は、第一非晶質中間層２と同じ目標、即ち、熱的な不整合の問題を回避し、かつ電気的特性を改善するために、半導体層８を硬質支持ヘテロ構造から切り離すという目標を果たす。典型的なパラメータを、非晶質中間層２の作製の説明の中で示す。
場合による工程ｈ）は、有利に、表面層８が工程ｇ）で堆積された後にのみ、即ち工程ｇ）と一緒にのみ適用される。
工程ｈ）は有利に、工程ｇ）の直後に、２つの工程間に層状のウェハを冷却することなく実施される。これによって、酸化物と表面層８の半導体との異なる熱膨張係数による欠陥の発生を回避することができ、それと同時に、質の高い電気的特性（絶縁性、低い電荷トラッピング密度等）を保証することができる。
上記の厚さの第一非晶質中間層２の形成には、大気から、少なくとも第一酸化物層３を通過して、第一酸化物層３とシリコン基板ウェハ１との間の界面までの酸素の拡散が必要とされる。第二非晶質中間層７の形成の際に、半導体ウェハの表面は半導体材料からなる表面層８により被覆されるため、酸素含有雰囲気から半導体ウェハへの酸素の拡散は実質的にブロックされる。従って、半導体材料からなる表面層８との間の界面を酸化するために酸素含有雰囲気を用いることはほぼ不可能である。しかしながらそれにもかかわらず、この酸化は第二非晶質中間層７の形成のためには必要であるため、内部酸素源を酸化物層のスタック内に組み込むのが有利である。この役割は、有利に、Ｍｅ５2Ｏw（３＜ｗ≦４）（これは前記の通り、工程ｄ）におけるＭｅ５2Ｏ3の層の堆積及び工程ｅ）におけるこの層の酸化により作製されたもの）からなる上記の第三酸化物層５１によって果たされ得る。
工程ｈ）における熱処理の間、Ｍｅ５2Ｏwは還元されて再度Ｍｅ５2Ｏ3となり、それによって、第三酸化物層５１が第三酸化物層５２に変換される。余分な酸素は（存在する場合には）第四酸化物層６を通じて容易に拡散することができ、かつ、半導体材料からなる表面層８と、隣接する酸化物層（例えば第四酸化物層６）との間の界面で、半導体材料を酸化させることができる。例えば、ＰｒＯ2は標準状態下で安定な酸化物化合物である。しかしながら、半導体材料と接触して、界面での酸化反応はＰｒＯ2における比較的ルーズに結合した格子酸素により促進される。結果的に、外部の酸素供給が絶たれた場合、ＰｒＯ2は３００℃を超える温度でＰｒ2Ｏ3に還元され、半導体薄膜の酸化物が界面に形成される。例えば、ケイ酸プラセオジムの形成が生じるＳｉＯ2との混合の場合と同様に、接触する材料に応じて、Ｐｒ2Ｏ3をこの半導体酸化物と混合することができる。
ＷＯ０３／０９６３８５Ａ２と比較して、本発明による半導体ウェハは以下の利点を有する：
まず第一に、本発明の発明者は、調節可能な格子パラメータを有する立方晶系Ｉａ−３構造を有する混合金属酸化物を、エピタキシャル成長法を用いて、シリコン基板ウェハ上に容易に堆積させることができることを見出した。前記混合金属酸化物は、六方晶系（ＡｌＮ：Ｐ６３ｍｃ）又は三斜晶系（ＬａＡｌＯ3：Ｒ−３ｍＲ）対称性を有するＷＯ０３／０９６３８５Ａ２に記載されている調節可能な格子パラメータを有する材料よりも、シリコンの立方晶系結晶格子に適している。
更に、本発明は、ＷＯ０３／０９６３８５Ａ２の場合のような通常は高度に特殊化された系となるヘテロ−エピタキシーアプローチの固有の融通性の欠如を克服した。本発明の混合バッファ酸化物アプローチは、立方晶系Ｉａ−３Ａ2Ｏ3結晶構造をベースとしており、前記構造は周期系にわたってほぼ共通であり、従って、表面層８のための数多くの有用な半導体材料に適合させることができる。
一例として、図３には、Ｍｅ６2Ｏ3及びＭｅ７2Ｏ3としてのみならず場合によってＭｅ１2Ｏ3、Ｍｅ２2Ｏ3、Ｍｅ３2Ｏ3又はＭｅ４2Ｏ3として用いることのできる多様な立方晶系金属酸化物の、半単位格子寸法（Å；１Å＝０．１ｎｍ）を示す。全ての立方晶系Ｍｅ2Ｏ3Ｉａ−３結晶構造の単位格子寸法は、数パーセント以内で、最も一般的な立方晶系半導体構造の格子の２倍の大きさである。このようにして、立方晶系半導体上の前記酸化物のヘテロエピタキシーによって、極めて密な形態としての（２×２の）一致した格子が形成される。格子整合可能性のより容易な評価に関して、立方晶系半導体の単位格子寸法（図４）を、立方晶系Ｍｅ2Ｏ3Ｉａ−３酸化物の格子寸法の半値と比較する（図３）。
図３及び４は、基板ウェハ１がＳｉ（００１）表面配向を有する場合に当てはまる。これら２つの二元金属酸化物を混合することにより、二元酸化物の格子定数間の全ての格子定数範囲が達成可能である。立方晶系Ｉａ−３結晶構造を有する全ての二元金属酸化物は１００％混合可能である。従って、一方ではシリコン基板ウェハ１に適合する適当な金属酸化物（Ｍｅ１2Ｏ3、Ｍｅ２2Ｏ3、Ｍｅ３2Ｏ3、Ｍｅ４2Ｏ3）、及び他方では表面層８の半導体材料に適合する適当な金属酸化物（Ｍｅ６2Ｏ3及びＭｅ７2Ｏ3）を容易に選択することができる。図３において明らかである通り、約０．４７ｎｍ〜約０．５７ｎｍの広範囲の半単位格子寸法が有効である。図４に、表面層８のための材料として使用することができる幾つかの立方晶系半導体材料の単位格子寸法（Å）を示す。濃灰色領域は、Ｍｅ2Ｏ3Ｉａ−３酸化物（Ｍｅは希土類元素である）のみを混合することにより整合させることのできる格子パラメータの範囲を覆っている。灰色領域は、Ｍｅ2Ｏ3Ｉａ−３酸化物（Ｍｅは希土類元素、遷移金属又は典型金属元素である）を混合することにより整合させることのできる格子パラメータを含む。薄灰色領域は、Ｍｅ2Ｏ3Ｉａ−３酸化物（Ｍｅは希土類元素である）を混合することにより±４％以内で整合させることのできる格子パラメータを覆っている。
図５及び６は、基板ウェハがＳｉ（１１１）表面配向を有する場合の、相当するデータを示す。図５は、図３に示されたものと同じ立方晶系金属酸化物の（１１１）表面単位格子寸法（Å）を示す。図６に、表面層８のための材料として使用することができる多様な六方晶系半導体材料の（０００１）表面単位格子寸法（Å）を示す。全ての立方晶系（１１１）Ｍｅ2Ｏ3Ｉａ−３結晶表面の表面単位格子寸法は、数パーセント以内で、最も一般的な六方晶系半導体構造の（０００１）底面の２倍の大きさである。このようにして、（１１１）配向を有する前記の立方晶系酸化物上への（０００１）配向六方晶系半導体のヘテロエピタキシーによって、最も密な配置としての（２×２）の一致した格子が形成される。格子整合可能性のより容易な評価のために、六方晶系半導体の（０００１）単位格子寸法（図６）を、立方晶系（１１１）Ｍｅ2Ｏ3Ｉａ−３酸化物表面の格子寸法の半値と比較する（図５）。図６中の影つきの領域は、図４中のものと同じ意味を有する。
更に、全く同一の材料の表面層８を、しばしば、完全に緩和した、又は歪んだ様式で積層することができる。このアプローチの高い柔軟性は、このようにして、原則的に、今まで達成されてない構造品質（１０12／ｃｍ2以下の欠陥密度等）でＳｉ技術プラットフォーム上にエピタキシャル層系を作製するという利点、又は、今まで不可能であった新規の材料のための組み込みのアプローチへの道も開くという利点さえも提供する。
更なる重要な利点は、Ｉａ−３構造を有する金属酸化物が、その高い酸素伝導性で十分に公知であるという事実である。この特性に加えて、例えばＰｒＯ2の形の内部酸素リザーバーを組み込むというオプションは、非晶質中間層２、７が、エピタキシャル酸化物層３〜６とＳｉ基板ウェハ１との間、及び必要であればエピタキシャル酸化物層３〜６と表面層８との間に形成されるという利点をもたらす。前記の中間層は、格子を切り離し、それによって幾何学的な格子不整合並びに熱的不整合による欠陥の発生を回避するために重要である。確実に、エピタキシャル堆積表面層８の高い構造品質は、その電気的特性（電荷担体移動度、耐用年数、故障までの平均時間等）の優れた特性へと転換する。更に、非晶質中間層２、７は、ヘテロ構造の電気的特性（酸化物の絶縁、キャパシタンス、界面トラップ等）を調整する上で極めて重要な役割を果たす。
更に、例えばＹ2Ｏ3のような幾つかのＩａ−３Ａ2Ｏ3酸化物は、高い熱伝導性、大型化マイクロ電子デバイスの分野における多くの適用に関する利点を示す。
本発明は、エピタキシャル堆積及び熱処理工程のみによって、高品質ＳＯＩウェハを作製することを可能にする。本発明は有利に、いかなるデバイス構造も有しないバージンシリコンウェハに適用される。本発明による層は、有利にシリコンウェハの少なくとも１つの完全に平坦な表面上に堆積される。
層のエピタキシャル堆積法：
ビクスビアイト(bixbyite)混合酸化物成分及び半導体の双方共に、それぞれＰＶＤ及びＣＶＤと略される物理蒸着法又は化学蒸着法によって堆積させることができる。ＰＶＤの場合、目標となる材料は、一般的な電子衝撃及び／又は熱蒸着技術により加熱される。ＣＶＤの場合、実績のある多くのＣＶＤ技術が適用される（高圧ＣＶＤ、液体パルスＣＶＤ等）。堆積温度は２００〜１２００℃の範囲内であるが、４００〜８００℃の範囲内のサーマルバジェットでの成長条件が有利である。種々の目標物からの蒸着フラックスを、所望の組成の混合薄膜（例えば、化学量論的組成の傾斜を有する混合バッファ酸化物薄膜、化合物半導体薄膜、例えばＳｉＧｅ等）を作製するために調節することができる。堆積フラックスは典型的には１〜１００ｎｍ／秒の範囲内である。
測定法：
構造：薄膜及び界面層の厚さ並びに表面及び界面の各々の粗度を、非破壊的に、界面技術（例えばＸ線反射光測定及び偏光解析）により試験する。更に、走査プローブ技術、例えばＡＦＭ及びＳＴＭを、表面粗度パラメータの定量化のために適用することができる。層の結晶品質を、主にＸ線回折技術により特性決定する。面内及び面外Ｘ線回折測定を、Ｓｉ基板ウェハに対する、酸化物バッファ及び半導体層のエピタキシャル関係の決定に用いる。Ｘ線回折は更に、薄膜の長距離秩序に関する高度に平均化された情報をもたらし、例えば欠陥密度及び歪み効果を定量化することができる。欠陥密度及び歪みに関するこれらの結果を、更に、ＴＥＭ及びラマン研究により実証することができる。ヘテロ構造の化学量論は、非破壊的にＲＢＳによって、又は破壊的にＸＰＳ及びＴｏｆ−ＳＩＭＳスパッタリング技術を用いて研究される。前記のＴｏｆ−ＳＩＭＳスパッタリング技術は、ヘテロ構造における高感度の不純物レベルでの測定にも適用される。
電気的特性：リーケージの研究は、Ｊ−Ｖ測定（温度依存；過渡的等）により実施することができる。前記測定は、バッファ酸化物の誘電率並びに界面準位密度の挙動を研究するために、周波数依存のＣ−Ｖ測定により補足される。更に、ＤＬＴＳを、酸化物／半導体境界での界面並びにトラップ準位の研究に適用することができる。ホール測定を、エピタキシャル半導体層内での電荷担体濃度並びに移動度の決定に用いる。
実施例
実施例１
ビクスビアイトに関連する酸化物バッファ層を介した、Ｓｉ（００１）基板ウェハ１上のシリコン−ゲルマニウム（Ｓｉ1-aＧｅa、ａ＝０〜１；"ＳｉＧｅ"）からなる表面層８のヘテロエピタキシー
本発明の一実施態様（図２を参照のこと）によれば、ＳｉＧｅからなるヘテロエピタキシャル表面層８を、Ｓｉ（００１）基板ウェハ１上に、Ｉａ−３型の混合バッファ酸化物層を介して、大域的に積層させるのに適した構造が設けられ、それによって、ａ＝０（Ｓｉ１００％）からａ＝１（Ｇｅ１００％）までの全範囲の組成にわたることが可能となる。本発明の利点は、ａ）適当な混合バッファ酸化物混合物を用いて所望の格子寸法を整合することによって高い構造品質の、及び、ｂ）後堆積処理を通じて絶縁性金属ケイ酸塩又は二酸化シリコン界面層を半導体構造と酸化物バッファとの間に組み込むことによって高い電気的界面品質の、ＳｉＧｅからなる単結晶表面層８を作製することにある。
Ａ）Ｓｉ（００１）上の出発酸化物テンプレート構造の作製
基板ウェハ１（工程ａ））は、例えば一般にＳｉベースの集積回路（ＩＣ）の作製において用いられるようなＳｉ（００１）ウェハであってよい。実績のあるＳｉ（００１）ウェハ洗浄法（ＲＣＡ、ピラニア(Piranha)等）を適用した後、混合複酸化物（Ｐｒ2Ｏ3）1-x（Ｙ2Ｏ3）x（ｘ＝０．５）からなる第一酸化物層３を、工程ｂ）において、キューブ・オン・キューブ型のエピタキシーにより（００１）配向で成長させる。前記薄膜の層及びエピタキシャル関係を、以下でＸＲＤにより測定する。薄膜の化学量論を以下で定量ＸＰＳを用いて分析し、場合によりＲＢＳにより較正する。Ｓｉの格子寸法（格子定数ａ＝５．４３１ｎｍ）に完全に適合する第一酸化物層３を成長させるためには、Ｐｒ2Ｏ3とＹ2Ｏ3との５０：５０混合物を用いることが必要である。第一酸化物層３の厚さは典型的には１０〜１００ｎｍの範囲内である。薄膜の厚さを、以下で非破壊的にＸＲＲ測定により測定する。引き続き、（Ｐｒ2Ｏ3）1-y（Ｙ2Ｏ3）yからなり、Ｙ2Ｏ3含分が０（ｙ＝０）にまで段階的に低減している、約１０ｎｍ厚の第二酸化物層４を、工程ｃ）において堆積させる。前記構造は、工程ｄ）において、約１０ｎｍの厚さの化学量論的組成Ｐｒ2Ｏ3からなる第三酸化物層５２の成長のためのテンプレートの役割を果たす。ウェハを冷却せずに、工程ｅ）において熱処理（後堆積アニーリング、"ＰＤＡ"）を行い、この材料系を酸素１気圧で約５００℃で３０分間加熱する。基板温度測定を、以下で、基板の近傍に位置する熱電対素線を用いて実施する。ＰＤＡ工程は同時に以下の２つの主要な目標を達成する役割を果たす。第一に、ビクスビアイトに関連する酸化物構造の高い酸素伝導性によって、基板ウェハ１と第一酸化物層３との間の境界の後堆積酸化が、適度な温度で、比較的厚い酸化物層を介しても可能となる。異なる熱膨張係数（"サーマルミスマッチ効果"）による欠陥の発生を回避するために基板ウェハ１から第一酸化物層３を切り離すことに加え、得られた金属ケイ酸塩又は化学量論的二酸化シリコンのいずれかの第一非晶質中間層２は、高い電気的品質（高い絶縁性、低い界面準位密度、低いｋ値による低い容量結合等）の誘電構造をもたらす。電気的特性を、以下で周波数及び温度依存のＣＶ及びＪＶ測定技術により決定する。
第二に、第一非晶質中間層２の形成の後に、進行中のＰＤＡ処理で、約１０ｎｍ厚の第三酸化物層５０の化学量論的組成Ｐｒ2Ｏ3を酸化させてＰｒＯ2とし、このようにしてこれを第三酸化物層５１に変換する。全ての希土（ＲＥ）酸化物のうち、酸化プラセオジム及び酸化セリウムのみが三価の他に四価の酸化物化合物をも形成する。酸化プラセオジムはＰｒ2Ｏ3並びにＰｒＯ2が安定な化合物であるという利点をもたらすのに対して、セリウムの場合にはＣｅＯ2への強度の傾向が存在する。この点に関して、ＰｒＯ2化合物はその格子酸素が弱結合していることで知られているため、以下で論じるように、前記化合物は本発明のこの実施態様において、後続のＰＤＡ工程の間に格子酸素を放出することによって、後に、埋込酸化物と、半導体材料からなる表面層８との間の境界の酸化を達成するための「内部酸素リザーバー」として用いられる。
Ｂ１）エピタキシャルシリコンの緩和及び歪み表面層８の積層
本発明は、完全に緩和した、並びに歪んだ、又は圧縮されたエピタキシャルシリコン層をＳｉ（００１）基板ウェハ１上に積層させるためのオプションを提供する。歪み及び緩和現象を、高解像度Ｘ線回折及びラマン分光分析技術により測定する。この目的のために、Ａ部の出発酸化物テンプレート構造を、工程ｆ）において、約１０ｎｍ厚の（Ｐｒ2Ｏ3）1-z（Ｙ2Ｏ3）zからなる組成傾斜を有する第四酸化物層６によりエピタキシャル成長させる。複酸化物薄膜成長は、ＰｒＯ2の格子定数（ａ＝０．５３３ｎｍ）に適合するためにｚ＝０．９の組成で出発し；その後、その組成が変化することによって、完全に緩和したか又は歪んだエピタキシャルＳｉ（００１）の表面層８の成長のためにその格子寸法を調整する。第一に、引張歪下にあるＳｉ（００１）のエピタキシャル表面層８は、Ｙ2Ｏ3含分が０にまで低下した場合（ｚ＝０）に成長することができる。格子寸法がシリコンの結晶構造よりも約２．５％大きい純粋なＰｒ2Ｏ3上層が生じる。この点において、工程ｇ）におけるＳｉによるエピタキシャル成長は、電子並びに正孔移動度を増加させるためのデバイスに関連する歪みを有するＳｉ（００１）の表面層８を作製するのに適当である。第二に、工程ｆ）における、（Ｐｒ2Ｏ3）1-z（Ｙ2Ｏ3）zからなり、ｚ＝０．５で終わる、組成傾斜を有する第四酸化物層６による成長の場合、酸化物テンプレートはＳｉ格子寸法に整合し、従って、工程ｇ）において、Ｓｉ（００１）の完全に緩和した表面層８を作製するのに適当である。第三に、（Ｐｒ2Ｏ3）1-z（Ｙ2Ｏ3）zからなり、上部で純粋なＹ2Ｏ3（ｚ＝１）層で終わる、組成傾斜を有する第四酸化物層６は、格子寸法がＳｉよりも約２．５％小さい半導体成長に関するテンプレートを提供する。この方法によって、工程ｇ）において、デバイスに関連する圧縮応力下にあるエピタキシャルＳｉ（００１）の表面層８の成長が可能となる。酸化物テンプレートからＳｉ（００１）の歪み又は緩和表面層８を切り離すために、最終的なＰＤＡ処理を工程ｈ）において行う。ここでも、第四酸化物層６の、Ｉａ−３に関連する（Ｐｒ2Ｏ3）1-z（Ｙ2Ｏ3）z複酸化物の高い酸素伝導性は中心的な物理的特性であり、この物理的特性によって、第三酸化物層５１のＰｒＯ2の弱結合格子酸素を、Ｓｉ（００１）のエピタキシャル表面層８と第四酸化物層６との間の境界の酸化を達成するのに用いることが可能となる。このプロセスにおいて、第三酸化物層５１の埋込ＰｒＯ2はＰｒ2Ｏ3に還元され、それによって、この層は第三酸化物層５２へと変換され、その一方で、金属ケイ酸塩又はＳｉＯ2の第二非晶質中間層が界面に生じる。成長した材料スタックを冷却する前に第二非晶質中間層７を作製することは、酸化物と表面層８の半導体の異なる熱膨張係数による欠陥の発生を回避するための、並びに、高品質の電気的特性（絶縁性、低い電荷トラッピング密度等）を保証するための、重要な要件である。
Ｂ２）エピタキシャルＳｉ1-aＧｅa（ａ＝０〜１）の、歪み及び緩和表面層８の積層
Ｂ２の部で論じた酸化物支持系を、異なる化学量論的組成のエピタキシャルＳｉＧｅ薄膜の、緩和並びに歪み表面層８の積層のために確実に用いることができる。第一に、種々の緩和ＳｉＧｅ層を、格子を整合させた（Ｐｒ2Ｏ3）1-z（Ｙ2Ｏ3）z複酸化物薄膜の第四酸化物層６の上部に成長させることができる。例えば、８０％のＧｅ含分を有するＳｉＧｅの表面層８は、ｚ＝０の場合に、格子を整合させた（Ｐｒ2Ｏ3）1-z（Ｙ2Ｏ3）z薄膜の第四酸化物層６上で、完全に緩和した状態で成長する。第二に、引張並びに圧縮歪下にある応力を受けたＳｉＧｅ層を実現することができる。例えば、Ｇｅ１００％の層には、ｚ＝０〜１の全ての可能な組成の（Ｐｒ2Ｏ3）1-z（Ｙ2Ｏ3）zの第四酸化物層６上に圧縮歪みが生じる。しかしながら、ａ＝１以下の組成のエピタキシャルＳｉ1-aＧｅa薄膜の完全に緩和した表面層８を、Ｉａ−３関連の第四酸化物層６上に成長させるためには、格子寸法が十分に大きい新たな酸化物化合物が第四酸化物層６において必要である。最良の選択は、Ｇｅの格子寸法（ａ＝０．５６５８ｎｍ）をわずかに超える極めて有効な酸素イオン伝導体Ｂｉ2Ｏ3（格子定数ａ＝０．５６６ｎｍ）である。層厚約１０ｎｍの（Ｂｉ2Ｏ3）1-x（Ｙ2Ｏ3）xの組成傾斜を有する第四酸化物層６を、工程ｆ）において、Ａ部で詳細に記載された第三酸化物層５１の上部に成長させる。工程ｆ）における酸化物成長は、ＰｒＯ2の格子寸法（ａ＝０．５３３ｎｍ）に整合させるために、（Ｂｉ2Ｏ3）1-z（Ｙ2Ｏ3）z（ｚ＝０．９２）の組成で開始する。その後、Ｂｉ2Ｏ3の割合を増加させて、目標となるエピタキシャルＳｉＧｅの表面層８の格子寸法に整合させる。例えば、工程ｇ）において、完全に緩和したＧｅ１００％の薄膜の成長を達成するために、第四酸化物層６が、その上部層領域において（Ｂｉ2Ｏ3）1-z（Ｙ2Ｏ3）z（ｚ＝０．０３）の組成であることによって、完全な格子整合が達成される。最終的に、冷却の前に、ＰＤＡ処理を工程ｈ）において実施し、第三酸化物層５１の埋込"酸素リザーバー"ＰｒＯ2から第四酸化物層６と表面層８との間の境界への酸素拡散を活性化する。この処理において第三酸化物層５１のＰｒＯ2がＰｒ2Ｏ3に還元される一方で、金属ケイ酸塩又はＳｉＯ2の第二非晶質中間層７が埋込界面の酸化により生じる。Ｂ２部における界面層の役割は、Ｂ１部で詳細に論じたのと同様である。
実施例２
ビクスビアイトに関連する酸化物バッファ層を介したＳｉ（１１１）基板ウェハ１上の窒化インジウム（ＩｎＮ）及び窒化ガリウム（ＧａＮ）薄膜のヘテロエピタキシー
本発明の他の実施態様に関連して（図２を参照のこと）、六方晶系ウルツ鉱ＩｎＮ（０００１）及びＧａＮ（０００１）薄膜を、Ｓｉ（１１１）の基板ウェハ１上に、Ｉａ−３型の混合バッファ酸化物層を介して大域的に積層させるのに適当な構造が設けられる。前記薄膜の層及びエピタキシャル関係を、以下でＸＲＤにより測定する。ＩＩＩ−Ｖ族及びＩＩ−ＶＩ族化合物半導体のうちの立方晶系閃亜鉛鉱と六方晶系ウルツ鉱結晶構造との共存によって、全面的に立方晶系ＩＶ−ＩＶ族半導体の世界にわたって技術的に十分に確立されたＳｉ（００１）ウェハ配向の優位性が崩壊する。本発明が、六方晶系ウルツ鉱構造で結晶化する新規の有用な半導体材料の積層の挑戦にも取り組むための十分な柔軟性を提供することは、本発明の利点の一つである。低指数（０００１）底面がウルツ鉱に関連する構造の最も安定な表面配向であるため、擬似六方晶系Ｓｉ（１１１）基板表面は、この半導体薄膜の格子対称に合致するための最良の選択である。ビクスビアイトに関連するバッファ酸化物構造は、Ｓｉ（１１１）基板上に立方晶系（１１１）表面配向で成長する。この結果はもっともであり、それというのも、この表面は立方晶系結晶の場合には最も密であり、従って最も安定な配向であるためである。実施例１で詳細に論じた本発明の格子整合及び界面工学的戦略に加えて、安定な表面配向を伴うヘテロエピタキシャル薄膜構造の成長は、ビクスビアイトに関連する酸化物バッファを介してＳｉ（１１１）プラットホーム上にウルツ鉱に関連する半導体を積層させる場合には更なる利点である。
Ａ）Ｓｉ（１１１）上の出発酸化物テンプレート構造の作製
基板ウェハ１はオン又はオフ配向Ｓｉ（１１１）ウェハであってよく、かつ十分に実績のあるＳｉ（１１１）洗浄法（ＲＣＡ、ピラニア、ＮＨ4Ｆエッチ等）により洗浄する。Ｓｉ（１１１）上への酸化物テンプレート構造の作製（工程ａ）〜ｅ））は、実施例１のＡ）部に示した説明にほぼ従う。主な相違点は、第一酸化物層３及び第二酸化物層４の混合複酸化物（Ｐｒ2Ｏ3）1-x（Ｙ2Ｏ3）x（ｘ＝０．５〜０）並びに第三酸化物層５１のＰｒＯ2がＳｉ（１１１）上に立方晶系（１１１）表面配向で成長するという点である。薄膜の化学量論を以下で定量ＸＰＳを用いて分析し、場合によりＲＢＳにより較正する。
Ｂ１）緩和六方晶系ウルツ鉱エピタキシャルＩｎＮ（０００１）層の積層
Ａ部の酸化物テンプレート構造は、（１１１）表面配向を有する（Ｐｒ2Ｏ3）1-z（Ｓｃ2Ｏ3）zの単結晶第四酸化物層６により工程ｆ）においてエピタキシャル成長する。立方晶系ＰｒＯ2（１１１）面の表面単位格子寸法に関する格子整合は、ｚ＝０．３７により特徴付けられる組成を用いることにより達成される。六方晶系ＩｎＮ（０００１）底面の幾分小さな格子寸法（格子定数ａ＝０．３５５ｎｍ）に整合させるために、組成傾斜を有する（Ｐｒ2Ｏ3）1-z（Ｓｃ2Ｏ3）zの第四酸化物層６を堆積させねばならならず、この層の組成は上部表面層領域においてｚ＝０．８５となる。引き続き、工程ｇ）において、（０００１）表面配向を有する六方晶系ＩｎＮの完全に緩和した表面層８を堆積させることができる。冷却の前に、工程ｈ）においてＰＤＡ処理を実施し、第三酸化物層５１のＰｒＯ2の弱結合格子酸素を用いた界面酸化による表面層８と第四酸化物層６との引き離しを行う。
Ｂ２）歪み六方晶系ウルツ鉱エピタキシャルＧａＮ（０００１）層の積層
エピタキシャルＧａＮ（０００１）薄膜の積層のために、（１１１）配向を有する（Ｐｒ2Ｏ3）1-z（Ｍｎ2Ｏ3）zの組成傾斜を有する第四酸化物層６を用いなければならない。Ａ部の酸化物テンプレートのエピタキシャル成長は、複酸化物構造（Ｐｒ2Ｏ3）1-z（Ｍｎ2Ｏ3）z（ｚ＝０．２８）の格子整合により達成される。第四酸化物層６の厚さの増加に伴い、Ｐｒ2Ｏ3の含分がゼロに低減する。複酸化物構造の上部表面領域における化学量論的組成Ｍｎ2Ｏ3の使用は、元素周期系の公知の全てのビクスビアイトに関連する酸化物構造のうちで、Ｍｎ2Ｏ3が最も小さな構造寸法を有する結晶構造であるという事実に基づく。結果として、立方晶系Ｍｎ2Ｏ3（１１１）面の表面単位格子寸法（格子定数ａ＝０．３３３ｎｍ）は、ＧａＮ（０００１）底面の幾分小さな値（格子定数ａ＝０．３１９ｎｍ）に整合する。ビクスビアイトバッファ酸化物アプローチもＧａＮの格子寸法への完全な整合に適しているわけではないが、支持酸化物バッファと六方晶系ＧａＮ（０００１）の表面層８との間に残っている約４％の格子不整合が、昨今使用されるＧａＮヘテロエピタキシーのためのＳｉＣ及びＡｌ2Ｏ3基板の場合の四倍小さいことは、本発明の重要な利点の一つである。格子不整合がより小さいことに加えて、ＰＤＡ工程中の界面酸化による表面層８と第四酸化物層６との切り離し工程ｈ）は、より低い欠陥密度を有する他の基板上のＧａＮ薄膜のヘテロエピタキシー（工程ｇ））を可能にするための、本発明によりもたらされた更なる改善点である。
実施例３
工程ａ） Ｓｉ（１１１）基板の作製：
Ｓｉ技術プラットホームにおける高品質の（０００１）配向単結晶ウルツ鉱ＩｎＮ薄膜の大域的な積層を、シリコン（Ｓｉ）からなりかつ（１１１）配向を有する単結晶基板ウェハ１で開始する。前記薄膜の層及びエピタキシャル関係を、以下でＸＲＤにより測定する。このＳｉ表面配向を選択するのは、立方晶系Ｓｉ（１１１）結晶面が擬似六方晶系表面対称性を示し、これが、六方晶系ウルツ鉱構造で結晶化するＩＩＩ−Ｖ化合物半導体層の大域的な積層を達成するのに最適であるためである。Ｓｉ（１１１）ウェハは３００ｍｍの直径を有し、±０．５°の精度でオン配向されており、非ドープである。電気的特性を、以下で周波数及び温度依存のＣＶ及びＪＶ測定技術により測定する。Ｓｉベースのマイクロエレクトロニクスにおいて十分に実績のある標準Ｓｉ（１１１）ウェハ洗浄技術により洗浄する。Ｓｉ（１１１）ウェハをピラニアウェットエッチングに曝し、次いで４０％ＮＨ4Ｆ溶液中で３０分間さらに処理し、その後脱イオン水でリンスする。この方法は結果的に原子的に平滑なＳｉ（１１１）表面が得られることで知られている。次いで、水素末端Ｓｉ（１１１）ウェハを湿潤化学的処理の直後に酸化物堆積チャンバ内に挿入する。ここで、酸化物の堆積の前に、Ｓｉ（１１１）ウェハを超高真空条件下で７００℃でアニールすることによって、水素を脱着し、（７×７）のＳｉ（１１１）再構成出発表面を作製する。表面の再構築を以下でＲＨＥＥＤ技術により測定する。
工程ｂ） （Ｐｒ2Ｏ3）0.5（Ｙ2Ｏ3）0.5からなる第一酸化物層３の堆積：
酸化物堆積を、可能な限り正確にＳｉ格子寸法と整合する高品質の酸化物シード層を用いて開始する。この酸化物シード層は単結晶であり、立方晶系Ｉａ−３結晶構造で結晶化する。Ｓｉ（１１１）配向に関するエピタキシャル関係は、その（１１１）表面標準がＳｉ（１１１）表面標準に対して平行に配列しており、かつ、Ｓｉ＜−１−１２＞方位に沿ったその＜１１−２＞方向の配列により面内対称性に整合するという事実により与えられる。このエピタキシャル配向は、Ｓｉ（１１１）基板上の酸化物薄膜のＢタイプのエピタキシーと呼称される。この酸化物シード層は、混合（Ｐｒ2Ｏ3）1-x（Ｙ2Ｏ3）x（但し、ｘ＝０〜約０．５の組成）層を用いることにより作製される。薄膜の化学量論を以下で定量ＸＰＳを用いて分析し、場合によりＲＢＳにより較正する。この化学量論は、Ｐｒ2Ｏ3及びＹ2Ｏ3のバルク格子定数が、立方晶系Ｓｉ結晶構造（ａ＝５．４３１ｎｍ）に対して、それぞれ約２％大きすぎる及び小さすぎるという事実から生じる。（Ｐｒ2Ｏ3）0.5（Ｙ2Ｏ3）0.5薄膜は、別個のＰｒ2Ｏ3及びＹ2Ｏ3るつぼからの同時蒸着により、相応して較正された材料フラックスを電子ビーム照射セルの出力を用いて調節することによって作製される。製品規格に相応して９９．９９〜９９．９９９％の範囲内の目標となる高純度の材料のみを、蒸着るつぼ内に装入する。Ｓｉ（１１１）ウェハ上の混合（Ｐｒ2Ｏ3）0.5（Ｙ2Ｏ3）0.5薄膜の形成を達成するために、７５０℃のＳｉ（１１１）基板温度を選択する。基板温度測定を、以下で、基板の近傍に位置する熱電対素線を用いて実施する。Ｓｉ（１１１）上の高品質（Ｐｒ2Ｏ3）0.5（Ｙ2Ｏ3）0.5シード層は１０ｎｍ厚であり、０．５ｎｍ／秒の速度で成長する。成長速度キャリブレーションを、ＸＲＲ厚さ測定により、堆積時間の関数として実施する。薄膜の厚さを、以下で非破壊的にＸＲＲ測定により測定する。
工程ｃ） 組成傾斜を有する（Ｐｒ2Ｏ3）1-y（Ｙ2Ｏ3）y（ｙ＝０．５〜０）からなる第二酸化物層４の堆積：
次いで、Ｓｉ（１１１）基板に対して酸化物シード層として同様のエピタキシャル関係を有する組成傾斜を有する（Ｐｒ2Ｏ3）1-y（Ｙ2Ｏ3）y層が、上部で、Ｙ2Ｏ3含分ｙが０．５から０へと段階的に低減することによって成長する。この酸化物組成における変化は、組成傾斜を有する（Ｐｒ2Ｏ3）1-y（Ｙ2Ｏ3）y薄膜の厚さが１０ｎｍとなった後に終了する。
工程ｄ） Ｐｒ2Ｏ3からなる第三酸化物層５０の堆積：
成長プロセスを中断することなく、２０ｎｍ厚の純粋なＰｒ2Ｏ3層を、組成傾斜を有する（Ｐｒ2Ｏ3）1-y（Ｙ2Ｏ3）y層構造の上部で成長させる。この設計されたウェハ構造の成長工程の間、成長温度を約７５０℃でほぼ一定に保ち、薄膜は０．５ｎｍ／秒の厚さの割合で成長する。
工程ｅ） 第一非晶質中間層２の形成及び第三酸化物層５０の酸化：
この構造を、以下で後堆積アニーリング（ＰＤＡ）処理することによって、同時に、ａ）非晶質中間薄膜構造（＝第一非晶質中間層２）を、Ｓｉ基板ウェハ１と、第一から第三酸化物層３、４、５０からなる酸化物バッファとの間に導入し、かつ、ｂ）上部の純粋なＰｒ2Ｏ3薄膜５０を酸化させて化学量論的組成ＰｒＯ2（＝第三酸化物層５１）に変換する。この構造を分子酸素１気圧中で温度６００℃で３０分間ＰＤＡ処理に曝すことによって、ここに記載された性質の５０ｎｍ厚の酸化物ヘテロ構造の下方に、約５ｎｍ厚の非晶質中間層２を作製することができる。高温ウェハの処理は、この段階でのヘテロ構造の熱サイクルによる欠陥発生を回避するための重要な要件である。ＸＰＳ及びＴｏｆ−ＳＩＭＳスパッタリング技術によって、非晶質中間層２が、Ｓｉ基板ウェハ１と直接の接触するほぼ純粋なＳｉＯ2層を伴って、ケイ酸塩の化学量論的組成を示すことが証明された。相応して、Ｓｉウェハ構造自体には金属汚染物は検出できなかった。
同じＰＤＡ処理の間に、上部の２０ｎｍ厚の純粋なＰｒ2Ｏ3層（第三酸化物層５０）が完全に酸化されてＰｒＯ2（第三酸化物層５１）に変換される。（１１１）配向ＰｒＯ2はＳｉ（１１１）基板に対して（Ｐｒ2Ｏ3）1-x（Ｙ2Ｏ3）xヘテロ構造と同じエピタキシャル関係を有し、かつ、２００ミリバールを超える酸素圧で３００℃を上回る温度に曝された場合にはＰｒ2Ｏ3の最終酸化生成物をもたらす。
工程ｆ） 半導体材料からなる表面層８の格子寸法に整合させるための第四酸化物層６の堆積：
次の工程ｆ）は、ウルツ鉱構造を有する、単結晶の機能性（０００１）配向ＩｎＮ表面層８の堆積のためのＩａ−３ベースの酸化物バッファ層の格子寸法を調節することからなる。Ｓｉ（１１１）表面格子寸法（ａ＝０．３８４ｎｍ）に対して、六方晶系ＩｎＮ（０００１）底面の幾分小さな格子寸法（ａ＝０．３５４８ｎｍ）に基づき、Ｐｒ2Ｏ3はより大幅に小さい格子寸法を有するＩａ−３酸化物と合金化されねばならない。この場合、Ｓｃ2Ｏ3はａ＝０．３４８ｎｍの（１１１）表面単位格子寸法で用いられる。材料は、ここでも、高純度（９９．９９〜９９．９９９％）の目標で充填された個々のセルから蒸着した電子ビームである。組成傾斜を有する（Ｐｒ2Ｏ3）1-z（Ｓｃ2Ｏ3）z層は、単結晶（１１１）配向ＰｒＯ2層の上部で７５０℃の成長温度での同時蒸着により堆積される。（Ｐｒ2Ｏ3）1-z（Ｓｃ2Ｏ3）z薄膜は単結晶であり、Ｓｉ（１１１）基板に対して、堆積された（Ｐｒ2Ｏ3）1-y（Ｙ2Ｏ3）y（ｙ＝０．５〜０）ヘテロ構造と同じエピタキシャル関係を示す。ＰｒＯ2（１１１）の格子寸法とＩｎＮ（０００１）表面単位格子の格子寸法とを整合させるために、（Ｐｒ2Ｏ3）1-z（Ｓｃ2Ｏ3）zの組成を典型的に１０〜２０ｎｍの厚さ範囲にわたってｚ＝０．３７〜ｚ＝０．８５に段階的に変化させる。格子調節された（Ｐｒ2Ｏ3）1-z（Ｓｃ2Ｏ3）zヘテロ構造を安定化し、かつ機能性ＩｎＮ薄膜の積層に関して原子スケールに制限された粗さを伴うフラットな酸化物バッファを達成するために、５ｎｍの厚さを有する（Ｐｒ2Ｏ3）0.15（Ｓｃ2Ｏ3）0.85酸化物層を場合により追加で堆積させる。
工程ｇ） 単結晶（０００１）配向ウルツ鉱ＩｎＮからなる表面層８の堆積：
ＩｎＮ薄膜は、ガス系を通じて導入されたチャンバ内の窒素と反応するクヌーセンセルからの高精製金属Ｉｎ（９９．９９〜９９．９９９％）の蒸着によって、酸化物バッファ上に成長する。Ｉｎと反応する窒素は、プラズマ源支援成長技術で生成された原子窒素である。ＩｎＮは（０００１）配向ウルツ鉱構造で結晶化する。成長温度は７５０℃の範囲内であり、２００ｎｍ厚のエピタキシャルＩｎＮ薄膜は０．５ｎｍ／秒の速度で成長する。（０００１）配向ＩｎＮは、その面内ベクトル＜１０−１０＞で＜０１−１＞方位に沿って配列することにより、酸化物バッファ上で単結晶を成長させることが判明した。このＩａ−３ベースの結晶構造の（１１１）配向立方晶系酸化物バッファ層上のＩｎＮ薄膜のエピタキシャル関係は、ａ） （０００１）底面がウルツ鉱ＩＩＩ−Ｖ族化合物半導体の最も安定な表面配向であるという事実、並びに、ｂ） （Ｐｒ2Ｏ3）0.15（Ｓｃ2Ｏ3）0.85酸化物バッファ格子寸法がＩｎＮ（００１）面内寸法の整合のために調節されているという事実により説明することができる。
工程ｈ） 第二非晶質中間層７の形成：
保護窒素雰囲気下における高温ウェハの処理技術により、設計されたウェハ構造を、ＩｎＮ堆積の直後に、第二のＰＤＡ処理にかける。この第二のＰＤＡ処理の目的は、ここでも２つあり、即ち、ａ） 機能性ＩｎＮ層（＝表面層８）の格子構造を酸化物バッファ（第一から第四酸化物層３、４、５１、６を含む）から切り離し、それによって熱的な不整合の問題による不所望の欠陥を回避するため、並びに、ｂ） 温度処理によるＩｎＮ薄膜構造の長距離秩序を改善するためである。
非晶質界面薄膜構造の作製：ＩｎＮ薄膜は、酸化物バッファとＩｎＮ層８との間に非晶質中間層７を後堆積作製することによって、酸化物バッファから切り離される。この目的のために、ヘテロ構造内に組み込まれたＰｒＯ2層５１を内部酸素リザーバーとして用いる。そのルーズに結合した格子酸素に基づき、ＰｒＯ2薄膜は活性化酸素のキャリアとして作用する。５００℃という低い温度であっても、内部ＰｒＯ2薄膜からＰｒ2Ｏ3への還元が起こる。Ｓｉ（１１１）／酸化物バッファ界面反応は、第一のＰＤＡ工程により前記条件下ですでに飽和しているため、放出された格子酸素は主に酸化物バッファ／ＩｎＮ境界で吸着される。この穏やかな条件でのＩａ−３結晶構造をベースとする（Ｐｒ2Ｏ3）1-z（Ｓｃ2Ｏ3）z酸化物層の高い酸素伝導性に基づき、酸化反応は酸化物バッファ／ＩｎＮ境界で認められ、これにより、約５ｎｍ厚の非晶質Ｉｎ2Ｏ3界面層が形成する。
高品質の単結晶ＩｎＮ（０００１）ウルツ鉱薄膜：１０００℃未満でのＩａ−３酸化物結晶の金属カチオンの低い移動度、並びに界面におけるブロッキング非晶質Ｉｎ2Ｏ3層の存在に基づき、単結晶ＩｎＮ（０００１）薄膜を、拡散プロセスによる不所望な金属汚染物のリスクなしに、高められた温度で、保護窒素雰囲気下で、９００℃で１時間、ＰＤＡ処理にかける。熱処理は、半導体薄膜成長の間に生じる欠陥の修復によりＩｎＮ薄膜の長距離秩序を改善するのに役立つ。この方法により作製された単結晶（０００１）配向ＩｎＮ薄膜は、１平方センチメートル当たり１０7個の欠陥を示す。
本発明の第一の実施態様を略示した図であり、ここで、半導体材料からなる表面層８が第二酸化物層４の表面のすぐ上方に堆積されている。 本発明の第二の実施態様を略示した図であり、ここで、第二酸化物層４に隣接したＭｅ５2Ｏw（Ｍｅ５は金属であり、３＜ｗ≦４）からなる第三酸化物層５１が、第二酸化物層４上に形成されている。 Ｉａ−３対称性を有する種々の立方晶系金属酸化物の半単位格子寸法（Å）を示す図。 立方晶系半導体材料の単位格子寸法を示す図。 Ｉａ−３対称性を有する種々の立方晶系金属酸化物の（１１１）表面単位格子寸法（Å）を示す図。 六方晶系半導体材料の（０００１）表面単位格子寸法を示す図。
符号の説明
１ 基板ウェハ、 ２ 第一非晶質中間層、 ３ 第一酸化物層、 ４ 第二酸化物層、 ６ 第四酸化物層、 ７ 第二非晶質中間層、 ８ 表面層、 ３１ 第一酸化物層、 ５０ 第三酸化物層、 ５１ 第三酸化物層、 ５２ 第三酸化物層

Claims (13)

  1. 実質的にシリコンからなる単結晶基板ウェハ（１）、
    電気絶縁性材料を含み、かつ２ｎｍ〜１００ｎｍの厚さを有する第一非晶質中間層（２）、
    立方晶系Ｉａ−３結晶構造と、（Ｍｅ１2Ｏ3）1-x（Ｍｅ２2Ｏ3）x（ここで、Ｍｅ１及びＭｅ２の各々は立方晶系Ｉａ−３結晶構造を有する酸化物Ｍｅ１2Ｏ3及び酸化物Ｍｅ２2Ｏ3をそれぞれ形成する金属を含み、０≦ｘ≦１である）の組成と、基板ウェハの材料の格子定数と０％〜５％異なる格子定数とを有する単結晶第一酸化物層（３）、
    を、示される順序で含み、
    基板ウェハ（１）がシリコン９０％〜１００％からなり、
    第一非晶質中間層（２）の電気絶縁性材料が酸化シリコン又は金属ケイ酸塩又はそれらの混合物を含み、
    Ｍｅ１及びＭｅ２の各々が希土類金属又は遷移金属であり、
    Ｍｅ１がプラセオジムであり、Ｍｅ２がイットリウムであり、
    更に、第一酸化物層（３）に隣接した単結晶第二酸化物層（４）を含み、前記第二酸化物層（４）は立方晶系Ｉａ−３結晶構造と（Ｍｅ３2Ｏ3）1-y（Ｍｅ４2Ｏ3）y（ここで、Ｍｅ３及びＭｅ４の各々は金属であり、０≦ｙ≦１である）の組成とを有しており、ｙは、第一酸化物層（３）との境界で値ｙ１で出発し、第二酸化物層（４）の厚さにわたって第二酸化物層（４）の材料の格子定数の変化が達成されるように第二酸化物層（４）の厚さにわたって変化し、かつ第二酸化物層（４）の表面で値ｙ２で終わり、値ｙ１は、第二酸化物層（４）の格子定数が、第一酸化物層（３）に対する第二酸化物層（４）の境界で、第一酸化物層（３）の材料の格子定数と０％〜２％異なるように選択されている、半導体ウェハ。
  2. 第一酸化物層（３）がその全厚にわたって均一な格子定数を有する、請求項１記載の半導体ウェハ。
  3. Ｍｅ３及びＭｅ４の各々が希土類金属又は遷移金属である、請求項１または２記載の半導体ウェハ。
  4. Ｍｅ３がプラセオジムであり、Ｍｅ４がイットリウムである、請求項３記載の半導体ウェハ。
  5. 更に、単結晶半導体材料からなる表面層（８）を含む、請求項１から４までのいずれか１項記載の半導体ウェハ。
  6. 更に第二非晶質中間層（７）を含み、その際、前記第二非晶質中間層（７）は電気絶縁性材料を含み、かつ単結晶半導体材料からなる表面層（８）に隣接して位置している、請求項５記載の半導体ウェハ。
  7. 更に、Ｍｅ５2Ｏw（ここで、Ｍｅ５は金属であり、３＜ｗ≦４である）からなる単結晶第三酸化物層（５１）を含む、請求項１または２記載の半導体ウェハ。
  8. Ｍｅ５が希土類金属又は遷移金属である、請求項７記載の半導体ウェハ。
  9. Ｍｅ５がプラセオジムである、請求項８記載の半導体ウェハ。
  10. 更に、第三酸化物層（５１）に隣接した単結晶第四酸化物層（６）を含み、その際、前記第四酸化物層（６）は立方晶系Ｉａ−３結晶構造と（Ｍｅ６2Ｏ3）1-z（Ｍｅ７2Ｏ3）z（ここで、Ｍｅ６及びＭｅ７の各々は金属であり、０≦ｚ≦１である）の組成とを有しており、その際、ｚは、第三酸化物層（５１）との境界で値ｚ１で出発し、第四酸化物層（６）の厚さにわたって第四酸化物層（６）の材料の格子定数の変化が達成されるように第四酸化物層（６）の厚さにわたって変化し、かつ第四酸化物層（６）の表面で値ｚ２で終わる、請求項７から９までのいずれか１項記載の半導体ウェハ。
  11. 更に、単結晶半導体材料からなる表面層（８）を含む、請求項１０記載の半導体ウェハ。
  12. 更に、
    第二酸化物層（４）に隣接した単結晶第三酸化物層（５２）であって、前記第三酸化物層は立方晶系Ｉａ−３結晶構造とＭｅ５2Ｏ3の組成とを有し、ここで、Ｍｅ５は、Ｍｅ５2Ｏw（３＜ｗ≦４）の組成を有する酸化物の形成も可能な金属であり、
    第三酸化物層（５２）に隣接した単結晶第四酸化物層（６）であって、前記第四酸化物層（６）は、立方晶系Ｉａ−３結晶構造と（Ｍｅ６2Ｏ3）1-z（Ｍｅ７2Ｏ3）z（ここで、Ｍｅ６及びＭｅ７の各々は金属であり、０≦ｚ≦１である）の組成とを有しており、その際、ｚは、第三酸化物層（５２）との境界で値ｚ１で出発し、第四酸化物層（６）の厚さにわたって第四酸化物層（６）の材料の格子定数の変化が達成されるように第四酸化物層（６）の厚さにわたって変化し、かつ第四酸化物層（６）の表面で値ｚ２で終わり、
    第四酸化物層（６）に隣接した第二非晶質中間層（７）であって、前記第二非晶質中間層（７）は電気絶縁性材料を含み、かつ０．５ｎｍ〜１００ｎｍの厚さを有し、並びに、
    単結晶半導体材料からなる表面層（８）
    を含む、請求項１または２記載の半導体ウェハ。
  13. 表面層（８）の半導体材料が、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコン−ゲルマニウム（Ｓｉ1-aＧｅa、０＜ａ＜１）、炭化シリコン（ＳｉＣ）、リン化ガリウム（ＧａＰ）、リン化アルミニウム（ＡｌＰ）、窒化ガリウム（ＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、ヒ化アルミニウム（ＡｌＡｓ）、ヒ化インジウム（ＩｎＡｓ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）、リン化ガリウムインジウム（Ｇａ0.51Ｉｎ0.49Ｐ）、リン化インジウムヒ素（Ｉｎ0.51Ａｓ0.49Ｐ）、硫化亜鉛（ＺｎＳ）及び酸化亜鉛（ＺｎＯ）である、請求項５、１１又は１２のいずれか１項記載の半導体ウェハ。
JP2008086879A 2007-03-28 2008-03-28 半導体ウェハ Active JP5285942B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP07006387.0A EP1975988B1 (en) 2007-03-28 2007-03-28 Multilayered semiconductor wafer and process for its production
EP07006387.0 2007-03-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012048202A Division JP5693497B2 (ja) 2007-03-28 2012-03-05 半導体ウェハ及びその製造法
JP2013014200A Division JP5490271B2 (ja) 2007-03-28 2013-01-29 半導体ウェハ

Publications (2)

Publication Number Publication Date
JP2008294412A JP2008294412A (ja) 2008-12-04
JP5285942B2 true JP5285942B2 (ja) 2013-09-11

Family

ID=38608418

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008086879A Active JP5285942B2 (ja) 2007-03-28 2008-03-28 半導体ウェハ
JP2012048202A Active JP5693497B2 (ja) 2007-03-28 2012-03-05 半導体ウェハ及びその製造法
JP2013014200A Active JP5490271B2 (ja) 2007-03-28 2013-01-29 半導体ウェハ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012048202A Active JP5693497B2 (ja) 2007-03-28 2012-03-05 半導体ウェハ及びその製造法
JP2013014200A Active JP5490271B2 (ja) 2007-03-28 2013-01-29 半導体ウェハ

Country Status (7)

Country Link
US (2) US7785706B2 (ja)
EP (1) EP1975988B1 (ja)
JP (3) JP5285942B2 (ja)
KR (1) KR100979148B1 (ja)
CN (1) CN101276791B (ja)
SG (1) SG146535A1 (ja)
TW (1) TWI443712B (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7645517B2 (en) * 2000-08-08 2010-01-12 Translucent, Inc. Rare earth-oxides, rare earth nitrides, rare earth phosphides and ternary alloys with silicon
US7902546B2 (en) * 2000-08-08 2011-03-08 Translucent, Inc. Rare earth-oxides, rare earth -nitrides, rare earth -phosphides and ternary alloys with silicon
US7655327B2 (en) * 2003-12-29 2010-02-02 Translucent, Inc. Composition comprising rare-earth dielectric
US7709826B2 (en) * 2004-12-28 2010-05-04 Translucent, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphies, and ternary alloys with silicon
US7928317B2 (en) 2006-06-05 2011-04-19 Translucent, Inc. Thin film solar cell
US7807917B2 (en) 2006-07-26 2010-10-05 Translucent, Inc. Thermoelectric and pyroelectric energy conversion devices
US8106381B2 (en) * 2006-10-18 2012-01-31 Translucent, Inc. Semiconductor structures with rare-earths
US7675117B2 (en) * 2006-11-14 2010-03-09 Translucent, Inc. Multi-gate field effect transistor
US8071872B2 (en) 2007-06-15 2011-12-06 Translucent Inc. Thin film semi-conductor-on-glass solar cell devices
US8039736B2 (en) * 2008-08-18 2011-10-18 Andrew Clark Photovoltaic up conversion and down conversion using rare earths
US8049100B2 (en) * 2007-07-26 2011-11-01 Translucent, Inc. Multijunction rare earth solar cell
US8039738B2 (en) * 2007-07-26 2011-10-18 Translucent, Inc. Active rare earth tandem solar cell
US8039737B2 (en) * 2007-07-26 2011-10-18 Translucent, Inc. Passive rare earth tandem solar cell
US20120183767A1 (en) * 2010-02-19 2012-07-19 Rytis Dargis Hexagonal reo template buffer for iii-n layers on silicon
US8542437B1 (en) 2010-03-09 2013-09-24 Translucent, Inc. Earth abundant photonic structures
US20120104567A1 (en) * 2010-11-01 2012-05-03 Andrew Clark IIIOxNy ON REO/Si
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
KR101226958B1 (ko) * 2011-01-18 2013-01-28 연세대학교 산학협력단 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
US8637381B2 (en) 2011-10-17 2014-01-28 International Business Machines Corporation High-k dielectric and silicon nitride box region
CN102427068B (zh) * 2011-12-02 2014-06-18 中国科学院上海微系统与信息技术研究所 单片集成具有晶格失配的晶体模板及其制作方法
US9496132B2 (en) * 2012-03-20 2016-11-15 Translucent, Inc. Nucleation of III-N on REO templates
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
US8501635B1 (en) * 2012-09-29 2013-08-06 Translucent, Inc. Modification of REO by subsequent III-N EPI process
US8878188B2 (en) * 2013-02-22 2014-11-04 Translucent, Inc. REO gate dielectric for III-N device on Si substrate
EP2779213B1 (en) * 2013-03-12 2015-05-06 Siltronic AG Semiconductor wafer with a layer of AlzGa1-zN and process for producing it
US9064789B2 (en) * 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
US8846504B1 (en) * 2013-11-08 2014-09-30 Translucent, Inc. GaN on Si(100) substrate using epi-twist
JP6454716B2 (ja) * 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
US9425262B2 (en) 2014-05-29 2016-08-23 Fairchild Semiconductor Corporation Configuration of portions of a power device within a silicon carbide crystal
JP6056827B2 (ja) * 2014-09-30 2017-01-11 株式会社デンソー 回転電機制御装置
US9613803B2 (en) 2015-04-30 2017-04-04 International Business Machines Corporation Low defect relaxed SiGe/strained Si structures on implant anneal buffer/strain relaxed buffer layers with epitaxial rare earth oxide interlayers and methods to fabricate same
US20180171781A1 (en) * 2015-07-30 2018-06-21 Halliburton Energy Services, Inc. Integrated computational elements incorporating a stress relief layer
US10923345B2 (en) * 2016-03-23 2021-02-16 Iqe Plc Epitaxial metal oxide as buffer for epitaxial III-V layers
EP3465744A1 (en) * 2016-06-02 2019-04-10 IQE Plc. Rare earth pnictides for strain management
JP6645408B2 (ja) * 2016-12-09 2020-02-14 信越半導体株式会社 シリコン単結晶製造方法及びシリコン単結晶ウェーハ
FR3064398B1 (fr) * 2017-03-21 2019-06-07 Soitec Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure
CN117238918A (zh) * 2017-07-06 2023-12-15 应用材料公司 形成多个沉积半导体层的堆叠结构的方法
WO2021248099A1 (en) * 2020-06-05 2021-12-09 Ambature, Inc. A-axis josephson junctions with improved smoothness
CN114038916A (zh) * 2021-10-08 2022-02-11 华南理工大学 绝缘薄膜及其薄膜晶体管以及用途
CN117637954B (zh) * 2024-01-25 2024-04-09 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246050A (en) * 1979-07-23 1981-01-20 Varian Associates, Inc. Lattice constant grading in the Aly Ca1-y As1-x Sbx alloy system
JPH0618174B2 (ja) * 1986-07-08 1994-03-09 シャープ株式会社 半導体基板
FR2657599B1 (fr) * 1990-01-30 1992-04-03 Loire Atlantique Procedes Chim Procede d'elaboration de composes binaires du soufre.
US5164359A (en) * 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5088329A (en) * 1990-05-07 1992-02-18 Sahagen Armen N Piezoresistive pressure transducer
JP3333325B2 (ja) * 1993-08-26 2002-10-15 株式会社東芝 半導体装置、半導体装置のシミュレーション方法、及び半導体装置のシミュレータ
US5912068A (en) * 1996-12-05 1999-06-15 The Regents Of The University Of California Epitaxial oxides on amorphous SiO2 on single crystal silicon
JP3813740B2 (ja) * 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
US6861356B2 (en) * 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
US6258459B1 (en) * 1998-04-28 2001-07-10 Tdk Corporation Multilayer thin film
JP3669860B2 (ja) * 1999-03-10 2005-07-13 Ｔｄｋ株式会社 積層薄膜
JP3817068B2 (ja) * 1998-04-28 2006-08-30 Ｔｄｋ株式会社 積層薄膜
US7199015B2 (en) * 2000-08-08 2007-04-03 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US20020158245A1 (en) * 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
US6933566B2 (en) * 2001-07-05 2005-08-23 International Business Machines Corporation Method of forming lattice-matched structure on silicon and structure formed thereby
US6787433B2 (en) * 2001-09-19 2004-09-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP4115789B2 (ja) * 2001-09-19 2008-07-09 株式会社東芝 半導体装置の製造方法
JP2003282439A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp デバイス用基板およびデバイス用基板の製造方法
WO2003096385A2 (en) * 2002-05-07 2003-11-20 Asm America, Inc. Silicon-on-insulator structures and methods
JP4105044B2 (ja) * 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
WO2005004198A2 (en) * 2003-06-13 2005-01-13 North Carolina State University Complex oxides for use in semiconductor devices and related methods
JP2006301089A (ja) * 2005-04-18 2006-11-02 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置およびその製造方法
KR101124503B1 (ko) * 2005-06-24 2012-03-15 삼성전자주식회사 고배향성 실리콘층 형성방법 및 고배향성 실리콘층적층기판
US7304020B1 (en) * 2006-08-21 2007-12-04 Dmitry Tananko Nano-particle metal treatment composition for creating a ceramic-metal layer

Also Published As

Publication number Publication date
JP5693497B2 (ja) 2015-04-01
CN101276791B (zh) 2010-06-02
JP2012134539A (ja) 2012-07-12
TWI443712B (zh) 2014-07-01
EP1975988B1 (en) 2015-02-25
CN101276791A (zh) 2008-10-01
KR20080088407A (ko) 2008-10-02
KR100979148B1 (ko) 2010-08-31
US20080241519A1 (en) 2008-10-02
EP1975988A1 (en) 2008-10-01
TW200845137A (en) 2008-11-16
SG146535A1 (en) 2008-10-30
US8268076B2 (en) 2012-09-18
JP2013102212A (ja) 2013-05-23
JP2008294412A (ja) 2008-12-04
US20100221869A1 (en) 2010-09-02
US7785706B2 (en) 2010-08-31
JP5490271B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5490271B2 (ja) 半導体ウェハ
US7348226B2 (en) Method of forming lattice-matched structure on silicon and structure formed thereby
US7384481B2 (en) Method of forming a rare-earth dielectric layer
US7655327B2 (en) Composition comprising rare-earth dielectric
US7550370B2 (en) Method of forming thin SGOI wafers with high relaxation and low stacking fault defect density
US9824886B2 (en) Stress mitigating amorphous SiO2 interlayer
US20080286949A1 (en) Method of Forming a Rare-Earth Dielectric Layer
US9768020B2 (en) Low defect relaxed SiGe/strained Si structures on implant anneal buffer/strain relaxed buffer layers with epitaxial rare earth oxide interlayers and methods to fabricate same
WO2002041378A2 (en) Semiconductor structure and process for fabricating same
US20120119332A1 (en) Process for producing a semiconductor-on-sapphire article
US7169619B2 (en) Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US20080128813A1 (en) Semiconductor Device and Manufacturing Method Thereof
Schroeder et al. SOI wafers having M x O y oxide layers on a substrate wafer and an amorphous interlayer adjacent the substrate wafer
WO2002089188A2 (en) Semiconductor structures utilizing binary metal oxide layers
Osten et al. Growth of epitaxial lanthanide oxide based gate dielectrics
Hlad et al. Growth and characterization of (Sc
Kim et al. Arsenic surface segregation during the molecular-beam epitaxial growth of GaAs embedded in wurtzite GaN
Osten et al. Epitaxial Lanthanide Oxide based Gate Dielectrics
Moriyama et al. Study of the surface cleaning of GOI and SGOI substrates for Ge epitaxial growth
Ožvold et al. Optical properties of semiconducting iron disilicide thin films
Kwo et al. High κ Gate Dielectrics For Si And Compound Semiconductors By Molecular Beam Epitaxy
Ghyselen et al. Strained Silicon on Insulator wafers made by the Smart Cut™ technology
Sumino Akira Sakai, Toru Tatsumi. Taeko Niino, Hiroyuki Hirayama and Koichi Ishida

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

R150 Certificate of patent or registration of utility model

Ref document number: 5285942

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250