JP5283961B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5283961B2 JP5283961B2 JP2008113521A JP2008113521A JP5283961B2 JP 5283961 B2 JP5283961 B2 JP 5283961B2 JP 2008113521 A JP2008113521 A JP 2008113521A JP 2008113521 A JP2008113521 A JP 2008113521A JP 5283961 B2 JP5283961 B2 JP 5283961B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- warpage
- temperature
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 387
- 238000010438 heat treatment Methods 0.000 claims description 266
- 229910021332 silicide Inorganic materials 0.000 claims description 64
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 63
- 229910052751 metal Inorganic materials 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 59
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 54
- 238000012545 processing Methods 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 230000003111 delayed effect Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 238000005259 measurement Methods 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置の製造方法に関する。
従来、半導体装置の製造工程において、基板上にシリサイド膜を形成する技術が知られている。シリサイド膜を形成することにより、ゲートやソース・ドレイン電極の低抵抗化を図ることができる。
従来、シリサイド膜を形成する際には、基板上に金属膜を形成し、熱処理をすることで、基板表面のシリコンと、金属膜とを反応させていた（たとえば、特許文献１）。
熱処理を行う際には、熱処理装置の温度を所定の温度となるように設定し、シリサイド化反応を進行させていた。
従来、シリサイド膜を形成する際には、基板上に金属膜を形成し、熱処理をすることで、基板表面のシリコンと、金属膜とを反応させていた（たとえば、特許文献１）。
熱処理を行う際には、熱処理装置の温度を所定の温度となるように設定し、シリサイド化反応を進行させていた。
しかしながら、従来の熱処理方法では、所望の膜質のシリサイド膜を得ることが困難であるという問題がある。
本発明者が検討した結果、基板ごと、あるいは、製品の種類ごとに、熱処理温度に対するシリサイド化反応の進行度合いは異なることがわかった。基板に注入されたｐ型、ｎ型の不純物の注入量のわずかな違いや、基板表面の酸化状態の違い等がシリサイド化反応の進行度合いに影響を及ぼしているものと推測される。
そのため、熱処理装置を、所定の熱処理温度に設定しても、基板によっては、所望のシリサイド膜が形成されないこととなる。
また、熱処理中に、基板の温度を観察しながら、熱処理を行うことも考えられる。しかしながら、前述したように、不純物の注入量のわずかな違いや、基板表面の酸化状態の違い等がシリサイド化反応の進行度合いに影響を及ぼすため、基板の温度を計測し、あらかじめ設定された熱処理温度プロファイルに沿うように熱処理装置を制御しても、基板によっては、所望のシリサイド膜が形成されないこととなる。
そのため、熱処理装置を、所定の熱処理温度に設定しても、基板によっては、所望のシリサイド膜が形成されないこととなる。
また、熱処理中に、基板の温度を観察しながら、熱処理を行うことも考えられる。しかしながら、前述したように、不純物の注入量のわずかな違いや、基板表面の酸化状態の違い等がシリサイド化反応の進行度合いに影響を及ぼすため、基板の温度を計測し、あらかじめ設定された熱処理温度プロファイルに沿うように熱処理装置を制御しても、基板によっては、所望のシリサイド膜が形成されないこととなる。
本発明は、以上のような課題を解決するものである。
すなわち、本発明によれば、表面にシリコンを含む層を有する基板上に金属膜を形成し熱処理を行うことにより、前記基板上にシリサイド膜を形成する際の、前記基板の反りと熱処理温度との関係をあらかじめ取得する第一の工程と、表面にシリコンを含む層を有する基板上にシリサイド膜を形成する第二の工程とを含み、前記第二の工程は、前記基板上に金属膜を形成する工程と、前記金属膜が形成された前記基板を昇温して熱処理し、前記金属膜と、前記基板表面のシリコンとを反応させて、前記シリサイド膜を形成する工程とを含み、シリサイド膜を形成する前記工程は、熱処理中に前記基板の反りを実測する工程と、基板の反りおよび熱処理温度の前記関係から、前記基板の反りを実測した際の前記基板の熱処理温度に対応する前記基板の反りを求める工程と、前記求めた基板の反りと、前記実測した基板の反りとの差を算出する工程と、前記差が所定値を超えるかどうか判別する工程と、前記差が所定値を超える場合には、前記熱処理を停止し、あるいは、基板の反りおよび熱処理温度の前記関係から、前記実測した基板の反りに対応する前記基板の温度の予測値を求め、前記基板の反りを実測した際の前記基板の熱処理温度と、前記基板の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理中の前記基板の熱処理条件を調整し、前記差が所定値以下である場合に、熱処理中の前記基板の熱処理条件を調整しない工程とを含む半導体装置の製造方法が提供される。
すなわち、本発明によれば、表面にシリコンを含む層を有する基板上に金属膜を形成し熱処理を行うことにより、前記基板上にシリサイド膜を形成する際の、前記基板の反りと熱処理温度との関係をあらかじめ取得する第一の工程と、表面にシリコンを含む層を有する基板上にシリサイド膜を形成する第二の工程とを含み、前記第二の工程は、前記基板上に金属膜を形成する工程と、前記金属膜が形成された前記基板を昇温して熱処理し、前記金属膜と、前記基板表面のシリコンとを反応させて、前記シリサイド膜を形成する工程とを含み、シリサイド膜を形成する前記工程は、熱処理中に前記基板の反りを実測する工程と、基板の反りおよび熱処理温度の前記関係から、前記基板の反りを実測した際の前記基板の熱処理温度に対応する前記基板の反りを求める工程と、前記求めた基板の反りと、前記実測した基板の反りとの差を算出する工程と、前記差が所定値を超えるかどうか判別する工程と、前記差が所定値を超える場合には、前記熱処理を停止し、あるいは、基板の反りおよび熱処理温度の前記関係から、前記実測した基板の反りに対応する前記基板の温度の予測値を求め、前記基板の反りを実測した際の前記基板の熱処理温度と、前記基板の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理中の前記基板の熱処理条件を調整し、前記差が所定値以下である場合に、熱処理中の前記基板の熱処理条件を調整しない工程とを含む半導体装置の製造方法が提供される。
基板上にシリサイド膜を形成する際、シリサイド化反応の進行に応じて、基板に反りが生じる。たとえば、金属膜が形成された基板を加熱しはじめると、金属原子が基板に拡散していくことで、基板は収縮性の応力をうける。
また、さらに、基板を加熱していくと、拡散した金属原子が基板のシリコンと結合し、結晶を成長させていくが、このとき、基板は圧縮性の応力を受けることとなる。
このように、シリサイド化反応の進行に応じて基板には所定のそりが生じることとなる。
本発明は、この点に着目したものである。
また、さらに、基板を加熱していくと、拡散した金属原子が基板のシリコンと結合し、結晶を成長させていくが、このとき、基板は圧縮性の応力を受けることとなる。
このように、シリサイド化反応の進行に応じて基板には所定のそりが生じることとなる。
本発明は、この点に着目したものである。
本発明では、あらかじめ、基板上にシリサイド膜を形成する際の、基板の反りと熱処理温度との関係を取得しておく。その後、シリサイド化を行う熱処理中に基板の反りを実測する。
そして、基板の熱処理温度と、基板の反りおよび熱処理温度の関係とから、基板の熱処理温度における基板の反りを求め、求めた基板の反りと、実測した基板の反りとの差を求めている。
この差が所定値を超える場合には、シリサイド化反応が進みすぎている、あるいはシリサイド化反応の進行が遅れていると把握することができる。そして、熱処理条件を調整することで、シリサイド化反応の進行度を調整し、所望の膜質のシリサイド膜を得ることができる。
さらに、求めた基板の反りと、実測した基板の反りとの差が所定値を超える場合において、熱処理を中止し、基板を廃棄してもよい。このようにすることで、所望の膜質でないシリサイド膜を有する半導体装置が製造されてしまうことを防止できる。
そして、基板の熱処理温度と、基板の反りおよび熱処理温度の関係とから、基板の熱処理温度における基板の反りを求め、求めた基板の反りと、実測した基板の反りとの差を求めている。
この差が所定値を超える場合には、シリサイド化反応が進みすぎている、あるいはシリサイド化反応の進行が遅れていると把握することができる。そして、熱処理条件を調整することで、シリサイド化反応の進行度を調整し、所望の膜質のシリサイド膜を得ることができる。
さらに、求めた基板の反りと、実測した基板の反りとの差が所定値を超える場合において、熱処理を中止し、基板を廃棄してもよい。このようにすることで、所望の膜質でないシリサイド膜を有する半導体装置が製造されてしまうことを防止できる。
また、本発明によれば、表面にシリコンを含む層を有する基板上に金属膜を形成し熱処理を行うことにより、前記基板上にシリサイド膜を形成する際の、前記基板の反りと熱処理温度との関係をあらかじめ取得する第一の工程と、表面にシリコンを含む層を有する基板上にシリサイド膜を形成する第二の工程とを含み、前記第二の工程は、前記基板上に金属膜を形成する工程と、前記金属膜が形成された前記基板を昇温して熱処理し、前記金属膜と、前記基板表面のシリコンとを反応させて、前記シリサイド膜を形成する工程とを含み、
シリサイド膜を形成する前記工程は、熱処理中に前記基板の反りを実測する工程と、基板の反りおよび熱処理温度の前記関係から、前記実測した基板の反りに対応する前記基板の温度の予測値を求める工程と、前記基板の温度の予測値と、前記基板の反りを実測した際の前記基板の熱処理温度との差を求める工程と、前記差が所定値を超えるかどうか判別する工程と、前記差が所定値を超える場合には、前記熱処理を停止し、あるいは、前記基板の反りを実測した際の前記基板の熱処理温度と、前記基板の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理中の前記基板の熱処理条件を調整し、前記差が所定値以下である場合に、熱処理中の前記基板の熱処理条件を調整しない工程とを含む半導体装置の製造方法が提供される。
シリサイド膜を形成する前記工程は、熱処理中に前記基板の反りを実測する工程と、基板の反りおよび熱処理温度の前記関係から、前記実測した基板の反りに対応する前記基板の温度の予測値を求める工程と、前記基板の温度の予測値と、前記基板の反りを実測した際の前記基板の熱処理温度との差を求める工程と、前記差が所定値を超えるかどうか判別する工程と、前記差が所定値を超える場合には、前記熱処理を停止し、あるいは、前記基板の反りを実測した際の前記基板の熱処理温度と、前記基板の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理中の前記基板の熱処理条件を調整し、前記差が所定値以下である場合に、熱処理中の前記基板の熱処理条件を調整しない工程とを含む半導体装置の製造方法が提供される。
本発明では、あらかじめ、基板上にシリサイド膜を形成する際の、基板の反りと熱処理温度との関係を取得しておく。その後、シリサイド化を行う熱処理中に基板の反りを実測する。
そして、基板の反りおよび熱処理温度の前記関係と、実測した基板の反りとから、基板の温度の予測値を求め、基板の温度の予測値と、基板の反りを実測した際の基板の熱処理温度との差を求めている。
この差が所定値を超える場合には、シリサイド化反応が進みすぎている、あるいはシリサイド化反応の進行が遅れていると把握することができる。そのため、熱処理条件を調整することで、シリサイド化反応の進行度を調整し、所望の膜質のシリサイド膜を得ることができる。
さらに、前記差が所定値を超える場合において、熱処理を中止し、基板を廃棄してもよい。このようにすることで、所望の膜質でないシリサイド膜を有する半導体装置が製造されてしまうことを防止できる。
そして、基板の反りおよび熱処理温度の前記関係と、実測した基板の反りとから、基板の温度の予測値を求め、基板の温度の予測値と、基板の反りを実測した際の基板の熱処理温度との差を求めている。
この差が所定値を超える場合には、シリサイド化反応が進みすぎている、あるいはシリサイド化反応の進行が遅れていると把握することができる。そのため、熱処理条件を調整することで、シリサイド化反応の進行度を調整し、所望の膜質のシリサイド膜を得ることができる。
さらに、前記差が所定値を超える場合において、熱処理を中止し、基板を廃棄してもよい。このようにすることで、所望の膜質でないシリサイド膜を有する半導体装置が製造されてしまうことを防止できる。
本発明によれば、所望の膜質のシリサイド膜を有する半導体装置を確実に得ることができる半導体装置の製造方法が提供される。
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一実施形態）
はじめに、図３を参照して、本実施形態の半導体装置の製造方法の概要について説明する。
本実施形態の半導体装置の製造方法は、表面にシリコンを含む層を有する基板１１上に金属膜１２を形成し熱処理を行うことにより、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係をあらかじめ取得する第一の工程（処理Ｓ１）と、表面にシリコンを含む層を有する基板１１上に金属膜１２を形成する工程と、金属膜１２が形成された基板１１を昇温して熱処理し、金属膜１２と、基板１１表面のシリコンとを反応させて、シリサイド膜１３を形成する工程とを含む（第二の工程）。
シリサイド膜１３を形成する前記工程は、熱処理中に基板１１の反りを実測する工程（処理Ｓ２）と、基板１１の反りおよび熱処理温度の前記関係から、基板１１の反りを実測した際の基板１１の熱処理温度に対応した基板１１の反りを求める工程と、前記求めた基板１１の反りと、実測した基板１１の反りとの差を算出する工程（処理Ｓ４）と、前記差が所定値を超えるかどうか判別する工程（処理Ｓ５）と、前記差が所定値を超える場合には、熱処理を停止し、あるいは、基板１１の反りおよび熱処理温度の前記関係から、実測した基板１１の反りに応じた基板１１の温度の予測値を求め、基板１１の反りを実測した際の基板１１の熱処理温度と、基板１１の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理条件を調整し（処理Ｓ８）、差が所定値以下である場合に、熱処理条件を調整しない（処理Ｓ６）工程とを含む。
（第一実施形態）
はじめに、図３を参照して、本実施形態の半導体装置の製造方法の概要について説明する。
本実施形態の半導体装置の製造方法は、表面にシリコンを含む層を有する基板１１上に金属膜１２を形成し熱処理を行うことにより、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係をあらかじめ取得する第一の工程（処理Ｓ１）と、表面にシリコンを含む層を有する基板１１上に金属膜１２を形成する工程と、金属膜１２が形成された基板１１を昇温して熱処理し、金属膜１２と、基板１１表面のシリコンとを反応させて、シリサイド膜１３を形成する工程とを含む（第二の工程）。
シリサイド膜１３を形成する前記工程は、熱処理中に基板１１の反りを実測する工程（処理Ｓ２）と、基板１１の反りおよび熱処理温度の前記関係から、基板１１の反りを実測した際の基板１１の熱処理温度に対応した基板１１の反りを求める工程と、前記求めた基板１１の反りと、実測した基板１１の反りとの差を算出する工程（処理Ｓ４）と、前記差が所定値を超えるかどうか判別する工程（処理Ｓ５）と、前記差が所定値を超える場合には、熱処理を停止し、あるいは、基板１１の反りおよび熱処理温度の前記関係から、実測した基板１１の反りに応じた基板１１の温度の予測値を求め、基板１１の反りを実測した際の基板１１の熱処理温度と、基板１１の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理条件を調整し（処理Ｓ８）、差が所定値以下である場合に、熱処理条件を調整しない（処理Ｓ６）工程とを含む。
次に、本実施形態の半導体装置の製造方法について詳細に説明する。
（予備工程（第一の工程））
はじめに、図１（Ａ）に示すように、基板１１を用意する。
基板１１は半導体基板であり、本実施形態では、Ｓｉ基板である。
この基板１１には、ＭＯＳトランジスタ１１１が形成されている。
ＭＯＳトランジスタ１１１は、基板１１表面に形成されたソース・ドレイン領域１１１Ａ，１１１Ｂと、ソース・ドレイン領域１１１Ａ，１１１Ｂ間に形成されるチャネル領域と、チャネル領域上に配置されるゲート電極１１２とを有する。
ゲート電極１１２は、ゲート絶縁膜１１２Ａと、ゲート絶縁膜１１２Ａ上に形成されたポリシリコン膜１１２Ｂとを備える。
ゲート電極１１２の周囲にはサイドウォール１１３が設けられている。
ソース・ドレイン領域１１１Ａ，１１１Ｂには、ｎ型不純物、あるいはｐ型不純物が注入されている。
（予備工程（第一の工程））
はじめに、図１（Ａ）に示すように、基板１１を用意する。
基板１１は半導体基板であり、本実施形態では、Ｓｉ基板である。
この基板１１には、ＭＯＳトランジスタ１１１が形成されている。
ＭＯＳトランジスタ１１１は、基板１１表面に形成されたソース・ドレイン領域１１１Ａ，１１１Ｂと、ソース・ドレイン領域１１１Ａ，１１１Ｂ間に形成されるチャネル領域と、チャネル領域上に配置されるゲート電極１１２とを有する。
ゲート電極１１２は、ゲート絶縁膜１１２Ａと、ゲート絶縁膜１１２Ａ上に形成されたポリシリコン膜１１２Ｂとを備える。
ゲート電極１１２の周囲にはサイドウォール１１３が設けられている。
ソース・ドレイン領域１１１Ａ，１１１Ｂには、ｎ型不純物、あるいはｐ型不純物が注入されている。
図１（Ｂ）に示すように、このような基板１１上に、金属膜１２を形成する。
あらかじめ基板１１にスパイク急速昇温アニールを施し、ソース・ドレイン領域１１１Ａ，１１１Ｂを活性化させる。次いで、金属膜１２を、スパッタ法を用いて形成する。金属膜１２は、基板１１表面のゲート電極１１２、サイドウォール１１３，ソース・ドレイン領域１１１Ａ，１１１Ｂを被覆する。
金属膜１２は、Ｃｏ膜、Ｔｉ膜、Ｎｉ膜等の膜であるが、Ｎｉ膜であることが好ましい。
あらかじめ基板１１にスパイク急速昇温アニールを施し、ソース・ドレイン領域１１１Ａ，１１１Ｂを活性化させる。次いで、金属膜１２を、スパッタ法を用いて形成する。金属膜１２は、基板１１表面のゲート電極１１２、サイドウォール１１３，ソース・ドレイン領域１１１Ａ，１１１Ｂを被覆する。
金属膜１２は、Ｃｏ膜、Ｔｉ膜、Ｎｉ膜等の膜であるが、Ｎｉ膜であることが好ましい。
次に、金属膜１２を形成し熱処理を行うことにより、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係を取得しておく（処理Ｓ１、図３参照）。
本実施形態では、第一シンターにおける基板１１の反りと熱処理温度との関係をあらかじめ取得しておく。ここでの基板１１の反りと熱処理温度との関係は、所望の膜質のシリサイド膜１３（図２参照）が得られた場合における基板１１の反りと熱処理温度との関係である。
具体的には、図４に示すように、所定の昇温速度（たとえば、１５℃〜６００℃／minの範囲で、一定の昇温速度、たとえば、２５℃／min）で、ランプアニールにより、基板１１を加熱し、各温度における基板１１の反りを測定しておく。
本実施形態では、第一シンターにおける基板１１の反りと熱処理温度との関係をあらかじめ取得しておく。ここでの基板１１の反りと熱処理温度との関係は、所望の膜質のシリサイド膜１３（図２参照）が得られた場合における基板１１の反りと熱処理温度との関係である。
具体的には、図４に示すように、所定の昇温速度（たとえば、１５℃〜６００℃／minの範囲で、一定の昇温速度、たとえば、２５℃／min）で、ランプアニールにより、基板１１を加熱し、各温度における基板１１の反りを測定しておく。
図４の横軸の温度は、基板１１の温度を示しているが、具体的には、熱処理装置の設定温度（たとえば、熱処理を行う熱処理室の温度）であってもよく、基板１１自体の温度であってもよい。本実施形態では、図４の横軸の温度は、熱処理装置の設定温度である。
基板１１の反りは、図５に示すような熱処理装置３を使用して計測することができる。
この熱処理装置３は、基板１１を加熱するランプ３１と、基板１１を挟んで前記ランプ３１と反対側に配置されるレーザ装置３３とを有する。
レーザ装置３３は、基板１１を挟んでランプ３１と反対側に配置される。レーザ装置３３は、レーザ光源３３１と、検出器３３２と、算出部３３３とを有する。
レーザ光源３３１から複数のレーザ光を基板１１に照射し、基板１１の複数点からの反射光を検出器３３２にて、検出する。検出器３３２に接続された算出部３３３では、検出した反射光から、基板１１とレーザ光源３３１との距離を算出し、基板１１の反りを求める。求めた基板１１の反りは、応力の数値（ＭＰａ）として、出力されることとなる。
なお、基板１１の反りと、応力との関係は、特開平７−２３５５７４号公報に開示されており、基板１１の反りを応力の数値として、算出可能であることは知られている。
たとえば、以下の式により算出することができる。
この熱処理装置３は、基板１１を加熱するランプ３１と、基板１１を挟んで前記ランプ３１と反対側に配置されるレーザ装置３３とを有する。
レーザ装置３３は、基板１１を挟んでランプ３１と反対側に配置される。レーザ装置３３は、レーザ光源３３１と、検出器３３２と、算出部３３３とを有する。
レーザ光源３３１から複数のレーザ光を基板１１に照射し、基板１１の複数点からの反射光を検出器３３２にて、検出する。検出器３３２に接続された算出部３３３では、検出した反射光から、基板１１とレーザ光源３３１との距離を算出し、基板１１の反りを求める。求めた基板１１の反りは、応力の数値（ＭＰａ）として、出力されることとなる。
なお、基板１１の反りと、応力との関係は、特開平７−２３５５７４号公報に開示されており、基板１１の反りを応力の数値として、算出可能であることは知られている。
たとえば、以下の式により算出することができる。
図４に示すように、金属膜１２が設けられた基板１１は、金属膜１２の影響により、圧縮性の応力をうけている。換言すると、金属膜１２が設けられた面を上とみた場合、基板１１の中央部が、基板１１の外周部よりも上側に突出したような形状となる。このときの反りの値は、たとえば、−１０００ＭＰａ程度となる。
基板１１の温度が上昇していくと、熱処理温度１００℃〜１８０℃くらいの間で、金属膜１２の金属原子が基板１１に拡散していくこととなる。これにより、基板１１は収縮性の応力をうけることとなる。換言すると、金属膜１２が設けられた面を上とみた場合、基板１１の外周部が基板１１中央部よりも上側に突出したような形状となる。
さらに、熱処理を行うと、拡散した金属原子がシリコン原子と結合し、結晶を成長させていく工程で、圧縮性の応力が再度発生することとなる。従って、熱処理温度１８０℃〜２３０℃付近では、反りの値が低下していくこととなる。２３０℃付近では、金属膜は、Ｎｉ２Ｓｉを多く含む膜となる。
その後、さらに熱処理を行うと、金属原子と、シリコン原子との結合状態が変化し、基板１１は、再度、収縮性の応力を受けることとなる。
従って、熱処理温度２３０℃〜３００℃付近では、反りの値が増加していくこととなる。
３００℃付近で、金属膜は、ＮｉＳｉを多く含む膜となる。
なお、熱処理温度と基板の反りとを把握する工程では、最終的に基板１１が達する反りの値（最終到達反り値）を把握しておく。この最終到達反り値は、図４において、最も高い反りの値（たとえば、５００ＭＰａ）である。
従って、熱処理温度２３０℃〜３００℃付近では、反りの値が増加していくこととなる。
３００℃付近で、金属膜は、ＮｉＳｉを多く含む膜となる。
なお、熱処理温度と基板の反りとを把握する工程では、最終的に基板１１が達する反りの値（最終到達反り値）を把握しておく。この最終到達反り値は、図４において、最も高い反りの値（たとえば、５００ＭＰａ）である。
（本製造工程（第二の工程））
次に、熱処理温度と基板の反りとの関係（図４）を求めた際に使用した基板１１とは別の基板１１を用意して、予備工程と同様の方法にて金属膜１２を設け、半導体装置を製造する。
熱処理温度と基板の反りとの関係を求めた際に使用した基板１１と、ここで使用する基板１１とは、同じ種類の基板であり、ＭＯＳトランジスタ１１１が形成され、基板１１の不純物濃度、種類等も等しい。金属膜１２が設けられた基板１１を熱処理して、シリサイド膜を形成する（第一の熱処理工程、第一シンター）。
金属膜１２は、熱処理温度と基板の反りとの関係を求めた際に形成した金属膜１２と同様の材料で構成される。
そして、熱処理温度と基板の反りとの関係を求めた場合と同様の熱処理条件（所定の昇温速度で昇温し続ける（たとえば、１５℃〜６００℃／minの範囲で、一定の昇温速度、たとえば、２５℃／min））を熱処理装置３で設定し、基板１１を加熱していく。
ここで、たとえば、熱処理装置３が１００℃を示した際に、基板１１の反りを実測する（処理Ｓ２、図３参照）。
次に、熱処理温度と基板の反りとの関係（図４）を求めた際に使用した基板１１とは別の基板１１を用意して、予備工程と同様の方法にて金属膜１２を設け、半導体装置を製造する。
熱処理温度と基板の反りとの関係を求めた際に使用した基板１１と、ここで使用する基板１１とは、同じ種類の基板であり、ＭＯＳトランジスタ１１１が形成され、基板１１の不純物濃度、種類等も等しい。金属膜１２が設けられた基板１１を熱処理して、シリサイド膜を形成する（第一の熱処理工程、第一シンター）。
金属膜１２は、熱処理温度と基板の反りとの関係を求めた際に形成した金属膜１２と同様の材料で構成される。
そして、熱処理温度と基板の反りとの関係を求めた場合と同様の熱処理条件（所定の昇温速度で昇温し続ける（たとえば、１５℃〜６００℃／minの範囲で、一定の昇温速度、たとえば、２５℃／min））を熱処理装置３で設定し、基板１１を加熱していく。
ここで、たとえば、熱処理装置３が１００℃を示した際に、基板１１の反りを実測する（処理Ｓ２、図３参照）。
まず、この実測値が、最終到達反り値以上であるかどうか判別する（処理Ｓ３）。
実測値が最終到達反り値以上である場合には、熱処理を中止する。
実測値が最終到達反り値以上である場合には、熱処理を中止する。
実測値が最終到達反り値未満である場合には、基板１１の反りの実測値と、熱処理温度と基板の反りとの関係（図４）より把握される１００℃における基板の反りとの差を求める（処理Ｓ４）。そして、求めた差が所定値（第一の値、たとえば、２００ＭＰａ）を超えるかどうか判定する（処理Ｓ５）。
求めた反りの差が所定値以下である場合には、シリサイド化反応が所望の速度で進んでいるため、熱処理条件を調整しない（処理Ｓ６）。
求めた反りの差が所定値以下である場合には、シリサイド化反応が所望の速度で進んでいるため、熱処理条件を調整しない（処理Ｓ６）。
求めた反りの差が、所定値（第一の値、たとえば、２００ＭＰａ）を超える場合には、第一の値よりも大きい第二の値（たとえば、５００ＭＰａ）以上であるかどうか判定する（処理Ｓ７）。反りの差が第二の値を超える場合には、基板１１が異常であると判断することができ、このような場合には、熱処理を中止する。
求めた反りの差が第二の値以下である場合には、基板１１は正常であるが、シリサイド化反応が進みすぎている、あるいは、遅れているため、熱処理条件を調整する（処理Ｓ８）。
求めた反りの差が第二の値以下である場合には、基板１１は正常であるが、シリサイド化反応が進みすぎている、あるいは、遅れているため、熱処理条件を調整する（処理Ｓ８）。
熱処理条件の調整は、具体的には以下のようにして行う。
まず、図４（熱処理温度と基板の反りとの関係）と、実測した基板１１の反りとから、基板１１の温度の予測値を求める。具体的には、図４の熱処理温度と基板の反りとの関係のグラフから、実測した基板１１の反りの値に対応する温度（基板１１の温度の予測値）を求める。
そして、基板１１の反りを実測した際の、基板１１の熱処理温度（ここでは、熱処理装置３の設定温度）に比べ、基板１１の温度の予測値が高い場合には、シリサイド化反応が進みすぎていることがわかる。この場合には、熱処理温度の昇温速度を低下させることで、所望のシリサイド化反応の進行度（換言すると、図４を作成した際のシリサイド化反応の進行度）に近づけることができる。昇温速度の低下量は、前記差に基づいて、適宜設定すればよい。
たとえば、差が２５０ＭＰａを超え、５００ＭＰａ未満である場合には、熱処理装置３における昇温速度を５℃低下させる。また、差が２５０ＭＰａ以下、２００ＭＰａを超える場合には、昇温速度を３℃低下させる。
まず、図４（熱処理温度と基板の反りとの関係）と、実測した基板１１の反りとから、基板１１の温度の予測値を求める。具体的には、図４の熱処理温度と基板の反りとの関係のグラフから、実測した基板１１の反りの値に対応する温度（基板１１の温度の予測値）を求める。
そして、基板１１の反りを実測した際の、基板１１の熱処理温度（ここでは、熱処理装置３の設定温度）に比べ、基板１１の温度の予測値が高い場合には、シリサイド化反応が進みすぎていることがわかる。この場合には、熱処理温度の昇温速度を低下させることで、所望のシリサイド化反応の進行度（換言すると、図４を作成した際のシリサイド化反応の進行度）に近づけることができる。昇温速度の低下量は、前記差に基づいて、適宜設定すればよい。
たとえば、差が２５０ＭＰａを超え、５００ＭＰａ未満である場合には、熱処理装置３における昇温速度を５℃低下させる。また、差が２５０ＭＰａ以下、２００ＭＰａを超える場合には、昇温速度を３℃低下させる。
一方、基板１１の温度の予測値が、基板１１の反りを実測した際の基板１１の熱処理温度（ここでは、熱処理装置３の設定温度）に比べて低い場合には、シリサイド化反応が遅れていることがわかる。この場合には、熱処理温度の昇温速度を上昇させることで、所望のシリサイド化反応の進行度（換言すると、図４を作成した際のシリサイド化反応の進行度）に近づけることができる。昇温速度の上昇量は、前記差に基づいて、適宜設定すればよい。
たとえば、差が２５０ＭＰａを超え、５００ＭＰａ未満である場合には、熱処理装置３における昇温速度を５℃上昇させる。また、差が２５０ＭＰａ以下２００ＭＰａを超える場合には、昇温速度を３℃上昇させる。
たとえば、差が２５０ＭＰａを超え、５００ＭＰａ未満である場合には、熱処理装置３における昇温速度を５℃上昇させる。また、差が２５０ＭＰａ以下２００ＭＰａを超える場合には、昇温速度を３℃上昇させる。
なお、基板１１の反りを実測した際に、熱処理装置３が３００℃を示しており、反りの実測値が、最終到達反り値未満であり、基板の反りの差が第一の値を超え、第二の値以下である場合には、熱処理条件を調整する工程（処理Ｓ８）にて、熱処理装置３の温度を３００℃に固定し、昇温せずに、基板１１の実測値が最終到達反り値に達するまで熱処理を行う。
これにより、基板１１の実際の反りを最終到達反り値と一致させることができる。
これにより、基板１１の実際の反りを最終到達反り値と一致させることができる。
また、熱処理条件を調整する基準となる反りの差である第一の値や、熱処理を中止する基準となる第二の値は、熱処理の全過程において同じ値である必要はなく、異なってもよい。たとえば、熱処理の初期段階と、熱処理の終了付近とで、第一の値、第二の値が異なっていてもよい。
さらに、以上の処理Ｓ２〜Ｓ８の一連の作業は、第一シンターにおいて、複数回行うことが好ましい。
なかでも、熱処理装置３が図４のグラフの変曲点付近の温度を示したら、複数の熱処理温度において、それぞれ基板１１の反りを実測し、処理Ｓ２〜Ｓ８を行うことが望ましい。たとえば、熱処理装置３が図４の曲線の変曲点と、変曲点の前後２５℃の３点の温度を示すごとに、基板１１の反りを実測することが好ましい。このようにすることで、基板１１の反りの発生の傾向（シリサイド化反応の進行度）を正確に把握することができる。
なかでも、熱処理装置３が図４のグラフの変曲点付近の温度を示したら、複数の熱処理温度において、それぞれ基板１１の反りを実測し、処理Ｓ２〜Ｓ８を行うことが望ましい。たとえば、熱処理装置３が図４の曲線の変曲点と、変曲点の前後２５℃の３点の温度を示すごとに、基板１１の反りを実測することが好ましい。このようにすることで、基板１１の反りの発生の傾向（シリサイド化反応の進行度）を正確に把握することができる。
以上の工程は、図５に示す熱処理装置３にて実施することができる。
この熱処理装置３は、前述したように、ランプ３１と、レーザ装置３３（反り実測部）と有するとともに、制御装置３４を備える。
制御装置３４は、判別部３４１と、制御部３４２と、記憶部３４３とを有する。
記憶部３４３には、図４に示した熱処理温度と基板の反りとの関係、最大到達反り値等が記憶されている。
判別部３４１は、算出部３３３で算出した反りの実測値を取得し、反りの実測値が記憶部３４３に記憶された最大到達反り値以上であるかどうかを判別する第一の判別部３４１Ａを備える。この第一の判別部３４１Ａにて、処理Ｓ３における判別が行われ、実測値が最終到達反り値以上であると判別された場合には、制御部３４２からランプ３１に対し、加熱を中止する信号が送られる。
一方、実測値が最終到達反り値未満であると判断された場合には、第二の判別部３４１Ｂにて、反りを実測した際の熱処理温度を取得し、この熱処理温度における基板の反りの値を求める。そして、実測値との差を検出する（処理Ｓ４）。
なお、反りを実測した際の熱処理温度は温度センサ３５にて検出される。ここでは、温度センサ３５にて検出される温度は、熱処理装置３の設定温度、すなわち、熱処理装置３の熱処理室内の温度である。
第二の判別部３４１Ｂでは、処理Ｓ５を実施し、第一の値を超えると判別した場合には、処理Ｓ７を実施する。一方で、第一の値以下であると判別した場合には、特に処理を行わない（処理Ｓ６）。
第二の判別部３４１Ｂで処理Ｓ７を実施し、第二の値を超えると判別した場合には、制御部３４２からランプ３１に対し駆動を停止する信号が送られる。
一方、第二の値以下であると判別した場合には、第三の判別部３４１Ｃにて、温度センサ３５にて検出される反りを実測した際の熱処理温度と、反りの実測値から求められる基板の温度の予測値とを比較し、温度の高低を判別する。基板１１の温度の予測値は、記憶部３４３に記憶された熱処理温度と基板の反りとの関係と、反りの実測値とから求められる。
制御部３４２では、第三の判別部３４１Ｃで判別した温度の高低と、第二の判別部３４１Ｂで算出した反りの差とに基づいて、ランプ３１の駆動を制御する。具体的には、前述したように、熱処理温度の昇温速度を調整し、あるいは、反りの実測値が所定の値となるまで、ランプ３１を駆動させる。
この熱処理装置３は、前述したように、ランプ３１と、レーザ装置３３（反り実測部）と有するとともに、制御装置３４を備える。
制御装置３４は、判別部３４１と、制御部３４２と、記憶部３４３とを有する。
記憶部３４３には、図４に示した熱処理温度と基板の反りとの関係、最大到達反り値等が記憶されている。
判別部３４１は、算出部３３３で算出した反りの実測値を取得し、反りの実測値が記憶部３４３に記憶された最大到達反り値以上であるかどうかを判別する第一の判別部３４１Ａを備える。この第一の判別部３４１Ａにて、処理Ｓ３における判別が行われ、実測値が最終到達反り値以上であると判別された場合には、制御部３４２からランプ３１に対し、加熱を中止する信号が送られる。
一方、実測値が最終到達反り値未満であると判断された場合には、第二の判別部３４１Ｂにて、反りを実測した際の熱処理温度を取得し、この熱処理温度における基板の反りの値を求める。そして、実測値との差を検出する（処理Ｓ４）。
なお、反りを実測した際の熱処理温度は温度センサ３５にて検出される。ここでは、温度センサ３５にて検出される温度は、熱処理装置３の設定温度、すなわち、熱処理装置３の熱処理室内の温度である。
第二の判別部３４１Ｂでは、処理Ｓ５を実施し、第一の値を超えると判別した場合には、処理Ｓ７を実施する。一方で、第一の値以下であると判別した場合には、特に処理を行わない（処理Ｓ６）。
第二の判別部３４１Ｂで処理Ｓ７を実施し、第二の値を超えると判別した場合には、制御部３４２からランプ３１に対し駆動を停止する信号が送られる。
一方、第二の値以下であると判別した場合には、第三の判別部３４１Ｃにて、温度センサ３５にて検出される反りを実測した際の熱処理温度と、反りの実測値から求められる基板の温度の予測値とを比較し、温度の高低を判別する。基板１１の温度の予測値は、記憶部３４３に記憶された熱処理温度と基板の反りとの関係と、反りの実測値とから求められる。
制御部３４２では、第三の判別部３４１Ｃで判別した温度の高低と、第二の判別部３４１Ｂで算出した反りの差とに基づいて、ランプ３１の駆動を制御する。具体的には、前述したように、熱処理温度の昇温速度を調整し、あるいは、反りの実測値が所定の値となるまで、ランプ３１を駆動させる。
以上のようにして、第一シンター工程を実施した後、未反応のシリサイド化されていない金属膜１２をウエットエッチングにより除去する。これにより、サイドウォール１１３上の金属膜１２が除去され、ゲート電極１１２、ソース・ドレイン領域１１１Ａ，１１１Ｂ上にシリサイド膜１３が残ることとなる（図２参照）。
その後、第二シンターとして、基板１１を所定の温度で熱処理し、図２に示すように、シリサイド膜１３を形成する。第二シンターの熱処理温度は、第一シンターの最高温度以上であればよいが、金属膜をＮｉとした場合、４００℃〜６００℃程度である。
以上のようにして、シリサイド膜（本実施形態ではニッケルシリサイド膜）１３半導体装置が得られることとなる。
その後、第二シンターとして、基板１１を所定の温度で熱処理し、図２に示すように、シリサイド膜１３を形成する。第二シンターの熱処理温度は、第一シンターの最高温度以上であればよいが、金属膜をＮｉとした場合、４００℃〜６００℃程度である。
以上のようにして、シリサイド膜（本実施形態ではニッケルシリサイド膜）１３半導体装置が得られることとなる。
次に、本実施形態の作用効果について説明する。
本実施形態では、あらかじめ、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係を取得しておき、熱処理中に基板１１の反りを実測している。
そして、基板１１の反りおよび熱処理温度の関係から、基板１１の熱処理温度における基板１１の反りを求め、求めた基板１１の反りと、実測した基板１１の反りとの差を求めている。
本実施形態では、あらかじめ、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係を取得しておき、熱処理中に基板１１の反りを実測している。
そして、基板１１の反りおよび熱処理温度の関係から、基板１１の熱処理温度における基板１１の反りを求め、求めた基板１１の反りと、実測した基板１１の反りとの差を求めている。
この差が所定値を超える場合には、シリサイド化反応が進みすぎている、あるいはシリサイド化反応の進行が遅れていると把握することができる。そのため、熱処理条件を調整することで、シリサイド化反応の進行度を調整し、所望の膜質のシリサイド膜１３を得ることができる。たとえば、シリサイド化反応の進行が遅れている場合には、熱処理温度の昇温速度を上昇させることで、シリサイド化反応の進行を加速させ、所望の進行度とすることにより、所望の膜質のシリサイド膜１３を得ることができる。
一方、シリサイド化反応の進行が進みすぎている場合には、熱処理温度の昇温速度を低下させることで、シリサイド化反応の進行度を調整することができる。
一方、シリサイド化反応の進行が進みすぎている場合には、熱処理温度の昇温速度を低下させることで、シリサイド化反応の進行度を調整することができる。
また、本実施形態では、求めた基板１１の反りと、実測した基板１１の反りとの差が所定値を超える場合において、熱処理を中止し、基板１１を廃棄している。このようにすることで、所望の膜質でないシリサイド膜１３を有する半導体装置が製造されてしまうことを防止できる。
さらに、第一の加熱工程（第一シンター）では、シリサイド化が大きく進行するため、シリサイド膜の抵抗値や、リーク等に影響を及ぼすこととなる。この工程にて、シリサイド化反応の進行度を正確に把握し、制御することで、所望の性能を有する半導体装置を製造することができる。
また、特許文献２には、シリサイド化反応の進行度を検出するためにＸ線回折を使用する方法が開示されている。
しかしながら、Ｘ線回折法では、シリサイド膜の厚みがある程度厚くないと、計測することが難しく、シリサイド膜が薄い場合には、計測できない場合がある。
これに対し、本実施形態では、レーザ光により基板１１の反りを検出し、シリサイド化反応の進行度を把握している。この方法では、たとえ、シリサイド膜１３の厚みがうすくても、シリサイド化反応の進行度を確実に把握することができる。
しかしながら、Ｘ線回折法では、シリサイド膜の厚みがある程度厚くないと、計測することが難しく、シリサイド膜が薄い場合には、計測できない場合がある。
これに対し、本実施形態では、レーザ光により基板１１の反りを検出し、シリサイド化反応の進行度を把握している。この方法では、たとえ、シリサイド膜１３の厚みがうすくても、シリサイド化反応の進行度を確実に把握することができる。
（第二実施形態）
前記実施形態では、基板１１の反りを実測し、基板１１の反りおよび熱処理温度の前記関係と、基板１１の反りを実測した際の基板１１の熱処理温度とから、前記熱処理温度における基板１１の反りを求めていた。そして、求めた基板１１の反りと、実測した基板１１の反りとの差を求め、この差が所定値以上であるかどうかを判定していた。
これに対し、本実施形態では、基板１１の反りを実測した後、基板１１の反りおよび熱処理温度の前記関係と、基板１１の反りの実測値とから、基板１１の反りを実測した際の基板１１の温度の予測値を求める。
そして、この予測値と、基板１１の熱処理温度との差を求め、この差が所定値以上であるかどうかを判定する。
前記実施形態では、基板１１の反りを実測し、基板１１の反りおよび熱処理温度の前記関係と、基板１１の反りを実測した際の基板１１の熱処理温度とから、前記熱処理温度における基板１１の反りを求めていた。そして、求めた基板１１の反りと、実測した基板１１の反りとの差を求め、この差が所定値以上であるかどうかを判定していた。
これに対し、本実施形態では、基板１１の反りを実測した後、基板１１の反りおよび熱処理温度の前記関係と、基板１１の反りの実測値とから、基板１１の反りを実測した際の基板１１の温度の予測値を求める。
そして、この予測値と、基板１１の熱処理温度との差を求め、この差が所定値以上であるかどうかを判定する。
図６に示すように、本実施形態の製造方法の概要は以下のようである。
表面にシリコンを含む層を有する基板１１上に金属膜１２を形成し熱処理を行うことにより、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係をあらかじめ取得する工程（第一の工程、処理Ｓ１１）と、表面にシリコンを含む層を有する基板１１上に金属膜１２を形成する工程と、金属膜１２が形成された前記基板１１を昇温して熱処理し、前記金属膜１２と、前記基板１１表面のシリコンとを反応させて、シリサイド膜１３を形成する工程とを含む（第二の工程）。
シリサイド膜１３を形成する前記工程は、熱処理中に基板１１の反りを実測する工程（処理Ｓ１２）と、基板１１の反りおよび熱処理温度の前記関係から、実測した基板１１の反りに応じた基板１１の温度の予測値を求める工程と、基板の温度の予測値と、前記基板の反りを実測した際の前記基板の熱処理温度との差を求める工程（処理Ｓ１４）と、差が所定値を超えるかどうか判別する工程と、前記差が所定値を超える場合には、熱処理を停止し、あるいは、前記基板１１の反りを実測した際の前記基板１１の熱処理温度と、前記基板の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理条件を調整し、前記差が所定値以下である場合に、熱処理条件を調整しない工程とを含む。
表面にシリコンを含む層を有する基板１１上に金属膜１２を形成し熱処理を行うことにより、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係をあらかじめ取得する工程（第一の工程、処理Ｓ１１）と、表面にシリコンを含む層を有する基板１１上に金属膜１２を形成する工程と、金属膜１２が形成された前記基板１１を昇温して熱処理し、前記金属膜１２と、前記基板１１表面のシリコンとを反応させて、シリサイド膜１３を形成する工程とを含む（第二の工程）。
シリサイド膜１３を形成する前記工程は、熱処理中に基板１１の反りを実測する工程（処理Ｓ１２）と、基板１１の反りおよび熱処理温度の前記関係から、実測した基板１１の反りに応じた基板１１の温度の予測値を求める工程と、基板の温度の予測値と、前記基板の反りを実測した際の前記基板の熱処理温度との差を求める工程（処理Ｓ１４）と、差が所定値を超えるかどうか判別する工程と、前記差が所定値を超える場合には、熱処理を停止し、あるいは、前記基板１１の反りを実測した際の前記基板１１の熱処理温度と、前記基板の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理条件を調整し、前記差が所定値以下である場合に、熱処理条件を調整しない工程とを含む。
次に、本実施形態の製造方法について詳細に説明する。
前記実施形態の処理Ｓ１〜Ｓ３と同様の処理Ｓ１１〜処理Ｓ１３を実施する。処理Ｓ１が処理Ｓ１１と同様の工程であり、処理Ｓ２が処理Ｓ１２と、処理Ｓ３が処理Ｓ１３と同様の工程である。
次に、基板１１の反りの実測値が、最終到達反り値未満である場合において、基板１１の反りおよび熱処理温度の前記関係から、実測した基板１１の反りに応じた基板１１の温度の予測値を求める。
そして、基板１１の温度の予測値と、基板１１の反りを実測した際の基板１１の熱処理温度（ここでは、熱処理装置３の設定温度）との差を求める（処理Ｓ１４）。
前記実施形態の処理Ｓ１〜Ｓ３と同様の処理Ｓ１１〜処理Ｓ１３を実施する。処理Ｓ１が処理Ｓ１１と同様の工程であり、処理Ｓ２が処理Ｓ１２と、処理Ｓ３が処理Ｓ１３と同様の工程である。
次に、基板１１の反りの実測値が、最終到達反り値未満である場合において、基板１１の反りおよび熱処理温度の前記関係から、実測した基板１１の反りに応じた基板１１の温度の予測値を求める。
そして、基板１１の温度の予測値と、基板１１の反りを実測した際の基板１１の熱処理温度（ここでは、熱処理装置３の設定温度）との差を求める（処理Ｓ１４）。
算出した温度差が所定値（第一の値、たとえば、１０℃）以下である場合には、シリサイド化反応が図４に従って進んでいるため、熱処理中の基板１１の熱処理条件を調整しない（処理Ｓ１６）。
算出した温度差が、所定値（第一の値）を超える場合には、第一の値よりも大きい第二の値（たとえば、２５℃）以上であるかどうか判定する（処理Ｓ１７）。反りの差が第二の値を超える場合には、基板１１が異常であると判断することができ、このような場合には、熱処理を中止する。
算出した温度差が第二の値以下である場合には、シリサイド化反応が進みすぎている、あるいは、遅れているため、熱処理中の基板１１の熱処理条件を調整する（処理Ｓ１８）。
算出した温度差が、所定値（第一の値）を超える場合には、第一の値よりも大きい第二の値（たとえば、２５℃）以上であるかどうか判定する（処理Ｓ１７）。反りの差が第二の値を超える場合には、基板１１が異常であると判断することができ、このような場合には、熱処理を中止する。
算出した温度差が第二の値以下である場合には、シリサイド化反応が進みすぎている、あるいは、遅れているため、熱処理中の基板１１の熱処理条件を調整する（処理Ｓ１８）。
熱処理条件の調整は、具体的には以下のようにして行う。
まず、基板１１の反りと熱処理温度との関係（図４）に基づいて、実測した基板１１の反りに対応する基板１１の温度の予測値を求める。
そして、基板１１の熱処理温度に比べ、基板１１の温度の予測値が高い場合には、シリサイド化反応が進みすぎていることがわかる。そこで、熱処理温度の昇温速度を低下させることで、所望のシリサイド化反応の進行度（換言すると、図４を作成した際のシリサイド化反応の進行度）に近づけることができる。昇温速度の低下量は、前記差に基づいて、適宜設定すればよい。
一方、基板１１の温度の予測値が、基板１１の熱処理温度に比べて低い場合には、シリサイド化反応が遅れていることがわかる。この場合には、基板１１の昇温速度が図４にて設定された昇温速度よりも遅いと考えられ、熱処理温度の昇温速度を上昇させることで、所望のシリサイド化反応の進行度（換言すると、図４を作成した際のシリサイド化反応の進行度）に近づけることができる。昇温速度の上昇量は、前記差に基づいて、適宜設定すればよい。
まず、基板１１の反りと熱処理温度との関係（図４）に基づいて、実測した基板１１の反りに対応する基板１１の温度の予測値を求める。
そして、基板１１の熱処理温度に比べ、基板１１の温度の予測値が高い場合には、シリサイド化反応が進みすぎていることがわかる。そこで、熱処理温度の昇温速度を低下させることで、所望のシリサイド化反応の進行度（換言すると、図４を作成した際のシリサイド化反応の進行度）に近づけることができる。昇温速度の低下量は、前記差に基づいて、適宜設定すればよい。
一方、基板１１の温度の予測値が、基板１１の熱処理温度に比べて低い場合には、シリサイド化反応が遅れていることがわかる。この場合には、基板１１の昇温速度が図４にて設定された昇温速度よりも遅いと考えられ、熱処理温度の昇温速度を上昇させることで、所望のシリサイド化反応の進行度（換言すると、図４を作成した際のシリサイド化反応の進行度）に近づけることができる。昇温速度の上昇量は、前記差に基づいて、適宜設定すればよい。
なお、基板１１の反りを実測した際に、熱処理装置３が３００℃を示しており、実測値が、最終到達反り値未満であり、基板の反りの差が第一の値を超え、第二の値以下である場合には、熱処理条件を調整する工程（処理Ｓ１８）にて、熱処理装置３の温度を３００℃に固定し、一定温度で基板１１の実測値が最終到達反り値に達するまで熱処理を行う。
これにより、基板１１の実際の反りを最終到達反り値と一致させることができる。
また、熱処理条件を調整する基準となる温度差である第一の値や、熱処理を中止する基準となる第二の値は、熱処理の全過程において同じ値である必要はなく、異なってもよい。たとえば、熱処理の初期段階と、熱処理の終了付近とで、第一の値、第二の値が異なっていてもよい。
さらに、以上の処理Ｓ１２〜Ｓ１８の一連の作業は、第一シンターにおいて、複数回行うことが好ましい。
なかでも、熱処理装置３が図４のグラフの変曲点付近の温度を示したら、複数の熱処理温度において、それぞれ基板１１の反りを実測し、処理Ｓ１２〜Ｓ１８を行うことが望ましい。たとえば、熱処理装置３が図４の曲線の変曲点と、変曲点の前後２５℃の３点の温度を示すごとに、基板１１の反りを実測することが好ましい。このようにすることで、基板１１の反りの発生の傾向（シリサイド化反応の進行度）を正確に把握することができる。
これにより、基板１１の実際の反りを最終到達反り値と一致させることができる。
また、熱処理条件を調整する基準となる温度差である第一の値や、熱処理を中止する基準となる第二の値は、熱処理の全過程において同じ値である必要はなく、異なってもよい。たとえば、熱処理の初期段階と、熱処理の終了付近とで、第一の値、第二の値が異なっていてもよい。
さらに、以上の処理Ｓ１２〜Ｓ１８の一連の作業は、第一シンターにおいて、複数回行うことが好ましい。
なかでも、熱処理装置３が図４のグラフの変曲点付近の温度を示したら、複数の熱処理温度において、それぞれ基板１１の反りを実測し、処理Ｓ１２〜Ｓ１８を行うことが望ましい。たとえば、熱処理装置３が図４の曲線の変曲点と、変曲点の前後２５℃の３点の温度を示すごとに、基板１１の反りを実測することが好ましい。このようにすることで、基板１１の反りの発生の傾向（シリサイド化反応の進行度）を正確に把握することができる。
以上の工程は、第一実施形態と同様の熱処理装置３にて実施することができるが、ここでは、第二の判別部３４１Ｂにて、反りを実測した際の熱処理温度を取得する。そして、記憶部３４３に記憶された熱処理温度と反りとの関係に基づいて、反りの実測値に応じた基板１１の温度の予測値を求める。その後、基板１１の温度の予測値と、反りを実測した際の熱処理温度との差を算出し、処理Ｓ１４を実施する。
その後、第二の判別部３４１Ｂでは、処理Ｓ１５を実施し、第一の値を超えると判別した場合には、処理Ｓ１７を実施する。一方で、第一の値以下であると判別した場合には、特に処理を行わない（処理Ｓ１６）。
第二の判別部３４１Ｂで処理Ｓ１７を実施し、第二の値を超えると判別した場合には、制御部３４２からランプ３１に対し駆動を停止する信号が送られる。
一方、第二の値以下であると判別した場合には、第三の判別部３４１Ｃにて基板１１の温度の予測値と、基板の熱処理温度との高低を判別する。
制御部３４２では、第三の判別部３４１Ｃにて判別した温度の高低と、第二の判別部３４１Ｂで算出した温度の差とに基づいて、ランプ３１の駆動を制御する。具体的には、前述したように、熱処理温度の昇温速度を調整し、あるいは、所定の熱処理温度に固定し、反りの実測値が所定の値となるまで、ランプ３１を駆動させる。
その後、第二の判別部３４１Ｂでは、処理Ｓ１５を実施し、第一の値を超えると判別した場合には、処理Ｓ１７を実施する。一方で、第一の値以下であると判別した場合には、特に処理を行わない（処理Ｓ１６）。
第二の判別部３４１Ｂで処理Ｓ１７を実施し、第二の値を超えると判別した場合には、制御部３４２からランプ３１に対し駆動を停止する信号が送られる。
一方、第二の値以下であると判別した場合には、第三の判別部３４１Ｃにて基板１１の温度の予測値と、基板の熱処理温度との高低を判別する。
制御部３４２では、第三の判別部３４１Ｃにて判別した温度の高低と、第二の判別部３４１Ｂで算出した温度の差とに基づいて、ランプ３１の駆動を制御する。具体的には、前述したように、熱処理温度の昇温速度を調整し、あるいは、所定の熱処理温度に固定し、反りの実測値が所定の値となるまで、ランプ３１を駆動させる。
以上のようにして、第一シンター工程を実施した後、第一実施形態と同様、未反応の金属膜１２をウエットエッチングにより除去する。
その後、第一実施形態と同様、第二シンターとして、基板１１を所定の温度で熱処理し、シリサイド膜１３を形成する。第二シンターの熱処理温度は、第一シンターの最高温度以上であればよいが、金属膜をＮｉとした場合、４００℃〜６００℃程度である。
その後、第一実施形態と同様、第二シンターとして、基板１１を所定の温度で熱処理し、シリサイド膜１３を形成する。第二シンターの熱処理温度は、第一シンターの最高温度以上であればよいが、金属膜をＮｉとした場合、４００℃〜６００℃程度である。
このような本実施形態によれば、第一実施形態と同様の効果を奏することができる。
あらかじめ、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係を取得しておき、熱処理中に基板１１の反りを実測する。
そして、基板１１の反りおよび熱処理温度の前記関係と、実測した基板１１の反りとから、基板１１の温度の予測値を求め、基板１１の温度の予測値と、基板１１の反りを実測した際の基板１１の熱処理温度との差を求めている。
この差が所定値以上である場合には、シリサイド化反応が進みすぎている、あるいはシリサイド化反応の進行が遅れていると把握することができる。そのため、熱処理条件を調整することで、シリサイド化反応の進行度を調整し、所望の膜質のシリサイド膜１３を得ることができる。具体的には、シリサイド化反応の進行が遅れている場合には、熱処理温度の昇温速度を上昇させることで、シリサイド化反応の進行度を調整することができる。また、シリサイド化反応の進行が遅れている場合には、求めた基板１１の反りの値に達するように熱処理温度を固定して、熱処理を行うことで、シリサイド化反応の進行度を調整することができる。
また、シリサイド化反応の進行が進みすぎている場合には、熱処理温度の昇温速度を低下させることで、シリサイド化反応の進行度を調整することができる。
あらかじめ、基板１１上にシリサイド膜１３を形成する際の、基板１１の反りと熱処理温度との関係を取得しておき、熱処理中に基板１１の反りを実測する。
そして、基板１１の反りおよび熱処理温度の前記関係と、実測した基板１１の反りとから、基板１１の温度の予測値を求め、基板１１の温度の予測値と、基板１１の反りを実測した際の基板１１の熱処理温度との差を求めている。
この差が所定値以上である場合には、シリサイド化反応が進みすぎている、あるいはシリサイド化反応の進行が遅れていると把握することができる。そのため、熱処理条件を調整することで、シリサイド化反応の進行度を調整し、所望の膜質のシリサイド膜１３を得ることができる。具体的には、シリサイド化反応の進行が遅れている場合には、熱処理温度の昇温速度を上昇させることで、シリサイド化反応の進行度を調整することができる。また、シリサイド化反応の進行が遅れている場合には、求めた基板１１の反りの値に達するように熱処理温度を固定して、熱処理を行うことで、シリサイド化反応の進行度を調整することができる。
また、シリサイド化反応の進行が進みすぎている場合には、熱処理温度の昇温速度を低下させることで、シリサイド化反応の進行度を調整することができる。
さらに、前記差が所定値以上である場合において、熱処理を中止し、基板１１を廃棄する。このようにすることで、所望の膜質でないシリサイド膜を有する半導体装置が製造されてしまうことを防止できる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
さらに、前記各実施形態では、第一シンターにおいて、シリサイド化反応の進行度の調整（処理Ｓ１〜処理Ｓ８，処理Ｓ１１〜処理Ｓ１８）を行っていたが、これに加えて、第二シンターにおいて、同様の処理をおこなってもよい。
また、第二シンターのみで処理Ｓ１〜処理Ｓ８，処理Ｓ１１〜処理Ｓ１８を実施してもよい。
また、第二シンターのみで処理Ｓ１〜処理Ｓ８，処理Ｓ１１〜処理Ｓ１８を実施してもよい。
さらに、所望のシリサイド膜をより確実に成膜したい場合には、処理Ｓ５や処理Ｓ１５にて、差が所定値を超えると判定された場合に、熱処理条件を調整せずに、熱処理を中止し、基板を廃棄してもよい。シリサイド化反応の進行度が、所定量以上ずれた基板を廃棄することで、より確実に、所望の膜質のシリサイド膜のみを有する半導体装置を製造することができる。
また、前記実施形態では、基板１１としてＳｉ基板を使用したが、これに限らず、たとえば、表面にシリコン層が形成されたＳＯＩ基板を使用してもよい。
また、前記実施形態では、図４に示す、基板の反りと熱処理温度との関係を計測した際の基板と、実際に本製造工程にて、シリサイド化を行う基板とを不純物の種類、注入量等が同じ基板であるとしたが、これに限らず、基板の反りと熱処理温度との関係を計測した際の基板と、実際にシリサイド化を行う基板とが、たとえば、不純物の種類や、不純物注入量が異なる基板であってもよい。
このような場合であっても、シリサイド化に伴い図４に示すような基板の反りの傾向を示すため、基板の反りに基づいて、熱処理条件を調整すれば、所望のシリサイド膜を得ることが可能となる。
また、前記実施形態では、ランプ３１により基板１１および金属膜１２の熱処理を行ったが、これに限らず、たとえば、ホットプレートを使用して、基板１１および金属膜１２の熱処理を行ってもよい。
このような場合であっても、シリサイド化に伴い図４に示すような基板の反りの傾向を示すため、基板の反りに基づいて、熱処理条件を調整すれば、所望のシリサイド膜を得ることが可能となる。
また、前記実施形態では、ランプ３１により基板１１および金属膜１２の熱処理を行ったが、これに限らず、たとえば、ホットプレートを使用して、基板１１および金属膜１２の熱処理を行ってもよい。
次に、本発明の実施例について説明する。
前記実施形態と同様、基板上にシリサイド膜を形成する際の熱処理温度と、基板の応力との関係を測定した。結果を図４に示す。基板としては、前記実施形態と同様ＭＯＳトランジスタが形成されたシリコン基板を使用し、金属膜としては、Ｎｉ膜を使用した。昇温速度は２５℃／minである。
また、熱処理装置としては、図５に示したものを使用した。
次に、基板上に金属膜（Ｎｉ膜）を形成し、この基板を図５の熱処理装置により、熱処理し、金属膜のシリサイド化を行った。昇温速度は２５℃／minである。
ここで、熱処理装置が１００℃を示したところで、基板の反りを実測した。基板の反りの実測値は、−７００ＭＰａであった。一方、図４から、１００℃における基板の反りは、−９５０ＭＰａであることがわかった。
−７００ＭＰａから把握される基板の温度の予測値は、１２０℃程度である。
実測値と、図４から求めた基板の反りとの差は２５０ＭＰａであり、ここでは、シリサイド化反応が進みすぎていることがわかった（なお、実測値と図４から求めた基板の反りとの差が２００ＭＰａ以下である場合には、熱処理条件の調整不要としている）。
そこで、昇温速度を２２℃／minとした。
前記実施形態と同様、基板上にシリサイド膜を形成する際の熱処理温度と、基板の応力との関係を測定した。結果を図４に示す。基板としては、前記実施形態と同様ＭＯＳトランジスタが形成されたシリコン基板を使用し、金属膜としては、Ｎｉ膜を使用した。昇温速度は２５℃／minである。
また、熱処理装置としては、図５に示したものを使用した。
次に、基板上に金属膜（Ｎｉ膜）を形成し、この基板を図５の熱処理装置により、熱処理し、金属膜のシリサイド化を行った。昇温速度は２５℃／minである。
ここで、熱処理装置が１００℃を示したところで、基板の反りを実測した。基板の反りの実測値は、−７００ＭＰａであった。一方、図４から、１００℃における基板の反りは、−９５０ＭＰａであることがわかった。
−７００ＭＰａから把握される基板の温度の予測値は、１２０℃程度である。
実測値と、図４から求めた基板の反りとの差は２５０ＭＰａであり、ここでは、シリサイド化反応が進みすぎていることがわかった（なお、実測値と図４から求めた基板の反りとの差が２００ＭＰａ以下である場合には、熱処理条件の調整不要としている）。
そこで、昇温速度を２２℃／minとした。
次に、熱処理装置が１５０℃、１７０℃、１８０℃を示した際に、それぞれ基板の反りを実測した。
基板の反りの実測値は、それぞれ、−４５０ＭＰａ、−２００ＭＰａ、０ＭＰａであった。
これに対し、図４から、１５０℃、１７０℃、１８０℃の際の基板の反りの値は、−２５０ＭＰａ、０ＭＰａ、−２００ＭＰａであることがわかる。
また、基板の反りの実測値と、図４とから基板の温度の予測値は、１３５℃、１５５℃、１７０℃程度である。
実測値と、図４から求めた基板の反りの差は２００ＭＰａであり、ここでは、シリサイド化反応が遅れていることがわかった。（なお、ここでは、反りの実測値と、図４から求めた基板の反りとの差が１００ＭＰａ以下である場合に、熱処理条件の調整が不要であるとした。）
そこで、昇温速度を２８℃／minとした。
基板の反りの実測値は、それぞれ、−４５０ＭＰａ、−２００ＭＰａ、０ＭＰａであった。
これに対し、図４から、１５０℃、１７０℃、１８０℃の際の基板の反りの値は、−２５０ＭＰａ、０ＭＰａ、−２００ＭＰａであることがわかる。
また、基板の反りの実測値と、図４とから基板の温度の予測値は、１３５℃、１５５℃、１７０℃程度である。
実測値と、図４から求めた基板の反りの差は２００ＭＰａであり、ここでは、シリサイド化反応が遅れていることがわかった。（なお、ここでは、反りの実測値と、図４から求めた基板の反りとの差が１００ＭＰａ以下である場合に、熱処理条件の調整が不要であるとした。）
そこで、昇温速度を２８℃／minとした。
次に、熱処理装置が３００℃を示した際に基板の反りを実測した。
基板の反りの実測値は、４５０ＭＰａであった。
ここでは、反りの実測値と、図４から求めた基板の反りとの差が１０ＭＰａ以下である場合に、熱処理条件の調整が不要であるとした。
基板の反りの実測値は、４５０ＭＰａであった。
ここでは、反りの実測値と、図４から求めた基板の反りとの差が１０ＭＰａ以下である場合に、熱処理条件の調整が不要であるとした。
そこで、熱処理装置にて、昇温せずに、温度を維持し（熱処理装置が示す温度を３００℃とし）、基板の反りの実測値が５００ＭＰａとなるまで、加熱を続けた。
以上のようにして基板の反りの実測値が５００ＭＰａとなったら、熱処理を中止した。
このような基板に形成されたシリサイド膜は、所望の膜質を有するものとなった。
以上のようにして基板の反りの実測値が５００ＭＰａとなったら、熱処理を中止した。
このような基板に形成されたシリサイド膜は、所望の膜質を有するものとなった。
３ 熱処理装置
１１ 基板
１２ 金属膜
１３ シリサイド膜
３１ ランプ
３３ レーザ装置
３４ 制御装置
３５ 温度センサ
１１１ トランジスタ
１１１Ａ，１１１Ｂ ソース・ドレイン領域
１１２ ゲート電極
１１２Ａ ゲート絶縁膜
１１２Ｂ ポリシリコン膜
１１３ サイドウォール
３３１ レーザ光源
３３２ 検出器
３３３ 算出部
３４１ 判別部
３４１Ａ 第一の判別部
３４１Ｂ 第二の判別部
３４１Ｃ 第三の判別部
３４２ 制御部
３４３ 記憶部
１１ 基板
１２ 金属膜
１３ シリサイド膜
３１ ランプ
３３ レーザ装置
３４ 制御装置
３５ 温度センサ
１１１ トランジスタ
１１１Ａ，１１１Ｂ ソース・ドレイン領域
１１２ ゲート電極
１１２Ａ ゲート絶縁膜
１１２Ｂ ポリシリコン膜
１１３ サイドウォール
３３１ レーザ光源
３３２ 検出器
３３３ 算出部
３４１ 判別部
３４１Ａ 第一の判別部
３４１Ｂ 第二の判別部
３４１Ｃ 第三の判別部
３４２ 制御部
３４３ 記憶部
Claims (8)
- 表面にシリコンを含む層を有する基板上に金属膜を形成し熱処理を行うことにより、前記基板上にシリサイド膜を形成する際の、前記基板の反りと熱処理温度との関係をあらかじめ取得する第一の工程と、
表面にシリコンを含む層を有する基板上にシリサイド膜を形成する第二の工程とを含み、
前記第二の工程は、
前記基板上に金属膜を形成する工程と、
前記金属膜が形成された前記基板を昇温して熱処理し、前記金属膜と、前記基板表面のシリコンとを反応させて、前記シリサイド膜を形成する工程とを含み、
シリサイド膜を形成する前記工程は、
熱処理中に前記基板の反りを実測する工程と、
基板の反りおよび熱処理温度の前記関係から、前記基板の反りを実測した際の前記基板の熱処理温度に対応する前記基板の反りを求める工程と、
前記求めた基板の反りと、前記実測した基板の反りとの差を算出する工程と、
前記差が所定値を超えるかどうか判別する工程と、
前記差が所定値を超える場合には、前記熱処理を停止し、
あるいは、
基板の反りおよび熱処理温度の前記関係から、前記実測した基板の反りに対応する前記基板の温度の予測値を求め、前記基板の反りを実測した際の前記基板の熱処理温度と、前記基板の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理中の前記基板の熱処理条件を調整し、
前記差が所定値以下である場合に、熱処理中の前記基板の熱処理条件を調整しない工程とを含む半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記熱処理条件の調整は、前記基板の熱処理温度に比べ、前記基板の温度の予測値が高い場合には、熱処理温度の昇温速度を低下させ、
前記基板の温度の予測値が、前記基板の熱処理温度に比べて低い場合には、熱処理温度の昇温速度を上昇させ、あるいは、熱処理温度を一定温度に固定して、求めた前記基板の反りの値に達するように前記基板を加熱する半導体装置の製造方法。 - 表面にシリコンを含む層を有する基板上に金属膜を形成し熱処理を行うことにより、前記基板上にシリサイド膜を形成する際の、前記基板の反りと熱処理温度との関係をあらかじめ取得する第一の工程と、
表面にシリコンを含む層を有する基板上にシリサイド膜を形成する第二の工程とを含み、
前記第二の工程は、
前記基板上に金属膜を形成する工程と、
前記金属膜が形成された前記基板を昇温して熱処理し、前記金属膜と、前記基板表面のシリコンとを反応させて、シリサイド膜を形成する工程とを含み、
シリサイド膜を形成する前記工程は、
熱処理中に前記基板の反りを実測する工程と、
基板の反りおよび熱処理温度の前記関係から、前記実測した基板の反りに対応する前記基板の温度の予測値を求める工程と、
前記基板の温度の予測値と、前記基板の反りを実測した際の前記基板の熱処理温度との差を求める工程と、
前記差が所定値を超えるかどうか判別する工程と、
前記差が所定値を超える場合には、前記熱処理を停止し、あるいは、前記基板の反りを実測した際の前記基板の熱処理温度と、前記基板の温度の予測値とを比較して、これらの温度の高低を判定し、この判定結果と、前記差とに基づいて、熱処理中の前記基板の熱処理条件を調整し、
前記差が所定値以下である場合に、熱処理中の前記基板の熱処理条件を調整しない工程とを含む半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
前記熱処理条件の調整は、前記基板の反りを実測した際の前記基板の熱処理温度に比べ、前記基板の温度の予測値が高い場合には、熱処理温度の昇温速度を低下させ、
前記基板の温度の予測値が、前記基板の反りを実測した際の前記基板の熱処理温度に比べて低い場合には、熱処理温度の昇温速度を上昇させ、あるいは、基板の反りおよび熱処理温度の前記関係から、前記基板の反りを実測した際の前記基板の熱処理温度に対応する前記基板の反りの値を求め、この求めた反りの値に達するように、熱処理温度を一定温度に固定して、前記基板を加熱する半導体装置の製造方法。 - 請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
シリサイド膜を形成する前記工程は、第一の加熱工程であり、
前記第一の加熱工程の後段にて、
未反応の前記金属膜を除去する工程と、
前記未反応の金属膜を除去した後、前記第一の加熱工程における最高熱処理温度以上の温度で、前記基板を加熱する第二の加熱工程とを実施する半導体装置の製造方法。 - 請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
シリサイド膜を形成する前記工程では、熱処理を施すことにより前記基板の反りが増加し、
シリサイド膜を形成する前記工程における前記基板の最終到達反り値を把握する工程を含み、
基板の反りを実測する前記工程の後段にて、
熱処理中に前記基板の反りを実測する前記工程で実測した反りが、前記最終到達反り値であるかどうかを検出する工程を実施し、
前記実測した反りが前記最終到達反り値以上である場合には、熱処理を停止し、
前記実測した反りが前記最終到達反り値未満である場合には、前記差が所定値を超えるかどうか判別する工程の前段の、基板の反りおよび熱処理温度の前記関係から、前記基板の反りを実測した際の前記基板の熱処理温度に応じた前記基板の反りを求める前記工程
あるいは、
基板の反りおよび熱処理温度の前記関係から、実測した基板の反りに応じた前記基板の温度の予測値を求める前記工程を実施する半導体装置の製造方法。 - 請求項１乃至６のいずれかに記載の半導体装置の製造方法において、
熱処理中に前記基板の反りを実測する前記工程では、
前記基板の複数箇所に対してレーザ光源から、レーザを照射し、反射光を検出することで前記レーザ光源と、前記基板との距離を検出し、前記基板の反りを実測する半導体装置の製造方法。 - 請求項１乃至７のいずれかに記載の半導体装置の製造方法において、
前記金属膜はニッケルを含む膜であり、
前記シリサイド膜は、ニッケルシリサイド膜である半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008113521A JP5283961B2 (ja) | 2008-04-24 | 2008-04-24 | 半導体装置の製造方法 |
| US12/429,467 US7781233B2 (en) | 2008-04-24 | 2009-04-24 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008113521A JP5283961B2 (ja) | 2008-04-24 | 2008-04-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009266996A JP2009266996A (ja) | 2009-11-12 |
| JP5283961B2 true JP5283961B2 (ja) | 2013-09-04 |
Family
ID=41215406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008113521A Expired - Fee Related JP5283961B2 (ja) | 2008-04-24 | 2008-04-24 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7781233B2 (ja) |
| JP (1) | JP5283961B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006002753B4 (de) * | 2006-01-20 | 2010-09-30 | X-Fab Semiconductor Foundries Ag | Verfahren und Anordnung zur Bewertung der Unterätzung von tiefen Grabenstrukturen in SOI-Scheiben |
| JP6945367B2 (ja) * | 2017-07-05 | 2021-10-06 | 東京エレクトロン株式会社 | 基板反り監視装置及びこれを用いた基板処理装置、並びに基板反り監視方法 |
| US11127612B2 (en) * | 2018-04-25 | 2021-09-21 | Micron Technology, Inc. | Testing semiconductor devices based on warpage and associated methods |
| JP7202828B2 (ja) * | 2018-09-26 | 2023-01-12 | 東京エレクトロン株式会社 | 基板検査方法、基板検査装置および記録媒体 |
| KR20220041370A (ko) * | 2020-09-25 | 2022-04-01 | 삼성전자주식회사 | 반도체 패키지의 임계 온도 설정 방법 및 이를 수행하기 위한 장치 |
| CN112002640B (zh) * | 2020-10-27 | 2021-05-25 | 中芯集成电路制造(绍兴)有限公司 | 监控退火工艺稳定性的方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3073537B2 (ja) * | 1990-02-15 | 2000-08-07 | 株式会社東芝 | 金属薄膜形成条件の制御方法 |
| US5506672A (en) | 1993-09-08 | 1996-04-09 | Texas Instruments Incorporated | System for measuring slip dislocations and film stress in semiconductor processing utilizing an adjustable height rotating beam splitter |
| JPH0845922A (ja) * | 1994-07-29 | 1996-02-16 | Fujitsu Ltd | ウェーハ処理方法およびウェーハ処理装置 |
| JPH1056152A (ja) * | 1996-08-12 | 1998-02-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH10256191A (ja) | 1997-03-13 | 1998-09-25 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH11274102A (ja) * | 1998-03-25 | 1999-10-08 | Matsushita Electron Corp | 半導体装置の製造方法及びその製造装置 |
| JP2001332723A (ja) * | 2000-05-19 | 2001-11-30 | Nec Corp | 半導体装置の製造方法 |
| JP3639546B2 (ja) * | 2001-07-25 | 2005-04-20 | 株式会社日立国際電気 | 基板処理装置及び半導体装置の製造方法 |
| JP3681745B2 (ja) | 2004-10-15 | 2005-08-10 | 松下電器産業株式会社 | 半導体装置の製造方法及びその製造装置 |
| JP4822857B2 (ja) * | 2006-02-01 | 2011-11-24 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7700467B2 (en) * | 2007-10-15 | 2010-04-20 | Texas Instruments Incorporated | Methodology of implementing ultra high temperature (UHT) anneal in fabricating devices that contain sige |
-
2008
- 2008-04-24 JP JP2008113521A patent/JP5283961B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-24 US US12/429,467 patent/US7781233B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7781233B2 (en) | 2010-08-24 |
| US20090269863A1 (en) | 2009-10-29 |
| JP2009266996A (ja) | 2009-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5283961B2 (ja) | 半導体装置の製造方法 | |
| TW201040332A (en) | Silicon wafer and method for manufacturing thereof | |
| TW201007865A (en) | Silicon single crystal wafer, process for producing silicon single crystal wafer, and method for evaluating silicon single crystal wafer | |
| KR20170074192A (ko) | 열 공여체를 형성하도록 사용된 어닐링 노의 교정 방법 | |
| US7560367B2 (en) | Method for thermal processing with a RTP process using temperature spaces in radiation equilibrium | |
| US6780795B2 (en) | Heat treatment apparatus for preventing an initial temperature drop when consecutively processing a plurality of objects | |
| WO2016084287A1 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
| US9748112B2 (en) | Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method | |
| JP5084108B2 (ja) | 半導体装置の製造方法 | |
| US8956885B2 (en) | Method and process to reduce stress based overlay error | |
| TWI658525B (zh) | ＳｉＣ（碳化矽）基板之潛傷深度推斷方法 | |
| US8420555B2 (en) | Manufacturing method for semiconductor device and manufacturing apparatus for semiconductor device | |
| US20060141801A1 (en) | Semiconductor device manufacturing method, wafer, and wafer manufacturing method | |
| JP2007081348A (ja) | 熱処理温度の調整方法、基板熱処理方法、及び基板熱処理装置 | |
| JP6773011B2 (ja) | シリコン単結晶のｂｍｄ評価方法およびシリコン単結晶の製造方法 | |
| JP4115470B2 (ja) | 基板加熱方法 | |
| US7906443B2 (en) | Controlling oxygen precipitates in silicon wafers using infrared irradiation and heating | |
| CN109075076B (zh) | 硅晶片 | |
| TWI286794B (en) | Monitor wafer for monitoring daily monitoring of rapid thermal annealing process and method thereof | |
| JP2009144944A (ja) | 鋼材の熱処理方法 | |
| JP2006135126A (ja) | 半導体基板の熱処理方法 | |
| KR100691965B1 (ko) | 반도체 소자 제조 방법 | |
| JP3681745B2 (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP2010171121A (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
| TW200534398A (en) | Method for monitoring low-temperature and fast annealing process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110308 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130529 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |