JP5272342B2 - Thin film transistor substrate manufacturing method and image display device - Google Patents

Thin film transistor substrate manufacturing method and image display device Download PDF

Info

Publication number
JP5272342B2
JP5272342B2 JP2007184209A JP2007184209A JP5272342B2 JP 5272342 B2 JP5272342 B2 JP 5272342B2 JP 2007184209 A JP2007184209 A JP 2007184209A JP 2007184209 A JP2007184209 A JP 2007184209A JP 5272342 B2 JP5272342 B2 JP 5272342B2
Authority
JP
Japan
Prior art keywords
thin film
oxide
film transistor
electrode
image display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007184209A
Other languages
Japanese (ja)
Other versions
JP2009021480A (en
Inventor
学 伊藤
ちひろ 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2007184209A priority Critical patent/JP5272342B2/en
Publication of JP2009021480A publication Critical patent/JP2009021480A/en
Application granted granted Critical
Publication of JP5272342B2 publication Critical patent/JP5272342B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、可撓性の薄膜トランジスタ基板の製造方法及びこれにより製造された薄膜トランジスタ基板を用いてなる画像表示装置に関するものである。 The present invention relates to a method for manufacturing a flexible thin film transistor substrate and an image display device using the thin film transistor substrate manufactured thereby.

フレキシブルディスプレイは、軽くて持ち運びが容易で、しかもガラス基材と違って割れないという利点があるため、近い将来大きく市場が伸びると予想されている。
しかしながら、フレキシブルディスプレイを実現する上で最も大きな問題は、如何にしてフレキシブルな背面板(TFTアレイ)を実現するかということであった。従来から使われてきたアモルファスシリコンTFTは、成膜温度が250℃以上と高いためプラスチック基板には適用し難いという問題があった。また、印刷法で作製可能であるという観点から将来のTFTの主流を占めると期待されている有機TFTにおいても長期安定性や特性の低さから本格的な実用にはまだまだ時間を要するものと考えられる。このような状況の中、近年室温で作製可能で、かつ高い性能を持つ透明アモルファス酸化物半導体が報告されている(非特許文献1参照)。
K. Nomura et.al., Nature 432, 488 (2004)
The flexible display is light and easy to carry, and unlike the glass substrate, it has the advantage that it does not break, so the market is expected to grow significantly in the near future.
However, the biggest problem in realizing a flexible display is how to realize a flexible back plate (TFT array). Conventionally used amorphous silicon TFTs have a problem that their film forming temperature is as high as 250 ° C. or higher, and thus are difficult to apply to plastic substrates. In addition, organic TFTs, which are expected to dominate future TFTs from the viewpoint that they can be produced by printing methods, are thought to require more time for full-scale practical use due to their long-term stability and low characteristics. It is done. Under such circumstances, a transparent amorphous oxide semiconductor that can be produced at room temperature and has high performance has been reported in recent years (see Non-Patent Document 1).
K. Nomura et.al., Nature 432, 488 (2004)

しかしながら、ポリマー基板上にTFTを形成する場合、ポリマー基板とTFTに用いる薄膜との密着性がガラス基板よりも劣るため、残留応力などのために簡単に薄膜が剥がれてしまい、耐久性の高い製品ができないという問題がある。   However, when a TFT is formed on a polymer substrate, the adhesion between the polymer substrate and the thin film used for the TFT is inferior to that of the glass substrate, so the thin film is easily peeled off due to residual stress, etc. There is a problem that can not be.

本発明は、上記のような点に鑑みなされたもので、可撓性基材上に形成した薄膜トランジスタの剥がれをなくし、信頼性及び耐久性に優れた製品を得ることができる薄膜トランジスタ基板及びこれを用いた画像表示装置を提供することを目的とする。   The present invention has been made in view of the above points, and a thin film transistor substrate capable of removing a thin film transistor formed on a flexible substrate and obtaining a product having excellent reliability and durability, and a thin film transistor substrate including the thin film transistor substrate. An object is to provide an image display device used.

上記目的を達成するために請求項1の発明は、可撓性基材と、第1の下地層と、第2の下地層と、ゲート電極、補助コンデンサー電極、ゲート絶縁層、ソース電極、ドレイン電極及び金属酸化物からなる半導体活性層、画素電極を有する薄膜トランジスタ回路とを備える薄膜トランジスタ基板の製造方法であって、前記可撓性基材の第1の面である表面に、有機材料、無機材料、有機無機ハイブリッド材料の何れからなる前記第1の下地層をウェットコーティング法、蒸着法、CVD法の何れかの方法で形成し、前記可撓性基材の第2の面である裏面に、有機材料、無機材料、有機無機ハイブリッド材料の何れからなる前記第2の下地層をウェットコーティング法、蒸着法、CVD法の何れかの方法で前記第1の下地層の膜厚より厚い膜厚で形成し、前記第1の下地層上に金属材料もしくは透明導電性酸化物材料からなる導電性薄膜を形成し、前記導電性薄膜を所望の形状にパターニングして前記ゲート電極及び前記補助コンデンサー電極を形成し、前記ゲート電極及び前記補助コンデンサー電極の上面と当該上面を除く前記第1の下地層の上面に前記ゲート絶縁膜を形成し、前記ゲート絶縁膜上にアモルファス薄膜を形成し、前記アモルファス薄膜を所望の形状にパターニングして前記ゲート電極と対向する半導体活性層を形成し、前記ゲート絶縁膜及び前記半導体活性層上に金属材料もしくは透明導電性酸化物材料からなる導電性薄膜を形成し、前記導電性薄膜を所望の形状にパターニングして前記半導体活性層に導通される前記ソース電極及び前記ドレイン電極を形成し、前記ソース電極及び前記ドレイン電極の上面と当該上面を除く前記ゲート絶縁膜の上面に層間絶縁膜を形成し、前記層間絶縁膜にフォトリソグラフィー法で前記ドレイン電極に通じる貫通孔を開け、前記層間絶縁膜の上面に前記貫通孔を通して前記ドレイン電極に導通する前記画素電極を形成して前記薄膜トランジスタ回路を構成することを特徴とする。 To achieve the above object, the invention of claim 1 includes a flexible substrate, a first underlayer, a second underlayer, a gate electrode, an auxiliary capacitor electrode, a gate insulating layer, a source electrode, and a drain. A method of manufacturing a thin film transistor substrate comprising an electrode, a semiconductor active layer made of a metal oxide, and a thin film transistor circuit having a pixel electrode, wherein an organic material, an inorganic material is formed on a surface which is a first surface of the flexible substrate The first base layer made of any of the organic-inorganic hybrid materials is formed by any one of a wet coating method, a vapor deposition method, and a CVD method, and on the back surface, which is the second surface of the flexible substrate, organic materials, inorganic materials, wet coating method the second underlayer made of either an organic-inorganic hybrid material, an evaporation method, a thick film thickness than the thickness of the first undercoat layer by any of the methods CVD method Forming a conductive thin film made of a metal material or a transparent conductive oxide material on the first underlayer, and patterning the conductive thin film into a desired shape to form the gate electrode and the auxiliary capacitor electrode. Forming the gate insulating film on the upper surface of the first base layer excluding the upper surface of the gate electrode and the auxiliary capacitor electrode and the upper surface, forming an amorphous thin film on the gate insulating film, and forming the amorphous thin film To form a semiconductor active layer facing the gate electrode by forming a conductive thin film made of a metal material or a transparent conductive oxide material on the gate insulating film and the semiconductor active layer, The conductive thin film is patterned into a desired shape to form the source electrode and the drain electrode that are conducted to the semiconductor active layer. An interlayer insulating film is formed on the upper surface of the source electrode and the drain electrode and the upper surface of the gate insulating film excluding the upper surface, and a through-hole leading to the drain electrode is formed in the interlayer insulating film by photolithography, and the interlayer insulating film The thin film transistor circuit is configured by forming the pixel electrode that is electrically connected to the drain electrode through the through hole on the upper surface of the thin film transistor.

請求項の発明は、請求項記載の薄膜トランジスタ基板の製造方法において、前記第1の下地層の膜厚が2nm以上7μm以下であることを特徴とする。 The invention of claim 2 is the method for producing a TFT substrate of claim 1, wherein the thickness of the first undercoat layer is 2nm or more 7μm or less.

請求項の発明は、請求項1または2記載の薄膜トランジスタ基板の製造方法において、前記第1の下地層及び前記第2の下地層の少なくとも一方が、紫外線硬化樹脂または熱硬化性樹脂であることを特徴とする。
請求項の発明は、請求項1または2記載の薄膜トランジスタ基板の製造方法において、前記無機材料からなる前記第1の下地層及び前記第2の下地層の少なくとも一方が、酸化物、窒化物、酸化窒化物の何れかであることを特徴とする。
It the invention of claim 3, in the manufacturing method of a thin film transistor substrate according to claim 1 or 2, wherein at least one of said first base layer and the second base layer, an ultraviolet curable resin or a thermosetting resin It is characterized by.
The invention of claim 4 is the method of manufacturing a thin film transistor substrate according to claim 1 or 2 , wherein at least one of the first underlayer and the second underlayer made of the inorganic material is an oxide, a nitride, It is one of oxynitrides.

請求項の発明は、請求項記載の薄膜トランジスタ基板の製造方法において、前記紫外線硬化樹脂または熱硬化性樹脂がアクリル系樹脂、有機ケイ素系樹脂、ポリシロキサン樹脂のいずれかであることを特徴とする。
請求項の発明は、請求項記載の薄膜トランジスタ基板の製造方法において、前記酸化物または窒化物または酸化窒化物が、酸化珪素、酸化窒化珪素、窒化珪素、アルミナ、酸化チタン、酸化ニオブ、酸化ガリウムのいずれかであることを特徴とする。
According to a fifth aspect of the present invention, in the method of manufacturing a thin film transistor substrate according to the third aspect , the ultraviolet curable resin or the thermosetting resin is any one of an acrylic resin, an organosilicon resin, and a polysiloxane resin. To do.
The invention of claim 6 is the method for manufacturing a thin film transistor substrate according to claim 4 , wherein the oxide or nitride or oxynitride is silicon oxide, silicon oxynitride, silicon nitride, alumina, titanium oxide, niobium oxide, or oxide. It is one of gallium.

請求項の発明は、画像表示装置であって、請求項1乃至請求項の何れかに記載の薄膜トランジスタ基板の製造方法で製造された薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設けられた画像表示媒体とを備えることを特徴とする。
請求項の発明は、請求項記載の画像表示装置において、前記画像表示媒体が液晶であることを特徴とする。
請求項の発明は、請求項に記載の画像表示装置において、前記画像表示媒体が電気泳動方式によるものであることを特徴とする。
A seventh aspect of the present invention is an image display device, the thin film transistor substrate manufactured by the method of manufacturing a thin film transistor substrate according to any one of the first to sixth aspects, and an image display provided on the thin film transistor substrate. And a medium.
According to an eighth aspect of the present invention, in the image display device according to the seventh aspect , the image display medium is a liquid crystal.
According to a ninth aspect of the present invention, in the image display device according to the seventh aspect , the image display medium is an electrophoretic type.

本発明かかる薄膜トランジスタ基板の製造方法及び製造方法で製造された薄膜トランジスタ基板を用いてなる画像表示装置によれば、薄膜トランジスタが形成される可撓性基材の一方の面に設けた第1の下地層の膜厚を薄膜トランジスタが形成されない可撓性基材の他方の面に設けた第2の下地層の膜厚よりも薄くし、そして、第1の下地層の上に酸化物からなる半導体活性層、ゲート電極、ソース電極、ドレイン電極及びゲート電極と半導体活性層の間に配置されたゲート絶縁膜からなる薄膜トランジスタおよび該トランジスタと電気的接点を有する導電材料によって構成した配線からなる半導体回路が形成されるようにしたので、膜剥がれが起こりにくく、かつ耐久性及び信頼性に優れた可撓性の薄膜トランジスタ基板及びこれを用いた画像表示装置が実現できる。 According to the thin film transistor substrate manufacturing method and the image display device using the thin film transistor substrate manufactured by the manufacturing method according to the present invention , the first lower surface provided on one surface of the flexible base material on which the thin film transistor is formed is provided. The thickness of the base layer is made thinner than the thickness of the second base layer provided on the other surface of the flexible base material on which the thin film transistor is not formed, and the semiconductor activity made of oxide on the first base layer A semiconductor circuit comprising a layer, a gate electrode, a source electrode, a drain electrode, a thin film transistor comprising a gate insulating film disposed between the gate electrode and the semiconductor active layer, and a wiring constituted by a conductive material having an electrical contact with the transistor is formed. As described above, a flexible thin film transistor substrate that does not easily peel off and has excellent durability and reliability, and a method using the same Image display device can be realized.

また、本発明によれば、第1の下地層の膜厚を2nm以上7μm以下の範囲に制御することで膜剥がれが起こりにくくかつ生産性に優れた可撓性の薄膜トランジスタ基板及びこれを用いた画像表示装置を提供できる。   In addition, according to the present invention, a flexible thin film transistor substrate that is less prone to film peeling and excellent in productivity by controlling the film thickness of the first underlayer in the range of 2 nm to 7 μm and the same are used. An image display device can be provided.

(第1の実施の形態)
以下、本発明にかかる薄膜トランジスタ基板の製造方法及び該製造方法で製造された薄膜トランジスタ基板を用いてなる画像表示装置の実施の形態について図面を参照して詳細に説明する。
(First embodiment)
Embodiments of a thin film transistor substrate manufacturing method and an image display device using the thin film transistor substrate manufactured by the manufacturing method according to the present invention will be described below in detail with reference to the drawings.

本発明で使用する可撓性基材1は可撓性であれば良く、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、液晶性ポリマー等を使用することができる。ただし、本発明にかかる可撓性基材1は、これらに限定されるものでは無い。
また、これらの可撓性基材を構成する材料に、公知の添加剤、例えば、帯電防止剤、紫外線吸収剤、可塑剤、滑剤、着色剤、酸化防止剤、難燃剤等を含有させたものも使用することができる。これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。
The flexible substrate 1 used in the present invention is only required to be flexible. Specifically, polymethyl methacrylate, polyacrylate, polycarbonate, polystyrene, polyethylene sulfide, polyethersulfone, polyolefin, polyethylene terephthalate, polyethylene naphthalate. , Cycloolefin polymer, polyethersulfene, triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, weather resistant polyethylene terephthalate, weather resistant polypropylene, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, polyimide Fluorine resin, cyclic polyolefin resin, liquid crystal polymer and the like can be used. However, the flexible base material 1 concerning this invention is not limited to these.
In addition, the materials constituting these flexible base materials contain known additives such as antistatic agents, ultraviolet absorbers, plasticizers, lubricants, colorants, antioxidants, flame retardants, etc. Can also be used. These may be used as a single substrate, but a composite substrate in which two or more kinds are laminated can also be used.

本発明で用いる第1及び第2の下地層2,3は有機材料、無機材料、有機無機ハイブリッド材料等が使用できる。また、第1及び第2の下地層の一部が導電性を帯びていても構わないが、少なくとも半導体回路が形成される最表面は絶縁性である必要がある。
上記有機材料としては、適度な硬度と機械的強度があれば、特に限定されるものではない。ただし、電離放射線や紫外線の照射による硬化樹脂や熱硬化性の樹脂が使用できる材料が好ましく、例えば、紫外線照射硬化型アクリル系樹脂、有機ケイ素系樹脂、熱硬化型ポリシロキサン樹脂が挙げられるがこれらに限定されるものではない。これらの材料はウェットコーティング法(ディップコーティング法、スピンコーティング法、フローコーティング法、スプレーコーティング法、ロールコーティング法、グラビアコーティング法等)、蒸着法、CVD(Chemical Vapor Deposition)法等の公知の方法により形成されるが、大面積への加工の容易さやコストの面からウェットコーティング法が特に好ましい。
For the first and second base layers 2 and 3 used in the present invention, an organic material, an inorganic material, an organic-inorganic hybrid material, or the like can be used. Further, part of the first and second underlayers may be conductive, but at least the outermost surface on which the semiconductor circuit is formed needs to be insulative.
The organic material is not particularly limited as long as it has appropriate hardness and mechanical strength. However, materials that can use curable resins or thermosetting resins by irradiation with ionizing radiation or ultraviolet rays are preferable, and examples include ultraviolet irradiation curable acrylic resins, organosilicon resins, and thermosetting polysiloxane resins. It is not limited to. These materials are produced by known methods such as wet coating (dip coating, spin coating, flow coating, spray coating, roll coating, gravure coating, etc.), vapor deposition, and CVD (Chemical Vapor Deposition). Although formed, the wet coating method is particularly preferable from the viewpoint of ease of processing into a large area and cost.

また、上記無機材料としては、酸化物、窒化物、酸化窒化物等の材料が特に好ましい。ただし、これらに限定されるものではない。具体的には酸化珪素、酸化窒化珪素、窒化珪素、アルミナ、酸化チタン、酸化ニオブ、酸化ガリウム等が挙げられるがこれらに限定されるものではない。また、これらの材料は必ずしも化学量論比通りの組成である必要はなく、密着性や応力値などを勘案して化学量論比からずれた組成を取ることもまた好ましく行われる。これらの材料はゾルゲル法を用いたウェットコーティング法、蒸着法(反応性蒸着法、プラズマアシスト蒸着法)、スパッタ法(RFマグネトロンスパッタ法、DCマグネトロンスパッタ法、反応性スパッタ法)、CVD法(プラズマCVD法、熱CVD法、光CVD法、How-wire CVD法)、レーザーアブレーション等の公知の方法によって形成される。また、有機無機ハイブリッド材料としては、有機材料中にシリカ粒子やチタニア粒子を埋め込んだ材料など公知の材料が使用される。
第1及び第2の下地層は枚葉式で処理することも、また巻取作製することもできるが、安価かつ大量に供給できるという観点から巻取作製されることが好ましい。
また、この第1及び第2の下地層は可撓性基材の両面に形成されている必要がある。そうすることで、可撓性基材からの脱ガス等を防ぎ信頼性の高い半導体回路を実現すると同時に、可撓性基材の機械的強度を高く保つことができる。
In addition, as the inorganic material, materials such as oxide, nitride, oxynitride and the like are particularly preferable. However, it is not limited to these. Specific examples include silicon oxide, silicon oxynitride, silicon nitride, alumina, titanium oxide, niobium oxide, and gallium oxide, but are not limited thereto. In addition, these materials do not necessarily have a composition in accordance with the stoichiometric ratio, and it is also preferable to take a composition that deviates from the stoichiometric ratio in consideration of adhesion and stress value. These materials are sol-gel wet coating, vapor deposition (reactive vapor deposition, plasma assisted vapor deposition), sputtering (RF magnetron sputtering, DC magnetron sputtering, reactive sputtering), CVD (plasma). It is formed by a known method such as a CVD method, a thermal CVD method, a photo CVD method, a How-wire CVD method) or laser ablation. As the organic-inorganic hybrid material, a known material such as a material in which silica particles or titania particles are embedded in an organic material is used.
The first and second underlayers can be processed in a single-wafer type or can be wound and produced, but are preferably wound and produced from the viewpoint that they can be supplied at low cost and in large quantities.
Further, the first and second underlayers need to be formed on both surfaces of the flexible base material. By doing so, it is possible to prevent degassing from the flexible base material and realize a highly reliable semiconductor circuit, and at the same time, keep the mechanical strength of the flexible base material high.

また、半導体回路4が形成される側の可撓性基材1の表面に形成された第1の下地層2の膜厚は、半導体回路4が形成されない側の可撓性基材1の裏面に形成された第2の下地層3の膜厚よりも薄くしてある。このようにすることで、膜応力による半導体回路の剥がれを起こりにくくすると共に、厚く形成した第2の下地層3の存在によりカールを防ぐことができる。
また、第1の下地層2の膜厚を2nm以上7μm以下に制御することで信頼性が高くコストの安い薄膜トランジスタ基板を提供できる。2nmよりも膜厚が薄いと広い面積にわたって安定的に第1の下地層2を形成することが難しくなる。また7μmよりも膜厚が厚いと、膜が応力などで割れたりカールしたりする。
The film thickness of the first base layer 2 formed on the surface of the flexible substrate 1 on the side where the semiconductor circuit 4 is formed is the back surface of the flexible substrate 1 on the side where the semiconductor circuit 4 is not formed. It is made thinner than the film thickness of the 2nd foundation | substrate layer 3 formed in this. By doing so, it is possible to prevent peeling of the semiconductor circuit due to film stress and to prevent curling due to the presence of the thick second base layer 3.
Further, by controlling the film thickness of the first base layer 2 to be 2 nm or more and 7 μm or less, a thin film transistor substrate with high reliability and low cost can be provided. If the film thickness is thinner than 2 nm, it is difficult to stably form the first underlayer 2 over a wide area. On the other hand, if the film thickness is larger than 7 μm, the film is cracked or curled by stress or the like.

本実施の形態に示す半導体回路4は、図2に示すように、ゲート電極6、補助コンデンサー電極7、ゲート絶縁膜8、ソース電極9、ドレイン電極10、半導体活性層11、層間絶縁膜12、画素電極13を備えて構成される。
なお、半導体回路4は、前記各種電極を図示省略の電気的接点に接続するための導電材料からなる配線(図示せず)を含んでいる。
As shown in FIG. 2, the semiconductor circuit 4 shown in the present embodiment includes a gate electrode 6, an auxiliary capacitor electrode 7, a gate insulating film 8, a source electrode 9, a drain electrode 10, a semiconductor active layer 11, an interlayer insulating film 12, The pixel electrode 13 is provided.
The semiconductor circuit 4 includes a wiring (not shown) made of a conductive material for connecting the various electrodes to electrical contacts (not shown).

また、半導体回路4に用いるゲート電極6、ソース電極9、ドレイン電極10、補助コンデンサー電極7、画素電極13、走査線電極、信号線電極には、Al、Ta、Cr、Mo、Au、Ag、Cu等の金属材料、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化カドミウム(CdO)、酸化インジウムカドミウム(CdIn2O4)、酸化カドミウムスズ(Cd2SnO4)、酸化亜鉛スズ(Zn2SnO4)、酸化インジウム亜鉛(In-Zn-O)等の透明導電性酸化物材料などが好適に用いられる。ただし、これらに限定されるものではない。また、この酸化物材料に不純物をドープしたものも好適に用いられる。例えば、酸化インジウムにスズ(Sn)やモリブデン(Mo)、チタン(Ti)をドープしたもの、酸化スズにアンチモン(Sb)やフッ素(F)をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウム(Ga)をドープしたものなどである。この中では特に酸化インジウムにスズ(Sn)をドープした酸化インジウムスズ(通称ITO)が高い透明性と低い抵抗率のために特に好適に用いられる。 In addition, the gate electrode 6, the source electrode 9, the drain electrode 10, the auxiliary capacitor electrode 7, the pixel electrode 13, the scanning line electrode, and the signal line electrode used in the semiconductor circuit 4 include Al, Ta, Cr, Mo, Au, Ag, Metal materials such as Cu, indium oxide (In 2 O 3 ), tin oxide (SnO 2 ), zinc oxide (ZnO), cadmium oxide (CdO), indium cadmium oxide (CdIn 2 O 4 ), cadmium tin oxide (Cd 2 Transparent conductive oxide materials such as SnO 4 ), zinc tin oxide (Zn 2 SnO 4 ), and indium zinc oxide (In—Zn—O) are preferably used. However, it is not limited to these. Moreover, what doped this impurity to the oxide material is also used suitably. For example, indium oxide doped with tin (Sn), molybdenum (Mo), titanium (Ti), tin oxide doped with antimony (Sb) or fluorine (F), zinc oxide with indium, aluminum, gallium ( For example, doped with Ga). Among these, indium tin oxide (commonly known as ITO) in which tin (Sn) is doped into indium oxide is particularly preferably used because of high transparency and low resistivity.

また、上記導電性酸化物材料とAu、Ag、Cu、Cr、Al、Mg、Li、Taなどの金属の薄膜を複数積層したものも使用できる。この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜/金属薄膜/導電性酸化物薄膜の順に積層した3層構造が特に好適に用いられる。ゲート電極、ソース電極、ドレイン電極、補助コンデンサー電極、画素電極、走査線電極、信号線電極は同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにゲート電極と補助コンデンサー電極、ソース電極とドレイン電極は同一の材料であることがより望ましい。これらの電極は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができる。ただし、これらの方法に限定されるものではない。   In addition, a laminate in which a plurality of thin films of the conductive oxide material and a metal such as Au, Ag, Cu, Cr, Al, Mg, Li, and Ta are stacked can be used. In this case, a three-layer structure in which a conductive oxide thin film / metal thin film / conductive oxide thin film is laminated in order in order to prevent oxidation or deterioration with time of the metal material is particularly preferably used. The gate electrode, the source electrode, the drain electrode, the auxiliary capacitor electrode, the pixel electrode, the scanning line electrode, and the signal line electrode may be the same material, or may be all different materials. However, in order to reduce the number of steps, it is more desirable that the gate electrode and the auxiliary capacitor electrode, the source electrode and the drain electrode are made of the same material. These electrodes can be formed by a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD method, a photo CVD method, a hot wire CVD method, screen printing, letterpress printing, an ink jet method or the like. However, it is not limited to these methods.

本発明の画像表示装置に用いる酸化物からなる半導体活性層は亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウム、チタンのうち一種類以上の元素を含む酸化物である。例えば酸化亜鉛、酸化インジウム、酸化インジウム亜鉛、酸化スズ、酸化タングステン(WO)、酸化亜鉛ガリウムインジウム(In-Ga-Zn-O)等公知の材料が挙げられる。ただし、これらに限定されるものではない。酸化物からなる半導体活性層は低温で形成可能であるため、可撓性基材上に半導体回路を形成する際に特に好適に用いられる。これらの材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。また前記酸化物半導体材料の電子キャリア濃度が1018/cm3以下であることが望ましい。
酸化物半導体層はスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法、MBE(Molecular Beam Epitaxial)法、ゾルゲル法などの方法を用いて形成されるが、好ましくはスパッタ法、パルスレーザー堆積法、真空蒸着法、CVD法である。スパッタ法ではRFマグネトロンスパッタ法、DCスパッタ法、真空蒸着では加熱蒸着、電子ビーム蒸着、イオンプレーティング法、CVD法ではホットワイヤーCVD法、プラズマCVD法などが挙げられるがこれらに限定されるものではない。
The semiconductor active layer made of an oxide used in the image display device of the present invention is an oxide containing one or more elements of zinc, indium, tin, tungsten, magnesium, gallium, and titanium. For example, known materials such as zinc oxide, indium oxide, indium zinc oxide, tin oxide, tungsten oxide (WO), and zinc gallium indium oxide (In-Ga-Zn-O) can be used. However, it is not limited to these. Since the semiconductor active layer made of an oxide can be formed at a low temperature, it is particularly suitably used when forming a semiconductor circuit on a flexible substrate. The structure of these materials may be single crystal, polycrystal, microcrystal, crystal / amorphous mixed crystal, nanocrystal scattered amorphous, or amorphous. The electron carrier concentration of the oxide semiconductor material is preferably 10 18 / cm 3 or less.
The oxide semiconductor layer is formed by a sputtering method, a pulse laser deposition method, a vacuum deposition method, a CVD method, an MBE (Molecular Beam Epitaxial) method, a sol-gel method, or the like, but preferably a sputtering method or a pulse laser deposition method. The vacuum evaporation method and the CVD method. Examples of sputtering include RF magnetron sputtering, DC sputtering, vacuum deposition includes heating deposition, electron beam deposition, ion plating, and CVD includes hot wire CVD and plasma CVD. Absent.

本発明で用いられる薄膜トランジスタのゲート絶縁膜に用いる材料は、特に限定しないが、酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA (ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は1011Ωcm以上、望ましくは1014Ωcm以上であることが好ましい。
上記絶縁層は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。絶縁層の厚さは50nm〜2μmであることが望ましい。これらのゲート絶縁膜は単層として用いても構わないし、複数の層を積層したものを用いても構わないし、また成長方向に向けて組成を傾斜したものでも構わない。
The material used for the gate insulating film of the thin film transistor used in the present invention is not particularly limited, but silicon oxide, silicon nitride, silicon oxynitride (SiNxOy), aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, Inorganic materials such as zirconia oxide and titanium oxide, or polyacrylates such as PMMA (polymethyl methacrylate), PVA (polyvinyl alcohol), PS (polystyrene), transparent polyimide, polyester, epoxy, polyvinylphenol, polyvinyl alcohol, etc. However, it is not limited to these. In order to suppress the gate leakage current, the resistivity of the insulating material is 10 11 Ωcm or more, preferably 10 14 Ωcm or more.
The insulating layer is formed using a method such as vacuum deposition, ion plating, sputtering, laser ablation, plasma CVD, photo CVD, hot wire CVD, spin coating, dip coating, or screen printing. . The thickness of the insulating layer is desirably 50 nm to 2 μm. These gate insulating films may be used as a single layer, may be a laminate of a plurality of layers, or may have a composition inclined in the growth direction.

本発明で用いられる薄膜トランジスタ(半導体回路)の構成は特に限定されない。ボトムコンタクト型、トップコンタクト型のどちらであっても構わないし、トップコンタクト型、ボトムコンタクト型のどちらであっても構わない。また本発明で用いられる薄膜トランジスタ上に層間絶縁膜を設けさらにその上にドレイン電極と電気的に接続されている画素電極を設けることで、開口率を高くすることは好適に行われる。
層間絶縁膜としては絶縁性で実質的に透明であれば特に限定されない。例えば、酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。層間絶縁膜はゲート絶縁膜と同じ材料であっても構わないし、異なる材料であっても構わない。これらの層間絶縁膜は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
The configuration of the thin film transistor (semiconductor circuit) used in the present invention is not particularly limited. Either a bottom contact type or a top contact type may be used, and either a top contact type or a bottom contact type may be used. In addition, it is preferable to increase the aperture ratio by providing an interlayer insulating film over the thin film transistor used in the present invention and further providing a pixel electrode electrically connected to the drain electrode thereon.
The interlayer insulating film is not particularly limited as long as it is insulative and substantially transparent. For example, silicon oxide, silicon nitride, silicon oxynitride (SiNxOy), aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide and other inorganic materials, or PMMA (polymethyl methacrylate) Examples thereof include, but are not limited to, polyacrylates such as PVA (polyvinyl alcohol), PS (polystyrene), transparent polyimide, polyester, epoxy, polyvinylphenol, and polyvinyl alcohol. The interlayer insulating film may be the same material as the gate insulating film or may be a different material. These interlayer insulating films may be used as a single layer, or a laminate of a plurality of layers may be used.

また、ボトムゲート構造の素子の場合は半導体層の上を覆うような保護膜を設けることも好ましい。保護膜を用いることで、半導体層が湿度などで経時変化を受けたり、層間絶縁膜から影響を受けたりすることを防ぐことができる。保護膜として酸化シリコン、窒化シリコン、シリコンオキシナイトライド(SiNxOy)、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PS(ポリスチレン)、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール、フッ素系樹脂等が挙げられるがこれらに限定されるものではない。これらの保護膜は単層として用いても構わないし、複数の層を積層したものを用いても構わない。   In the case of an element having a bottom gate structure, it is also preferable to provide a protective film that covers the semiconductor layer. By using the protective film, it is possible to prevent the semiconductor layer from being changed with time due to humidity or the like or affected by the interlayer insulating film. As protective film, inorganic materials such as silicon oxide, silicon nitride, silicon oxynitride (SiNxOy), aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide, or PMMA (polymethyl methacrylate) ), And the like, but are not limited to these. PVA (polyvinyl alcohol), PS (polystyrene), transparent polyimide, polyester, epoxy, polyvinylphenol, polyvinyl alcohol, fluorine resin, and the like. These protective films may be used as a single layer or may be a laminate of a plurality of layers.

また、画素電極は薄膜トランジスタのドレイン電極と電気的に接続していなければならい。具体的には、層間絶縁膜をスクリーン印刷などの方法でパターン印刷してドレイン電極の部分に層間絶縁膜を設けない方法などや、層間絶縁膜を全面に塗布し、そのあとレーザービーム等相関絶縁膜に穴を空ける方法などが挙げられる。   The pixel electrode must be electrically connected to the drain electrode of the thin film transistor. Specifically, the interlayer insulation film is patterned by screen printing or the like, and the interlayer insulation film is not provided on the drain electrode, or the interlayer insulation film is applied over the entire surface and then correlated with laser beams, etc. For example, a method of making a hole in the film.

本発明における画像表示要素5としては、液晶を封入した液晶表示装置、分散媒溶液と電荷を帯びた電気泳動粒子とを充填した電気泳動表示装置、分散媒溶液に分散された電荷を帯びた表面領域を有する回転粒子を充填した回転粒子表示装置、気体中に固体状物質が分散質として安定に浮遊するエアロゾル状態で高流動性を示す粉流体を封入した粉流体を移動させる電子粉流体方式表示装置等が挙げられるが特に液晶表示装置および電気泳動表示装置が望ましい。これらの画像表示要素は可撓性であることが求められる。
なお、本発明の一実施の形態を図面を用いて説明するが、本発明はこれにより限定されるものではない。
As the image display element 5 in the present invention, a liquid crystal display device in which liquid crystal is encapsulated, an electrophoretic display device filled with a dispersion medium solution and charged electrophoretic particles, and a surface having a charge dispersed in the dispersion medium solution Rotating particle display device filled with rotating particles having a region, electro-powder fluid system display that moves a pulverulent fluid enclosing a pulverulent fluid that exhibits high fluidity in an aerosol state in which a solid substance is stably suspended as a dispersoid in a gas Examples thereof include a liquid crystal display device and an electrophoretic display device. These image display elements are required to be flexible.
An embodiment of the present invention will be described with reference to the drawings, but the present invention is not limited thereto.

次に、本発明の実施例について説明する。
半導体回路形成用の基材1としてはPEN(ポリエチレンナフタレート)125mm [帝人デュポン社製Q65FA]を使用し、表1に示すような第1及び第2の下地層を形成した。
Next, examples of the present invention will be described.
As the substrate 1 for forming a semiconductor circuit, PEN (polyethylene naphthalate) 125 mm [Q65FA manufactured by Teijin DuPont Co., Ltd.] was used, and first and second underlayers as shown in Table 1 were formed.

Figure 0005272342
Figure 0005272342

表1において、第1及び第2の下地層を形成するSiO2膜はプラズマCVD法で形成した。原料としてはTEOS(テトラエトキシオルソシリケート)および酸素ガスを用いた。TEOSは80℃にて暖めO2ガス[流量5SCCM]をキャリアガスとして導入した。動作圧力は0.002Torr、投入電力500Wとし成膜時にはPENフィルムを50℃にて暖めた。膜厚は成膜時間を調整することで変化させた。
また、アクリル系樹脂はバーコート法でPENフィルム上に形成し、紫外線で硬化させた。膜厚はバーコーターの線数で変化させた。
In Table 1, the SiO2 film for forming the first and second underlayers was formed by the plasma CVD method. TEOS (tetraethoxyorthosilicate) and oxygen gas were used as raw materials. TEOS was warmed at 80 ° C. and O 2 gas [flow rate 5 SCCM] was introduced as a carrier gas. The operating pressure was 0.002 Torr, the input power was 500 W, and the PEN film was warmed at 50 ° C. during film formation. The film thickness was changed by adjusting the film formation time.
The acrylic resin was formed on the PEN film by a bar coating method and cured with ultraviolet rays. The film thickness was changed by the number of lines of the bar coater.

こうして作製した種々の可撓性基材フィルム上にAlを抵抗加熱蒸着法で50nm形成した。そして、該Al薄膜を所望の形状にパターニングし、ゲート電極6および補助コンデンサー電極7とした。さらにその上に窒化シリコン(Si3N4)のターゲットを用いてRFスパッタ法でSiON薄膜を330nm形成し、ゲート絶縁膜8とした。さらに、半導体活性層11として、InGaZnO4ターゲットを用いアモルファスIn-Ga-Zn-O薄膜をRFスパッタ法で35nm形成し、所望の形状にパターニングした。その上に、レジストを塗布し、乾燥、現像を行った後、Alを抵抗加熱蒸着法で70nm形成し、リフトオフを行いソース電極9およびドレイン電極10とした。さらに、エポキシ系樹脂を厚さ3μmスピンコート法で塗布し、フォトリソグラフィー法でドレイン電極上に貫通孔を開け、層間絶縁膜12とした。そして最後にAlを抵抗加熱蒸着法で100nm成膜しパターニングを行い、画素電極13とした。各膜の作成条件を表2に示す。
なお、成膜は全て室温で行った。ここで作製した半導体回路の薄膜トランジスタ画素数は80×60、画素サイズは250μm×250μmである。こうして作成された可撓性のある半導体回路の上に電気泳動型画像表示要素5を貼り付けて電気泳動型画像表示装置を作製した。
On the various flexible base films thus prepared, Al was formed in a thickness of 50 nm by resistance heating vapor deposition. The Al thin film was patterned into a desired shape to form a gate electrode 6 and an auxiliary capacitor electrode 7. Further, a SiON thin film having a thickness of 330 nm was formed thereon by RF sputtering using a silicon nitride (Si 3 N 4 ) target to form a gate insulating film 8. Furthermore, as the semiconductor active layer 11, an amorphous In—Ga—Zn—O thin film was formed to 35 nm by RF sputtering using an InGaZnO 4 target and patterned into a desired shape. On top of that, a resist was applied, dried and developed, and then Al was formed to 70 nm by resistance heating vapor deposition, and lift-off was performed to form the source electrode 9 and the drain electrode 10. Further, an epoxy resin was applied by a spin coating method with a thickness of 3 μm, and a through hole was formed on the drain electrode by a photolithography method to form an interlayer insulating film 12. Finally, Al was deposited to a thickness of 100 nm by resistance heating vapor deposition and patterned to form a pixel electrode 13. Table 2 shows the conditions for forming each film.
All film formation was performed at room temperature. The number of thin film transistor pixels of the semiconductor circuit manufactured here is 80 × 60, and the pixel size is 250 μm × 250 μm. The electrophoretic image display element 5 was pasted on the flexible semiconductor circuit thus prepared to produce an electrophoretic image display device.

Figure 0005272342
Figure 0005272342

形成した可撓性のある半導体回路の膜剥がれの有無、及び素子のそり及び、こうして作製した電気泳動型画像表示装置の駆動状況を表3にまとめた。   Table 3 summarizes the presence or absence of film peeling of the formed flexible semiconductor circuit, the warp of the element, and the driving state of the electrophoretic image display device thus manufactured.

Figure 0005272342
Figure 0005272342

上記の結果から明らかな通り、第1の下地層2の膜厚が第2の下地層3よりも薄く、かつ第1の下地層2の膜厚が2nm以上7μm以下であれば、信頼性に優れた可撓性の画像表示装置を実現できる。   As is clear from the above results, if the thickness of the first underlayer 2 is thinner than that of the second underlayer 3 and the thickness of the first underlayer 2 is 2 nm or more and 7 μm or less, the reliability is improved. An excellent flexible image display device can be realized.

本発明の実施の形態における画像表示装置の概略断面図である。It is a schematic sectional drawing of the image display apparatus in embodiment of this invention. 本発明の画像表示装置のほぼ1画素分に相当する部分断面図である。FIG. 3 is a partial cross-sectional view corresponding to approximately one pixel of the image display device of the present invention.

符号の説明Explanation of symbols

1……可撓性基材、2……第1の下地層、3……第2の下地層、4……半導体回路、5……画像表示要素、6……ゲート電極、7……補助コンデンサー電極、8……ゲート絶縁膜、9……ソース電極、10……ドレイン電極、11……半導体活性層、12……層間絶縁膜、13……画素電極。   DESCRIPTION OF SYMBOLS 1 ... Flexible base material, 2 ... 1st base layer, 3 ... 2nd base layer, 4 ... Semiconductor circuit, 5 ... Image display element, 6 ... Gate electrode, 7 ... Auxiliary Capacitor electrode, 8... Gate insulating film, 9... Source electrode, 10... Drain electrode, 11... Semiconductor active layer, 12.

Claims (9)

可撓性基材と、第1の下地層と、第2の下地層と、ゲート電極、補助コンデンサー電極、ゲート絶縁層、ソース電極、ドレイン電極及び金属酸化物からなる半導体活性層、画素電極を有する薄膜トランジスタ回路とを備える薄膜トランジスタ基板の製造方法であって、
前記可撓性基材の第1の面である表面に、有機材料、無機材料、有機無機ハイブリッド材料の何れからなる前記第1の下地層をウェットコーティング法、蒸着法、CVD法の何れかの方法で形成し、
前記可撓性基材の第2の面である裏面に、有機材料、無機材料、有機無機ハイブリッド材料の何れからなる前記第2の下地層をウェットコーティング法、蒸着法、CVD法の何れかの方法で前記第1の下地層の膜厚より厚い膜厚で形成し、
前記第1の下地層上に金属材料もしくは透明導電性酸化物材料からなる導電性薄膜を形成し、
前記導電性薄膜を所望の形状にパターニングして前記ゲート電極及び前記補助コンデンサー電極を形成し、
前記ゲート電極及び前記補助コンデンサー電極の上面と当該上面を除く前記第1の下地層の上面に前記ゲート絶縁膜を形成し、
前記ゲート絶縁膜上にアモルファス薄膜を形成し、
前記アモルファス薄膜を所望の形状にパターニングして前記ゲート電極と対向する半導体活性層を形成し、
前記ゲート絶縁膜及び前記半導体活性層上に金属材料もしくは透明導電性酸化物材料からなる導電性薄膜を形成し、
前記導電性薄膜を所望の形状にパターニングして前記半導体活性層に導通される前記ソース電極及び前記ドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極の上面と当該上面を除く前記ゲート絶縁膜の上面に層間絶縁膜を形成し、
前記層間絶縁膜にフォトリソグラフィー法で前記ドレイン電極に通じる貫通孔を開け、
前記層間絶縁膜の上面に前記貫通孔を通して前記ドレイン電極に導通する前記画素電極を形成して前記薄膜トランジスタ回路を構成する、
ことを特徴とする薄膜トランジスタ基板の製造方法。
A flexible substrate, a first base layer, a second base layer, a gate electrode, an auxiliary capacitor electrode, a gate insulating layer, a source electrode, a drain electrode, a semiconductor active layer made of a metal oxide, and a pixel electrode A method of manufacturing a thin film transistor substrate comprising a thin film transistor circuit comprising:
The first base layer made of any one of an organic material, an inorganic material, and an organic-inorganic hybrid material is applied to the surface that is the first surface of the flexible base material by any of a wet coating method, a vapor deposition method, and a CVD method. Formed by the method
The second base layer made of any one of an organic material, an inorganic material, and an organic-inorganic hybrid material is applied to the back surface, which is the second surface of the flexible base material, by any one of a wet coating method, a vapor deposition method, and a CVD method. forming a thick film thickness than the thickness of the first undercoat layer by a method,
Forming a conductive thin film made of a metal material or a transparent conductive oxide material on the first underlayer;
Patterning the conductive thin film into a desired shape to form the gate electrode and the auxiliary capacitor electrode;
Forming the gate insulating film on the upper surface of the first base layer excluding the upper surface of the gate electrode and the auxiliary capacitor electrode and the upper surface;
Forming an amorphous thin film on the gate insulating film;
Patterning the amorphous thin film into a desired shape to form a semiconductor active layer facing the gate electrode;
Forming a conductive thin film made of a metal material or a transparent conductive oxide material on the gate insulating film and the semiconductor active layer;
Patterning the conductive thin film into a desired shape to form the source electrode and the drain electrode connected to the semiconductor active layer;
Forming an interlayer insulating film on the upper surface of the gate insulating film excluding the upper surface of the source electrode and the drain electrode and the upper surface;
Opening a through-hole leading to the drain electrode by photolithography in the interlayer insulating film,
Forming the pixel electrode conducting to the drain electrode through the through hole on the upper surface of the interlayer insulating film to constitute the thin film transistor circuit;
A method for manufacturing a thin film transistor substrate, comprising:
前記第1の下地層の膜厚が2nm以上7μm以下であることを特徴とする請求項記載の薄膜トランジスタ基板の製造方法。 Method for producing a TFT substrate of claim 1, wherein a thickness of the first undercoat layer is 2nm or more 7μm or less. 前記第1の下地層及び前記第2の下地層の少なくとも一方が、紫外線硬化樹脂または熱硬化性樹脂であることを特徴とする請求項1または2記載の薄膜トランジスタ基板の製造方法。 The first at least one of the underlayer and the second underlayer, method according to claim 1 or 2, wherein the thin film transistor substrate is characterized in that an ultraviolet curable resin or a thermosetting resin. 前記無機材料からなる前記第1の下地層及び前記第2の下地層の少なくとも一方が、酸化物、窒化物、酸化窒化物の何れかであることを特徴とする請求項1または2記載の薄膜トランジスタ基板の製造方法。 3. The thin film transistor according to claim 1, wherein at least one of the first base layer and the second base layer made of the inorganic material is any one of oxide, nitride, and oxynitride. A method for manufacturing a substrate. 前記紫外線硬化樹脂または熱硬化性樹脂が、アクリル系樹脂、有機ケイ素系樹脂、ポリシロキサン樹脂のいずれかであることを特徴とする請求項記載の薄膜トランジスタ基板の製造方法。 4. The method of manufacturing a thin film transistor substrate according to claim 3, wherein the ultraviolet curable resin or the thermosetting resin is any one of an acrylic resin, an organosilicon resin, and a polysiloxane resin. 前記酸化物または窒化物または酸化窒化物が、酸化珪素、酸化窒化珪素、窒化珪素、アルミナ、酸化チタン、酸化ニオブ、酸化ガリウムのいずれかであることを特徴とする請求項記載の薄膜トランジスタ基板の製造方法。 5. The thin film transistor substrate according to claim 4, wherein the oxide, nitride, or oxynitride is any one of silicon oxide, silicon oxynitride, silicon nitride, alumina, titanium oxide, niobium oxide, and gallium oxide. Production method. 請求項1乃至請求項の何れかに記載の薄膜トランジスタ基板の製造方法で製造された薄膜トランジスタ基板と、前記薄膜トランジスタ基板上に設けられた画像表示媒体とを備えることを特徴とする画像表示装置。 The image display apparatus characterized by comprising: a thin film transistor substrate produced by the TFT substrate manufacturing method according, to the image display medium provided on the TFT substrate in any one of claims 1 to 6. 前記画像表示媒体が液晶であることを特徴とする請求項記載の画像表示装置。 8. The image display device according to claim 7, wherein the image display medium is a liquid crystal. 前記画像表示媒体が電気泳動方式によるものであることを特徴とする請求項に記載の画像表示装置。 The image display device according to claim 7 , wherein the image display medium is of an electrophoretic method.
JP2007184209A 2007-07-13 2007-07-13 Thin film transistor substrate manufacturing method and image display device Expired - Fee Related JP5272342B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007184209A JP5272342B2 (en) 2007-07-13 2007-07-13 Thin film transistor substrate manufacturing method and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007184209A JP5272342B2 (en) 2007-07-13 2007-07-13 Thin film transistor substrate manufacturing method and image display device

Publications (2)

Publication Number Publication Date
JP2009021480A JP2009021480A (en) 2009-01-29
JP5272342B2 true JP5272342B2 (en) 2013-08-28

Family

ID=40360845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007184209A Expired - Fee Related JP5272342B2 (en) 2007-07-13 2007-07-13 Thin film transistor substrate manufacturing method and image display device

Country Status (1)

Country Link
JP (1) JP5272342B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182819A (en) 2009-02-04 2010-08-19 Sony Corp Thin-film transistor, and display device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102097932B1 (en) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device and manufacturing method thereof
WO2011027701A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101519893B1 (en) 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Transistor
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
CN103426935A (en) 2009-11-27 2013-12-04 株式会社半导体能源研究所 Semiconductor device and method for manufacturing the same
JP5756605B2 (en) * 2010-06-15 2015-07-29 株式会社カネカ Thin film transistor
JP5782695B2 (en) * 2010-09-29 2015-09-24 凸版印刷株式会社 Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device
JP6135427B2 (en) * 2013-09-27 2017-05-31 凸版印刷株式会社 Thin film transistor array and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002221707A (en) * 2001-01-26 2002-08-09 Sharp Corp Thin film laminated device with substrate and display device using it
JP5126729B2 (en) * 2004-11-10 2013-01-23 キヤノン株式会社 Image display device
KR101171192B1 (en) * 2005-10-21 2012-08-06 삼성전자주식회사 Tft substrate and making method of the same
KR100732849B1 (en) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 Organic light emitting display device

Also Published As

Publication number Publication date
JP2009021480A (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP5272342B2 (en) Thin film transistor substrate manufacturing method and image display device
EP2290726B1 (en) Flexible display and method for manufacturing the same
WO2012043338A1 (en) Thin film transistor, method for manufacturing same, and image display device provided with thin film transistor
JP5320746B2 (en) Thin film transistor
JP2007115808A (en) Transistor
TWI508186B (en) Method for manufacturing thin film transistor, thin film transistor and image display device
TWI566411B (en) Thin film transistor, method for manufacturing the same and image display device
JP2008286911A (en) Image display device
CN106935633A (en) The manufacture method of display panel and display panel
CN1967867A (en) Display device and method for manufacturing the same
JP2010263182A (en) Thin film transistor, and image display unit
JP5655277B2 (en) Thin film transistor and active matrix display
JP2010087223A (en) Thin film transistor and active matrix display
JP2007214319A (en) Thin film transistor and its electronic display
JP2011176153A (en) Thin film transistor substrate
WO2014084051A1 (en) Oxide semiconductor element, method for manufacturing oxide semiconductor element, display device and image sensor
JP2011049297A (en) Method of manufacturing thin film transistor
JP5604938B2 (en) Thin film transistor and manufacturing method thereof
JP5124976B2 (en) Display device and manufacturing method thereof
CN109643659B (en) Organic thin film transistor, method of manufacturing the same, and image display device
JPWO2017208923A1 (en) Organic thin film transistor and image display device
JP5782695B2 (en) Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device
JP2012204398A (en) Thin film transistor and manufacturing method therefor, and image display device using thin film transistor
JP5577796B2 (en) Thin film transistor and manufacturing method thereof
JP2013138085A (en) Flexible thin film transistor manufacturing method and flexible thin film transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130429

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5272342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees