JP5782695B2 - Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device - Google Patents

Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device Download PDF

Info

Publication number
JP5782695B2
JP5782695B2 JP2010219223A JP2010219223A JP5782695B2 JP 5782695 B2 JP5782695 B2 JP 5782695B2 JP 2010219223 A JP2010219223 A JP 2010219223A JP 2010219223 A JP2010219223 A JP 2010219223A JP 5782695 B2 JP5782695 B2 JP 5782695B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor layer
protective film
insulating film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010219223A
Other languages
Japanese (ja)
Other versions
JP2012074596A (en
Inventor
典昭 池田
典昭 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2010219223A priority Critical patent/JP5782695B2/en
Publication of JP2012074596A publication Critical patent/JP2012074596A/en
Application granted granted Critical
Publication of JP5782695B2 publication Critical patent/JP5782695B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタ及び薄膜トランジスタを備える画像表示装置の構造と、薄膜トランジスタ及び画像表示装置の製造方法に関するものである。   The present invention relates to a structure of a thin film transistor and an image display device including the thin film transistor, and a method for manufacturing the thin film transistor and the image display device.

近年、アクティブマトリクス型画像表示装置のスイッチング素子として薄膜トランジスタが広く使用されている。
現在商品化されている薄膜トランジスタにおいて、半導体層としてアモルファスファスシリコンや多結晶シリコンなどのシリコン材料を使用したものが主流となっている。しかしながら、アモルファスシリコンは移動度が１ｃｍ2／Ｖｓ以下と低く、また、多結晶シ
リコンは大面積での成膜が困難であるという問題がある。 In recent years, thin film transistors have been widely used as switching elements in active matrix image display devices.
In the thin film transistors currently on the market, those using a silicon material such as amorphous silicon or polycrystalline silicon as a semiconductor layer are mainly used. However, amorphous silicon has a low mobility of 1 cm 2 / Vs or less, and polycrystalline silicon has a problem that it is difficult to form a film over a large area.

さらに、シリコン材料はそのバンドギャップが１．４〜１．８ｅＶ程度であり、可視光領域において光感度を持つため、遮光膜が必要である。
その問題を解決するため、大面積に成膜可能であり、アモルファスシリコンの数倍〜１０倍以上という能力を有する酸化物材料を半導体層として使用する酸化物薄膜トランジスタの開発が盛んに行われている。 Furthermore, a silicon material has a band gap of about 1.4 to 1.8 eV and has photosensitivity in the visible light region, so that a light shielding film is necessary.
In order to solve the problem, an oxide thin film transistor using an oxide material which can be formed in a large area and has an ability of several times to 10 times or more that of amorphous silicon as a semiconductor layer has been actively developed. .

酸化物薄膜トランジスタの半導体層としてはＺｎＯ系材料の検討が進められている。特に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）は、良好な薄膜トランジスタ特性を示す材料として注目されている（非特許文献１）。
また、ＩＧＺＯはバンドギャップの値が３ｅＶ以上とシリコン材料と比較してバンドギャップが大きく可視光領域において透明であるという特徴を持っており、シリコン材料では実現できない新たなディスプレイ構造も提案されている（特許文献１）。 As a semiconductor layer of an oxide thin film transistor, a ZnO-based material is being studied. In particular, In—Ga—Zn—O (IGZO) has attracted attention as a material exhibiting favorable thin film transistor characteristics (Non-Patent Document 1).
In addition, IGZO has a band gap value of 3 eV or more, and has a feature that the band gap is large compared to silicon materials and is transparent in the visible light region, and a new display structure that cannot be realized with silicon materials has been proposed. (Patent Document 1).

しかしながら、酸化物材料を半導体層として用いた薄膜トランジスタにおいて、半導体層を成膜した後の工程において、半導体層のバックチャネル部がダメージを受けることで、素子特性が劣化するという問題がある。
また、酸化物材料が水や空気中の酸素などに触れることにより、その素子特性が大きく変化するという報告がある（非特許文献２、非特許文献３）。 However, in a thin film transistor using an oxide material as a semiconductor layer, there is a problem in that element characteristics deteriorate due to damage to the back channel portion of the semiconductor layer in a step after the semiconductor layer is formed.
In addition, there is a report that element characteristics change greatly when an oxide material is exposed to water or oxygen in the air (Non-patent Documents 2 and 3).

特開２００７−２９８６０１号公報JP 2007-298601 A

Ｋ．Ｎｏｍｕｒａ，ｅｔ．ａｌ．，Ｎａｔｕｒｅ，４３２，４８８（２００４）．K. Nomura, et. al. , Nature, 432, 488 (2004). Ｊ．Ｓ．Ｐａｒｋ，ｅｔ．ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，９２，０７２１０４（２００８）．J. et al. S. Park, et. al. , Appl. Phys. Lett. , 92, 072104 (2008). Ｄ．Ｋａｎｇ，ｅｔ．ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，９０，１９２１０１（２００７）．D. Kang, et. al. , Appl. Phys. Lett. , 90, 192101 (2007).

上述したように、非特許文献１に記載されているような、酸化物材料を半導体層の材料として用いた薄膜トランジスタでは、半導体層のチャネル部がダメージを受けることで、素子特性が劣化するという問題がある。
また、上述した非特許文献２や非特許文献３に記載されているように、酸化物材料は、水や空気中の酸素等に触れることにより、その素子特性が大きく変化するという物性を有する。このため、酸化物材料を半導体層の材料として用いた薄膜トランジスタでは、半導体層が水や空気中の酸素等に触れることにより、素子特性が劣化するという問題がある。 As described above, in a thin film transistor using an oxide material as a material for a semiconductor layer as described in Non-Patent Document 1, a problem is that device characteristics deteriorate due to damage to a channel portion of the semiconductor layer. There is.
Further, as described in Non-Patent Document 2 and Non-Patent Document 3 described above, an oxide material has a physical property that its element characteristics change greatly when it is exposed to water or oxygen in the air. For this reason, in a thin film transistor using an oxide material as a material for a semiconductor layer, there is a problem that element characteristics deteriorate when the semiconductor layer is exposed to water or oxygen in the air.

本発明では、上記の問題に対し、酸化物材料を半導体層の材料として用いた薄膜トランジスタにおいて、半導体層のチャネル部を、半導体層を成膜した後の薄膜トランジスタ作製工程によるダメージから保護することにより、良好なトランジスタ特性を得るとともに、薄膜トランジスタを製造する際の工程数を削減することで、作製コストを低減させることが可能な、薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタ及び画像表示装置の製造方法を提供することを目的とする。   In the present invention, in the thin film transistor using an oxide material as a material for the semiconductor layer, the channel portion of the semiconductor layer is protected from damage due to the thin film transistor manufacturing process after forming the semiconductor layer. A thin film transistor, an image display device including the thin film transistor, a thin film transistor, and a method for manufacturing the image display device, which can obtain good transistor characteristics and reduce the manufacturing cost by reducing the number of steps in manufacturing the thin film transistor. The purpose is to provide.

本発明のうち、請求項１に記載した発明は、第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板及び前記ゲート電極及び前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、を備え、
前記保護膜は、無機材料または有機材料で形成され、且つ前記半導体層を設けた後に連続して設けられ、
前記無機材料は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかであり、
前記有機材料は、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかであり、
前記保護膜の抵抗率は、１０14Ωｃｍ以上であり、
前記キャパシタ電極の全部は、平面視で前記ドレイン電極の少なくとも一部と重なっていることを特徴とする薄膜トランジスタである。 Of the present invention, the invention described in claim 1, provided with the first substrate, to the gate electrode and the capacitor electrode provided on the first substrate, the first substrate and the gate electrode and the capacitor electrode on the A gate insulating film, a semiconductor layer provided on the gate insulating film, a protective film provided on the semiconductor layer, a source electrode and a drain electrode provided on the semiconductor layer and the protective film, With
The protective film is formed of an inorganic material or an organic material, and is provided continuously after the semiconductor layer is provided,
The inorganic material is any one of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, and titanium oxide.
The organic material is any one of polyacrylate, polyvinyl alcohol, polyvinyl phenol, fluororesin,
Resistivity of the protective film state, and are 10 14 [Omega] cm or higher,
All of the capacitor electrode is a thin film transistor which is characterized that you have overlap with at least a portion of the drain electrode in a plan view.

ここで、上述した、「保護膜は、半導体層を設けた後に連続して設けられている」とは、半導体層を設けた（成膜した）後に、パターニング工程等の処理を行うことなく、半導体層上に保護膜を設ける（成膜する）ことである。
次に、本発明のうち、請求項２に記載した発明は、前記半導体層は、前記ソース電極及び前記ドレイン電極のパターンと共通のマスクを用いてパターニングしたことを特徴とする請求項１に記載した薄膜トランジスタである。 Here, “the protective film is provided continuously after the semiconductor layer is provided” as described above means that after the semiconductor layer is provided (formed), without performing a process such as a patterning step, A protective film is provided (deposited) on the semiconductor layer.
Next, among the present inventions, the invention described in claim 2 is characterized in that the semiconductor layer is patterned using a mask common to the patterns of the source electrode and the drain electrode. Thin film transistor.

次に、本発明のうち、請求項３に記載した発明は、前記半導体層は、インジウム、亜鉛、錫のうち少なくとも一つを含む金属酸化物材料であることを特徴とする請求項１または請求項２に記載した薄膜トランジスタである。
次に、本発明のうち、請求項４に記載した発明は、請求項１から請求項３のいずれか１項に記載した薄膜トランジスタを備える画像表示装置であって、前記保護膜、前記ソース電極及び前記ドレイン電極上に設けられた層間絶縁膜と、当該層間絶縁膜上に設けられ且つ前記ドレイン電極と電気的に接続した画素電極と、当該画素電極上に設けられた表示要素と、当該表示要素上に設けられた対向電極と、当該対向電極上に設けられた第二基板と、を備えることを特徴とする画像表示装置である。 Next, of the present invention, in the invention described in claim 3, the semiconductor layer is a metal oxide material containing at least one of indium, zinc, and tin. The thin film transistor according to Item 2.
Next, among the present inventions, an invention described in claim 4 is an image display device including the thin film transistor according to any one of claims 1 to 3, wherein the protective film, the source electrode, An interlayer insulating film provided on the drain electrode; a pixel electrode provided on the interlayer insulating film and electrically connected to the drain electrode; a display element provided on the pixel electrode; and the display element An image display device comprising: a counter electrode provided on the second electrode; and a second substrate provided on the counter electrode.

次に、本発明のうち、請求項５に記載した発明は、前記半導体層および前記保護膜は、前記ゲート絶縁膜上の前記ゲート電極と前記ソース電極の配線が交差する部分に設けられていることを特徴とする請求項４に記載した画像表示装置である。
次に、本発明のうち、請求項６に記載した発明は、前記半導体層および前記保護膜は、少なくとも前記ゲート絶縁膜上の前記ソース電極の配線部分の一部に設けられていることを特徴とする請求項４に記載した画像表示装置である。 Next, of the present invention, in the invention described in claim 5, the semiconductor layer and the protective film are provided at a portion where the wiring of the gate electrode and the source electrode on the gate insulating film intersects. The image display device according to claim 4, wherein:
Next, of the present invention, the invention described in claim 6 is characterized in that the semiconductor layer and the protective film are provided at least in a part of the wiring portion of the source electrode on the gate insulating film. The image display device according to claim 4.

次に、本発明のうち、請求項７に記載した発明は、前記表示要素が液晶、有機エレクトロルミネッセンス、および電気泳動表示要素のいずれかである請求項５または請求項６に記載した画像表示装置である。
次に、本発明のうち、請求項８に記載した発明は、第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板及び前記ゲート電極及び前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、を備えた薄膜トランジスタの製造方法であって、
前記第一基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記第一基板及び前記ゲート電極上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に前記半導体層を形成する半導体層形成工程と、
前記半導体層上に前記保護膜を形成する保護膜形成工程と、
前記半導体層上に形成した前記保護膜をパターニングする第一パターニング工程と、
前記半導体層及び保護膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体層及び保護膜上に形成した前記ソース電極及び前記ドレイン電極と、前記ゲート絶縁膜上に形成した前記半導体層と、を同一工程でパターニングする第二パターニング工程と、を含み、
前記保護膜を、無機材料または有機材料で形成し、
前記無機材料を、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかとし、
前記有機材料を、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかとし、
前記保護膜の抵抗率を、１０14Ωｃｍ以上とし、
前記保護膜形成工程を、前記半導体層形成工程の後工程として半導体層形成工程と連続して行い、
前記ソース・ドレイン電極形成工程では、前記キャパシタ電極の全部が、平面視で前記ドレイン電極の少なくとも一部と重なるように、前記ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法である。 Next, among the present inventions, in the invention described in claim 7, the display element is any one of a liquid crystal, an organic electroluminescence, and an electrophoretic display element. It is.
Next, among the present inventions, the invention described in claim 8 is a first substrate, a gate electrode and a capacitor electrode provided on the first substrate, the first substrate, the gate electrode, and the capacitor electrode. A gate insulating film provided on the semiconductor layer; a semiconductor layer provided on the gate insulating film; a protective film provided on the semiconductor layer; a source electrode provided on the semiconductor layer and the protective film; A thin film transistor comprising a drain electrode,
Forming a gate electrode on the first substrate; and
Forming a gate insulating film on the first substrate and the gate electrode; and
A semiconductor layer forming step of forming the semiconductor layer on the gate insulating film;
A protective film forming step of forming the protective film on the semiconductor layer;
A first patterning step of patterning the protective film formed on the semiconductor layer;
A source / drain electrode forming step of forming the source electrode and the drain electrode on the semiconductor layer and the protective film;
A second patterning step of patterning the source electrode and the drain electrode formed on the semiconductor layer and the protective film and the semiconductor layer formed on the gate insulating film in the same step,
The protective film is formed of an inorganic material or an organic material,
The inorganic material is any one of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide,
The organic material is any one of polyacrylate, polyvinyl alcohol, polyvinyl phenol, fluororesin,
The resistivity of the protective film is 10 14 Ωcm or more,
The protective film forming step, have rows contiguous with the semiconductor layer formation step as a step after the semiconductor layer forming step,
In the source / drain electrode formation step, the drain electrode is formed so that all of the capacitor electrode overlaps at least a part of the drain electrode in plan view .

次に、本発明のうち、請求項９に記載した発明は、第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板、前記ゲート電極、前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、前記保護膜、前記ソース電極及び前記ドレイン電極上に設けられた層間絶縁膜と、当該層間絶縁膜上に設けられ且つ前記ドレイン電極と電気的に接続した画素電極と、当該画素電極上に設けられた表示要素と、当該表示要素上に設けられた対向電極と、当該対向電極上に設けられた第二基板と、を備える画像表示装置の製造方法であって、
前記第一基板上に前記ゲート電極及び前記キャパシタ電極を形成するゲート電極形成工程と、
前記第一基板、前記ゲート電極及び前記キャパシタ電極上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に前記半導体層を形成する半導体層形成工程と、
前記半導体層上に前記保護膜を形成する保護膜形成工程と、
前記半導体層上に形成した前記保護膜をパターニングする第一パターニング工程と、
前記半導体層及び保護膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体層及び保護膜上に形成した前記ソース電極及び前記ドレイン電極と、前記ゲート絶縁膜上に形成した前記半導体層と、を同一工程でパターニングする第二パターニング工程と、
前記保護膜、前記ソース電極及び前記ドレイン電極上に前記層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜上に前記画素電極を形成する画素電極形成工程と、
前記画素電極上に、前記表示要素、前記対向電極、前記第二基板を順に積層する積層工程と、を含み、
前記保護膜を、無機材料または有機材料で形成し、
前記無機材料を、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかとし、
前記有機材料を、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかとし、
前記保護膜の抵抗率を、１０14Ωｃｍ以上とし、
前記保護膜形成工程を、前記半導体層形成工程の後工程として半導体層形成工程と連続して行い、
前記ソース・ドレイン電極形成工程では、前記キャパシタ電極の全部が、平面視で前記ドレイン電極の少なくとも一部と重なるように、前記ドレイン電極を形成することを特徴とする画像表示装置の製造方法である。 Next, among the present inventions, the invention described in claim 9 includes a first substrate, a gate electrode and a capacitor electrode provided on the first substrate, the first substrate, the gate electrode, and the capacitor electrode. A gate insulating film provided on the semiconductor layer; a semiconductor layer provided on the gate insulating film; a protective film provided on the semiconductor layer; a source electrode provided on the semiconductor layer and the protective film; A drain electrode; an interlayer insulating film provided on the protective film; the source electrode; and the drain electrode; a pixel electrode provided on the interlayer insulating film and electrically connected to the drain electrode; and the pixel electrode A manufacturing method of an image display device comprising: a display element provided on a counter electrode provided on the display element; and a second substrate provided on the counter electrode,
Forming a gate electrode and the capacitor electrode on the first substrate;
Forming a gate insulating film on the first substrate, the gate electrode, and the capacitor electrode; and
A semiconductor layer forming step of forming the semiconductor layer on the gate insulating film;
A protective film forming step of forming the protective film on the semiconductor layer;
A first patterning step of patterning the protective film formed on the semiconductor layer;
A source / drain electrode forming step of forming the source electrode and the drain electrode on the semiconductor layer and the protective film;
A second patterning step of patterning the source electrode and the drain electrode formed on the semiconductor layer and the protective film and the semiconductor layer formed on the gate insulating film in the same step;
An interlayer insulating film forming step of forming the interlayer insulating film on the protective film, the source electrode and the drain electrode;
A pixel electrode forming step of forming the pixel electrode on the interlayer insulating film;
A stacking step of sequentially stacking the display element, the counter electrode, and the second substrate on the pixel electrode;
The protective film is formed of an inorganic material or an organic material,
The inorganic material is any one of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide,
The organic material is any one of polyacrylate, polyvinyl alcohol, polyvinyl phenol, fluororesin,
The resistivity of the protective film is 10 14 Ωcm or more,
The protective film forming step, have rows contiguous with the semiconductor layer formation step as a step after the semiconductor layer forming step,
In the source / drain electrode forming step, the drain electrode is formed so that all of the capacitor electrodes overlap at least a part of the drain electrode in plan view. .

本発明によれば、酸化物材料を半導体層の材料として用いた薄膜トランジスタにおいて、半導体層のチャネル部を、半導体層を成膜した後の薄膜トランジスタ作製工程によるダメージから保護しつつ、薄膜トランジスタを製造する際の工程数を削減することが可能となる。
これにより、良好なトランジスタ特性を得るとともに、作製コストを低減させることが可能な、薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタ及び画像表示装置の製造方法を提供することが可能となる。 According to the present invention, in a thin film transistor using an oxide material as a material for a semiconductor layer, the channel portion of the semiconductor layer is protected from damage due to the thin film transistor manufacturing process after the semiconductor layer is formed, and the thin film transistor is manufactured. The number of processes can be reduced.
Accordingly, it is possible to provide a thin film transistor, an image display device including the thin film transistor, a thin film transistor, and a method for manufacturing the image display device, which can obtain favorable transistor characteristics and reduce manufacturing costs.

また、本発明の請求項１に記載した発明によれば、保護膜を、半導体層を設けた後に連続して設ける（成膜する）ことにより、半導体層のチャネル部が薄膜トランジスタの作製工程で損傷を受けることを抑制して、チャネル部へのダメージを減少させることが可能となる。
また、本発明の請求項２に記載した発明によれば、半導体層を、ソース電極及びドレイン電極のパターンと共通のマスクを用いてパターニングすることにより、フォトリソグラフィ工程を一工程削減することが可能となり、薄膜トランジスタの作製コストを低減させ
ることが可能となる。 According to the first aspect of the present invention, the protective film is continuously provided (formed) after the semiconductor layer is provided, whereby the channel portion of the semiconductor layer is damaged in the manufacturing process of the thin film transistor. It is possible to reduce the damage to the channel portion.
Further, according to the invention described in claim 2 of the present invention, it is possible to reduce the photolithography process by one step by patterning the semiconductor layer using a common mask with the pattern of the source electrode and the drain electrode. Thus, the manufacturing cost of the thin film transistor can be reduced.

また、本発明の請求項５に記載した発明によれば、前記半導体層および前記保護膜は、前記ゲート絶縁膜上の前記ゲート電極と前記ソース電極の配線が交差する部分に設けられていることにより、ゲートとソースとの間にある膜の膜厚が大きくなるため、ゲートとソースとの間におけるリーク及び寄生容量を低減させることが可能となる。
また、本発明の請求項６に記載した発明によれば、前記半導体層および前記保護膜は、少なくとも前記ゲート絶縁膜上の前記ソース電極の配線部分の一部に設けられていることにより、ゲート絶縁膜下部に存在する電極や配線、例えばキャパシタ配線とソースとの間に存在する膜の膜厚が大きくなるため、ゲート絶縁膜下部に存在する電極や配線とソース電極との間におけるリーク及び寄生容量を低減させることが可能となる。 According to the invention described in claim 5 of the present invention, the semiconductor layer and the protective film are provided at a portion where the wiring of the gate electrode and the source electrode on the gate insulating film intersects. As a result, the film thickness between the gate and the source increases, so that leakage and parasitic capacitance between the gate and the source can be reduced.
According to the invention described in claim 6 of the present invention, the semiconductor layer and the protective film are provided at least in part of the wiring portion of the source electrode on the gate insulating film, so that the gate Since the film thickness of the electrode and wiring existing under the insulating film, for example, the film existing between the capacitor wiring and the source is increased, leakage and parasitic between the electrode and wiring existing under the gate insulating film and the source electrode The capacity can be reduced.

また、本発明の請求項８に記載した発明によれば、ソース電極、ドレイン電極及び半導体層を、同一工程でパターニングする第二パターニング工程を含んでいるため、ソース電極及びドレイン電極と半導体層とを、同じ工程でパターニングすることが可能となり、薄膜トランジスタを製造する際の工程数を削減することが可能となる。
また、本発明の請求項８に記載した発明によれば、保護膜を、半導体層を設けた後に連続して設ける（成膜する）ことにより、半導体層のチャネル部が薄膜トランジスタの作製工程で損傷を受けることを抑制して、チャネル部へのダメージを減少させることが可能となる。 According to the invention described in claim 8 of the present invention, since the source electrode, the drain electrode and the semiconductor layer are included in the second patterning process in the same process, the source electrode, the drain electrode, the semiconductor layer, Can be patterned in the same process, and the number of processes in manufacturing the thin film transistor can be reduced.
According to the invention described in claim 8 of the present invention, the protective film is continuously provided (formed) after the semiconductor layer is provided, so that the channel portion of the semiconductor layer is damaged in the manufacturing process of the thin film transistor. It is possible to reduce the damage to the channel portion.

また、本発明の請求項９に記載した発明によれば、ソース電極、ドレイン電極及び半導体層を、同一工程でパターニングする第二パターニング工程を含んでいるため、ソース電極及びドレイン電極と半導体層とを、同じ工程でパターニングすることが可能となり、画像表示装置を製造する際の工程数を削減することが可能となる。
また、本発明の請求項９に記載した発明によれば、保護膜を、半導体層を設けた後に連続して設ける（成膜する）ことにより、半導体層のチャネル部が薄膜トランジスタの作製工程で損傷を受けることを抑制して、チャネル部へのダメージを減少させることが可能となる。 According to the ninth aspect of the present invention, since the source electrode, the drain electrode, and the semiconductor layer include the second patterning step of patterning in the same step, the source electrode, the drain electrode, the semiconductor layer, Can be patterned in the same process, and the number of processes in manufacturing the image display apparatus can be reduced.
According to the invention described in claim 9 of the present invention, the protective film is continuously provided (formed) after the semiconductor layer is provided, so that the channel portion of the semiconductor layer is damaged in the manufacturing process of the thin film transistor. It is possible to reduce the damage to the channel portion.

本発明の第一実施形態における、薄膜トランジスタの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the thin-film transistor in 1st embodiment of this invention. 本発明の第一実施形態における、画像表示装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the image display apparatus in 1st embodiment of this invention. ゲート電極形成工程及びキャパシタ電極形成工程を示す図である。It is a figure which shows a gate electrode formation process and a capacitor electrode formation process. ゲート絶縁膜形成工程、半導体層形成工程及び保護膜形成工程を示す図である。It is a figure which shows a gate insulating film formation process, a semiconductor layer formation process, and a protective film formation process. 保護膜のパターニング工程を示す図である。It is a figure which shows the patterning process of a protective film. ソース電極及びドレイン電極形成工程を示す図である。It is a figure which shows a source electrode and a drain electrode formation process. 半導体層、ソース電極及びドレイン電極のパターニング工程を示す図である。It is a figure which shows the patterning process of a semiconductor layer, a source electrode, and a drain electrode. 層間絶縁膜形成工程を示す図である。It is a figure which shows an interlayer insulation film formation process. 画素電極形成工程を示す図である。It is a figure which shows a pixel electrode formation process. 本発明の実施の形態に係る画像表示装置の概略断面図である。1 is a schematic cross-sectional view of an image display device according to an embodiment of the present invention. 本発明の第一実施形態の変形例を示す図である。It is a figure which shows the modification of 1st embodiment of this invention.

以下、本発明の第一実施形態（以下、「本実施形態」と記載する）について、図面を参照しつつ、本実施形態に係る薄膜トランジスタの構成と、薄膜トランジスタを備える画像
表示装置の構成と、薄膜トランジスタの製造方法と、画像表示装置の製造方法について説明する。
図１は本発明の実施の形態に係る薄膜トランジスタを示す概略断面図である。本発明の薄膜トランジスタは、第一基板１上に形成されたゲート電極２と、ゲート電極２上に形成されたゲート絶縁膜４と、ゲート絶縁膜４上に形成された半導体層５とそれを保護するための保護膜６と半導体層５と接続されたソース電極７とドレイン電極８を備えている。 Hereinafter, a first embodiment of the present invention (hereinafter referred to as “this embodiment”) will be described with reference to the drawings, the configuration of a thin film transistor according to the present embodiment, the configuration of an image display device including the thin film transistor, and the thin film transistor. The manufacturing method and the manufacturing method of the image display device will be described.
FIG. 1 is a schematic sectional view showing a thin film transistor according to an embodiment of the present invention. The thin film transistor of the present invention includes a gate electrode 2 formed on the first substrate 1, a gate insulating film 4 formed on the gate electrode 2, a semiconductor layer 5 formed on the gate insulating film 4 and protecting it. A source electrode 7 and a drain electrode 8 connected to the protective film 6 and the semiconductor layer 5 are provided.

図２は本発明の実施の形態に係る画像表示装置のほぼ１画素分を示す概略断面図である。本発明の画像表示装置は、基本的には本発明の薄膜トランジスタを２次元に配置した形状であり、第一基板１上に形成されたゲート電極２およびキャパシタ電極３と、ゲート電極２およびキャパシタ電極３を覆うように形成されたゲート絶縁膜４と、ゲート絶縁膜上に形成された半導体層５と、それを保護するための保護膜６と、半導体層５と接続されたソース電極７およびドレイン電極８と、層間絶縁膜９と、画素電極１０と、画像表示要素１１と、対向電極１２と、対向基板（第二基板）１３と、を備えている。   FIG. 2 is a schematic cross-sectional view showing almost one pixel of the image display device according to the embodiment of the present invention. The image display device of the present invention basically has a shape in which the thin film transistors of the present invention are two-dimensionally arranged. The gate electrode 2 and the capacitor electrode 3 formed on the first substrate 1, and the gate electrode 2 and the capacitor electrode. 3, a gate insulating film 4 formed to cover 3, a semiconductor layer 5 formed on the gate insulating film, a protective film 6 for protecting the gate insulating film 4, a source electrode 7 and a drain connected to the semiconductor layer 5 An electrode 8, an interlayer insulating film 9, a pixel electrode 10, an image display element 11, a counter electrode 12, and a counter substrate (second substrate) 13 are provided.

以下、本発明の各構成要素について、薄膜トランジスタおよび画像表示装置の製造工程に沿って説明する。図３〜図１０は本発明の実施の形態に係る画像表示装置を工程順に示した平面図および断面図の概略図である。断面図と平面図のＡ−Ａ’、Ｂ−Ｂ’は各々の図において対応している。   Hereinafter, each component of the present invention will be described along the manufacturing process of the thin film transistor and the image display device. 3 to 10 are a schematic view of a plan view and a cross-sectional view showing the image display device according to the embodiment of the present invention in the order of steps. A-A 'and B-B' in the cross-sectional view and the plan view correspond to each other.

本発明の実施の形態に係る第一基板１としては、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラスおよび石英等を使用することができるが、本発明ではこれらに限定されるものではない。これらは単独で使用してもよいが、二種以上を積層した複合の第一基板１として使用することもできる。   As the first substrate 1 according to the embodiment of the present invention, specifically, polymethyl methacrylate, polyacrylate, polycarbonate, polystyrene, polyethylene sulfide, polyethersulfone, polyolefin, polyethylene terephthalate, polyethylene naphthalate, cycloolefin polymer, Polyethersulfone, triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, weather resistant polyethylene terephthalate, weather resistant polypropylene, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, transparent polyimide, fluorine-based Resin, cyclic polyolefin resin, glass, quartz and the like can be used, but the present invention is not limited to these. These may be used alone, but can also be used as a composite first substrate 1 in which two or more kinds are laminated.

本発明の実施の形態に係る第一基板１が有機物フィルムである場合は、薄膜トランジスタの耐久性を向上させるために透明のガスバリア層（図示せず）を形成することが好ましい。ガスバリア層としては酸化アルミニウム（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、
窒化シリコン（ＳｉＮ）、酸化窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）およびダイヤモンドライクカーボン（ＤＬＣ）などが挙げられるが本発明ではこれらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた第一基板１の片面だけに形成してもよいし、両面に形成しても構わない。ガスバリア層は真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法およびゾル−ゲル法などを用いて形成することができるが本発明ではこれらに限定されるものではない。 When the first substrate 1 according to the embodiment of the present invention is an organic film, it is preferable to form a transparent gas barrier layer (not shown) in order to improve the durability of the thin film transistor. As the gas barrier layer, aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ),
Examples include silicon nitride (SiN), silicon oxynitride (SiON), silicon carbide (SiC), and diamond-like carbon (DLC), but the present invention is not limited thereto. These gas barrier layers can also be used by laminating two or more layers. The gas barrier layer may be formed only on one side of the first substrate 1 using an organic film, or may be formed on both sides. The gas barrier layer can be formed using a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD (Chemical Vapor Deposition) method, a hot wire CVD method, a sol-gel method, etc. It is not limited to these.

まず基板上にゲート電極２及びキャパシタ電極３、並びにそれぞれの電極の配線を形成する（図３）。電極部分と配線部分は明確に分かれている必要はなく、本発明では特に薄膜トランジスタの構成要素としては電極と呼称している。また電極と配線を区別する必要のない場合には、合わせてゲート、キャパシタ、ソース、ドレイン等と記載する。
本発明の実施の形態に係る各電極（ゲート電極２、キャパシタ電極３、ソース電極７、ドレイン電極８、画素電極１０）及び各電極に接続される配線には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（
Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、酸化インジウムスズ（ＩＴＯ）などの導電性材料を用いることができる。また、これらの材料は、単層で用いても構わないし、積層および合金等として用いても構わない。しかし、工程数を減らすためにゲートとキャパシタ、ソースとドレインは同一の材料・積層構造であることがより望ましい。 First, the gate electrode 2, the capacitor electrode 3, and the wiring of each electrode are formed on the substrate (FIG. 3). The electrode portion and the wiring portion do not need to be clearly separated, and in the present invention, the constituent elements of the thin film transistor are particularly called electrodes. When there is no need to distinguish between the electrode and the wiring, they are collectively described as a gate, a capacitor, a source, a drain, and the like.
For each electrode (gate electrode 2, capacitor electrode 3, source electrode 7, drain electrode 8, pixel electrode 10) and wiring connected to each electrode according to the embodiment of the present invention, aluminum (Al), copper (Cu ), Molybdenum (Mo), silver (Ag), chromium (Cr), copper (Cu), gold (
A conductive material such as Au), platinum (Pt), titanium (Ti), or indium tin oxide (ITO) can be used. These materials may be used as a single layer, or may be used as a laminate or an alloy. However, in order to reduce the number of processes, it is more desirable that the gate and the capacitor, and the source and the drain have the same material / stacked structure.

各電極及び配線は、真空蒸着法、スパッタ法などの真空成膜法やゾル−ゲル法、スクリーン印刷、凸版印刷、インクジェット法などのウェット成膜法で形成することができるが、これらに限定されず、公知一般の方法を用いることができる。パターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジストなどにより保護し、エッチングによって不要部分を除去して行うことができるが、これについてもこの方法に限定されず、公知一般のパターニング方法を用いることができる。   Each electrode and wiring can be formed by a vacuum film formation method such as a vacuum deposition method or a sputtering method, or a wet film formation method such as a sol-gel method, screen printing, letterpress printing, or an ink jet method, but is not limited thereto. Instead, a known general method can be used. Patterning can be performed by, for example, protecting a pattern forming portion with a resist or the like using a photolithography method and removing an unnecessary portion by etching, but this is not limited to this method, and a known general patterning method is used. Can be used.

次に、ゲート絶縁膜４、半導体層５、及び保護膜６の形成工程を説明する（図４）。
ゲート絶縁膜４はゲート電極を覆うように形成する。ゲート絶縁膜４は、ゲート電極２およびキャパシタ電極３の外部との接続部を除き、基板上全面に形成することができる。本発明の実施の形態に係るゲート絶縁膜４に使用される材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるために、絶縁材料の抵抗率は１０11Ωｃｍ以上、より好ましくは１０14Ωｃｍ以上であることが望ましい。 Next, a process of forming the gate insulating film 4, the semiconductor layer 5, and the protective film 6 will be described (FIG. 4).
The gate insulating film 4 is formed so as to cover the gate electrode. The gate insulating film 4 can be formed on the entire surface of the substrate except for the connection portion between the gate electrode 2 and the capacitor electrode 3. Materials used for the gate insulating film 4 according to the embodiment of the present invention include silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, and oxide. Examples thereof include, but are not limited to, inorganic materials such as titanium, polyacrylates such as PMMA (polymethyl methacrylate), PVA (polyvinyl alcohol), and PVP (polyvinylphenol). In order to suppress the gate leakage current, it is desirable that the resistivity of the insulating material is 10 11 Ωcm or more, more preferably 10 14 Ωcm or more.

ゲート絶縁膜４は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらのゲート絶縁膜４は単層として用いても構わないし、２層以上積層して用いることもできる。また成長方向に向けて組成を傾斜したものでも構わない。   The gate insulating film 4 may be formed by vacuum deposition, ion plating, sputtering, laser ablation, plasma CVD, photo CVD, hot wire CVD, vacuum coating, spin coating, dip coating, screen, etc. A wet film forming method such as a printing method is appropriately used depending on the material. These gate insulating films 4 may be used as a single layer or may be used by stacking two or more layers. Further, the composition may be inclined in the growth direction.

次に、半導体層５および保護膜６を形成する。半導体層５および保護膜６は連続で成膜される。半導体層５と保護膜６を連続で成膜することにより、半導体層５の上部、すなわちバックチャネル部が薄膜トランジスタの製造工程において損傷するのを防ぐことができる。
また、ゲート絶縁膜４、半導体層５、保護膜６の三つの層を連続で成膜することも好適に用いられる。この三層を連続で形成することにより、ゲート絶縁膜４と半導体層５の界面、および半導体層５と保護膜６の界面の損傷を防ぎ、良好なトランジスタ特性をえることができる。 Next, the semiconductor layer 5 and the protective film 6 are formed. The semiconductor layer 5 and the protective film 6 are continuously formed. By continuously forming the semiconductor layer 5 and the protective film 6, it is possible to prevent the upper portion of the semiconductor layer 5, that is, the back channel portion from being damaged in the manufacturing process of the thin film transistor.
Further, it is also preferable to continuously form three layers of the gate insulating film 4, the semiconductor layer 5, and the protective film 6. By continuously forming these three layers, damage to the interface between the gate insulating film 4 and the semiconductor layer 5 and the interface between the semiconductor layer 5 and the protective film 6 can be prevented, and good transistor characteristics can be obtained.

本発明の実施の形態に係る半導体層５としては、金属酸化物を主成分とする酸化物半導体材料が使用できる。酸化物半導体材料は亜鉛（Ｚｎ）、インジウム（Ｉｎ）、及び錫（Ｓｎ）のうち１種類以上の元素を含む酸化物である、例えば、酸化亜鉛（ＺｎＯ）、酸化インジウム（ＩｎＯ）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化スズ（ＳｎＯ）、及び酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの材料が挙げられる。これらの材料の構造は単結晶、多結晶、微結晶、結晶とアモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであっても構わない。   As the semiconductor layer 5 according to the embodiment of the present invention, an oxide semiconductor material containing a metal oxide as a main component can be used. The oxide semiconductor material is an oxide containing one or more elements of zinc (Zn), indium (In), and tin (Sn), for example, zinc oxide (ZnO), indium oxide (InO), and indium oxide. Examples include materials such as zinc (In—Zn—O), tin oxide (SnO), and zinc indium gallium oxide (In—Ga—Zn—O). The structure of these materials may be any of single crystal, polycrystal, microcrystal, mixed crystal of crystal and amorphous, nanocrystal scattered amorphous, and amorphous.

半導体層５は、ＣＶＤ法、スパッタリング法、パルスレーザー堆積法、真空蒸着法などの真空成膜法や、有機金属化合物を前駆体とするゾルゲル法や化学浴堆積法、また、金属酸化物の微結晶およびナノ結晶を分散させた溶液を塗布する方法等のウェット成膜法を用
いることができるが、これらに限定されるものではない。
本発明の実施の形態に係る保護膜６としては、半導体層５のパターニングに用いるエッチャントに対して耐性を持つもの、あるいは、エッチング時の選択比が十分に取れるものが好ましい。例えば無機材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等。有機材料としては、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）、フッ素樹脂等を使用することができるが、これらに限定されるものではない。また、有機絶縁材料に無機絶縁材料を混入させたものでも構わない。保護膜６は本発明に係る薄膜トランジスタの半導体層に電気的影響を与えないために、その抵抗率が１０11Ωｃｍ以上、特に１０14Ωｃｍ以上であることが好ましい。 The semiconductor layer 5 is formed by a vacuum film-forming method such as a CVD method, a sputtering method, a pulse laser deposition method, or a vacuum evaporation method, a sol-gel method or a chemical bath deposition method using an organometallic compound as a precursor, or a metal oxide microscopic method. A wet film forming method such as a method of applying a solution in which crystals and nanocrystals are dispersed can be used, but is not limited thereto.
As the protective film 6 according to the embodiment of the present invention, a protective film having resistance to an etchant used for patterning the semiconductor layer 5 or a film having a sufficient selectivity during etching is preferable. For example, examples of the inorganic material include silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, and titanium oxide. As the organic material, polyacrylates such as PMMA (polymethyl methacrylate), PVA (polyvinyl alcohol), PVP (polyvinylphenol), fluororesin, and the like can be used, but are not limited thereto. Further, an organic insulating material mixed with an inorganic insulating material may be used. The protective film 6 preferably has a resistivity of 10 11 Ωcm or more, particularly 10 14 Ωcm or more so as not to electrically affect the semiconductor layer of the thin film transistor according to the present invention.

保護膜６は真空蒸着法、スパッタ法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、インクジェット法、凸版印刷法、スクリーン印刷法、マイクロコンタクトプリンティング法等のウェット成膜法を材料に応じて適宜用いて形成される。これらの保護膜８は、上記のように一つ又は複数の製造方法、材料を用いて２層以上積層した多層構造としても良い。   The protective film 6 is formed by a vacuum film formation method such as a vacuum deposition method, a sputtering method, a plasma CVD method, a photo CVD method or a hot wire CVD method, or a wet film formation method such as an ink jet method, a relief printing method, a screen printing method, or a microcontact printing method. It is formed by appropriately using a method depending on the material. These protective films 8 may have a multilayer structure in which two or more layers are stacked using one or a plurality of manufacturing methods and materials as described above.

特に、半導体層５が真空成膜法によって成膜される場合は、真空中で半導体層５および保護膜６を連続で成膜することが好ましい。真空中で連続成膜することにより、半導体層５の表面が空気に触れることがないため、空気中の酸素や水蒸気などのガスが吸着することによる半導体特性への影響を軽減することができる。
次に、保護膜６をパターニングする（図５）。保護膜６は、半導体層５のエッチング工程前にパターニングされるため、エッチング時に半導体層５のチャネル部分のマスクとして機能する。一般的には、半導体層をパターニングした後に保護膜を形成するため、半導体層上にエッチング時のマスクとなるレジストを塗布してエッチングを行い、その後にレジストの剥離を行うという工程が必要であるが、本発明においては、半導体層５上でのパターニング工程を省略できるため、半導体層５のチャネル部分の表面にダメージを与えることなく、半導体層５のパターニングを行うことが可能であり、かつ工程数を削減することができる。 In particular, when the semiconductor layer 5 is formed by a vacuum film forming method, it is preferable to continuously form the semiconductor layer 5 and the protective film 6 in a vacuum. By continuously forming the film in a vacuum, the surface of the semiconductor layer 5 does not come into contact with air, so that it is possible to reduce the influence on the semiconductor characteristics due to adsorption of gas such as oxygen and water vapor in the air.
Next, the protective film 6 is patterned (FIG. 5). Since the protective film 6 is patterned before the etching process of the semiconductor layer 5, it functions as a mask for the channel portion of the semiconductor layer 5 during etching. In general, in order to form a protective film after patterning a semiconductor layer, a process of applying a resist serving as a mask for etching on the semiconductor layer and performing etching, and then removing the resist is necessary. However, in the present invention, since the patterning step on the semiconductor layer 5 can be omitted, the semiconductor layer 5 can be patterned without damaging the surface of the channel portion of the semiconductor layer 5 and the process. The number can be reduced.

ゲート絶縁膜上のゲート配線部とソース配線およびキャパシタ配線の交点となる部分に、保護膜６のパターンを残しておくことで、当該箇所は、ゲート絶縁膜に加えて半導体層および保護膜が存在することになり、ゲートリーク電流およびゲート−ソースおよびキャパシタ間の寄生容量を低減することができる。
次に、ソース電極７およびドレイン電極８となる層を形成する（図６）。ソース及びドレインの材料及び形成方法は、前述の通りである。 By leaving the pattern of the protective film 6 at the intersection of the gate wiring portion and the source wiring and capacitor wiring on the gate insulating film, there is a semiconductor layer and a protective film in addition to the gate insulating film. As a result, the gate leakage current and the parasitic capacitance between the gate-source and the capacitor can be reduced.
Next, a layer to be the source electrode 7 and the drain electrode 8 is formed (FIG. 6). The material and formation method of the source and drain are as described above.

次に、半導体層５、ソース電極７およびドレイン電極８のパターニングを行なう（図７）。ソース電極７、ドレイン電極８の材料の成膜前の段階では、半導体層５はパターニングされていないため、ソース電極７、ドレイン電極８のエッチング時に同様のマスクパターンを用いて半導体層５もエッチングされる。また、本発明の薄膜トランジスタを画像表示装置のスイッチング素子として用いる場合、画素電極の電圧保持のためにドレイン電極８は、キャパシタ電極３との重なり面積が大きくなるような構造とすることが好ましい。   Next, the semiconductor layer 5, the source electrode 7 and the drain electrode 8 are patterned (FIG. 7). Since the semiconductor layer 5 is not patterned in the stage before film formation of the material of the source electrode 7 and the drain electrode 8, the semiconductor layer 5 is also etched using the same mask pattern when the source electrode 7 and the drain electrode 8 are etched. The Further, when the thin film transistor of the present invention is used as a switching element of an image display device, it is preferable that the drain electrode 8 has a structure in which the overlapping area with the capacitor electrode 3 is large in order to maintain the voltage of the pixel electrode.

半導体層５は、ソース、ドレインパターンを用いてパターニングを行うため、保護膜６が形成されている部分を除きソース、ドレイン材料との積層構造となっている。本発明で用いている酸化物半導体は可視光領域において透明であるため、画像表示装置が透過型、反射型のどちらでも、視認性には大きな影響を及ぼすことはない。
ソース、ドレイン電極材料を成膜する前に、水素プラズマ処理などの方法によってチャ
ネル部以外の半導体層のキャリア濃度を大きくし、その導電率を向上させることで、積層構造となっているソース電極７およびドレイン電極８と半導体層５との接触抵抗を低減させることも可能である。 Since the semiconductor layer 5 is patterned using source and drain patterns, the semiconductor layer 5 has a laminated structure with source and drain materials except for a portion where the protective film 6 is formed. Since the oxide semiconductor used in the present invention is transparent in the visible light region, visibility is not greatly affected regardless of whether the image display device is a transmissive type or a reflective type.
Before the source / drain electrode material is formed, the carrier concentration of the semiconductor layer other than the channel portion is increased by a method such as hydrogen plasma treatment to improve the conductivity, thereby the source electrode 7 having a laminated structure. It is also possible to reduce the contact resistance between the drain electrode 8 and the semiconductor layer 5.

本発明の実施の形態に係る薄膜トランジスタを用いた画像表示装置とするため、ソース電極７と画素電極１０を絶縁するための層間絶縁膜９を形成する（図８）。なお、各図面の平面図では層間絶縁膜９は図示しない。
本発明の実施の形態に係る層間絶縁膜９は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、ＰＶＰ（ポリビニルフェノール）透明性ポリイミド、ポリエステル、エポキシ樹脂等を使用することができるがこれらに限定されるものではない。層間絶縁膜９はソース電極７と画素電極１０を絶縁するために、その抵抗率が１０11Ωｃｍ以上、特に１０14Ωｃｍ以上であることが好ましい。層間絶縁膜９はゲート絶縁体層４あるいは保護膜８と同じ材料であっても構わないし、異なる材料であっても構わない。また、これらの層間絶縁膜９は２層以上積層して用いても良い。 In order to obtain an image display device using the thin film transistor according to the embodiment of the present invention, an interlayer insulating film 9 for insulating the source electrode 7 and the pixel electrode 10 is formed (FIG. 8). Note that the interlayer insulating film 9 is not shown in the plan views of the drawings.
The interlayer insulating film 9 according to the embodiment of the present invention is an inorganic material such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide, and the like. Or, polyacrylate such as PMMA (polymethyl methacrylate), PVA (polyvinyl alcohol), PS (polystyrene), PVP (polyvinylphenol) transparent polyimide, polyester, epoxy resin, etc. can be used, but are not limited thereto. It is not something. In order to insulate the source electrode 7 and the pixel electrode 10 from each other, the interlayer insulating film 9 preferably has a resistivity of 10 11 Ωcm or more, particularly 10 14 Ωcm or more. The interlayer insulating film 9 may be made of the same material as the gate insulator layer 4 or the protective film 8, or may be made of a different material. These interlayer insulating films 9 may be used by stacking two or more layers.

層間絶縁膜９は真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。
層間絶縁膜９は、ドレイン電極８上に開口部を有しており、ドレイン電極８と画素電極１０を接続させることができる。開口部は層間絶縁膜９の形成と同時または形成後にフォトリソグラフィ法やエッチング等の公知の方法を用いて設けられる。層間絶縁膜９を用いることにより、ソース電極７上にも画素電極を形成することが可能になるため、画像表示装置の開口率を向上させることができる。 The interlayer insulating film 9 is formed by a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a dry film formation method such as plasma CVD, photo CVD method, hot wire CVD method, spin coating method, dip coating method, screen printing. A wet film forming method such as a method is appropriately used depending on the material.
The interlayer insulating film 9 has an opening on the drain electrode 8 so that the drain electrode 8 and the pixel electrode 10 can be connected. The opening is provided using a known method such as photolithography or etching simultaneously with or after the formation of the interlayer insulating film 9. By using the interlayer insulating film 9, a pixel electrode can be formed also on the source electrode 7, so that the aperture ratio of the image display device can be improved.

次に層間絶縁膜９上に導電性材料を成膜し、所定の画素形状にパターニングして画素電極１０を形成する（図９）。ドレイン電極が露出するように開口部が形成されている層間絶縁膜上に画素電極を形成することによりドレイン電極と画素電極の導通を取ることができる。
さらに、画素電極１０上に表示要素１１、対向電極１２および対向基板１３を設けることで、図１０に示したような本発明の画像表示装置とすることができる。表示要素の例としては、液晶、有機エレクトロルミネッセンス、および電気泳動方式（電子ペーパー）の表示要素等が挙げられる。表示要素１１、対向電極１２および対向基板１３の積層方法としては、画素電極上に対向基板１３、対向電極１２、表示要素１１の形成された積層体を貼り合わせる方法や、画素電極上に表示要素、対向電極、対向基板を順次積層する方法等、表示要素の種類により適宜選択すればよい。 Next, a conductive material is formed on the interlayer insulating film 9 and patterned into a predetermined pixel shape to form the pixel electrode 10 (FIG. 9). By forming the pixel electrode on the interlayer insulating film in which the opening is formed so that the drain electrode is exposed, the drain electrode and the pixel electrode can be electrically connected.
Furthermore, by providing the display element 11, the counter electrode 12, and the counter substrate 13 on the pixel electrode 10, the image display device of the present invention as shown in FIG. 10 can be obtained. Examples of display elements include liquid crystal, organic electroluminescence, and electrophoretic (electronic paper) display elements. As a method of laminating the display element 11, the counter electrode 12, and the counter substrate 13, a method of bonding a laminate in which the counter substrate 13, the counter electrode 12, and the display element 11 are formed on the pixel electrode, or a display element on the pixel electrode. The counter electrode and the counter substrate may be sequentially selected depending on the type of display element.

なお、第一実施形態においては、保護膜６はゲート絶縁膜上のゲート配線部とソース配線およびキャパシタ配線の交点となる部分にのみ形成したが（図７）、本発明の変形例として、ソース配線の下部となる部分全体にストライプ状の保護膜６を形成しても良い（図１１）。   In the first embodiment, the protective film 6 is formed only at the intersection of the gate wiring portion on the gate insulating film, the source wiring, and the capacitor wiring (FIG. 7). A stripe-shaped protective film 6 may be formed over the entire portion to be the lower portion of the wiring (FIG. 11).

以下、本発明の実施例として、図２に示す画像表示装置を作製した。
第一基板１としてコーニング社製無アルカリガラス１７３７を用いた。第一基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、感光性ポジ型フォト
レジストを塗布後、マスク露光、アルカリ現像液による現像を行い、所望の形状のレジストパターンを形成した。さらにＩＴＯエッチング液によりエッチングを行い、不要なＩＴＯを溶解させた。その後、レジスト剥離液によりフォトレジストを除去し、所望の形状のゲート電極２およびキャパシタ電極３を形成した（以下、このようなパターニング方法をフォトリソグラフィ法として省略する）。 Hereinafter, as an example of the present invention, an image display device shown in FIG. 2 was produced.
A non-alkali glass 1737 manufactured by Corning was used as the first substrate 1. On the 1st board | substrate 1, ITO was formed into a film with a film thickness of 100 nm using the DC magnetron sputtering method, and the desired shape was patterned by the photolithographic method. Specifically, after applying a photosensitive positive photoresist, mask exposure and development with an alkali developer were performed to form a resist pattern having a desired shape. Further, etching was performed with an ITO etching solution to dissolve unnecessary ITO. Thereafter, the photoresist was removed with a resist stripper to form gate electrodes 2 and capacitor electrodes 3 having desired shapes (hereinafter, such patterning method is omitted as a photolithography method).

次に、ゲート電極２およびキャパシタ電極３を形成した第一基板１の全面に、ゲート絶縁膜４として、ＲＦマグネトロンスパッタ法により酸化窒化シリコン（ＳｉＯＮ）を３００ｎｍの膜厚で成膜し、さらに連続で、スパッタ法により酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）５０ｎｍとＳｉＯＮ１５０ｎｍを成膜し、半導体層５および保護膜６とした。   Next, a silicon oxynitride (SiON) film having a thickness of 300 nm is formed as a gate insulating film 4 on the entire surface of the first substrate 1 on which the gate electrode 2 and the capacitor electrode 3 are formed by an RF magnetron sputtering method. Then, 50 nm of zinc indium gallium oxide (In—Ga—Zn—O) and 150 nm of SiON were formed by sputtering to form the semiconductor layer 5 and the protective film 6.

保護膜６のパターニングはフォトリソグラフィ法によって行った。具体的には、ポジ型フォトレジストを塗布し、マスク露光、アルカリ現像により所望の形状のレジストパターンを作製し、リアクティブイオンエッチング法により、ＣＦ4ガスを用いてＳｉＯＮ膜の
ドライエッチングを行い不要な保護膜６を除去した。ポジレジストはレジスト剥離液によって除去した。 Patterning of the protective film 6 was performed by photolithography. Specifically, a positive photoresist is applied, a resist pattern having a desired shape is produced by mask exposure and alkali development, and dry etching of the SiON film using CF 4 gas is unnecessary by the reactive ion etching method. The protective film 6 was removed. The positive resist was removed with a resist stripping solution.

続いて、ＤＣマグネトロンスパッタ法によりＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状のレジストパターンを形成し、ＩＴＯエッチング液によって、ソース電極７、ドレイン電極８および半導体層５のエッチングを行った。
次に、ネガ型の感光性樹脂を塗布し、マスク露光、アルカリ現像、焼成を行い、層間絶縁膜９を形成した。 Subsequently, an ITO film having a thickness of 100 nm is formed by a DC magnetron sputtering method, a resist pattern having a desired shape is formed by a photolithography method, and the source electrode 7, the drain electrode 8 and the semiconductor layer 5 are formed by an ITO etching solution. Etching was performed.
Next, a negative photosensitive resin was applied, mask exposure, alkali development, and baking were performed to form an interlayer insulating film 9.

層間絶縁膜９上にＩＴＯを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極１０とした。
その後、表示要素１１、対向電極１２、対向基板１３として、電気泳動表示要素である電子ペーパ前面板を貼り付け、実施例の画像表示装置とした。 An ITO film having a thickness of 100 nm was formed on the interlayer insulating film 9 and patterned by photolithography to form a pixel electrode 10.
Thereafter, as the display element 11, the counter electrode 12, and the counter substrate 13, an electronic paper front plate, which is an electrophoretic display element, was pasted to obtain the image display device of the example.

１・・・第一基板
２・・・ゲート電極
３・・・キャパシタ電極
４・・・ゲート絶縁膜
５・・・半導体層
６・・・保護膜
７・・・ソース電極
８・・・ドレイン電極
９・・・層間絶縁膜
１０・・・画素電極
１１・・・表示要素
１２・・・対向電極
１３・・・対向基板（第二基板） DESCRIPTION OF SYMBOLS 1 ... 1st board | substrate 2 ... Gate electrode 3 ... Capacitor electrode 4 ... Gate insulating film 5 ... Semiconductor layer 6 ... Protective film 7 ... Source electrode 8 ... Drain electrode 9 ... Interlayer insulating film 10 ... Pixel electrode 11 ... Display element 12 ... Counter electrode 13 ... Counter substrate (second substrate)

Claims (9)

第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板及び前記ゲート電極及び前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、を備え、
前記保護膜は、無機材料または有機材料で形成され、且つ前記半導体層を設けた後に連続して設けられ、
前記無機材料は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかであり、
前記有機材料は、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかであり、
前記保護膜の抵抗率は、１０14Ωｃｍ以上であり、
前記キャパシタ電極の全部は、平面視で前記ドレイン電極の少なくとも一部と重なっていることを特徴とする薄膜トランジスタ。 A first substrate, a gate electrode and a capacitor electrode provided on the first substrate, a gate insulating film provided on the first substrate, the gate electrode and the capacitor electrode , and provided on the gate insulating film A semiconductor layer, a protective film provided on the semiconductor layer, a source electrode and a drain electrode provided on the semiconductor layer and the protective film,
The protective film is formed of an inorganic material or an organic material, and is provided continuously after the semiconductor layer is provided,
The inorganic material is any one of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, and titanium oxide.
The organic material is any one of polyacrylate, polyvinyl alcohol, polyvinyl phenol, fluororesin,
Resistivity of the protective film state, and are 10 14 [Omega] cm or higher,
The whole of the capacitor electrode, a thin film transistor which is characterized that you have overlap with at least a portion of the drain electrode in a plan view. 前記半導体層は、前記ソース電極及び前記ドレイン電極のパターンと共通のマスクを用いてパターニングしたことを特徴とする請求項１に記載した薄膜トランジスタ。   2. The thin film transistor according to claim 1, wherein the semiconductor layer is patterned by using a common mask with the pattern of the source electrode and the drain electrode. 前記半導体層は、インジウム、亜鉛、錫のうち少なくとも一つを含む金属酸化物材料であることを特徴とする請求項１または請求項２に記載した薄膜トランジスタ。   3. The thin film transistor according to claim 1, wherein the semiconductor layer is a metal oxide material containing at least one of indium, zinc, and tin. 請求項１から請求項３のいずれか１項に記載した薄膜トランジスタを備える画像表示装置であって、
前記保護膜、前記ソース電極及び前記ドレイン電極上に設けられた層間絶縁膜と、当該層間絶縁膜上に設けられ且つ前記ドレイン電極と電気的に接続した画素電極と、当該画素電極上に設けられた表示要素と、当該表示要素上に設けられた対向電極と、当該対向電極上に設けられた第二基板と、を備えることを特徴とする画像表示装置。 An image display device comprising the thin film transistor according to any one of claims 1 to 3,
An interlayer insulating film provided on the protective film, the source electrode, and the drain electrode; a pixel electrode provided on the interlayer insulating film and electrically connected to the drain electrode; and provided on the pixel electrode. An image display device comprising: a display element; a counter electrode provided on the display element; and a second substrate provided on the counter electrode. 前記半導体層および前記保護膜は、前記ゲート絶縁膜上の前記ゲート電極と前記ソース電極の配線が交差する部分に設けられていることを特徴とする請求項４に記載した画像表示装置。   The image display device according to claim 4, wherein the semiconductor layer and the protective film are provided at a portion where the wiring of the gate electrode and the source electrode on the gate insulating film intersects. 前記半導体層および前記保護膜は、少なくとも前記ゲート絶縁膜上の前記ソース電極の配線部分の一部に設けられていることを特徴とする請求項４に記載した画像表示装置。   The image display device according to claim 4, wherein the semiconductor layer and the protective film are provided at least in part of a wiring portion of the source electrode on the gate insulating film. 前記表示要素が液晶、有機エレクトロルミネッセンス、および電気泳動表示要素のいずれかである請求項５または請求項６に記載した画像表示装置。   The image display device according to claim 5, wherein the display element is any one of a liquid crystal, an organic electroluminescence, and an electrophoretic display element. 第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板及び前記ゲート電極及び前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、を備えた薄膜トランジスタの製造方法であって、
前記第一基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記第一基板及び前記ゲート電極上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に前記半導体層を形成する半導体層形成工程と、
前記半導体層上に前記保護膜を形成する保護膜形成工程と、
前記半導体層上に形成した前記保護膜をパターニングする第一パターニング工程と、
前記半導体層及び保護膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体層及び保護膜上に形成した前記ソース電極及び前記ドレイン電極と、前記ゲート絶縁膜上に形成した前記半導体層と、を同一工程でパターニングする第二パターニング工程と、を含み、
前記保護膜を、無機材料または有機材料で形成し、
前記無機材料を、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかとし、
前記有機材料を、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかとし、
前記保護膜の抵抗率を、１０14Ωｃｍ以上とし、
前記保護膜形成工程を、前記半導体層形成工程の後工程として半導体層形成工程と連続して行い、
前記ソース・ドレイン電極形成工程では、前記キャパシタ電極の全部が、平面視で前記ドレイン電極の少なくとも一部と重なるように、前記ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。 A first substrate, a gate electrode and a capacitor electrode provided on the first substrate, a gate insulating film provided on the first substrate, the gate electrode and the capacitor electrode , and provided on the gate insulating film A method for producing a thin film transistor comprising: a semiconductor layer formed; a protective film provided on the semiconductor layer; and a source electrode and a drain electrode provided on the semiconductor layer and the protective film,
Forming a gate electrode on the first substrate; and
Forming a gate insulating film on the first substrate and the gate electrode; and
A semiconductor layer forming step of forming the semiconductor layer on the gate insulating film;
A protective film forming step of forming the protective film on the semiconductor layer;
A first patterning step of patterning the protective film formed on the semiconductor layer;
A source / drain electrode forming step of forming the source electrode and the drain electrode on the semiconductor layer and the protective film;
A second patterning step of patterning the source electrode and the drain electrode formed on the semiconductor layer and the protective film and the semiconductor layer formed on the gate insulating film in the same step,
The protective film is formed of an inorganic material or an organic material,
The inorganic material is any one of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide,
The organic material is any one of polyacrylate, polyvinyl alcohol, polyvinyl phenol, fluororesin,
The resistivity of the protective film is 10 14 Ωcm or more,
The protective film forming step, have rows contiguous with the semiconductor layer formation step as a step after the semiconductor layer forming step,
In the source / drain electrode formation step, the drain electrode is formed so that all of the capacitor electrodes overlap at least part of the drain electrode in plan view . 第一基板と、当該第一基板上に設けられたゲート電極及びキャパシタ電極と、前記第一基板、前記ゲート電極、前記キャパシタ電極上に設けられたゲート絶縁膜と、当該ゲート絶縁膜上に設けられた半導体層と、当該半導体層上に設けられた保護膜と、前記半導体層及び前記保護膜上に設けられたソース電極及びドレイン電極と、前記保護膜、前記ソース電極及び前記ドレイン電極上に設けられた層間絶縁膜と、当該層間絶縁膜上に設けられ且つ前記ドレイン電極と電気的に接続した画素電極と、当該画素電極上に設けられた表示要素と、当該表示要素上に設けられた対向電極と、当該対向電極上に設けられた第二基板と、を備える画像表示装置の製造方法であって、
前記第一基板上に前記ゲート電極及び前記キャパシタ電極を形成するゲート電極形成工程と、
前記第一基板、前記ゲート電極及び前記キャパシタ電極上に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上に前記半導体層を形成する半導体層形成工程と、
前記半導体層上に前記保護膜を形成する保護膜形成工程と、
前記半導体層上に形成した前記保護膜をパターニングする第一パターニング工程と、
前記半導体層及び保護膜上に前記ソース電極及び前記ドレイン電極を形成するソース・ドレイン電極形成工程と、
前記半導体層及び保護膜上に形成した前記ソース電極及び前記ドレイン電極と、前記ゲート絶縁膜上に形成した前記半導体層と、を同一工程でパターニングする第二パターニング工程と、
前記保護膜、前記ソース電極及び前記ドレイン電極上に前記層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜上に前記画素電極を形成する画素電極形成工程と、
前記画素電極上に、前記表示要素、前記対向電極、前記第二基板を順に積層する積層工程と、を含み、
前記保護膜を、無機材料または有機材料で形成し、
前記無機材料を、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタンのいずれかとし、
前記有機材料を、ポリアクリレート、ポリビニルアルコール、ポリビニルフェノール、フッ素樹脂のいずれかとし、
前記保護膜の抵抗率を、１０14Ωｃｍ以上とし、
前記保護膜形成工程を、前記半導体層形成工程の後工程として半導体層形成工程と連続して行い、
前記ソース・ドレイン電極形成工程では、前記キャパシタ電極の全部が、平面視で前記ドレイン電極の少なくとも一部と重なるように、前記ドレイン電極を形成することを特徴とする画像表示装置の製造方法。 A first substrate, a gate electrode and a capacitor electrode provided on the first substrate, a gate insulating film provided on the first substrate, the gate electrode, and the capacitor electrode, and provided on the gate insulating film And a protective film provided on the semiconductor layer, a source electrode and a drain electrode provided on the semiconductor layer and the protective film, and on the protective film, the source electrode, and the drain electrode. An interlayer insulating film provided; a pixel electrode provided on the interlayer insulating film and electrically connected to the drain electrode; a display element provided on the pixel electrode; and a display element provided on the display element A method for manufacturing an image display device comprising a counter electrode and a second substrate provided on the counter electrode,
Forming a gate electrode and the capacitor electrode on the first substrate;
Forming a gate insulating film on the first substrate, the gate electrode, and the capacitor electrode; and
A semiconductor layer forming step of forming the semiconductor layer on the gate insulating film;
A protective film forming step of forming the protective film on the semiconductor layer;
A first patterning step of patterning the protective film formed on the semiconductor layer;
A source / drain electrode forming step of forming the source electrode and the drain electrode on the semiconductor layer and the protective film;
A second patterning step of patterning the source electrode and the drain electrode formed on the semiconductor layer and the protective film and the semiconductor layer formed on the gate insulating film in the same step;
An interlayer insulating film forming step of forming the interlayer insulating film on the protective film, the source electrode and the drain electrode;
A pixel electrode forming step of forming the pixel electrode on the interlayer insulating film;
A stacking step of sequentially stacking the display element, the counter electrode, and the second substrate on the pixel electrode;
The protective film is formed of an inorganic material or an organic material,
The inorganic material is any one of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide,
The organic material is any one of polyacrylate, polyvinyl alcohol, polyvinyl phenol, fluororesin,
The resistivity of the protective film is 10 14 Ωcm or more,
The protective film forming step, have rows contiguous with the semiconductor layer formation step as a step after the semiconductor layer forming step,
In the source / drain electrode formation step, the drain electrode is formed so that all of the capacitor electrodes overlap at least a part of the drain electrode in plan view .
JP2010219223A 2010-09-29 2010-09-29 Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device Active JP5782695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010219223A JP5782695B2 (en) 2010-09-29 2010-09-29 Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010219223A JP5782695B2 (en) 2010-09-29 2010-09-29 Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device

Publications (2)

Publication Number Publication Date
JP2012074596A JP2012074596A (en) 2012-04-12
JP5782695B2 true JP5782695B2 (en) 2015-09-24

Family

ID=46170455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010219223A Active JP5782695B2 (en) 2010-09-29 2010-09-29 Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device

Country Status (1)

Country Link
JP (1) JP5782695B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62126677A (en) * 1985-11-27 1987-06-08 Sharp Corp Thin film transistor array
JPH0945774A (en) * 1995-07-28 1997-02-14 Sony Corp Film semiconductor device
KR100721555B1 (en) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 Bottom gate thin film transistor and method fabricating thereof
JP5261979B2 (en) * 2007-05-16 2013-08-14 凸版印刷株式会社 Image display device
JP4925314B2 (en) * 2007-05-30 2012-04-25 カシオ計算機株式会社 Silicon nitride film dry etching method and thin film transistor manufacturing method
JP5272342B2 (en) * 2007-07-13 2013-08-28 凸版印刷株式会社 Thin film transistor substrate manufacturing method and image display device
TWI637444B (en) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 Method for manufacturing semiconductor device
CN102165570A (en) * 2008-08-29 2011-08-24 株式会社爱发科 Method and device for manufacturing field-effect transistor
KR101671660B1 (en) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device, display device, and electronic device
JP2010161227A (en) * 2009-01-08 2010-07-22 Idemitsu Kosan Co Ltd Thin film transistor and method for manufacturing same
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2012074596A (en) 2012-04-12

Similar Documents

Publication Publication Date Title
TWI542014B (en) Thin film transistor and method for producing the same, image display device having thin film transistor
JP5540517B2 (en) Image display device
JP4935963B2 (en) Active matrix substrate, method for manufacturing the same, and image display device
US8487308B2 (en) Thin film transistor and image display unit
WO2011122205A1 (en) Method for producing thin film transistor, and thin film transistor and image display device
TWI566411B (en) Thin film transistor, method for manufacturing the same and image display device
EP3499582B1 (en) Thin film transistor, method for manufacturing the same and display device comprising the same
JP5655277B2 (en) Thin film transistor and active matrix display
KR20140031671A (en) Thin film transistor and manufacturing method thereof
JP5700291B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE USING THE THIN FILM TRANSISTOR
JP5782695B2 (en) Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device
WO2018038107A1 (en) Organic thin film transistor, method for manufacturing same and image display device
JP5617214B2 (en) THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
JP5169896B2 (en) Thin film transistor and image display device
US9035364B2 (en) Active device and fabricating method thereof
JP2014154701A (en) Thin film transistor and image display device
JP2014175342A (en) Thin film transistor and image display device
JP2014154702A (en) Thin film transistor and image display device
WO2017208923A1 (en) Organic thin film transistor and image display device
WO2019078267A1 (en) Organic thin-film transistor, manufacturing method therefor, active matrix array and image display device
JP2013201201A (en) Thin film transistor array, thin film transistor array manufacturing method and image display device
JP6286988B2 (en) Thin film transistor manufacturing method
JP2014107280A (en) Thin film transistor and manufacturing method of the same
JP2013074192A (en) Thin film transistor, and image display apparatus
JP2013206994A (en) Thin film transistor and image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150706

R150 Certificate of patent or registration of utility model

Ref document number: 5782695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250