JP2014154702A - Thin film transistor and image display device - Google Patents
Thin film transistor and image display device Download PDFInfo
- Publication number
- JP2014154702A JP2014154702A JP2013023222A JP2013023222A JP2014154702A JP 2014154702 A JP2014154702 A JP 2014154702A JP 2013023222 A JP2013023222 A JP 2013023222A JP 2013023222 A JP2013023222 A JP 2013023222A JP 2014154702 A JP2014154702 A JP 2014154702A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- semiconductor layer
- film transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000004065 semiconductor Substances 0.000 claims abstract description 83
- 239000000463 material Substances 0.000 claims abstract description 42
- 239000007769 metal material Substances 0.000 claims abstract description 10
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 10
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 176
- 239000011241 protective layer Substances 0.000 claims description 47
- 239000010408 film Substances 0.000 claims description 31
- 239000011159 matrix material Substances 0.000 claims description 24
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 7
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000012774 insulation material Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 70
- 238000000059 patterning Methods 0.000 description 20
- 238000000206 photolithography Methods 0.000 description 17
- 239000011521 glass Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 15
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 14
- 229910052750 molybdenum Inorganic materials 0.000 description 14
- 239000011733 molybdenum Substances 0.000 description 14
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 10
- -1 polyethylene Polymers 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 238000001771 vacuum deposition Methods 0.000 description 10
- 239000004372 Polyvinyl alcohol Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229920003023 plastic Polymers 0.000 description 9
- 239000004033 plastic Substances 0.000 description 9
- 229920002451 polyvinyl alcohol Polymers 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 8
- 239000004926 polymethyl methacrylate Substances 0.000 description 8
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 239000004793 Polystyrene Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- 229920000058 polyacrylate Polymers 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000003980 solgel method Methods 0.000 description 5
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 5
- 229910001887 tin oxide Inorganic materials 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000008602 contraction Effects 0.000 description 4
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910001195 gallium oxide Inorganic materials 0.000 description 4
- 238000007429 general method Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- 238000004050 hot filament vapor deposition Methods 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 238000007733 ion plating Methods 0.000 description 4
- 238000000608 laser ablation Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000011572 manganese Substances 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000007644 letterpress printing Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052748 manganese Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920002223 polystyrene Polymers 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WEAMLHXSIBDPGN-UHFFFAOYSA-N (4-hydroxy-3-methylphenyl) thiocyanate Chemical compound CC1=CC(SC#N)=CC=C1O WEAMLHXSIBDPGN-UHFFFAOYSA-N 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- 239000006229 carbon black Substances 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007607 die coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910021355 zirconium silicide Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000000469 dry deposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000840 ethylene tetrafluoroethylene copolymer Polymers 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229920002620 polyvinyl fluoride Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 description 1
Abstract
Description
本発明は、薄膜トランジスタ及び画像表示装置の構造に関するものである。 The present invention relates to a structure of a thin film transistor and an image display device.
近年、液晶表示装置（ＬＣＤ）、有機エレクトロルミネッセンス（ＥＬ）表示装置、電子ペーパー表示装置等の薄膜トランジスタをスイッチング素子として使用した、アクティブマトリクス型表示装置が広く使用されている。 In recent years, active matrix display devices using thin film transistors such as liquid crystal display devices (LCD), organic electroluminescence (EL) display devices, and electronic paper display devices as switching elements have been widely used.
有機ＥＬ表示装置については、発光層を塗り分けることにより、カラー化することも可能であるが、これらの表示装置においては、カラー化を行うためにカラーフィルタが使用されている。 The organic EL display device can be colored by separately applying a light emitting layer. However, in these display devices, a color filter is used for colorization.
一般的に、着色層を有するカラーフィルタ基板と薄膜トランジスタが形成されたアクティブマトリクス基板とは対向して設けられ、その間に表示要素を挟んで使用されることが多い。 In general, a color filter substrate having a colored layer and an active matrix substrate on which a thin film transistor is formed are provided to face each other, and a display element is sandwiched between them.
これらの基板としては、ガラス基材を用いることが多いが、従来一般的に使用されているガラス基板は重く、また厚みがある。このため、近年求められている薄型、軽量かつ湾曲可能な表示装置を実現するために、アクティブマトリクス基板及びカラーフィルタ基板を形成した後にガラスをエッチングして、ガラス基材の厚みを薄くする等の方法が行われている。 As these substrates, glass substrates are often used, but glass substrates generally used in the past are heavy and thick. For this reason, in order to realize a thin, lightweight, and bendable display device that has been required in recent years, the glass is etched after forming the active matrix substrate and the color filter substrate, and the thickness of the glass substrate is reduced. The way is done.
しかしながら、ガラス基板を薄くすると、破損の危険性やハンドリングが難しいなどの問題があるため、薄型、軽量かつ可撓性を持つ表示装置の基板としてプラスチック基板や極薄ガラスを用いる試みが多くなされている。 However, if the glass substrate is made thin, there are problems such as the risk of breakage and difficulty in handling. Therefore, many attempts have been made to use a plastic substrate or ultrathin glass as a substrate for a thin, lightweight and flexible display device. Yes.
また、可撓性基板上に高性能な薄膜トランジスタを作製するために、従来多く使用されているアモルファスシリコンの〜１０倍程度の移動度を有することが知られている、酸化物材料を半導体層として使用する酸化物薄膜トランジスタの開発が盛んに行われている。 In addition, in order to fabricate a high-performance thin film transistor over a flexible substrate, an oxide material, which is known to have a mobility about 10 times that of amorphous silicon, which has been widely used in the past, is used as a semiconductor layer. Development of oxide thin film transistors to be used has been actively conducted.
この酸化物薄膜トランジスタの半導体層としては、酸化亜鉛（ＺｎＯ）系材料の検討が進められており、特に酸化亜鉛インジウムガリウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ；ＩＧＺＯ）は、良好な薄膜トランジスタ特性を示す材料として注目されている。例えば、非特許文献１を参照。 As a semiconductor layer of this oxide thin film transistor, studies on zinc oxide (ZnO) -based materials are in progress. In particular, zinc indium gallium oxide (In—Ga—Zn—O; IGZO) is a material exhibiting good thin film transistor characteristics. It is attracting attention as. For example, see Non-Patent Document 1.
プラスチック基板をアクティブマトリクス基板及びカラーフィルタ基板の基材として用いた場合、プラスチック基板はガラス基板と異なり熱安定性が低いため、作製工程中の熱伸縮により、基板内のパターンの位置合わせが非常に困難となることが知られている。そのため、ガラス基材にプラスチック基材を貼り付けて作製工程を通すなどの工夫がなされている。 When a plastic substrate is used as a base material for an active matrix substrate and a color filter substrate, the plastic substrate has a low thermal stability unlike a glass substrate. Therefore, the alignment of the pattern in the substrate is very high due to thermal expansion and contraction during the manufacturing process. It is known to be difficult. For this reason, a device has been devised such as attaching a plastic substrate to a glass substrate and passing through a production process.
このようにして、ガラス基板上にプラスチック基板を貼り付けて工程を通すことにより、作製中のプラスチック基板の熱伸縮は抑えることが可能である。しかし、ガラス基板から剥離したアクティブマトリクス基板とカラーフィルタ基板とを組み合わせた画像表示装置を作製した場合、画像表示装置作製後のプラスチック基板の熱伸縮や基板・装置の湾曲などにより、作製時に位置合わせしたアクティブマトリクス基板とカラーフィルタ基板との位置ずれが発生し、良好な色表示ができないおそれがある。 In this way, the thermal expansion and contraction of the plastic substrate being manufactured can be suppressed by attaching the plastic substrate on the glass substrate and passing the process. However, when an image display device that combines an active matrix substrate and a color filter substrate that are peeled off from a glass substrate is manufactured, alignment is performed at the time of manufacturing due to thermal expansion and contraction of the plastic substrate after the image display device is manufactured and bending of the substrate / device. There is a possibility that misalignment occurs between the active matrix substrate and the color filter substrate, and good color display cannot be performed.
このような問題を解決するために、カラーフィルタ基板上に透明な薄膜トランジスタを設けて、薄膜トランジスタの作製時にカラーフィルタと薄膜トランジスタとの位置合わせを行うことにより、カラーフィルタと薄膜トランジスタとの位置合わせを容易に実行でき、かつ、画像表示装置とした後も基板の熱収縮や基板・装置の湾曲などにより位置ずれの生じない構造が開発されている。例えば、特許文献１を参照。 In order to solve such a problem, a transparent thin film transistor is provided on a color filter substrate, and the alignment of the color filter and the thin film transistor is performed easily when the thin film transistor is manufactured. There has been developed a structure that can be executed and does not cause a position shift due to thermal contraction of the substrate or curvature of the substrate / device even after the image display device is formed. See, for example, US Pat.
金属酸化物からなる酸化物半導体は、バンドギャップエネルギーが３ｅＶ程度であり、本来可視光領域において透明であるはずであるが、バンドギャップ近傍の裾準位の存在のため、バンドギャップエネルギー以下の光でも特性変化が生じてしまう。そのため、このような薄膜トランジスタを画像表示装置のスイッチング素子として遮光層無しに使用すると、回路が正常に動作しないため、画像の表示が非常に困難となる。例えば、非特許文献２を参照。 An oxide semiconductor made of a metal oxide has a band gap energy of about 3 eV and should be transparent in the visible light region. However, since there is a tail level near the band gap, light below the band gap energy is present. However, characteristic changes occur. Therefore, when such a thin film transistor is used as a switching element of an image display device without a light-shielding layer, the circuit does not operate normally, so that it becomes very difficult to display an image. For example, see Non-Patent Document 2.
一般的なアクティブマトリクス基板とカラーフィルタ基板とを対向して設置した構造の画像表示装置である場合は、アクティブマトリクス基板の不透明なゲート電極とカラーフィルタ基板に設けられたブラックマトリクスにとより、半導体層への光照射を防ぐ構造となっている。しかし、プラスチック基材を用いた場合は、上述の理由により、アクティブマトリクス基板とカラーフィルタ基板との位置ずれが発生し、良好な色表示が不可能なだけでなく、半導体層への光照射による薄膜トランジスタの特性劣化も生じることとなる。 In the case of an image display device having a structure in which a general active matrix substrate and a color filter substrate are installed to face each other, a semiconductor is formed by an opaque gate electrode of the active matrix substrate and a black matrix provided on the color filter substrate. The structure prevents light irradiation to the layer. However, when a plastic substrate is used, the active matrix substrate and the color filter substrate are misaligned for the above-mentioned reasons, and not only good color display is impossible, but also due to light irradiation to the semiconductor layer. The characteristics of the thin film transistor are also deteriorated.
また、ゲート電極とカラーフィルタ基板とに設けられたブラックマトリクスの間には、表示要素が存在しており、ゲート電極とカラーフィルタとの間にギャップが空いているため、迷光による半導体層への光照射により薄膜トランジスタの特性劣化が生じるおそれがある。 In addition, there is a display element between the black matrix provided on the gate electrode and the color filter substrate, and a gap is formed between the gate electrode and the color filter. There is a possibility that characteristics of the thin film transistor may be deteriorated by light irradiation.
一方、カラーフィルタ基板上に薄膜トランジスタを形成した構造の画像表示装置である場合においては、プラスチック基板が熱伸縮しても基板・装置を湾曲させてもカラーフィルタと薄膜トランジスタとの位置ずれは発生しない。このため、半導体層への光照射に対して遮光する手段を設けることで、薄型、軽量かつ可撓性の画像表示装置を作製することが可能である。 On the other hand, in the case of an image display device having a structure in which a thin film transistor is formed on a color filter substrate, the color filter and the thin film transistor are not displaced even if the plastic substrate is thermally expanded or contracted even if the substrate / device is curved. For this reason, it is possible to manufacture a thin, lightweight, and flexible image display device by providing a means for blocking light irradiation to the semiconductor layer.
本発明の目的は、上述した内容を鑑み、可撓性基板上のカラーフィルタと薄膜トランジスタとの位置ずれがなく、光照射時においても安定した動作が可能な薄膜トランジスタ及び画像表示装置を提供することである。 An object of the present invention is to provide a thin film transistor and an image display device in which a color filter on a flexible substrate and a thin film transistor are not misaligned and can be stably operated even during light irradiation. is there.
上記目的を達成するための本発明の第１態様は、可撓性基板上に、カラーフィルタ層、ゲート電極、ゲート絶縁層、半導体層、保護層、ソース電極、及びドレイン電極が形成された薄膜トランジスタであって、半導体層が金属酸化物材料で形成され、ゲート電極の少なくとも半導体層のチャネル部分と重なる範囲が不透明な金属材料で形成され、保護層上の少なくとも半導体層のチャネル部分と重なる範囲に、不透明な絶縁材料からなる遮光層を有している。 In order to achieve the above object, a first aspect of the present invention is a thin film transistor in which a color filter layer, a gate electrode, a gate insulating layer, a semiconductor layer, a protective layer, a source electrode, and a drain electrode are formed over a flexible substrate. The semiconductor layer is formed of a metal oxide material, and at least the range of the gate electrode that overlaps the channel portion of the semiconductor layer is formed of an opaque metal material, and at least the range of the gate electrode that overlaps the channel portion of the semiconductor layer on the protective layer. And a light shielding layer made of an opaque insulating material.
また、本発明の第２態様は、可撓性基板上に、カラーフィルタ層、ゲート電極、ゲート絶縁層、半導体層、保護層、ソース電極、及びドレイン電極が形成された薄膜トランジスタであって、半導体層が金属酸化物材料で形成され、ゲート電極の少なくとも半導体層のチャネル部分と重なる範囲が不透明な金属材料で形成され、保護層の少なくとも半導体層のチャネル部分と重なる範囲が不透明な絶縁材料で形成されている。 According to a second aspect of the present invention, there is provided a thin film transistor in which a color filter layer, a gate electrode, a gate insulating layer, a semiconductor layer, a protective layer, a source electrode, and a drain electrode are formed over a flexible substrate. The layer is formed of a metal oxide material, at least the area of the gate electrode that overlaps the channel portion of the semiconductor layer is formed of an opaque metal material, and the protective layer of at least the area that overlaps the channel portion of the semiconductor layer is formed of an opaque insulating material Has been.
さらに、本発明の第３態様は、可撓性基板上に、カラーフィルタ層、ゲート電極、ゲート絶縁層、半導体層、保護層、ソース電極、及びドレイン電極が形成された薄膜トランジスタであって、半導体層が金属酸化物材料で形成され、ゲート電極の少なくとも半導体層のチャネル部分と重なる範囲が不透明な金属材料で形成され、保護層は、少なくとも半導体層のチャネル部分と重なる範囲が不透明になるよう、複数の膜を積層して形成されている。 Furthermore, a third aspect of the present invention is a thin film transistor in which a color filter layer, a gate electrode, a gate insulating layer, a semiconductor layer, a protective layer, a source electrode, and a drain electrode are formed over a flexible substrate. The layer is formed of a metal oxide material, and at least a range of the gate electrode overlapping with the channel portion of the semiconductor layer is formed of an opaque metal material, and the protective layer is at least a range of overlapping with the channel portion of the semiconductor layer is opaque. It is formed by laminating a plurality of films.
なお、上記いずれかの態様の薄膜トランジスタをマトリクス状に配置し、この配置された薄膜トランジスタ上に、表示要素、対向電極、及び対向基板を積層することによって、画像表示装置を構成することができる。
第１態様の薄膜トランジスタで構成された画像表示装置では、保護層上に形成された遮光層を、半導体層のチャネル部分と重なる範囲を覆い、かつ、マトリクス状に配置された薄膜トランジスタ間に格子状に形成してもよい。また、第２態様の薄膜トランジスタで構成された画像表示装置では、保護層を、前記半導体層のチャネル部分と重なる範囲を覆い、かつマトリクス状に配置された薄膜トランジスタ間に格子状に形成してもよい。
Note that an image display device can be configured by arranging the thin film transistors of any one of the above aspects in a matrix and stacking the display element, the counter electrode, and the counter substrate on the arranged thin film transistors.
In the image display device including the thin film transistor according to the first aspect, the light shielding layer formed on the protective layer covers the area overlapping the channel portion of the semiconductor layer and is arranged in a lattice pattern between the thin film transistors arranged in a matrix. It may be formed. In the image display device including the thin film transistor according to the second aspect, the protective layer may be formed in a lattice shape between the thin film transistors arranged in a matrix so as to cover a range overlapping the channel portion of the semiconductor layer. .
本発明によれば、可撓性基板上のカラーフィルタ層上に形成された薄膜トランジスタにおいて、半導体層のチャネル部分と重なる領域に遮光層を設け、ゲート側及びバックチャネル側から半導体層への光照射を防ぐ。これにより、可撓性基板上のカラーフィルタと薄膜トランジスタとの位置ずれがなく、光照射時においても安定した動作が可能な薄膜トランジスタ及び画像表示装置を作製することが可能となる。 According to the present invention, in the thin film transistor formed on the color filter layer on the flexible substrate, the light shielding layer is provided in a region overlapping the channel portion of the semiconductor layer, and light irradiation to the semiconductor layer from the gate side and the back channel side is performed. prevent. As a result, it is possible to manufacture a thin film transistor and an image display device that are capable of stable operation even when light is irradiated without misalignment between the color filter and the thin film transistor on the flexible substrate.
以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお、本実施の形態において、同一の構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that in this embodiment, the same components are denoted by the same reference numerals, and redundant description among the embodiments is omitted.
１．薄膜トランジスタの構造
図１は、本発明の一実施形態に係る薄膜トランジスタを示す概略平面図である。図２は、図１に示す薄膜トランジスタのＡ−Ａ断面図である。図３は、図１に示す薄膜トランジスタの他のＡ−Ａ断面図である。図２に示す本実施形態の薄膜トランジスタは、可撓性基板１と、カラーフィルタ層２と、ゲート電極３と、ゲート絶縁層４と、半導体層５と、ソース電極７と、ドレイン電極８と、遮光層１４とを備えている。図３に示す本実施形態の薄膜トランジスタは、これらの構成に保護層６をさらに備えている。
1. Structure of Thin Film Transistor FIG. 1 is a schematic plan view showing a thin film transistor according to an embodiment of the present invention. 2 is a cross-sectional view of the thin film transistor taken along the line AA in FIG. FIG. 3 is another AA cross-sectional view of the thin film transistor shown in FIG. The thin film transistor of this embodiment shown in FIG. 2 includes a flexible substrate 1, a color filter layer 2, a gate electrode 3, a gate insulating layer 4, a semiconductor layer 5, a source electrode 7, a drain electrode 8, A light shielding layer 14. The thin film transistor of this embodiment shown in FIG. 3 further includes a protective layer 6 in these configurations.
カラーフィルタ層２は、可撓性基板１の上に形成されている。カラーフィルタ層２の上には、ゲート電極３が形成され、かつ、このゲート電極３を覆うようにゲート絶縁層４が形成されている。ゲート絶縁層４の上には、半導体層５と、半導体層５に接続されたソース電極７及びドレイン電極８とが、それぞれ形成されている。そして、図２に示す薄膜トランジスタは、半導体層５の上に遮光層１４が形成されており、図３に示す薄膜トランジスタは、半導体層５の上に保護層６及び遮光層１４が順に形成されている。 The color filter layer 2 is formed on the flexible substrate 1. A gate electrode 3 is formed on the color filter layer 2, and a gate insulating layer 4 is formed so as to cover the gate electrode 3. A semiconductor layer 5 and a source electrode 7 and a drain electrode 8 connected to the semiconductor layer 5 are formed on the gate insulating layer 4, respectively. In the thin film transistor illustrated in FIG. 2, the light shielding layer 14 is formed on the semiconductor layer 5. In the thin film transistor illustrated in FIG. 3, the protective layer 6 and the light shielding layer 14 are sequentially formed on the semiconductor layer 5. .
ゲート電極３は、少なくとも半導体層５のチャネル部分と重なる範囲が不透明な金属材料で形成される。これにより、ゲート側から入射する光を遮光することができる。また、遮光層１４は、少なくとも半導体層５のチャネル部分と重なる範囲に、かつ、不透明な絶縁材料によって形成される。これにより、半導体層５のバックチャネル側から入射する光を遮光することが可能である。また、絶縁材料を用いることにより、電極間の短絡によるリーク電流や寄生容量等を生じるおそれがないため、薄膜トランジスタの動作に影響を与えることのない遮光層１４を形成することができる。 The gate electrode 3 is formed of a metal material that is at least overlapped with the channel portion of the semiconductor layer 5. Thereby, light incident from the gate side can be shielded. Further, the light shielding layer 14 is formed of an opaque insulating material in a range that overlaps at least the channel portion of the semiconductor layer 5. Thereby, it is possible to block light incident from the back channel side of the semiconductor layer 5. Further, by using an insulating material, there is no possibility of causing leakage current, parasitic capacitance, or the like due to a short circuit between the electrodes, so that the light shielding layer 14 that does not affect the operation of the thin film transistor can be formed.
本実施形態の遮光層１４は、半導体層５の上（図２）又は保護層６の上（図３）における少なくとも半導体層５のチャネル部分と重なる範囲に形成される。半導体層５の上に直接形成される場合には、一部分（不透明な絶縁材料の部分）が遮光層の機能を有した保護層６であるとも言えるし、一部分が保護層の機能を有した遮光層１４とも言える。このようにすれば、保護層と遮光層とを別々に分けて形成することなく１つの層で保護機能と遮光機能を実現できる。また、薄膜トランジスタ作製の工程数を少なくすることができる。なお、この遮光層１４は、少なくとも半導体層のチャネル部分と重なる範囲、かつ、マトリクス状に配置された薄膜トランジスタ間に格子状に形成されてもよい（図４）。 The light shielding layer 14 of the present embodiment is formed in a range that overlaps at least the channel portion of the semiconductor layer 5 on the semiconductor layer 5 (FIG. 2) or the protective layer 6 (FIG. 3). When formed directly on the semiconductor layer 5, it can be said that a part (a part of an opaque insulating material) is the protective layer 6 having the function of the light shielding layer, and a part of the light shielding having the function of the protective layer. It can also be said as the layer 14. In this way, the protective function and the light shielding function can be realized with one layer without separately forming the protective layer and the light shielding layer. In addition, the number of steps for manufacturing a thin film transistor can be reduced. The light shielding layer 14 may be formed in a lattice shape between thin film transistors arranged in a matrix at least in a range overlapping with the channel portion of the semiconductor layer (FIG. 4).
薄膜トランジスタとカラーフィルタとの間に表示要素が設けられる従来構造の薄膜トランジスタにおいては、カラーフィルタにブラックマトリクスを設けて半導体層へ照射される光を低減する手法が用いられているが、遮光層の位置が半導体層から離れているため、迷光が半導体層に照射され、薄膜トランジスタの性能が劣化するおそれがある。本実施形態の薄膜トランジスタの構成においては、ゲート電極３及び半導体層５又は保護層６の上に形成された不透明の絶縁材料からなる遮光層１４で半導体層５へ照射される光を遮光するため、半導体層５と遮光層１４との間の距離が非常に近く、迷光よる半導体層５への影響を従来と比較して大幅に少なくすることができる。 In a thin film transistor having a conventional structure in which a display element is provided between the thin film transistor and the color filter, a method of reducing the light applied to the semiconductor layer by providing a black matrix in the color filter is used. Is away from the semiconductor layer, stray light is applied to the semiconductor layer, which may deteriorate the performance of the thin film transistor. In the configuration of the thin film transistor of this embodiment, in order to shield the light irradiated to the semiconductor layer 5 with the light shielding layer 14 made of an opaque insulating material formed on the gate electrode 3 and the semiconductor layer 5 or the protective layer 6, The distance between the semiconductor layer 5 and the light shielding layer 14 is very short, and the influence of the stray light on the semiconductor layer 5 can be greatly reduced compared to the conventional case.
２．薄膜トランジスタの各構成要素の具体例
以下、本発明の一実施形態に係る薄膜トランジスタの各構成要素を、構成要素の積層順に説明する。
2. Specific Examples of Each Component of Thin Film Transistor Hereinafter, each component of a thin film transistor according to an embodiment of the present invention will be described in the order of stacking the components.
本実施形態の可撓性基板１の基材としては、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン−テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、可撓性を持つガラス等、を使用することができる。ただし、可撓性基板１として使用可能な基材は、これらに限定されるものではなく、またこれらの基材は単独で基板として使用することも、二種以上の基材を積層した複合基板として使用することもできる。 Specifically, as the base material of the flexible substrate 1 of the present embodiment, polymethyl methacrylate, polyacrylate, polycarbonate, polystyrene, polyethylene sulfide, polyethersulfone, polyolefin, polyethylene terephthalate, polyethylene naphthalate, cycloolefin polymer, Polyethersulfone, triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, weather resistant polyethylene terephthalate, weather resistant polypropylene, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, transparent polyimide, fluorine-based Resins, cyclic polyolefin resins, flexible glass, and the like can be used. However, the base material that can be used as the flexible substrate 1 is not limited to these, and these base materials can be used alone as a substrate, or a composite substrate in which two or more kinds of base materials are laminated. It can also be used as
可撓性基板１が有機物フィルムである場合は、薄膜トランジスタの耐久性を向上させるために、透明のガスバリア層（図示せず）を形成することが好ましい。ガスバリア層としては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸化窒化シリコン（ＳｉＯＮ）、炭化シリコン（ＳｉＣ）、及びダイヤモンドライクカーボン（ＤＬＣ）等が挙げられるが、これらに限定されるものではない。また、これらのガスバリア層は、２層以上積層して使用することもできる。ガスバリア層は、有機物フィルムを用いた可撓性基板１の片面だけに形成してもよいし、両面に形成してもよい。ガスバリア層は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法、及びゾル−ゲル法等を用いて形成することができるが、これらに限定されるものではない。 When the flexible substrate 1 is an organic film, it is preferable to form a transparent gas barrier layer (not shown) in order to improve the durability of the thin film transistor. Examples of the gas barrier layer include aluminum oxide (Al 2 O 3 ), silicon oxide (SiO), silicon nitride (SiN), silicon oxynitride (SiON), silicon carbide (SiC), diamond-like carbon (DLC), and the like. Although it is mentioned, it is not limited to these. These gas barrier layers can be used by laminating two or more layers. The gas barrier layer may be formed only on one side of the flexible substrate 1 using an organic film, or may be formed on both sides. The gas barrier layer can be formed using a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD (Chemical Vapor Deposition) method, a hot wire CVD method, a sol-gel method, etc. It is not limited to these.
本実施形態のカラーフィルタ層２は、赤色着色部、緑色着色部、及び青色着色部の３色、もしくは赤色着色部、緑色着色部、青色着色部、及び無色部の４色から形成されていることが好ましいが、これらに限定されるものではない。上述した各着色部（赤色、緑色、青色、無色）は、それぞれ所定幅の線条（ストライプ）マトリクス状、又は所定サイズの矩形マトリクス状等のパターン状に、適宜パターニングされている。これらの着色部は、フォトリソ法、凸版印刷法、反転印刷法、インクジェット法等で形成することができるが、これらに限定されるものではない。着色パターン形成後に、着色パターンを保護し、着色部によって生じる凸凹を軽減するために、着色部上に例えば、アクリルやポリイミド等の樹脂によって保護層が好適に設けられる。 The color filter layer 2 of the present embodiment is formed of three colors of a red colored portion, a green colored portion, and a blue colored portion, or four colors of a red colored portion, a green colored portion, a blue colored portion, and a colorless portion. Although it is preferable, it is not limited to these. Each of the colored portions (red, green, blue, colorless) described above is appropriately patterned in a pattern such as a stripe (stripe) matrix having a predetermined width or a rectangular matrix having a predetermined size. These colored portions can be formed by a photolithographic method, a relief printing method, a reverse printing method, an ink jet method, or the like, but are not limited thereto. In order to protect the colored pattern and reduce unevenness caused by the colored part after the colored pattern is formed, a protective layer is suitably provided on the colored part, for example, with a resin such as acrylic or polyimide.
本実施形態における薄膜トランジスタの各入出力端子は、電極部分と配線部分とを明確に分ける必要がないため、ゲート電極３、ソース電極７、及びドレイン電極８と表記している。また、電極か配線かを特に区別する必要のない場合には、単にゲート、ソース、及びドレインと記載している。 Each input / output terminal of the thin film transistor in this embodiment is represented as a gate electrode 3, a source electrode 7, and a drain electrode 8 because it is not necessary to clearly separate the electrode portion and the wiring portion. Further, when there is no need to particularly distinguish between an electrode and a wiring, they are simply described as a gate, a source, and a drain.
ゲート電極３は、半導体層５の遮光層として機能するため、少なくとも半導体層５のチャネル部分と重なる範囲は、不透明な金属材料で形成される必要がある。従って、ゲート電極３及びそれらに接続される配線には、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、銀（Ａｇ）、クロム（Ｃｒ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）等の導電性材料を用いることができる。ただし、ゲート電極３等に用いることができる導電性材料は、これらに限定されるものではなく、またこれらの導電性材料は、単層で用いても構わないし、積層及び合金等として用いても構わない。 Since the gate electrode 3 functions as a light shielding layer of the semiconductor layer 5, at least a range overlapping with the channel portion of the semiconductor layer 5 needs to be formed of an opaque metal material. Therefore, the gate electrode 3 and the wiring connected thereto include aluminum (Al), copper (Cu), molybdenum (Mo), silver (Ag), chromium (Cr), copper (Cu), gold (Au), Conductive materials such as platinum (Pt), titanium (Ti), tungsten (W), and manganese (Mn) can be used. However, the conductive materials that can be used for the gate electrode 3 and the like are not limited to these, and these conductive materials may be used as a single layer, or may be used as a laminate or an alloy. I do not care.
また、ゲート電極３は、透明な電極材料を積層して使用することができる。例えば、酸化インジウム（ＩｎＯ）、酸化スズ（ＳｎＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）等を、上記の導電性材料と組み合わせて用いることができるが、この限りではない。 The gate electrode 3 can be used by laminating transparent electrode materials. For example, indium oxide (InO), tin oxide (SnO), zinc oxide (ZnO), indium tin oxide (ITO), indium zinc oxide (IZO), or the like can be used in combination with the above conductive material. This is not the case.
また、ゲート電極３は、半導体層５の遮光層として機能するため、少なくとも半導体層５のチャネル部分と重なる範囲においては不透明である必要がある。ここで、本発明における不透明とは、近紫外及び可視光領域である波長領域３５０ｎｍ以上７００ｎｍ以下の範囲内での透過率が１％以下、すなわち光学濃度（ＯＤ値）が２以上、好ましくは透過率が０．１％以下、すなわちＯＤ値が３以上であることを指す。 Further, since the gate electrode 3 functions as a light shielding layer of the semiconductor layer 5, it is necessary to be opaque at least in a range overlapping with the channel portion of the semiconductor layer 5. Here, the term “opaque” in the present invention means that the transmittance in the near ultraviolet and visible light wavelength range of 350 nm to 700 nm is 1% or less, that is, the optical density (OD value) is 2 or more, preferably transmission. The rate is 0.1% or less, that is, the OD value is 3 or more.
ゲート電極３は、真空蒸着法、スパッタ法等の真空成膜法や、ゾル−ゲル法、スクリーン印刷、凸版印刷、インクジェット法等のウェット成膜法で形成することができる。しかし、ゲート電極３は、これらの形成方法に限定されず、公知一般の方法を用いることができる。ゲート電極３のパターニングは、例えば、フォトリソグラフィ法を用いてパターン形成部分をレジスト等により保護し、エッチングによって不要部分を除去して行うことができる。しかし、ゲート電極３は、このパターニング方法に限定されず、公知一般のパターニング方法を用いることができる。 The gate electrode 3 can be formed by a vacuum film formation method such as a vacuum deposition method or a sputtering method, or a wet film formation method such as a sol-gel method, screen printing, letterpress printing, or an ink jet method. However, the gate electrode 3 is not limited to these forming methods, and a known general method can be used. The patterning of the gate electrode 3 can be performed, for example, by protecting a pattern formation portion with a resist or the like using a photolithography method and removing an unnecessary portion by etching. However, the gate electrode 3 is not limited to this patterning method, and a known general patterning method can be used.
本実施形態におけるゲート電極３を覆うように形成されるゲート絶縁層４は、ゲート電極３と他の電極との接続部分を除いた、可撓性基板１（カラーフィルタ層２）上の全面に形成することができる。このゲート絶縁層４に使用される材料としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又はＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）等が挙げられるが、これらに限定されるものではない。ゲートリーク電流を抑えるために、ゲート絶縁層４に用いられる絶縁材料の抵抗率は、１０１１Ωｃｍ以上、できれば１０１４Ωｃｍ以上であることが望ましい。 The gate insulating layer 4 formed so as to cover the gate electrode 3 in this embodiment is formed on the entire surface of the flexible substrate 1 (color filter layer 2) excluding the connection portion between the gate electrode 3 and other electrodes. Can be formed. Examples of the material used for the gate insulating layer 4 include inorganic materials such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, and titanium oxide. Examples thereof include, but are not limited to, polyacrylates such as PMMA (polymethyl methacrylate), PVA (polyvinyl alcohol), and PVP (polyvinylphenol). In order to suppress the gate leakage current, the resistivity of the insulating material used for the gate insulating layer 4 is desirably 10 11 Ωcm or more, preferably 10 14 Ωcm or more.
ゲート絶縁層４は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法を材料に応じて適宜用いて形成される。これらのゲート絶縁層４は、単層として用いても構わないし、２層以上積層して用いることもできる。また、成長方向に向けて組成を傾斜したものでも構わない。 The gate insulating layer 4 can be formed by vacuum deposition, ion plating, sputtering, laser ablation, plasma CVD, photo CVD, hot wire CVD, vacuum coating, spin coating, die coating, screen, etc. A wet film forming method such as a printing method is appropriately used depending on the material. These gate insulating layers 4 may be used as a single layer or may be used by stacking two or more layers. Further, the composition may be inclined in the growth direction.
本実施形態の半導体層５としては、金属酸化物を主成分とする酸化物半導体材料が使用できる。この酸化物半導体材料は、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タングステン、マグネシウム（Ｍｇ）、及びガリウム（Ｇａ）のうち１種類以上の元素を含む酸化物であり、例えば、酸化亜鉛、酸化インジウム、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化スズ、酸化タングステン（ＷＯ）、及び酸化亜鉛インジウムガリウム（ＩＧＺＯ）等の材料が挙げられる。これらの材料の構造は、単結晶、多結晶、微結晶、結晶とアモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであっても構わない。 As the semiconductor layer 5 of this embodiment, an oxide semiconductor material containing a metal oxide as a main component can be used. This oxide semiconductor material is an oxide containing one or more elements of zinc (Zn), indium (In), tin (Sn), tungsten, magnesium (Mg), and gallium (Ga). Examples include zinc oxide, indium oxide, indium zinc oxide (In—Zn—O), tin oxide, tungsten oxide (WO), and zinc indium gallium oxide (IGZO). The structure of these materials may be any of single crystal, polycrystal, microcrystal, mixed crystal of crystal and amorphous, nanocrystal scattered amorphous, and amorphous.
半導体層５は、ＣＶＤ法、スパッタリング法、パルスレーザー堆積法、真空蒸着法等の真空成膜法や、有機金属化合物を前駆体とするゾルゲル法や化学浴堆積法、また金属酸化物の微結晶及びナノ結晶を分散させた溶液を塗布する方法等のウェット成膜法を、用いて形成することができる。しかし、半導体層５の形成方法は、これらの方法に限定されず、公知一般の方法を用いることができる。 The semiconductor layer 5 is formed by a vacuum film-forming method such as a CVD method, a sputtering method, a pulse laser deposition method, a vacuum evaporation method, a sol-gel method or a chemical bath deposition method using an organometallic compound as a precursor, or a metal oxide microcrystal. And a wet film forming method such as a method of applying a solution in which nanocrystals are dispersed can be used. However, the method for forming the semiconductor layer 5 is not limited to these methods, and a known general method can be used.
半導体層５のパターニングには、例えば、フォトリソグラフィ法を用いてパターン形成部分をレジスト等により保護し、エッチングによって不要部分を除去して行う方法を用いることができるが、印刷法等を用いて成膜とパターニングを同時に行ってもよい。このパターニングについても、この方法に限定されず、公知一般のパターニング方法を用いることができる。 For patterning the semiconductor layer 5, for example, a method in which a pattern forming portion is protected with a resist or the like using a photolithography method and an unnecessary portion is removed by etching can be used. The film and patterning may be performed simultaneously. This patterning is not limited to this method, and a known general patterning method can be used.
本実施形態の図３の構成で用いられる保護層６は、半導体層５のチャネル部分と重なる領域であるバックチャネル部を保護するために、少なくともバックチャネル部分を覆うように形成される。また、保護層６は、下部保護層と上部保護層とを分けて形成してもよい。この保護層６に使用される材料としては、酸化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又はＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＶＰ（ポリビニルフェノール）等の絶縁材料が挙げられるが、これらに限定されるものではない。保護層６に用いられる材料の抵抗率は、１０１１Ωｃｍ以上、できれば１０１４Ωｃｍ以上であることが望ましい。 The protective layer 6 used in the configuration of FIG. 3 of the present embodiment is formed so as to cover at least the back channel portion in order to protect the back channel portion that is a region overlapping with the channel portion of the semiconductor layer 5. Further, the protective layer 6 may be formed by separating the lower protective layer and the upper protective layer. Examples of materials used for the protective layer 6 include inorganic materials such as silicon oxide, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, and titanium oxide, or PMMA (polymethyl methacrylate). Insulating materials such as polyacrylate, PVA (polyvinyl alcohol), and PVP (polyvinylphenol) are exemplified, but the invention is not limited thereto. The resistivity of the material used for the protective layer 6 is desirably 10 11 Ωcm or more, preferably 10 14 Ωcm or more.
また、保護層６は、少なくとも半導体層５のチャネル部分と重なる範囲を不透明な材料で形成することにより、半導体層５のバックチャネル側から入射する光を防ぐことが可能となる。すなわち、このような材料で構成することで、保護層６を、保護層兼遮光層としても機能させることができる。 Moreover, the protective layer 6 can prevent light incident from the back channel side of the semiconductor layer 5 by forming at least a range overlapping the channel portion of the semiconductor layer 5 with an opaque material. That is, by forming with such a material, the protective layer 6 can also function as a protective layer and a light shielding layer.
保護層６は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法等の真空成膜法や、スピンコート法、ダイコート法、スクリーン印刷法等のウェット成膜法を、その材料に応じて適宜用いられて形成される。この保護層６は、単層として用いてもよいし、２層以上積層して用いてもよい。不透明な材料部分を２層以上の膜を積層して形成することによって、保護効果の高い保護層兼遮光層として機能させることができるため、より性能の優れた薄膜トランジスタを実現することができる。また、保護層６は、成長方向に向けて組成を傾斜したものであっても構わない。 The protective layer 6 is formed by vacuum deposition such as vacuum deposition, ion plating, sputtering, laser ablation, plasma CVD, photo CVD, hot wire CVD, spin coating, die coating, screen printing. A wet film forming method such as a method is suitably used depending on the material. This protective layer 6 may be used as a single layer, or two or more layers may be laminated. By forming an opaque material portion by laminating two or more layers, it can function as a protective layer and a light shielding layer with a high protective effect, so that a thin film transistor with higher performance can be realized. Further, the protective layer 6 may have a composition inclined toward the growth direction.
本実施形態の半導体層５と接続されるソース電極７及びドレイン電極８は、保護層６の上下どちらに設けてもよい。例えば、ソース電極７を保護層６の下に設け、ドレイン電極８を保護層６上に設ける構成でもよいし、ドレイン電極８を保護層６の下に設け、ソース電極７を保護層６上に設ける構成でもよい。 The source electrode 7 and the drain electrode 8 connected to the semiconductor layer 5 of the present embodiment may be provided either above or below the protective layer 6. For example, the source electrode 7 may be provided under the protective layer 6 and the drain electrode 8 may be provided on the protective layer 6, or the drain electrode 8 may be provided under the protective layer 6 and the source electrode 7 may be provided on the protective layer 6. The structure provided may be sufficient.
ソース電極７及びドレイン電極８、及びそれらに接続される配線には、アルミニウム、銅、モリブデン、銀、クロム、銅、金、白金、チタン、タングステン、マンガン等の導電性材料を用いることができる。ただし、ソース電極７及びドレイン電極８等に用いることができる導電性材料は、これらに限定されるものではなく、透明な電極材料も使用することができる。例えば、酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウムスズ、酸化インジウム亜鉛等を用いることができる。これらの材料は単層で用いても構わないし、積層及び合金等として用いても構わない。 A conductive material such as aluminum, copper, molybdenum, silver, chromium, copper, gold, platinum, titanium, tungsten, or manganese can be used for the source electrode 7 and the drain electrode 8 and the wiring connected to them. However, the conductive material that can be used for the source electrode 7 and the drain electrode 8 is not limited to these, and a transparent electrode material can also be used. For example, indium oxide, tin oxide, zinc oxide, indium tin oxide, indium zinc oxide, or the like can be used. These materials may be used as a single layer, or may be used as a laminate, an alloy, or the like.
このソース電極７及びドレイン電極８は、真空蒸着法、スパッタ法等の真空成膜法や、ゾル−ゲル法、スクリーン印刷、凸版印刷、インクジェット法等のウェット成膜法で形成することができる。しかし、ソース電極７及びドレイン電極８は、これらの形成方法に限定されず、公知一般の方法を用いることができる。ソース電極７及びドレイン電極８のパターニングは、例えば、フォトリソグラフィ法を用いてパターン形成部分をレジスト等により保護し、エッチングによって不要部分を除去して行うことができる。しかし、ソース電極７及びドレイン電極８は、このパターニング方法に限定されず、公知一般のパターニング方法を用いることができる。 The source electrode 7 and the drain electrode 8 can be formed by a vacuum film formation method such as a vacuum deposition method or a sputtering method, or a wet film formation method such as a sol-gel method, screen printing, letterpress printing, or an ink jet method. However, the source electrode 7 and the drain electrode 8 are not limited to these forming methods, and a known general method can be used. The patterning of the source electrode 7 and the drain electrode 8 can be performed, for example, by protecting a pattern formation portion with a resist or the like using a photolithography method and removing an unnecessary portion by etching. However, the source electrode 7 and the drain electrode 8 are not limited to this patterning method, and a known general patterning method can be used.
本実施形態に係る薄膜トランジスタを用いて画像表示装置を構成するにあたっては、マトリクス状に配置された複数の薄膜トランジスタのそれぞれについて、ドレイン電極８と接続された画素電極１０、ソース電極７と画素電極１０とを絶縁するための層間絶縁層９、画像を表示するための表示要素１１、表示要素１１に積層される対向電極１２及び対向基板１３が、図２又は図３の構成上にさらに形成される（図５又は図６を参照）。なお、画像表示装置には、キャパシタ電極（図示せず）をさらに形成することが好ましい。 In configuring an image display device using the thin film transistor according to the present embodiment, for each of a plurality of thin film transistors arranged in a matrix, the pixel electrode 10 connected to the drain electrode 8, the source electrode 7 and the pixel electrode 10 An interlayer insulating layer 9 for insulating the display, a display element 11 for displaying an image, a counter electrode 12 and a counter substrate 13 stacked on the display element 11 are further formed on the configuration of FIG. (See FIG. 5 or FIG. 6). In the image display device, it is preferable to further form a capacitor electrode (not shown).
この層間絶縁層９には、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又はＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、ＰＶＰ（ポリビニルフェノール）透明性ポリイミド、ポリエステル、エポキシ樹脂等を使用することができるが、これらに限定されるものではない。層間絶縁層９は、ソース電極７と画素電極１０とを絶縁するために、その抵抗率が１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。層間絶縁層９は、ゲート絶縁層４又は保護層６と同じ材料であってもよいし、異なる材料であってもよいし、また２層以上積層して用いてもよい。 The interlayer insulating layer 9 includes an inorganic material such as silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, titanium oxide, or PMMA (polymethyl oxide). Polyacrylate such as methacrylate), PVA (polyvinyl alcohol), PS (polystyrene), PVP (polyvinylphenol) transparent polyimide, polyester, epoxy resin, and the like can be used, but are not limited thereto. In order to insulate the source electrode 7 and the pixel electrode 10 from each other, the interlayer insulating layer 9 preferably has a resistivity of 10 11 Ωcm or more, particularly 10 14 Ωcm or more. The interlayer insulating layer 9 may be made of the same material as the gate insulating layer 4 or the protective layer 6, may be made of a different material, or may be used by stacking two or more layers.
層間絶縁層９は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法を、その材料に応じて適宜用いて形成される。 The interlayer insulating layer 9 is formed by a dry deposition method such as a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD method, a photo CVD method, a hot wire CVD method, a spin coating method, a dip coating method, a screen. A wet film formation method such as a printing method is appropriately used depending on the material.
また、層間絶縁層９は、ドレイン電極８の上に開口部を有しており、ドレイン電極８と画素電極１０とを接続させることができる。開口部は、層間絶縁層９の形成と同時に、又は形成後にフォトリソグラフィ法やエッチング等の公知の方法を用いて設けられる。層間絶縁層９を用いることにより、ソース電極７の上にも画素電極を形成することが可能になるため、画像表示装置の開口率を向上させることができる。 Further, the interlayer insulating layer 9 has an opening on the drain electrode 8, and the drain electrode 8 and the pixel electrode 10 can be connected. The opening is provided using a known method such as photolithography or etching simultaneously with or after the formation of the interlayer insulating layer 9. By using the interlayer insulating layer 9, a pixel electrode can be formed also on the source electrode 7, so that the aperture ratio of the image display device can be improved.
画素電極１０は、層間絶縁層９の上に導電性材料を成膜し、この導電性材料を所定の画素形状にパターニングして形成される。図５及び図６に示すように、ドレイン電極８が露出するように開口部が形成されている層間絶縁層９の上に画素電極１０を形成することにより、ドレイン電極８と画素電極１０とを導通させることができる。 The pixel electrode 10 is formed by forming a conductive material on the interlayer insulating layer 9 and patterning the conductive material into a predetermined pixel shape. As shown in FIGS. 5 and 6, the drain electrode 8 and the pixel electrode 10 are formed by forming the pixel electrode 10 on the interlayer insulating layer 9 in which the opening is formed so that the drain electrode 8 is exposed. It can be made conductive.
画素電極１０には、例えば、酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウムスズ、酸化インジウム亜鉛等の、透明な電極材料が用いられる。これらの電極材料は単層で用いても構わないし、積層及び合金等として用いても構わない。 For the pixel electrode 10, for example, a transparent electrode material such as indium oxide, tin oxide, zinc oxide, indium tin oxide, or indium zinc oxide is used. These electrode materials may be used as a single layer, or may be used as a laminate or an alloy.
画素電極１０は、真空蒸着法、スパッタ法等の真空成膜法や、ゾル−ゲル法、スクリーン印刷、凸版印刷、インクジェット法等のウェット成膜法で形成することができる。ただし、画素電極１０の形成方法は、これらに限定されず、公知一般の方法を用いることができる。画素電極１０のパターニングは、例えばフォトリソグラフィ法を用いてパターン形成部分をレジスト等により保護し、エッチングによって不要部分を除去して行うことができる。ただし、画素電極１０のパターニングについても、この方法に限定されず、公知一般のパターニング方法を用いることができる。 The pixel electrode 10 can be formed by a vacuum film formation method such as a vacuum deposition method or a sputtering method, or a wet film formation method such as a sol-gel method, screen printing, letterpress printing, or an ink jet method. However, the formation method of the pixel electrode 10 is not limited to these, and a publicly known general method can be used. The patterning of the pixel electrode 10 can be performed, for example, by protecting a pattern formation portion with a resist or the like using a photolithography method and removing an unnecessary portion by etching. However, the patterning of the pixel electrode 10 is not limited to this method, and a known general patterning method can be used.
画素電極１０の上に設けられる表示要素１１には、例えば、液晶、有機エレクトロルミネッセンス、及び電気泳動方式（電子ペーパー）の表示要素等が挙げられる。表示要素１１の上に対向電極１２及び対向基板１３を積層する方法としては、画素電極１０上に対向基板１３、対向電極１２、表示要素１１が順に形成された積層体を貼り合わせる方法や、画素電極１０の上に表示要素１１、対向電極１２、対向基板１３を順番に積層する方法等、表示要素１１の種類により適宜選択すればよい。 Examples of the display element 11 provided on the pixel electrode 10 include liquid crystal, organic electroluminescence, and electrophoretic (electronic paper) display elements. As a method of laminating the counter electrode 12 and the counter substrate 13 on the display element 11, a method in which a laminate in which the counter substrate 13, the counter electrode 12, and the display element 11 are sequentially formed on the pixel electrode 10 is bonded, What is necessary is just to select suitably according to the kind of display element 11, such as the method of laminating | stacking the display element 11, the counter electrode 12, and the counter substrate 13 in order on the electrode 10. FIG.
本実施形態の遮光層１４は、半導体層５の上（図２、図５）又は保護層６の上（図３、図６）における少なくとも半導体層５のチャネル部分と重なる範囲に形成される。この遮光層１４は、半導体層５の遮光層として機能するため、不透明な絶縁材料が用いられる。例えば、遮光層１４として、酸化クロム（ＣｒＯｘ）、ケイ化タンタル（ＴａＳｉ）、窒化ケイ化タンタル（ＴａＳｉＮ）、酸化窒化ケイ化タンタル（ＴａＳｉＮＯ）、ケイ化ジルコニウム（ＺｒＳｉ）、窒化ケイ化ジルコニウム（ＺｒＳｉＮ）、カーボンブラックを分散した樹脂等を用いることができる。また、遮光層１４を多層にする場合、全ての層で不透明な絶縁材料を用いる必要はなく、上記以外の材料として、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、又はＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等を積層して使用することができるが、これらに限定されるものではない。 The light shielding layer 14 of this embodiment is formed in a range overlapping at least the channel portion of the semiconductor layer 5 on the semiconductor layer 5 (FIGS. 2 and 5) or on the protective layer 6 (FIGS. 3 and 6). Since this light shielding layer 14 functions as a light shielding layer of the semiconductor layer 5, an opaque insulating material is used. For example, as the light shielding layer 14, chromium oxide (CrOx), tantalum silicide (TaSi), tantalum silicide tantalum (TaSiN), tantalum oxynitride silicide (TaSiNO), zirconium silicide (ZrSi), zirconium nitride silicide (ZrSiN) ), A resin in which carbon black is dispersed can be used. Further, when the light shielding layer 14 is formed in multiple layers, it is not necessary to use an opaque insulating material in all layers, and as materials other than the above, silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, yttrium oxide Inorganic materials such as hafnium oxide, hafnium aluminate, zirconia oxide and titanium oxide, or polyacrylate such as PMMA (polymethyl methacrylate), PVA (polyvinyl alcohol), PS (polystyrene), transparent polyimide, polyester, epoxy, polyvinyl Phenol, polyvinyl alcohol, and the like can be laminated and used, but are not limited thereto.
透過型の画像表示装置を作製する場合には、対向電極１２に、例えば、酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウムスズ、酸化インジウム亜鉛等の、透明な電極材料が使用される。これらの電極材料は、単層で用いても構わないし、積層及び合金等として用いても構わない。
一方、反射型の画像表示装置を作製する場合は、対向電極１２が透明である必要はないため、透明導電材料に加え、アルミニウム、銅、モリブデン、銀、クロム、銅、金、白金、チタン、タングステン、マンガン等の金属材料も使用することができる。
When a transmissive image display device is manufactured, a transparent electrode material such as indium oxide, tin oxide, zinc oxide, indium tin oxide, or indium zinc oxide is used for the counter electrode 12. These electrode materials may be used as a single layer, or may be used as a laminate or an alloy.
On the other hand, in the case of producing a reflective image display device, the counter electrode 12 does not have to be transparent. Therefore, in addition to the transparent conductive material, aluminum, copper, molybdenum, silver, chromium, copper, gold, platinum, titanium, Metal materials such as tungsten and manganese can also be used.
本発明の画像表示装置の構成に用いられる対向基板１３には、可撓性基板１と同様の可撓性を有する基材を使用することができる。また、図示しないキャパシタ電極及びそれらに接続される配線は、ソース電極７やドレイン電極８と同様の導電性材料を用いることができ、同様の形成方法やパターニング方法を用いることができる。 For the counter substrate 13 used in the configuration of the image display device of the present invention, a base material having flexibility similar to that of the flexible substrate 1 can be used. For the capacitor electrodes (not shown) and the wirings connected to them, the same conductive material as that of the source electrode 7 and the drain electrode 8 can be used, and the same formation method and patterning method can be used.
３．実施例及び比較例
＜実施例＞
本発明の実施例として、図６に示す画像表示装置を作製した。
可撓性基板１として膜厚３０μｍの透明性ポリイミドを用いた。可撓性基板１は、そのままではハンドリングが困難であるため、支持基材としてガラス基材を用いて、その上に貼り付けて画像表示装置の作製を行った。
3. Examples and Comparative Examples <Examples>
As an example of the present invention, an image display device shown in FIG. 6 was produced.
As the flexible substrate 1, transparent polyimide having a film thickness of 30 μm was used. Since the flexible substrate 1 is difficult to handle as it is, a glass base material is used as a supporting base material, and is attached to the glass base material to produce an image display device.
可撓性基板１上に、赤、緑、青、及び無色の感光性材料をそれぞれ、塗布、露光、現像、及び焼成することによりパターニングし、その上にオーバーコート層を塗布してカラーフィルタ層２を形成した。カラーフィルタ層２の上に、ＤＣマグネトロンスパッタ法を用いてモリブデンを２００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。具体的には、感光性ポジ型フォトレジストを塗布後、マスク露光及びアルカリ現像液による現像を行い、所望形状のレジストパターンを形成した。さらにモリブデンエッチング液によりエッチングを行い、不要なモリブデンを溶解させた。その後、レジスト剥離液によりフォトレジストを除去し、所望形状のモリブデン電極とした。（以下、このようなパターニング方法をフォトリソグラフィ法として説明を省略する）。さらに、その上にＤＣマグネトロンスパッタリングにより、酸化インジウムスズを１００ｎｍの膜厚で成膜し、上述のフォトリソグラフィ法によりパターニングを行い、モリブデンと、酸化インジウムスズとからなるゲート電極３及びキャパシタ電極を形成した。 On the flexible substrate 1, red, green, blue, and colorless photosensitive materials are patterned by coating, exposing, developing, and baking, respectively, and an overcoat layer is coated thereon to form a color filter layer. 2 was formed. On the color filter layer 2, a film of molybdenum was formed to a thickness of 200 nm by using a DC magnetron sputtering method, and patterned into a desired shape by a photolithography method. Specifically, after applying a photosensitive positive photoresist, mask exposure and development with an alkaline developer were performed to form a resist pattern having a desired shape. Further, etching was performed with a molybdenum etching solution to dissolve unnecessary molybdenum. Thereafter, the photoresist was removed with a resist stripping solution to obtain a molybdenum electrode having a desired shape. (Hereinafter, such a patterning method will be referred to as a photolithography method and description thereof will be omitted). Further, a film of indium tin oxide having a thickness of 100 nm is formed thereon by DC magnetron sputtering, and patterning is performed by the above-described photolithography method, thereby forming a gate electrode 3 and a capacitor electrode made of molybdenum and indium tin oxide. did.
次に、ゲート電極３及びキャパシタ電極の上に、ゲート絶縁層４としてＰＥＣＶＤ法により酸化シリコンを４００ｎｍの膜厚で成膜した。その後、スパッタリング法により、酸化亜鉛インジウムガリウムを４０ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、半導体層５とした。半導体層５は、そのチャネル部分の範囲がゲート電極３のモリブデンで形成された領域と重なるように位置合わせされている。 Next, a silicon oxide film having a thickness of 400 nm was formed as a gate insulating layer 4 on the gate electrode 3 and the capacitor electrode by PECVD. Thereafter, a film of zinc indium gallium oxide having a thickness of 40 nm was formed by a sputtering method, and patterning was performed by a photolithography method to obtain a semiconductor layer 5. The semiconductor layer 5 is aligned so that the range of the channel portion overlaps the region of the gate electrode 3 formed of molybdenum.
続いて、ＰＥＣＶＤ法により酸化シリコンを１５０ｎｍの膜厚で成膜し、その上にカーボンブラックを分散した感光性樹脂を塗布し、露光、現像、及び焼成を行い所望形状の遮光層１４を形成した。その後、遮光層１４をマスクとして、ドライエッチングにより酸化シリコンの不要な部分を除去し、保護層６及び遮光層１４とした。モリブデンを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、ソース電極７及びドレイン電極８を形成した。次に、ネガ型の感光性樹脂を塗布し、露光、現像、及び焼成を行い、層間絶縁層９を形成した。 Subsequently, a silicon oxide film having a thickness of 150 nm was formed by PECVD, a photosensitive resin in which carbon black was dispersed was applied thereon, and exposure, development, and baking were performed to form a light-shielding layer 14 having a desired shape. . Thereafter, using the light shielding layer 14 as a mask, unnecessary portions of silicon oxide were removed by dry etching to form the protective layer 6 and the light shielding layer 14. Molybdenum was formed to a thickness of 100 nm and patterned by photolithography to form a source electrode 7 and a drain electrode 8. Next, a negative photosensitive resin was applied, exposed, developed, and fired to form an interlayer insulating layer 9.
層間絶縁層９の上に酸化インジウムスズを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極１０とした。その後、表示要素１１、対向電極１２、及び対向基板１３として、電気泳動表示要素である電子ペーパー前面板を貼り付け、可撓性基材１をガラス基材から剥離して、実施例の画像表示装置とした。 A film of indium tin oxide having a thickness of 100 nm was formed on the interlayer insulating layer 9 and patterned by a photolithography method to form a pixel electrode 10. Thereafter, an electronic paper front plate as an electrophoretic display element is attached as the display element 11, the counter electrode 12, and the counter substrate 13, and the flexible base material 1 is peeled from the glass base material. The device.
＜比較例＞
本発明の画像表示装置と比較する一例として、図７に示す構成の従来の画像表示装置を作製した。
可撓性基板１として膜厚３０μｍの透明性ポリイミドを用いた。可撓性基板１は、そのままではハンドリングが困難であるため、支持基材としてガラス基材を用いて、その上に貼り付けて画像表示装置の作製を行った。
<Comparative example>
As an example for comparison with the image display apparatus of the present invention, a conventional image display apparatus having the configuration shown in FIG. 7 was produced.
As the flexible substrate 1, transparent polyimide having a film thickness of 30 μm was used. Since the flexible substrate 1 is difficult to handle as it is, a glass base material is used as a supporting base material, and is attached to the glass base material to produce an image display device.
可撓性基板１上に、赤、緑、青、及び無色の感光性材料をそれぞれ、塗布、露光、現像、及び焼成することによりパターニングし、その上にオーバーコート層を塗布してカラーフィルタ層２を形成した。カラーフィルタ層２の上に、ＤＣマグネトロンスパッタ法を用いてモリブデンを２００ｎｍの膜厚で成膜し、フォトリソグラフィ法により所望の形状にパターニングを行った。さらに、その上にＤＣマグネトロンスパッタリングにより酸化インジウムスズを１００ｎｍの膜厚で成膜し、上述のようなフォトリソグラフィ法によりパターニングを行い、モリブデンと酸化インジウムスズとからなるゲート電極３及びキャパシタ電極を形成した。 On the flexible substrate 1, red, green, blue, and colorless photosensitive materials are patterned by coating, exposing, developing, and baking, respectively, and an overcoat layer is coated thereon to form a color filter layer. 2 was formed. On the color filter layer 2, a film of molybdenum was formed to a thickness of 200 nm by using a DC magnetron sputtering method, and patterned into a desired shape by a photolithography method. Further, a film of indium tin oxide having a thickness of 100 nm is formed thereon by DC magnetron sputtering, and patterning is performed by the photolithography method as described above to form a gate electrode 3 and a capacitor electrode made of molybdenum and indium tin oxide. did.
次に、ゲート電極３及びキャパシタ電極の上に、ゲート絶縁層４としてＰＥＣＶＤ法により酸化シリコンを４００ｎｍの膜厚で成膜した。その後、スパッタリング法により、酸化亜鉛インジウムガリウムを４０ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、半導体層５とした。半導体層５は、そのチャネル部分の範囲がゲート電極３のモリブデンで形成された領域と重なるように位置合わせされている。 Next, a silicon oxide film having a thickness of 400 nm was formed as a gate insulating layer 4 on the gate electrode 3 and the capacitor electrode by PECVD. Thereafter, a film of zinc indium gallium oxide having a thickness of 40 nm was formed by a sputtering method, and patterning was performed by a photolithography method to obtain a semiconductor layer 5. The semiconductor layer 5 is aligned so that the range of the channel portion overlaps the region of the gate electrode 3 formed of molybdenum.
続いて、ＰＥＣＶＤ法により酸化シリコンを１５０ｎｍの膜厚で成膜し、フォトリソ法及びドライエッチング法を用いて不要な部分を除去し、保護層６を形成した。モリブデンを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、ソース電極７及びドレイン電極８を形成した。次に、ネガ型の感光性樹脂を塗布し、露光、現像、及び焼成を行い、層間絶縁層９を形成した。 Subsequently, a silicon oxide film having a thickness of 150 nm was formed by PECVD, unnecessary portions were removed using photolithography and dry etching, and protective layer 6 was formed. Molybdenum was formed to a thickness of 100 nm and patterned by photolithography to form a source electrode 7 and a drain electrode 8. Next, a negative photosensitive resin was applied, exposed, developed, and fired to form an interlayer insulating layer 9.
層間絶縁層９上に酸化インジウムスズを１００ｎｍの膜厚で成膜し、フォトリソグラフィ法によりパターニングを行い、画素電極１０とした。その後、表示要素１１、対向電極１２、及び対向基板１３として、電気泳動表示要素である電子ペーパー前面板を貼り付け、比較例の画像表示装置とした。 A film of indium tin oxide having a thickness of 100 nm was formed on the interlayer insulating layer 9 and patterned by photolithography to form a pixel electrode 10. Thereafter, an electronic paper front plate as an electrophoretic display element was attached as the display element 11, the counter electrode 12, and the counter substrate 13 to obtain an image display device of a comparative example.
＜効果検証＞
本発明の効果を検証するため、本発明の実施例及び比較例について、擬似太陽光を照射しながら薄膜トランジスタの特性を測定した。擬似太陽光には、１ＳＵＮ（ＡＭ１．５）を使用した。
<Effect verification>
In order to verify the effect of the present invention, the characteristics of the thin film transistor were measured for the examples and comparative examples of the present invention while irradiating simulated sunlight. 1SUN (AM1.5) was used for simulated sunlight.
図８は、実施例である本発明の画像表示装置における薄膜トランジスタの擬似太陽光照射時のＶｇ−Ｉｄ特性を示す図である。また、図９は、比較例である従来の画像表示装置における薄膜トランジスタの擬似太陽光照射時のＶｇ−Ｉｄ特性を示す図である。
両者を比較すると、比較例である従来の画像表示装置のＶｇ−Ｉｄ特性は、擬似太陽光を照射することによってしきい値がマイナス側にシフトし、劣化していることが理解できる。一方、実施例である本発明の画像表示装置のＶｇ−Ｉｄ特性は、擬似太陽光を照射しても劣化しておらず、半導体層への光照射を抑えることにより、良好な特性が得られている。
FIG. 8 is a diagram showing the Vg-Id characteristics of the thin film transistor at the time of simulated sunlight irradiation in the image display device of the present invention which is an example. FIG. 9 is a diagram showing Vg-Id characteristics at the time of pseudo-sunlight irradiation of a thin film transistor in a conventional image display device which is a comparative example.
Comparing both, it can be understood that the threshold value of the Vg-Id characteristic of the conventional image display device as a comparative example is shifted to the minus side and deteriorated by irradiating simulated sunlight. On the other hand, the Vg-Id characteristic of the image display device of the present invention as an example is not deteriorated even when irradiated with simulated sunlight, and good characteristics can be obtained by suppressing the light irradiation to the semiconductor layer. ing.
以上の検証結果より、本発明のように、可撓性基板に積層されたカラーフィルタ層上に形成された薄膜トランジスタにおいて、半導体層のチャネル部分と重なる領域に遮光層を設け、半導体層への光照射を防ぐ構成を用いることにより、可撓性基板上にカラーフィルタと薄膜トランジスタとの位置ずれがなく、光照射時においても安定した動作が可能な薄膜トランジスタ及び画像表示装置を実現することができる。 From the above verification results, as in the present invention, in the thin film transistor formed over the color filter layer stacked on the flexible substrate, a light shielding layer is provided in a region overlapping with the channel portion of the semiconductor layer, and light to the semiconductor layer is obtained. By using a structure that prevents irradiation, a thin film transistor and an image display device that can operate stably even during light irradiation without misalignment between the color filter and the thin film transistor on the flexible substrate can be realized.
本発明は、液晶表示装置、有機エレクトロルミネッセンス表示装置、電子ペーパー表示装置等の薄膜トランジスタとして利用可能であり、特に可撓性基板上のカラーフィルタと薄膜トランジスタとの位置ずれをなくし、光照射時においても安定した動作を行いたい場合に有用である。 The present invention can be used as a thin film transistor for a liquid crystal display device, an organic electroluminescence display device, an electronic paper display device, and the like, and in particular, eliminates a positional shift between a color filter and a thin film transistor on a flexible substrate, and also at the time of light irradiation This is useful when you want to perform stable operation.
１ 可撓性基板
２ カラーフィルタ層
３ ゲート電極
４ ゲート絶縁層
５ 半導体層
６ 保護層
７ ソース電極
８ ドレイン電極
９ 層間絶縁層
１０ 画素電極
１１ 表示要素
１２ 対向電極
１３ 対向基板
１４ 遮光層
DESCRIPTION OF SYMBOLS 1 Flexible substrate 2 Color filter layer 3 Gate electrode 4 Gate insulating layer 5 Semiconductor layer 6 Protective layer 7 Source electrode 8 Drain electrode 9 Interlayer insulating layer 10 Pixel electrode 11 Display element 12 Counter electrode 13 Counter substrate 14 Light shielding layer
Claims (8)
前記半導体層は、金属酸化物材料で形成され、
前記ゲート電極は、少なくとも前記半導体層のチャネル部分と重なる範囲が不透明な金属材料で形成され、
前記保護層上の少なくとも前記半導体層のチャネル部分と重なる範囲に、不透明な絶縁材料からなる遮光層を有していることを特徴とする、薄膜トランジスタ。 A thin film transistor in which a color filter layer, a gate electrode, a gate insulating layer, a semiconductor layer, a protective layer, a source electrode, and a drain electrode are formed over a flexible substrate,
The semiconductor layer is formed of a metal oxide material;
The gate electrode is formed of a metal material that is at least overlapped with a channel portion of the semiconductor layer,
A thin film transistor comprising a light shielding layer made of an opaque insulating material in a range overlapping at least a channel portion of the semiconductor layer on the protective layer.
前記半導体層は、金属酸化物材料で形成され、
前記ゲート電極は、少なくとも前記半導体層のチャネル部分と重なる範囲が不透明な金属材料で形成され、
前記保護層は、少なくとも前記半導体層のチャネル部分と重なる範囲が不透明な絶縁材料で形成されていることを特徴とする、薄膜トランジスタ。 A thin film transistor in which a color filter layer, a gate electrode, a gate insulating layer, a semiconductor layer, a protective layer, a source electrode, and a drain electrode are formed over a flexible substrate,
The semiconductor layer is formed of a metal oxide material;
The gate electrode is formed of a metal material that is at least overlapped with a channel portion of the semiconductor layer,
The thin film transistor according to claim 1, wherein the protective layer is formed of an insulating material having an opaque area at least overlapping with a channel portion of the semiconductor layer.
前記半導体層は、金属酸化物材料で形成され、
前記ゲート電極は、少なくとも前記半導体層のチャネル部分と重なる範囲が不透明な金属材料で形成され、
前記保護層は、少なくとも前記半導体層のチャネル部分と重なる範囲が不透明になるよう、複数の膜を積層して形成されていることを特徴とする、薄膜トランジスタ。 A thin film transistor in which a color filter layer, a gate electrode, a gate insulating layer, a semiconductor layer, a protective layer, a source electrode, and a drain electrode are formed over a flexible substrate,
The semiconductor layer is formed of a metal oxide material;
The gate electrode is formed of a metal material that is at least overlapped with a channel portion of the semiconductor layer,
The thin film transistor, wherein the protective layer is formed by laminating a plurality of films so that at least a range overlapping with a channel portion of the semiconductor layer is opaque.
前記薄膜トランジスタ上に、表示要素、対向電極、及び対向基板を積層したことを特徴とする、画像表示装置。 An image display device having a structure in which the thin film transistors according to claim 1 are arranged in a matrix,
An image display device, wherein a display element, a counter electrode, and a counter substrate are stacked on the thin film transistor.
前記薄膜トランジスタ上に、表示要素、対向電極、及び対向基板を積層したことを特徴とする、画像表示装置。 An image display device having a structure in which the thin film transistors according to claim 2 are arranged in a matrix,
An image display device, wherein a display element, a counter electrode, and a counter substrate are stacked on the thin film transistor.
前記薄膜トランジスタ上に、表示要素、対向電極、及び対向基板を積層したことを特徴とする、画像表示装置。 An image display device having a structure in which the thin film transistor according to claim 3 is arranged in a matrix,
An image display device, wherein a display element, a counter electrode, and a counter substrate are stacked on the thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013023222A JP2014154702A (en) | 2013-02-08 | 2013-02-08 | Thin film transistor and image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013023222A JP2014154702A (en) | 2013-02-08 | 2013-02-08 | Thin film transistor and image display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014154702A true JP2014154702A (en) | 2014-08-25 |
Family
ID=51576270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013023222A Pending JP2014154702A (en) | 2013-02-08 | 2013-02-08 | Thin film transistor and image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2014154702A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017043572A1 (en) * | 2015-09-11 | 2017-03-16 | 三菱電機株式会社 | Thin film transistor substrate and method for producing same |
| CN107302007A (en) * | 2016-03-14 | 2017-10-27 | 三星显示有限公司 | Display device |
-
2013
- 2013-02-08 JP JP2013023222A patent/JP2014154702A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017043572A1 (en) * | 2015-09-11 | 2017-03-16 | 三菱電機株式会社 | Thin film transistor substrate and method for producing same |
| JPWO2017043572A1 (en) * | 2015-09-11 | 2017-11-16 | 三菱電機株式会社 | Thin film transistor substrate and manufacturing method thereof |
| CN108027541A (en) * | 2015-09-11 | 2018-05-11 | 三菱电机株式会社 | Thin film transistor base plate and its manufacture method |
| CN108027541B (en) * | 2015-09-11 | 2020-12-15 | 三菱电机株式会社 | Thin film transistor substrate and method of manufacturing the same |
| CN107302007A (en) * | 2016-03-14 | 2017-10-27 | 三星显示有限公司 | Display device |
| CN107302007B (en) * | 2016-03-14 | 2023-04-07 | 三星显示有限公司 | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5540517B2 (en) | Image display device | |
| JP6348166B2 (en) | Organic light-emitting display device and method for manufacturing the same | |
| JP4935963B2 (en) | Active matrix substrate, method for manufacturing the same, and image display device | |
| JP5261979B2 (en) | Image display device | |
| US8487308B2 (en) | Thin film transistor and image display unit | |
| JP5312728B2 (en) | Display device and manufacturing method thereof | |
| TWI508186B (en) | Method for manufacturing thin film transistor, thin film transistor and image display device | |
| JPWO2012043338A1 (en) | THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE PROVIDED WITH THIN FILM TRANSISTOR | |
| TWI519879B (en) | Display panel and display apparatus including the same | |
| KR102490373B1 (en) | Display device and manufacturing method the same | |
| US10693015B2 (en) | Thin film transistor, method for manufacturing the same and display device comprising the same | |
| KR20140031671A (en) | Thin film transistor and manufacturing method thereof | |
| KR102549444B1 (en) | Display device and manufacturing method the same | |
| JP2008076823A (en) | Display device | |
| JP2014154702A (en) | Thin film transistor and image display device | |
| JP5169896B2 (en) | Thin film transistor and image display device | |
| JP2014154701A (en) | Thin film transistor and image display device | |
| KR102132444B1 (en) | Fabricating method of organic light emitting diode display device | |
| JP2014175342A (en) | Thin film transistor and image display device | |
| JP5124976B2 (en) | Display device and manufacturing method thereof | |
| US9035364B2 (en) | Active device and fabricating method thereof | |
| JP5782695B2 (en) | Thin film transistor, image display device including thin film transistor, method for manufacturing thin film transistor, and method for manufacturing image display device | |
| JP2007298602A (en) | Structure, transmission type liquid crystal display device, manufacturing method of semiconductor circuit and manufacturing method of transmission type liquid crystal display device | |
| JP2013206994A (en) | Thin film transistor and image display device | |
| JP6286988B2 (en) | Thin film transistor manufacturing method |